JP3683550B2 - 二値化回路、無線通信装置および二値化方法 - Google Patents
二値化回路、無線通信装置および二値化方法 Download PDFInfo
- Publication number
- JP3683550B2 JP3683550B2 JP2002119650A JP2002119650A JP3683550B2 JP 3683550 B2 JP3683550 B2 JP 3683550B2 JP 2002119650 A JP2002119650 A JP 2002119650A JP 2002119650 A JP2002119650 A JP 2002119650A JP 3683550 B2 JP3683550 B2 JP 3683550B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- circuit
- suppression
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の属する技術分野】
本発明は、入力信号を二値化して出力する二値化回路、無線通信装置および二値化方法に関するものであり、より詳細には、例えば受信信号を復調して得られる復調信号を二値化する二値化回路、無線周波数を用いて無線通信を行う上記二値化回路を備えた無線通信装置、および復調信号を二値化する二値化方法に関するものである。
【0002】
【従来の技術】
従来より、無線信号を受信する無線通信装置においては、所定の構成によって受信信号をアナログの復調信号に変換し、この復調信号を二値化回路を用いて二値化することによって、送信された無線信号を復元するようになっていた。
【0003】
復調信号を二値化する二値化回路の一例を、図10に基づいて説明する。
【0004】
二値化回路41は、微分回路42とコンパレータ43とを備えている。
【0005】
微分回路42は、入力信号の時間変化に応じて、その時間変化の傾きレベルに応じた値を出力するものである。
【0006】
コンパレータ43は、入力される複数の信号レベルの大小関係を判別し、その結果に応じた所定の信号を出力するものである。このコンパレータ43は、入力される微分回路42の出力を図示しない0Vの信号と比較して、微分回路42の出力の正負に応じた値を出力する。
【0007】
ここで、二値化回路41における信号波形の一例を図11に基づいて説明する。
【0008】
図11の最上段には、無線信号の送信する側における、元々の二値化データ(元データ)Rを参考のために示す。
【0009】
図11の中段には、上記二値化データRを変調して送信した無線信号を、受信して復調した復調器44の出力である復調信号Qを示す。
【0010】
図11の下段には、復調信号Qが微分回路42およびコンパレータ43によって処理された、二値化回路41の出力信号であるデータスライサ出力Uを示す。
【0011】
図10に戻ると、上記構成の二値化回路41に対して、図示しないアンテナなどから得られる受信信号Nが、復調器44において復調信号Qに変換されて、微分回路42に入力される。この微分回路42の出力はコンパレータ43に入力される。コンパレータ43は、入力される微分回路42の出力信号の正負に応じて二値化を行い、データスライサ出力Uを出力する。
【0012】
以上に示すように、二値化回路41によって、復調信号Qを二値化してデータスライサ出力Uを得ることができる。
【0013】
次に、従来の二値化回路の他の一例について、図12に基づいて説明する。
【0014】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【0015】
二値化回路45は、図12に示すように、ローパスフィルタ(低域フィルタ:low-pass filter:LPF)46とコンパレータ47とを備えている。
【0016】
ローパスフィルタ46は、入力される信号における所定のカットオフ周波数以上の成分を除去して、カットオフ周波数以下で振動する成分のみを出力するものである。
【0017】
例えば、入力される信号における所定の周波数以上の成分を交流(alternating current)成分と呼び、その所定の周波数以下で振動する成分を直流(direct current)成分と呼ぶ場合には、ローパスフィルタ46は、入力される信号の交流成分を除去して直流成分を出力する。
【0018】
コンパレータ47は、入力される複数の信号レベルの大小関係を判別し、その結果に応じた所定の信号を出力するものである。コンパレータ47は、復調器44の出力である復調信号Qをローパスフィルタ46の出力であるスライスレベルSと比較して、その大小関係に応じた値を出力する。
【0019】
ここで、二値化回路45における信号波形の例を図13および図14に基づいて説明する。
【0020】
図13の上段には、復調信号QとスライスレベルSとの時間変化を示す。図13の下段には、データスライサ出力Uを示す。
【0021】
また、図14の上段には、復調信号QとスライスレベルSとを示す。図14の下段には、データスライサ出力Uを示す。
【0022】
図12に戻ると、上記構成の二値化回路45に対して、図示しないアンテナなどから得られる受信信号Nが復調器44において復調信号Qに変換される。この復調信号Qは、ローパスフィルタ46およびコンパレータ47に入力される。
【0023】
ローパスフィルタ46は、復調信号Qの直流成分を取り出して、スライスレベルSとして出力する。
【0024】
コンパレータ47は、復調信号QとスライスレベルSとを比較して、その結果に応じた所定の値をデータスライサ出力Uとして出力する。
【0025】
以上に示すように、二値化回路45によって、復調信号Qのレベルに応じて変化するスライスレベルSを用いて復調信号Qを二値化してデータスライサ出力Uを得ることができる。
【0026】
次に、従来の二値化回路のさらに他の一例について、図15に基づいて説明する。
【0027】
二値化回路48は、図15に示すように、スライスレベル検出回路49とコンパレータ50とを備えている。
【0028】
スライスレベル検出回路49は、復調信号Qの最大ホールド値MAX、最小ホールド値MINを利用してスライスレベルSを生成して出力する回路であり、詳細については後述する。
【0029】
コンパレータ50は、入力される複数の信号レベルの大小関係を判別し、その結果に応じた所定の値を出力するものである。コンパレータ50は、復調信号QをスライスレベルSと比較して、その大小関係に応じた値を出力する。
【0030】
ここで、上述のスライスレベル検出回路49の詳細について説明する。
【0031】
スライスレベル検出回路49は、最大値検出回路51、最小値検出回路52、加算回路53、およびアンプ54を備えている。
【0032】
最大値検出回路51は、入力される信号の最大ピーク値を検出し保持して、最大ホールド値MAXとして出力する。最小値検出回路52は、入力される信号の最小ピーク値を検出し保持して、最小ホールド値MINとして出力する。加算回路53は、入力される信号を加算して出力する。アンプ54は、入力される信号のレベルを(1/2)倍して出力する。
【0033】
ここで、二値化回路48の信号波形の一例について、図16に基づいて説明する。
【0034】
図16の上段には、無線信号を送信する側における、元々の二値化データ(元データ)Rを参考のため示す。
【0035】
図16の中段には、二値化データRを変調して送信した無線信号を、受信して復調した復調器44の出力を復調信号Qとして示す。
【0036】
また、図16の中段には、さらに最大値検出回路51の出力である最大ホールド値MAX、最小値検出回路52の出力である最小ホールド値MIN、およびスライスレベル検出回路49の出力であるスライスレベルSをも示す。
【0037】
図16の下段には、復調信号QおよびスライスレベルSを用いて、コンパレータ50によって得られるデータスライサ出力Uを示す。
【0038】
図15に戻ると、上記構成の二値化回路48に対して、図示しないアンテナなどから得られる受信信号Nが復調器44において復調信号Qに変換され、スライスレベル検出回路49とコンパレータ50とに入力される。
【0039】
スライスレベル検出回路49においては、最大値検出回路51と最小値検出回路52とが、それぞれ復調信号Qの最大値ホールド値MAXまたは最小ホールド値MINを出力する。
【0040】
加算回路53は、入力される最大値ホールド値MAXおよび最小ホールド値MINを加算して、出力する。アンプ54は、入力される最大値ホールド値MAXおよび最小ホールド値MINの和を、(1/2)倍して、スライスレベルSとして出力する。
【0041】
したがって、以上の動作によって、スライスレベル検出回路49は、(MAX+MIN)/2の値をスライスレベルSとして出力する。
【0042】
コンパレータ50は、入力されるスライスレベルSと復調信号Qとを比較して、その結果に応じた所定の値を出力する。
【0043】
以上に示すように、二値化回路48によって、復調信号Qを二値化してデータスライサ出力Uを得ることができる。
【0044】
また、上述と同様の二値化回路のさらに他の構成として、日本国の公開特許公報「特開平3−143012号公報(公開日:1991年6月18日)」に記載された構成について、図17に基づいて説明する。
【0045】
二値化回路55は、図17に示すように、極大点検出部および極小点検出部56、極大値保持部57、極小値保持部58、中間レベル生成部59、および比較器60を備えている。
【0046】
ここで、上記構成の二値化回路55は、極大値保持部57と極小値保持部58とを備えていることが、上述の二値化回路48と異なっている。
【0047】
一方、上記構成の二値化回路55において、比較器60は上述のコンパレータ50に、極大点検出部および極小点検出部56は、上述の最大値検出回路51および最小値検出回路52に、中間レベル生成部59は上述の加算回路53とアンプ54とに対応している。
【0048】
上記の極大値保持部57と極小値保持部58とは、それぞれ、極大点検出部および極小点検出部56とは異なるタイムスケールを設定することによって、より正確に最大ホールド値および最小ホールド値を求めて、より正確に二値化を行うためのものである。
【0049】
二値化回路55は、上記構成によって、例えば図16に示す二値化回路48と同様の動作によって、二値化を行うようになっている。
【0050】
以上に示すように、二値化回路55によって、復調信号Qを二値化してデータスライサ出力Uを得ることができる。
【0051】
【発明が解決しようとする課題】
しかし、上記構成においては、所定のタイムスケールよりも長い時間に渡って復調信号のレベルがほぼ一定となると、スライスレベルがその一定レベルに追随してしまうので、そのレベルでノイズが生じると誤りを検出してしまう虞れがある。
【0052】
すなわち、図10に示す二値化回路41の動作の一例を示す図11においては、以下のような問題を生じる虞れがある。
【0053】
図11に示す一例においては、無線信号のノイズのため、復調信号Qに、タイミングP1においてノイズを生じている。このため、タイミングP1においてデータスライサ出力Uに誤りの反転が生じている。
【0054】
すなわち、復調信号Qのレベルがほぼ一定である場合にノイズを検出すると、これによってデータスライサ出力Uに誤りを生じてしまう虞れがある。
【0055】
また、特に、このタイミングP1のノイズは、時間変化の傾きが発散を生じるような形状となっている。このため、タイミングP1において反転したデータスライサ出力Uは、値が元に復帰しなくなっている。
【0056】
これにより、タイミングP2付近で復調信号が反転するまで、タイミングP1ないしP2において、データスライサ出力Uに誤りが生じてしまう。
【0057】
このように、微分回路42を用いた二値化回路41は、ノイズに敏感に反応して誤りを生じてしまうという虞れがある。また、誤りが発生した場合に、その誤りが維持されて、結局ビット誤り率(bit error rate:BER)が悪化する虞れもある。
【0058】
また、図12に示す二値化回路45においては、図13および図14に示すように、以下のような問題を生じる虞れがある。
【0059】
図13に示すように、例えばタイミングP3からP5のように、二値化するための復調信号Qは、図示しない送信信号のレベルに応じて、所定の間、一定のレベルを保つことがある。
【0060】
一方、スライスレベルSは、ローパスフィルタ46の出力であって、復調信号Qの直流レベルを示すものである。
【0061】
このため、上述のタイミングP3からP5のように二値化するための復調信号Qが所定の時間以上に一定のレベルを保つ場合には、タイミングP4からP5までに示すようにスライスレベルSはその一定のレベルに追随してしまう。
【0062】
ここで、ローパスフィルタ46は上述のようにカットオフ周波数以下で振動する成分を出力するものであるので、例えばこのカットオフ周波数における一周期分の時間にわたって復調信号が一定のレベルを保つと、スライスレベルSが復調信号Qに追随することになる。すなわち、上記の一周期分の時間は、スライスレベルSが復調信号Qに追随するタイムスケールに相当する。
【0063】
したがって、この場合にはタイミングP4からP5までに示すように、スライスレベルSが復調信号Qとほぼ同じレベルとなるので、復調信号Qにおける小さなノイズを検出して、仮想線で示すデータスライサ出力Uのように誤りを生じてしまう虞れがある。
【0064】
また、図14に示すように、上述とは反対の構成として、例えばローパスフィルタ46におけるカットオフ周波数を小さくして、このカットオフ周波数における一周期分の時間を大きくしたローパスフィルタ46を用いる構成においても、以下のような問題を生じる虞れがある。
【0065】
この場合には、上述のように、スライスレベルSが復調信号Qに追随するための時間を大きくしているので、例えば図14のタイミングP6ないしP7において示すように、スライスレベルSが復調信号Qに追随しないことも生じ得る。この場合には、図14に示すように、データスライサ出力Uの誤りを生じてしまう。
【0066】
したがって、図12に示す構成の二値化回路によれば、ローパスフィルタ46における追随のタイムスケールがあるため、このタイムスケールを短くした場合には図13に示すようにノイズを検出することによる誤りを生じやすくなり、またこのタイムスケールを長くした場合には図14に示すように復調信号に追随しないことによる誤りを生じやすくなるという問題がある。
【0067】
また、例えば上述の二値化回路45が無線通信装置に備えられる場合には、以下のような問題も生じ得る。すなわち、無線通信装置においては、通常、例えば無線信号の受け待ちの待機時間のような、受信信号がない時間帯が存在する。したがって、例えば長い待機時間の後に無線信号を受信し始める場合には、待機時間における偽の信号レベルに対してスライスレベルが追随し、その後に受信を開始した受信信号から得られた復調信号のレベルに正しく追随するまでの長い時間にわたって誤りを生じる虞れもある。
【0068】
また、図15に示す二値化回路48においては、図16に示すように、以下のような問題を生じる虞れがある。
【0069】
ここで、図16に示す一例においては、元データRに示すように、タイミングP8までは、送信または受信を行わない待機状態に相当する。そして、タイミングP8以降は、送信データまたは受信データのパケットヘッダ部に相当する。
【0070】
図16に示すように、タイミングP8までの待機状態においては、ノイズまたは妨害電波などの受信によって得られる復調信号にスライスレベルが追随するため、データ受信開始直後のタイミングP8ないしP9において、データスライサ出力には誤りが生じている。
【0071】
また、最大値検出回路51および最小値検出回路52において得られる最大ホールド値MAXおよび最小ホールド値MINについても、タイミングP8までの待機状態においては、ノイズまたは妨害電波などの受信によって得られる復調信号Qに追随してしまうことによって、誤りを生じる虞れがある。
【0072】
すなわち、図16に示す一例においては、最大ホールド値MAXが待機状態における偽の最大ホールド値を記憶しているため、タイミングP10以降においてデータスライサ出力Uに誤りが生じている。
【0073】
また、図17に示す二値化回路55の動作においても、二値化回路48と同様に、何らかのタイムスケールを設定することには変わりがないので、例えば受信の待機時間に偽の値に追随し、受信開始後に誤りを生じる可能性がある。
【0074】
以上のように、従来の二値化回路41・45・48・55の構成においては、例えば無線信号としてビット0の連続した信号が送信された場合、または無線通信装置における待機状態の場合において、望ましくないレベルにスライスレベルが追随して維持され、誤差を生じてしまう。
【0075】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化する二値化回路、無線通信装置、および二値化方法を提供することにある。
【0076】
【課題を解決するための手段】
本発明に係る二値化回路は、上記課題を解決するために、所定の直流レベルを中心として振動する入力信号を二値化した出力信号を出力する二値化回路において、上記入力信号から生成された生成信号と所定のレベル電圧とを比較して上記出力信号を出力するコンパレータと、上記生成信号の上記直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力するフィードバック回路と、上記フィードバック出力と上記入力信号とを加算して得た上記生成信号を出力する加算器とを備えていることを特徴としている。
【0077】
上記構成によれば、直流レベルの周りで振動する入力信号に対して、入力信号の直流レベルを検出してそれを反転させたフィードバック出力を加算するので、直流レベルがキャンセルされ、得られる生成信号は0を中心として振動する信号となる。
【0078】
ここで、上記所定のレベル電圧とは、この生成信号の振動の中心レベルである0レベルに相当する。
【0079】
したがって、コンパレータによって振動の中心レベルを基準として二値化するので、適切に二値化できる。
【0080】
また、上記構成において、例えば以下に示すような構成によって、適切なフィードバック出力が得られるようにすれば、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化することができる。
【0081】
また、上記構成によれば、例えば以下に示す出力抑制回路を用いて、上記コンパレータに入力する信号値を確実に一定の範囲内に収めて、より正確に二値化することができる。
【0082】
したがって、本発明によれば、例えば時分割多元接続(Time Division Multiple Access:TDMA)やスペクトル拡散方式の周波数ホッピング(Frequency Hopping:FH)方式等、送受信が時分割されているような方式での無線信号の送受信のように、信号レベルの直流レベルが急激に変化することがあっても、正確に二値化して、送信された無線信号を復元できる二値化回路を提供することができる。また、その他パケット交換による無線通信において、二値化を行うためのプリアンブルが少ない無線規格による無線通信であっても、正確に二値化して、送信された無線信号を復元できる二値化回路を提供することができる。
【0083】
さらに本発明に係る二値化回路では、上記フィードバック回路は、上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には0を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力するオフセットキャンセラ回路と、上記出力値を積分した値を上記フィードバック出力として出力する積分回路とを含んでいることを特徴としている。
【0084】
ここで、以下では、上記オフセットキャンセラ回路の出力を、オフセットキャンセラ出力と呼ぶ。このオフセットキャンセラ出力は、上述した従来のスライスレベルを用いて二値化する構成におけるスライスレベルを反転させた量に相当する。そして、オフセットキャンセラ出力と入力信号との和である生成信号は、入力信号とスライスレベルとの差を表す信号に相当する。
【0085】
また、上記積分回路とは、入力される信号を積分して出力するものである。この場合の出力は、入力される信号の時間変化の傾きをなまらせて出力することに相当する。したがって、この積分回路は、いわゆるローパスフィルタ(低域フィルタ:low-pass filter)であってもよい。このローパスフィルタは、入力される信号における所定の周波数以上の成分を除去して、その所定の周波数以下で振動する成分のみを出力するものである。
【0086】
上記二値化回路は、上記構成において、以下のように動作する。ここで、簡単のために、生成信号の値に応じて場合分けをして動作を説明する。
【0087】
まず、上記入力される上記生成信号の入力値が、上記最大制限値よりも大きい場合を考える。
【0088】
この場合には、オフセットキャンセラ出力として、入力値と最大制限値との差を反転させた値として、負の値が出力される。オフセットキャンセラ出力は積分回路によって積分され、その後にフィードバック出力として出力される。そして、このフィードバック出力が入力信号と加算されて生成信号となる。したがって、負のオフセットキャンセラ出力が、積分回路により積分されて、入力信号に加算されるので、生成される生成信号の値は減少する。
【0089】
これにより、結局、生成信号の値が最大制限値に近づくようにされる。
【0090】
すなわち、例えば従来の構成におけるスライスレベルを用いて説明すると、入力信号とスライスレベルとの差としての生成信号が減少するということは、最大制限値よりも大きな値の入力値に対して追随するようにスライスレベルが増加することに相当する。
【0091】
したがって、例えば入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【0092】
また、上記入力される上記生成信号の入力値が、上記最小制限値よりも小さい場合も、同様である。
【0093】
すなわち、この場合には、オフセットキャンセラ出力として、入力値と最小制限値との差を反転させた値として、正の値が出力される。したがって、生成される生成信号の値は増加して、最小制限値に近づくようにされる。
【0094】
これにより、上述と同様に、例えば入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【0095】
一方、上記入力される上記生成信号の入力値が最大制限値と最小制限値との間の閾値範囲にある場合には、オフセットキャンセラ出力として0が出力される。
【0096】
このオフセットキャンセラ出力が積分回路によって積分され、入力信号に加算される。ここで、オフセットキャンセラ出力は0なので、積分回路によるフィードバック出力は変化しない。
【0097】
したがって、この場合には、生成信号の値は、入力信号の変化量と同じだけ変化する。すなわち、例えば入力信号が変化しない時は生成信号も変化しない。
【0098】
これにより、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、生成信号は入力信号の変化量と同じだけしか変化しないので、入力信号のレベルに無駄に追随させない。
【0099】
したがって、入力信号において同じレベルが維持される場合であっても、安定した出力を得ることができる。これにより、ビット誤り率(bit error rate:BER)を低く維持して、入力信号を復元することができる。
【0100】
なお、上述の、また以下に説明する、本発明に係る二値化回路における一手段としての各部材は、所定の機能を実現する構成であればよく、例えば所定の回路素子を組み合わせて実現するものであってもよいし、または所定のプログラム可能な回路素子におけるプログラムによって機能ブロックとして実現するものであってもよい。
【0101】
また、所定の閾値範囲を定める上記最大制限値及び上記最小制限値は、入力信号の特性に応じて予め定めておく構成であってもよいし、または例えば以下に説明するように入力信号の特性に応じて適切な値に変化可能とする構成であってもよい。
【0102】
したがって、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化する二値化回路を提供することができる。
【0103】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記オフセットキャンセラ回路は、上記入力値と上記最大制限値とを比較し、または上記入力値と上記最小制限値とを比較した結果に応じた選択出力を行う比較回路と、上記最大制限値と上記入力値との差分、または上記最小制限値と上記入力値との差分を計算して出力する演算回路と、上記選択出力に応じて、上記演算回路の上記差分を選択して、上記出力値として出力するスイッチング回路とを含んでいることを特徴としている。
【0104】
上記構成において、上記二値化回路の上記オフセットキャンセラ回路は、以下のように動作する。
【0105】
上記入力される生成信号の入力値は、比較回路と演算回路とに入力される。
【0106】
比較回路は、入力値と最大制限値とを比較し、または入力値と最小制限値とを比較した結果に応じた選択出力をスイッチング回路に出力する。この選択出力の値は、比較した結果が互いに区別できるものであればどのような値でもよい。
【0107】
演算回路は、最大制限値と入力値との差分、または最小制限値と入力値との差分を計算して、スイッチング回路に出力する。
【0108】
スイッチング回路は、比較回路からの選択出力に応じて、演算回路から入力される差分を選択して、上述のオフセットキャンセラ出力として出力する。
【0109】
これによって、上述の本発明に係る二値化回路を、簡単な構成で実現することができる。
【0110】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を変化させる制限値変化回路を備えていることを特徴としている。
【0111】
上記構成において、上記制限値変化回路を用いて、上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を適切に変化させると、さらに正確で追随性のよい二値化回路を実現することができる。
【0112】
ここで、上述の本発明に係る二値化回路は、例えば入力値が最大制限値よりも大きい場合および入力値が最小制限値よりも小さい場合には、入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【0113】
また、入力値が最大制限値と最小制限値との間の閾値範囲にある場合には、入力信号において同じレベルが維持される場合であっても、追随せずに、安定した出力を得ることができる。
【0114】
したがって、生成信号の入力値に応じて、またはそれに対応する入力信号の値に応じて、またはその他の理由によって、最大制限値および最小制限値を適切に変化させれば、上述の効果を確実に得ることができる。
【0115】
例えば、上記制限値変化回路は、入力信号が入力され始める直後において、入力値が最大制限値よりも大きいか又は入力値が最小制限値よりも小さくなるように、最大制限値および最小制限値を変化させる構成であってもよい。
【0116】
この構成によれば、入力信号が入力され始める直後において、生成信号の値を入力信号の値に素早く追随させることができる。
【0117】
また例えば、上記制限値変化回路は、入力信号が入力され始めてから所定の時間経過後には、入力値が最大制限値と最小制限値との間の閾値範囲にあるように、最大制限値および最小制限値を変化させる構成であってもよい。
【0118】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【0119】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記積分回路の時定数を変化させる時定数変化回路を備えていることを特徴としている。
【0120】
ここで、積分回路は、入力される信号の時間変化の傾きをなまらせて出力するものであり、例えば、入力される信号の成分のうち、所定の時定数に対応する周波数以上の成分を除去して、その所定の周波数以下で振動する成分のみを出力するものである。
【0121】
上記構成において、上記時定数変化回路を用いて、上記積分回路の時定数を適切に変化させると、より正確で追随性のよい二値化回路を実現することができる。
【0122】
例えば、上記時定数変化回路は、入力信号が入力され始める直後において、通常入力信号が変化する時間スケールよりも、上記時定数を小さくする構成であってもよい。
【0123】
この構成によれば、入力信号が入力され始める直後において、生成信号の値を入力信号の値に素早く追随させることができる。
【0124】
また例えば、上記時定数変化回路は、入力信号が入力され始めてから所定の時間経過後には、通常入力信号が変化する時間スケールよりも、上記時定数を大きくする構成であってもよい。
【0125】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【0126】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記加算器から入力される上記生成信号である生成値と、出力を抑制するための抑制度と、所定の抑制範囲を定める最大抑制値および最小抑制値とに応じて、上記生成値が上記抑制範囲内である場合には上記生成値を抑制出力値として出力し、上記生成値が上記最大抑制値よりも大きい場合には上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を抑制出力値として出力し、上記生成値が上記最小抑制値よりも小さい場合には上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を抑制出力値として出力する出力抑制回路を備え、上記抑制出力値は、上記コンパレータおよび上記フィードバック回路に入力されることを特徴としている。
【0127】
ここで、上記抑制度は、例えば0以上1未満となるように設定される。
【0128】
上記構成において、上記出力抑制回路は、上記加算器から上記生成信号である生成値が入力されると、抑制度、最大抑制値、および最小抑制値の値に応じて、以下のように動作する。
【0129】
まず、生成値が、最大抑制値と最小抑制値とで定められる抑制範囲内にある場合には、その生成値をコンパレータおよびフィードバック回路に出力する。
【0130】
また、生成値が、最大抑制値よりも大きい場合には、生成値と最大抑制値との差に抑制度を掛けた値に、最大抑制値を加えた値をコンパレータおよびフィードバック回路に出力する。
【0131】
また、生成値が最小抑制値よりも小さい場合には、生成値と最小生成値との差に抑制度を掛けた値に最小抑制値を加えた値をコンパレータおよびフィードバック回路に出力する。
【0132】
したがって、入力される生成値の振幅が大きい場合であってもその振幅を小さくすることができる。
【0133】
ここで、入力信号の特性に応じて、上記の生成信号の振幅を適切に小さくして出力すれば、誤りを減らしてより正確に二値化することもできる。
【0134】
すなわち、例えば入力信号においては、周波数に応じて典型的な振幅が異なることもある。例えば、二値化回路が無線通信装置に備えられる場合において、復調信号を得るためのフィルタの特性や、送信側における送信スプリアス出力(spurious output)抑制のためのフィルタの特性によって、周波数ごとに復調信号の振幅が異なる場合がある。この場合に、単に振幅の大きな周波数の場合に合わせて設定を行うと、この周波数における振幅の大きな振動に合わせて二値化が行われることになり、誤りを生じる虞れもある。
【0135】
ここで上述の出力抑制回路を用いて、入力される生成値の振幅が大きい場合であってもその振幅を小さくして、確実に正確な二値化を行うことができる。
【0136】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力抑制回路は、上記生成値と上記最大抑制値とを比較し、または上記生成値と上記最小抑制値とを比較した結果に応じた比較出力を行う比較回路と、上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を計算して設定値として出力するか、または上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を計算して設定値として出力する演算回路と、上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記抑制出力値として出力するスイッチング回路とを含んでいることを特徴としている。
【0137】
上記構成において、上記二値化回路の上記出力抑制回路は、以下のように動作する。
【0138】
上記加算器から入力される上記生成信号である生成値は、比較回路と演算回路とに入力される。
【0139】
比較回路は、生成値と最大抑制値とを比較し、または生成値と最小抑制値とを比較した結果に応じた比較出力をスイッチング回路に出力する。この比較出力の値は、比較した結果が互いに区別できるものであればどのような値でもよい。
【0140】
演算回路は、生成値と最大抑制値との差に抑制度を掛けた値に最大抑制値を加えた値を計算して設定値としてスイッチング回路に出力するか、または生成値と最小抑制値との差に抑制度を掛けた値に最小抑制値を加えた値を計算して設定値としてスイッチング回路に出力する。
【0141】
スイッチング回路は、比較回路からの比較出力に応じて、演算回路から入力される設定値を選択して、上述の抑制出力値として出力する。
【0142】
これによって、上述の本発明に係る二値化回路を、簡単な構成で実現することができる。
【0143】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力抑制回路の上記最大抑制値および上記最小抑制値を変化させる抑制値変化回路を備えていることを特徴としている。
【0144】
上記構成において、上記抑制値変化回路を用いて、上記出力抑制回路の上記最大抑制値および上記最小抑制値を適切に変化させると、さらに正確で追随性のよい二値化回路を実現することができる。
【0145】
すなわち、生成信号である生成値に応じて、またはそれに対応する入力信号の値に応じて、またはその他の理由によって、最大抑制値および最小抑制値を適切に変化させれば、上述の効果を確実に得ることができる。
【0146】
例えば、上記抑制値変化回路は、入力信号が入力され始める直後において、生成値が最大抑制値よりも大きいか又は生成値が最小抑制値よりも小さくなるように、最大抑制値および最小抑制値を変化させる構成であってもよい。
【0147】
この構成によれば、入力信号が入力され始める直後において、最大抑制値および最小抑制値の絶対値を小さな値に設定して、生成信号の値を入力信号の値に素早く追随させることができる。
【0148】
また例えば、上記抑制値変化回路は、入力信号が入力され始めてから所定の時間経過後には、生成値が最大抑制値と最小抑制値との間の抑制範囲にあるように、最大抑制値および最小抑制値を変化させる構成であってもよい。
【0149】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、最大抑制値および最小抑制値の絶対値を大きな値に設定して、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【0150】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力抑制回路の上記抑制度を変化させる抑制度変化回路を備えていることを特徴としている。
【0151】
上記構成において、上記抑制度変化回路を用いて、上記出力抑制回路の上記抑制度を適切に変化させると、さらに正確で追随性のよい二値化回路を実現することができる。
【0152】
すなわち、生成信号である生成値に応じて、またはそれに対応する入力信号の値に応じて、またはその他の理由によって、抑制度を適切に変化させれば、上述の効果を確実に得ることができる。
【0153】
例えば、上記抑制度変化回路は、入力信号が入力され始める直後において、抑制度を小さい値に変化させる構成であってもよい。
【0154】
この構成によれば、入力信号が入力され始める直後において、抑制度を小さな値に設定して、生成信号の値を入力信号の値に素早く追随させることができる。
【0155】
また例えば、上記抑制度変化回路は、入力信号が入力され始めてから所定の時間経過後には、抑制度を大きな値に変化させる構成であってもよい。
【0156】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、抑制度を大きな値に設定して、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【0157】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記生成信号である生成値と、所定の遮断範囲を定める最大遮断値および最小遮断値とに応じて、上記生成値が上記遮断範囲内である場合には上記生成値を遮断出力値として出力し、上記生成値が上記最大遮断値よりも大きい場合には上記最大遮断値を遮断出力値として出力し、上記生成値が上記最小遮断値よりも小さい場合には上記最小遮断値を遮断出力値として出力する出力ホールド回路を備え、上記遮断出力値は、上記コンパレータおよび上記フィードバック回路に入力されることを特徴としている。
【0158】
上記構成において、上記出力ホールド回路は、上記加算器から上記生成信号である生成値が入力されると、最大遮断値および最小遮断値の値に応じて、以下のように動作する。
【0159】
まず、生成値が、最大遮断値と最小遮断値とで定められる遮断範囲内にある場合には、その生成値をコンパレータおよびフィードバック回路に出力する。
【0160】
また、生成値が最大遮断値よりも大きい場合には、最大遮断値をコンパレータおよびフィードバック回路に出力する。
【0161】
また、生成値が最小遮断値よりも小さい場合には、最小遮断値をコンパレータおよびフィードバック回路に出力する。
【0162】
すなわち、上記構成の出力ホールド回路を備えた二値化回路は、上述の出力抑制回路を備えた二値化回路において、抑制度を0とし、最大抑制値を最大遮断値とし、最小抑制値を最小遮断値とした場合に相当する。
【0163】
したがって、入力される生成値の振幅が大きい場合であっても、その振幅を確実に上述の遮断範囲内にして、小さくすることができる。
【0164】
ここで、入力信号の特性に応じて上記の生成信号の振幅を適切に小さくして出力すれば、上述と同様に、誤りを減らしてより正確に二値化することもできる。
【0165】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力ホールド回路は、上記生成値と上記最大遮断値とを比較し、または上記生成値と上記最小遮断値とを比較した結果に応じた比較出力を行う比較回路と、上記最大遮断値を設定値として出力するか、または上記最小遮断値を設定値として出力する演算回路と、上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記遮断出力値として出力するスイッチング回路とを含んでいることを特徴としている。
【0166】
上記構成において、上記二値化回路の上記出力ホールド回路は、以下のように動作する。
【0167】
上記加算器から入力される上記生成信号である生成値は、比較回路と演算回路とに入力される。
【0168】
比較回路は、生成値と最大遮断値とを比較し、または生成値と最小遮断値とを比較した結果に応じた比較出力をスイッチング回路に出力する。この比較出力の値は、比較した結果が互いに区別できるものであればどのような値でもよい。
【0169】
演算回路は、最大遮断値を設定値としてスイッチング回路に出力するか、または最小遮断値を設定値としてスイッチング回路に出力する。
【0170】
スイッチング回路は、比較回路からの比較出力に応じて、演算回路から入力される設定値を選択して、上述の遮断出力値として出力する。
【0171】
これによって、上述の本発明に係る二値化回路を、簡単な構成で実現することができる。
【0172】
本発明に係る二値化回路は、上記課題を解決するために、上記構成において、上記出力ホールド回路の上記最大遮断値および上記最小遮断値を変化させる遮断値変化回路を備えていることを特徴としている。
【0173】
上記構成において、上記遮断値変化回路を用いて、上記出力ホールド回路の上記最大遮断値および上記最小遮断値を適切に変化させると、より正確で追随性のよい二値化回路を実現することができる。
【0174】
すなわち、生成信号である生成値に応じて、またはそれに対応する入力信号の値に応じて、またはその他の理由によって、最大遮断値および最小遮断値を適切に変化させれば、上述の効果を確実に得ることができる。
【0175】
例えば、上記遮断値変化回路は、入力信号が入力され始める直後において、生成値が最大遮断値よりも大きいか又は生成値が最小遮断値よりも小さくなるように、最大遮断値および最小遮断値を変化させる構成であってもよい。
【0176】
この構成によれば、入力信号が入力され始める直後において、最大遮断値および最小遮断値の絶対値を小さな値に設定して、生成信号の値を入力信号の値に素早く追随させることができる。
【0177】
また例えば、上記遮断値変化回路は、入力信号が入力され始めてから所定の時間経過後には、生成値が最大遮断値と最小遮断値との間の遮断範囲にあるように、最大遮断値および最小遮断値を変化させる構成であってもよい。
【0178】
この構成によれば、入力信号が入力され始めてから所定の時間経過後において、最大遮断値および最小遮断値の絶対値を大きな値に設定して、入力信号において同じレベルが維持される場合であっても、生成信号の値を入力信号の値に追随させずに、安定した出力を得ることができる。
【0179】
本発明に係る二値化回路は、上記課題を解決するために、所定の直流レベルを中心として振動する入力信号の上記直流レベルを検出して出力するローパスフィルタと、上記入力信号と上記直流レベルとを比較することによって得られる出力信号を出力するコンパレータとを備える二値化回路において、上記入力信号と上記直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には0を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力するオフセット生成部を含んでおり、上記ローパスフィルタは、上記出力値を用いて検出した上記直流レベルを上記コンパレータおよび上記オフセット生成部に出力することを特徴としている。
【0180】
上記二値化回路は、上記構成において、以下のように動作する。
【0181】
まず、上記入力信号と上記直流レベルとのレベル差が、上記最大制限値よりも大きい場合を考える。
【0182】
この場合には、オフセット生成部の出力として、レベル差と最大制限値との差が正の出力値として出力される。この出力値から、ローパスフィルタによって直流レベルが検出され、コンパレータおよびオフセット生成部に出力される。
【0183】
ここで、上記の出力値は正の値であるので、ローパスフィルタによって検出される直流レベルは増加する。
【0184】
一方、この検出された直流レベルは、オフセット生成部に入力される。ここで、入力信号が変化しないとすると、直流レベルが増加することによってレベル差は減少する。
【0185】
すなわち、この場合には、レベル差を減少させて、入力信号の変化に対して追随するように、オフセット生成部の出力が変化する。
【0186】
したがって、例えば入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【0187】
また、上記入力信号と上記直流レベルとのレベル差が、上記最小制限値よりも小さい場合も、同様である。
【0188】
すなわち、この場合には、オフセット生成部の出力として、レベル差と最小制限値との差が負の出力値として出力される。したがって、直流レベルは減少して、レベル差が最小制限値に近づくようにされる。
【0189】
これにより、上述と同様に、例えば入力信号の直流レベルが急激に変化した場合であっても、適切に追随して、正しく二値化することができる。
【0190】
一方、上記入力信号と上記直流レベルとのレベル差が、最大制限値と最小制限値との間の閾値範囲にある場合には、オフセット生成部の出力として0が出力される。
【0191】
この場合に、直流レベルは変化しない。これにより、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、入力信号のレベルに無駄に追随させない。
【0192】
したがって、入力信号において同じレベルが維持される場合であっても、安定した出力を得ることができる。
【0193】
本発明に係る無線通信装置は、上記課題を解決するために、本発明に係る二値化回路のいずれか一つを備えていることを特徴としている。
【0194】
上述のように、本発明に係る二値化回路は、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化することのできる二値化回路である。したがって、上記無線通信装置は、上記二値化回路を用いて、入力信号のレベルがほぼ一定であっても正確に二値化して、安定した無線通信を実現することができる。
【0195】
本発明に係る無線通信装置は、上記課題を解決するために、上記構成において、スペクトル拡散方式による無線通信を行うことを特徴としている。
【0196】
上記構成によれば、スペクトル拡散方式の無線通信の際に、安定した無線通信を行う無線通信装置を実現することができる。
【0197】
本発明に係る二値化方法は、上記課題を解決するために、所定の直流レベルを中心として振動する入力信号を二値化して出力信号を出力する二値化方法において、上記入力信号から生成された生成信号を用いて上記直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力する工程と、上記入力信号とフィードバック出力とを加算して生成信号として出力する工程と、上記生成信号と所定のレベル電圧とを比較することによって得られる上記出力信号を出力する工程とを含んでいることを特徴としている。
【0198】
上記構成によれば、上述した二値化回路の動作と同様の動作によって、振動の中心レベルを基準として二値化するので、適切に二値化できる。
【0199】
また、上記構成において、例えば以下に示すような構成によって、適切なフィードバック出力が得られるようにすれば、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化することができる。
【0200】
さらに本発明に係る二値化方法では、上記フィードバック出力として出力する工程は、上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には0を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力する工程と、上記出力値を用いて上記直流レベルを反転させた信号を検出して出力する工程とを含んでいることを特徴としている。
【0201】
上記構成によれば、上述した二値化回路と同様の動作によって、同様の効果を得ることができる。
【0202】
すなわち、上記生成信号の入力値が最大制限値と最小制限値との間の閾値範囲にある場合には0を出力し、それを用いて検出して出力するので、フィードバック出力は変化しない。
【0203】
したがって、この場合には、入力信号が変化しない時は生成信号も変化させずに、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても入力信号のレベルに無駄に追随させない。したがって、入力信号において同じレベルが維持される場合であっても、安定した出力を得ることができる。
【0204】
本発明に係る二値化方法は、上記課題を解決するために、所定の直流レベルを中心として振動する入力信号の上記直流レベルを検出し、上記入力信号と上記直流レベルとを比較することによって得られる出力信号を出力する二値化方法において、検出した上記直流レベルと上記入力信号とのレベル差を計測する工程と、上記入力信号と前回の上記直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には0を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力する工程と、上記出力値を用いて上記直流レベルを検出する工程とを含んでいることを特徴としている。
【0205】
上記構成によれば、上述した二値化回路と同様の動作によって、同様の効果を得ることができる。
【0206】
すなわち、上記入力信号と上記直流レベルとのレベル差が、最大制限値と最小制限値との間の閾値範囲にある場合には、0を出力値として、それを用いて直流レベルを検出するので、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、直流レベルを変化させず、安定した出力を得ることができる。
【0214】
【発明の実施の形態】
〔実施の形態1〕
本発明の一実施の形態について図1ないし図3に基づいて説明すると以下の通りである。
【0215】
本発明に係る無線通信装置は、周波数偏移変調(frequency shift keying:FSK)などの変調方式の無線信号(無線周波数信号(radio frequency signal:RF信号))を受信して復号するためのものである。上記無線通信装置は、例えばBluetooth(商標)のような無線信号の送受信を行うことができる。また、上記無線通信装置は、スペクトル拡散方式による無線通信を行うことができる。
【0216】
上記無線通信装置は、本発明に係る二値化回路を含んでいる。また、上記二値化回路は、入力信号と入力信号から検出した直流レベルとの差分に応じて二値化を行う二値化回路である。
【0217】
すなわち、例えば、入力される信号における所定の周波数以上の成分を交流(alternating current)成分と呼び、その所定の周波数以下で振動する成分を直流(direct current)成分と呼ぶ場合には、上記二値化回路は、入力信号から直流成分を検出し、入力信号と直流成分とを比較して二値化を行う。
【0218】
また、上記二値化回路は、以下に説明するように、入力信号とその入力信号から前に検出した直流レベル(直流成分)との差分を、所定の方式で変換してオフセットとして出力し、このオフセットから入力信号の直流レベルを検出するようになっている。
【0219】
上記無線通信装置1の構成について、図2に基づいて説明する。
【0220】
図2には、無線通信装置1の無線受信回路のみの概略を示しており、得られたデータスライサ出力が例えば図示しないバス配線を介して所定のクロック周波数で所望の制御装置、メモリ装置などに送信されるようになっている。これら図示しない制御装置などに関する構成は従来と同様である。
【0221】
無線通信装置1は、アンテナ2、低雑音増幅器(low noise amplifier:LNA)3、ミキサ4、局部発振器5、帯域フィルタ(band-pass filter:BPF)6、自動利得制御(automatic gain control:AGC)回路7、移相回路8、ミキサ9、ローパスフィルタ(low-pass filter:LPF)10、および二値化回路11を備えている。
【0222】
アンテナ2は、送信されている無線信号を受信するためのものである。
【0223】
低雑音増幅器3は、アンテナ2において受信された無線信号を増幅するものである。
【0224】
ミキサ4は、低雑音増幅器3からの出力と局部発振器5からの出力とをミキシングして出力する。
【0225】
局部発振器5は、所定の周波数のローカル信号を生成するためのものである。
【0226】
帯域フィルタ6は、ミキサ4によってミキシングされた信号のうち、所望の周波数成分の信号のみを取り出して出力する。
【0227】
AGC回路7は、入力された信号の振幅を一定として出力するものである。なお、AGC回路7の代わりに例えばリミッタアンプを用いる構成であってもよい。
【0228】
移相回路8は、入力される信号の位相を90°回転させた信号を出力する。
【0229】
ミキサ9は、AGC回路7の出力と移相回路8の出力とをミキシングして出力する。
【0230】
ローパスフィルタ10は、入力される信号の高周波成分を除去して復調信号(入力信号)Iとして出力する。
【0231】
二値化回路11は、入力される復調信号Iを、以下に説明するように二値化して、データスライサ出力(出力信号)Jとして出力する。なお、図2においては、二値化回路11をデータスライサ(data slicer:DS)として示している。
【0232】
上記構成の無線通信装置1は、無線信号を受信すると、以下の動作によって復調して二値化する。
【0233】
アンテナ2において受信されたRF信号は、低雑音増幅器3によって増幅される。
【0234】
また、局部発振器5においては、所定の周波数のローカル信号が生成され、ミキサ4においてRF信号とローカル信号とがミキシングされて、中間周波数(intermediate frequency:IF)信号に変換される。
【0235】
帯域フィルタ6によって、IF信号中の希望波以外の周波数成分が減衰される。
【0236】
帯域フィルタ6から出力されたIF信号は、AGC回路7にて出力振幅を一定にされ、出力される。
【0237】
この出力は2分岐され、1つは復調回路用のミキサ9に入力される。もう1つは移相回路8に入力される。移相回路8は、90°位相を回転させた信号を出力する。移相回路8の出力とAGC回路7の出力とを、ミキサ9に入力し乗算することによって、アナログの復調信号が出力される。
【0238】
アナログ復調信号に含まれる乗算により発生する高周波信号やキャリア成分はローパスフィルタ10にて除去される。このローパスフィルタ10のアナログ復調出力としての復調信号Iが二値化回路11に出力される。
【0239】
二値化回路11においては、入力される復調信号Iを二値化したデータスライサ出力Jを出力する。
【0240】
次に、上記二値化回路11の詳細な構成について、図1に基づいて説明する。
【0241】
二値化回路11は、加算回路12、コンパレータ13、およびフィードバック回路14を備えている。
【0242】
加算回路12は、入力される復調信号Iとフィードバック回路14のフィードバック出力Mとの加算を行うものである。この加算回路12の出力としての生成信号Kは、コンパレータ13とフィードバック回路14とに入力される。
【0243】
コンパレータ13は、入力される生成信号Kと所定のレベル電圧としての図示しない0Vの信号とを比較して、二値化した出力信号としてのデータスライサ出力Jを出力する。
【0244】
フィードバック回路14は、入力される生成信号Kを変換してフィードバック出力Mを生成するものである。
【0245】
フィードバック回路14は、オフセットキャンセラ(オフセットキャンセラ回路)15と積分回路16とを備えている。
【0246】
オフセットキャンセラ15は、演算回路17・18、比較回路19、およびスイッチング回路20を備えている。
【0247】
加算回路12の出力としての生成信号Kは、オフセットキャンセラ15の演算回路17・18および比較回路19に入力される。
【0248】
これら演算回路17・18および比較回路19は、入力信号としての生成信号Kに応じて所定の値を出力するものである。
【0249】
ここで、本実施形態に係るオフセットキャンセラ15は、入力信号が所定の閾値範囲としての最大制限値Aないし最小制限値−Aに含まれるか否かによって、以下のように出力を生成する。
【0250】
演算回路17は、所定の最大制限値Aから生成信号Kを引いた値を出力する。逆にいうと、生成信号Kを反転させた値に所定の制限値Aを加えたものを出力する。このため、演算回路17は、生成信号Kを反転させる反転回路、および反転回路により極性の反転した生成信号Kと制限値Aとを加算する加算器とを備えていてもよい。
【0251】
演算回路18は、所定の最小制限値−Aから生成信号−Kを引いた値を出力する。逆にいうと、生成信号Kを反転させた値に所定の制限値−Aを加えたものを出力する。このため、演算回路18は、生成信号Kを反転させる反転回路、および反転回路により極性の反転した生成信号Kと制限値−Aとを加算する加算器とを備えていてもよい。
【0252】
比較回路19は、入力信号が最大制限値Aよりも小さくかつ最小制限値−Aよりも大きい場合は所定の値Xを、入力信号が最大制限値Aよりも大きい場合は所定の値Yを、入力信号が最小制限値−Aよりも小さい場合は所定のZをそれぞれ出力する。
【0253】
スイッチング回路20は、比較回路19からの入力に応じて各選択回路17・18または0電位の入力のうちからいずれか一つを選択して出力する。
【0254】
具体的には、スイッチング回路20は、比較回路19からの入力がXの時には0を、比較回路19からの入力がYの時は演算回路17からの入力を、比較回路19からの入力がZの時は演算回路18からの入力を、それぞれ出力するようになっている。
【0255】
したがって、オフセットキャンセラ15の入出力動作は下記のようになる。ここで、オフセットキャンセラ15の入力信号をIN、出力信号をOUTで表すことにすると、A<INの時にはOUT=−IN+A、−A≦IN≦Aの時にはOUT=0、IN<−Aの時にはOUT=−IN−Aとなる。
【0256】
よって、入力信号を生成信号Kとして、出力信号をオフセットキャンセラ出力Lとすると、A<Kの時にはL=−K+A、−A≦K≦Aの時にはL=0、K<−Aの時にはL=−K−Aとなる。
【0257】
積分回路16は、入力信号としてのオフセットキャンセラ出力Lを積分して、フィードバック出力Mを出力するものである。
【0258】
加算回路2において、フィードバック出力Mと復調信号Iとを加算して、生成信号Kを生成する。
【0259】
ここで、このフィードバック出力Mは、キャンセル信号としてのオフセットキャンセラ出力Lを積分したものであるので、復調信号Iの直流成分を打ち消して、復調信号Iを0レベルを中心として振動する生成信号Kに変換する。
【0260】
生成信号Kが入力されるコンパレータ13においては、生成信号Kが正か又は負かに応じて、正ならば1を、負ならば0を、データスライサ出力Jとして出力する。
【0261】
次に、上記構成の二値化回路11の出力動作について、図3に基づいて説明する。
【0262】
図3の上段には、二値化回路11に入力される復調信号Iに加えて、コンパレータ13に入力される生成信号K、オフセットキャンセラ15の出力であるオフセットキャンセラ出力L、フィードバック回路14の出力であるフィードバック出力Mを示す。
【0263】
図3の下段には、二値化回路11の出力としてのデータスライサ出力Jを示す。
【0264】
図3に示すタイミングT1までは、無線通信装置1における、信号の受信待ちの待機状態に相当する。
【0265】
タイミングT1の前後に示すように、復調信号Iが大きく変化する場合には、それに応じてフィードバック出力Mも大きく変化して、復調信号Iの変化に対して容易に追随するようになっている。
【0266】
また、タイミングT2ないしT3に示すように、復調信号Iが所定の時間にわたって一定のレベルを保つ場合であっても、オフセットキャンセラ出力Lは0を出力し、それに対応してフィードバック出力Mは変化しないので、生成信号Kのレベルを追随させずに、正しく二値化することができる。
【0267】
以上のように、本実施形態に係る二値化回路11は、復調信号Iから生成された生成信号Kと0レベルとを比較してデータスライサ出力Jを出力するコンパレータ13と、入力される生成信号Kの直流レベルを検出して、直流レベルを反転させた信号をフィードバック出力Mとして出力するフィードバック回路14と、入力されるフィードバック出力Mと復調信号Iとを加算して得た生成信号Kを出力する加算器12とを備えている構成である。
【0268】
また、上記フィードバック回路14は、上述のように、入力される生成信号Kと、所定の閾値範囲を定める最大制限値A及び最小制限値−Aとに応じて、生成信号Kが閾値範囲内である場合には0をオフセットキャンセラ出力Lとして出力し、生成信号Kが最大制限値Aよりも大きい場合には生成信号Kと最大制限値Aとの差を反転させた値をオフセットキャンセラ出力Lとして出力し、生成信号Kが最小制限値−Aよりも小さい場合には生成信号Kと最小制限値−Aとの差を反転させた値をオフセットキャンセラ出力Lとして出力するオフセットキャンセラ15と、入力されるオフセットキャンセラ出力Lを積分した値をフィードバック出力Mとして出力する積分回路16とを含んでいる構成である。
【0269】
したがって、上述のように、長い時間にわたって入力信号としての復調信号1のレベルがほぼ一定であっても正確に二値化することができる。
また本実施形態に係る二値化方法は、入力信号と上記入力信号から検出した直流レベルとの差分に応じて二値化を行う二値化方法において、上記入力信号と前に検出した上記直流レベルとの差分を変換してオフセットとして出力する工程と、上記オフセットから上記入力信号の直流レベルを検出する工程とを含んでいることを特徴としている。
上記構成において、上記二値化方法は、入力信号と前に検出した直流レベルとの差分を変換してオフセットとして出力し、オフセットから入力信号の直流レベルを検出し、入力信号と検出した直流レベルとの差分に応じて二値化を行う。これを繰り返すことによって、入力信号を二値化して出力するようになっている。
上記構成において、入力信号と前に検出した直流レベルとの差分を適切に変換してオフセットとして出力すれば、長い時間にわたって入力信号のレベルがほぼ一定であっても、オフセットから検出する直流レベルを変化させることなく、正確に二値化することができる。
すなわち、上記構成における差分の変換は、上述のように、差分が所定の制限範囲内であれば0を出力する変換ならば、上述の効果を得ることができる。
また、上記構成における差分の変換が、所定の制限範囲内の差分に対して0でない所定量を出力するような差分の変換であっても、例えば入力信号のレベルがほぼ一定となる時間の上限が分かっている場合には、出力する所定量の大きさを調節して、オフセットから検出する直流レベルの変化を所定の範囲内に収めて、正しく二値化することもできる。
また、上記構成において、入力信号と検出した直流レベルとの差分に応じて二値化を行う際には、例えば上述のように、直流レベルを反転させた信号と入力信号とを加算した生成信号と所定のレベル電圧としての0レベルとを比較することによって二値化する構成であってもよい。この場合には、上述のように、例えば差分を反転した量をオフセットとして出力し、そのオフセットから入力信号の直流レベルを反転した量を検出する構成であってもよい。または、例えば差分からオフセットを出力し、オフセットから得た直流レベルを反転して出力する構成であってもよい。
または、例えば上述のように、単に入力信号と直流レベルとを比較することによって二値化する構成であってもよい。
【0270】
〔実施の形態2〕
本発明の他の実施の形態について図4に基づいて説明すると以下の通りである。
【0271】
本実施形態の二値化回路11aは、上述の二値化回路11の構成に加えて、制限値変化回路21と時定数変化回路22とを備えている。
【0272】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【0273】
二値化回路11aのフィードバック回路14aは、オフセットキャンセラ15aと積分回路16aとを備えている。
【0274】
制限値変化回路21は、オフセットキャンセラ15aにおける閾値範囲を定める最大制限値Aおよび最小制限値−Aを変化させるためのものである。
【0275】
本実施形態においては、制限値変化回路21は、二値化回路11aへの入力信号としての復調信号Iが入力され始める直後において、入力信号の値が最大制限値Aよりも大きいか又は入力信号の値が最小制限値−Aよりも小さくなるように、最大制限値Aおよび最小制限値−Aを変化させるようになっている。
【0276】
また、本実施形態においては、制限値変化回路21は、二値化回路11aへの入力信号が入力され始めてから所定の時間経過後には、入力信号の値が最大制限値Aと最小制限値−Aとの間の閾値範囲にあるように、最大制限値Aおよび最小制限値−Aを変化させるようになっている。
【0277】
時定数変化回路22は、積分回路16aのローパスフィルタとしての機能における時定数を変化させるためのものである。
【0278】
すなわち、積分回路16aは、入力される信号を積分して出力するものである。この場合の出力は、入力される信号の時間変化の傾きをなまらせて出力することに相当する。したがって、この積分回路16aは、いわゆるローパスフィルタ(低域フィルタ:low-pass filter)としての機能を有する。ローパスフィルタは、入力される信号における所定の周波数以上の成分を除去して、その所定の周波数以下で振動する成分のみを出力するものであり、この所定の周波数に応じた時定数を有している。
【0279】
本実施形態においては、時定数変化回路22は、二値化回路11aへの入力信号が入力され始める直後において、入力信号の値が変化する通常の時間スケールよりも、時定数を小さくするようになっている。
【0280】
また、本実施形態においては、時定数変化回路22は、二値化回路11aへの入力信号が入力され始めてから所定の時間経過後には、入力信号が変化する通常の時間スケールよりも、時定数を大きくするようになっている。
【0281】
オフセットキャンセラ15aの演算回路17a・18aおよび比較回路19aは、入力信号としての生成信号Kに応じて所定の値を出力するものである。
【0282】
ここで、本実施形態に係るオフセットキャンセラ15aは、制限値変化回路21によって設定される最大制限値Aおよび最小制限値−Aに応じて、以下のように所定の値を出力する。
【0283】
演算回路17aは、設定された最大制限値Aから生成信号Kを引いた値を出力する。逆にいうと、生成信号Kを反転させた値に最大制限値Aを加えたものを出力する。
【0284】
演算回路18aは、設定された最小制限値−Aから生成信号−Kを引いた値を出力する。逆にいうと、生成信号Kを反転させた値に最小制限値−Aを加えたものを出力する。
【0285】
比較回路19aは、入力信号が最大制限値Aよりも小さくかつ最小制限値−Aよりも大きい場合は所定の値Xを、入力信号が最大制限値Aよりも大きい場合は所定の値Yを、入力信号が最小制限値−Aよりも小さい場合は所定のZをそれぞれ出力する。
【0286】
スイッチング回路20aは、比較回路19aからの入力に応じて各選択回路17a・18aまたは0電位の入力のうちからいずれか一つを選択して出力する。
【0287】
具体的には、スイッチング回路20aは、比較回路19aからの入力がXの時には0を、比較回路19aからの入力がYの時は演算回路17aからの入力を、比較回路19aからの入力がZの時は演算回路18aからの入力を、それぞれ出力するようになっている。
【0288】
積分回路16aは、時定数変化回路22によって設定される時定数によって、入力信号としてのオフセットキャンセラ出力Lを積分して、フィードバック出力Mを出力するものである。
【0289】
その他の構成および動作については、上述の二値化回路11と同様である。
【0290】
したがって、上記構成の二値化回路11aによれば、例えば制限値変化回路21が最大制限値Aおよび最小制限値−Aを定数とし、時定数変化回路22が時定数を定数とすれば、上述の二値化回路11と同様に二値化を行うことができる。
【0291】
また、以上のように、二値化回路11aは、最大制限値Aおよび最小制限値−Aを変化させる制限値変化回路21を備えているので、最大制限値Aおよび最小制限値−Aを適切に変化させて、より正確に二値化できる。
【0292】
すなわち、上述のように、制限値変化回路21が、二値化回路11aに入力信号が入力され始める直後において、入力信号の値が最大制限値Aよりも大きいか又は入力信号の値が最小制限値−Aよりも小さくなるように、最大制限値Aおよび最小制限値−Aを変化させれば、入力信号としての復調信号Iの変化に対して生成信号Kの値を素早く追随させることができる。
【0293】
また、上述のように、制限値変化回路21が、二値化回路11aに入力信号が入力され始めてから所定の時間経過後に、入力信号の値が最大制限値Aと最小制限値−Aとの間の閾値範囲にあるように、最大制限値Aおよび最小制限値−Aを変化させれば、入力信号としての復調信号Iにおいて同じレベルが維持される場合であっても、生成信号Kの値を復調信号Iの値に追随させずに、安定した出力を得ることができる。
【0294】
また、二値化回路11aは、積分回路16aの時定数を変化させる時定数変化回路22を備えているので、時定数を適切に変化させて、より正確に二値化できる。
【0295】
すなわち、上述のように、時定数変化回路22が、入力信号としての復調信号Iが入力され始める直後において、入力信号が変化する時間スケールよりも、時定数を小さくすれば、入力信号の値の変化に対して生成信号Kの値を素早く追随させることができる。これにより、データスライサ出力Jを適切に変化させることができる。
【0296】
また上述のように、時定数変化回路22が、入力信号が入力され始めてから所定の時間経過後に、入力信号が変化する時間スケールよりも、時定数を大きくすれば、入力信号において同じレベルが維持される場合であっても、生成信号Kの値を追随させずに、安定した出力信号としてのデータスライサ出力Jを得ることができる。
【0297】
〔実施の形態3〕
本発明の他の実施の形態について図5に基づいて説明すると以下の通りである。
【0298】
本実施形態の二値化回路11bは、上述の二値化回路11の構成に加えて、出力抑制回路23を備えている。
【0299】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【0300】
出力抑制回路23には、入力信号としての復調信号Iから生成された生成信号Kが入力される。この生成信号Kの値を生成値と呼ぶ。出力抑制回路23は、この生成信号Kの振幅を減少させるためのものである。より詳細には、後述の抑制度、最大抑制値および最小抑制値を設定して、これに応じて生成信号Kの振幅を減少させて、抑制出力値Fとして出力するようになっている。
【0301】
出力抑制回路23は、演算回路24・25、比較回路26およびスイッチング回路27を備えている。
【0302】
演算回路24は、生成信号Kの値から最大抑制値Dを引き、抑制度Bを掛けて、最大抑制値Dを加えた値を出力する。
【0303】
また、演算回路25は、生成信号Kの値から最小抑制値−Dを引き、抑制度Bを掛けて、最小抑制値−Dを加えた値を出力する。
【0304】
比較回路26は、生成信号Kの値が最大抑制値Dよりも小さくかつ最小抑制値−Dよりも大きい場合はXを、生成信号Kの値が最大抑制値Dよりも大きい場合はYを、生成信号Kの値が最小抑制値−Dよりも小さい場合はZをそれぞれ出力する。
【0305】
スイッチング回路27は、比較回路26の出力がXの時は加算回路12の出力を、比較回路26の出力がYの時は演算回路24の出力を、比較回路26の出力がZの時は演算回路25の出力をそれぞれ出力する。
【0306】
したがって、以上をまとめると、出力抑制回路23の入出力動作は、以下のようになる。出力抑制回路23への入力信号をIN、出力抑制回路23からの出力信号をOUTで表すことにすると、D<INの時にはOUT=B・(IN−D)+D、−D≦IN≦Dの時にはOUT=IN、IN<−Dの時にはOUT=B・(IN+D)−Dとなる。
【0307】
その他の構成および動作については、上述の二値化回路11と同様である。
【0308】
したがって、上記構成の二値化回路11bによれば、例えば上述の抑制度Bを1に設定すれば出力抑制回路23の入力と出力とが等しくなるので、上述の二値化回路11と同様に二値化を行うことができる。
【0309】
また、二値化回路11bは、例えばBを1以下の値に設定すれば、出力抑制回路23からの出力である出力抑制値Fの絶対値を、出力抑制回路23への入力である生成信号Kの絶対値よりも小さくできるので、出力抑制回路23への入力信号である生成信号Kの振幅を小さくして出力することができる。
【0310】
ここで、入力信号の特性に応じて、上記入力される信号の振幅を適切に小さくして出力すれば、誤りを減らしてより正確に二値化することもできる。
【0311】
すなわち、例えば入力信号においては、周波数に応じて典型的な振幅が異なることもある。この場合に、単に振幅の大きな周波数の場合に合わせて設定を行うと、この周波数における振幅の大きな振動に合わせて二値化が行われることになり、誤りを生じる虞れもある。
【0312】
ここで上述の出力抑制回路23を用いて、入力される生成値の振幅が大きい場合にその振幅を小さくすれば、確実に正確な二値化を行うことができる。
【0313】
〔実施の形態4〕
本発明の他の実施の形態について図6に基づいて説明すると以下の通りである。
【0314】
本実施形態の二値化回路11cは、上述の構成に加えて、抑制値変化回路28と抑制度変化回路29とを備えている。
【0315】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【0316】
抑制値変化回路28は、上述の最大抑制値Dおよび最小抑制値−Dを変化させるためのものである。
【0317】
本実施形態においては、抑制値変化回路28は、二値化回路11cに入力信号としての復調信号Iが入力され始める直後において、生成信号Kの値である生成値が最大抑制値Dよりも大きいか又は生成値が最小抑制値−Dよりも小さくなるように、最大抑制値Dおよび最小抑制値−Dを変化させるようになっている。
【0318】
また、本実施形態においては、抑制値変化回路28は、入力信号が入力され始めてから所定の時間経過後には、生成値が最大抑制値Dと最小抑制値−Dとの間の抑制範囲にあるように、最大抑制値Dおよび最小抑制値−Dを変化させるようになっている。
【0319】
抑制度変化回路29は、上述の抑制度Bを変化させるためのものである。
【0320】
本実施形態においては、抑制度変化回路29は、二値化回路11cに入力信号としての復調信号Iが入力され始める直後において、抑制度を小さい値に変化させるようになっている。
【0321】
また本実施形態においては、抑制度変化回路29は、入力信号が入力され始めてから所定の時間経過後に、抑制度を大きな値に変化させるようになっている。
【0322】
上記構成において、抑制値変化回路28は、上述のように最大抑制値Dおよび最小抑制値−Dを変化させて、この値を出力抑制回路23cの演算回路24c・25c、および比較回路26cに出力する。
【0323】
また、抑制度変化回路29は、上述のように抑制度Bを変化させて、演算回路24cおよび演算回路25cに出力する。
【0324】
抑制値変化回路28から最大抑制値Dおよび最小抑制値−Dが入力され、抑制度変化回路29から抑制度Bが入力される演算回路24c・25cは、それぞれ設定に応じた値を、例えば図5に示す演算回路24・25と同様に計算して出力する。
【0325】
また、抑制値変化回路28から最大抑制値Dおよび最小抑制値−Dが入力される比較回路26cは、それぞれ設定に応じた値を、図5の比較回路26と同様に計算して出力する。
【0326】
他の動作および構成は、図5に示す二値化回路11cと同様である。
【0327】
したがって、上記構成の二値化回路11cによれば、例えば抑制値変化回路28によって最大抑制値Dおよび最小抑制値−Dを定数に設定し、また抑制度変化回路29によって抑制度Bを定数に設定して例えばB=1とすれば、上述の二値化回路11bと同様に二値化を行うことができる。
【0328】
また、二値化回路11cは、例えば抑制値変化回路28によって最大抑制値Dおよび最小抑制値−Dを適切に変化させ、または抑制度変化回路29によって抑制度Bを適切に変化させれば、より正確に二値化することができる。
【0329】
すなわち、抑制値変化回路28が、入力信号としての復調信号Iが二値化回路11cに入力され始める直後において、生成信号Kの値である生成値が最大抑制値Dよりも大きいか又は生成値が最小抑制値−Dよりも小さくなるように、最大抑制値Dおよび最小抑制値−Dを変化させるので、入力信号の値の変化に対して、出力する出力抑制値Fを素早く変化させ、これにより生成信号Kの値をも変化させることができる。したがって、データスライサ出力Jを適切に変化させることができる。
【0330】
また、抑制値変化回路28が、入力信号が入力され始めてから所定の時間経過後に、生成値が最大抑制値Dと最小抑制値−Dとの間の抑制範囲にあるように、最大抑制値Dおよび最小抑制値−Dを変化させるので、入力信号において同じレベルが維持される場合であっても、出力抑制値Fを追随させずに、生成信号Kも変化させず、安定したデータスライサ出力Jを得ることができる。
【0331】
また、抑制度変化回路29が、入力信号が入力され始める直後において、抑制度Bを小さい値に変化させるので、出力抑制値F、生成信号Kおよびデータスライサ出力Jを入力信号の変化に適切に追随させることができる。
【0332】
また、抑制度変化回路29が、入力信号が入力され始めてから所定の時間経過後に、抑制度Bを大きな値に変化させるので、出力抑制値F、生成信号Kを変化させずに、安定したデータスライサ出力Jを得ることができる。
【0333】
〔実施の形態5〕
本発明の他の実施の形態について図7に基づいて説明すると以下の通りである。
【0334】
本実施形態の二値化回路11dは、上述の図1に示す二値化回路11の構成に加えて、出力ホールド回路30を備えている。
【0335】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【0336】
この出力ホールド回路30は、入力信号から生成される生成信号Kの振幅を、確実に所定の遮断範囲内に減少させて、遮断出力値Fとして出力するものである。ここで、上記遮断範囲は、最大遮断値Cと最小遮断値−Cとによって定められる。
【0337】
また、以下に説明するように、出力ホールド回路30は、上述の出力抑制回路23・23cにおいて抑制度B=0としたものに対応する。
【0338】
出力ホールド回路30は、比較回路31およびスイッチング回路32を備えている。
【0339】
比較回路31は、入力信号が最大遮断値Cよりも小さくかつ最小遮断値−Cよりも大きい場合はXを、入力信号が最大遮断値Cよりも大きい場合はYを、入力信号が最小遮断値−Cよりも小さい場合はZをそれぞれ出力する。
【0340】
スイッチング回路32は、比較回路31の出力がXの時は加算回路12の出力を、比較回路31の出力がYの時はCを、比較回路31の出力がZの時は−Cをそれぞれ出力する。
【0341】
したがって、以上をまとめると、出力ホールド回路30の入出力動作は、以下のようになる。出力ホールド回路30への入力信号をIN、出力ホールド回路30からの出力信号をOUTで表すことにすると、C<INの時にはOUT=C、−C≦IN≦Cの時にはOUT=IN、IN<−Cの時にはOUT=−Cとなる。
【0342】
すなわち、この出力ホールド回路30は、上述の出力抑制回路23・23cにおいて、抑制度Bを0と設定したものに相当する。
【0343】
したがって、上記構成の二値化回路11dによれば、上述の二値化回路11b・11cと同様に二値化できる。
【0344】
また、二値化回路11dの構成によれば、出力ホールド回路30から出力される遮断出力値Fの振幅を、確実に最大遮断値Cと最小遮断値−Cとによって定められる遮断範囲内に収めることができる。したがって、復調信号Iの振幅が変動する場合であっても、確実に正確に二値化できる。
【0345】
〔実施の形態6〕
本発明の他の実施の形態について図8に基づいて説明すると以下の通りである。
【0346】
本実施形態の二値化回路11eは、上述の構成に加えて、遮断値変化回路33を備えている。
【0347】
なお、以下においては、上述の部材と同じ働きをする部材については、同じ符号を用いて参照し、説明は省略する。
【0348】
遮断値変化回路33は、出力ホールド回路30eの最大遮断値Cおよび最小遮断値−Cを変化させるためのものである。
【0349】
本実施形態の遮断値変化回路33は、二値化回路11eに入力信号が入力され始める直後において、遮断値変化回路33に入力される生成信号Kの値である生成値が最大遮断値Cよりも大きいか又は生成値が最小遮断値−Cよりも小さくなるように、最大遮断値Cおよび最小遮断値−Cを変化させるようになっている。
【0350】
また本実施形態の遮断値変化回路33は、入力信号が入力され始めてから所定の時間経過後に、生成値が最大遮断値Cと最小遮断値−Cとの間の遮断範囲にあるように、最大遮断値Cおよび最小遮断値−Cを変化させるようになっている。。
【0351】
遮断値変化回路33は、上述のように最大遮断値Cおよび最小遮断値−Cを変化させて、この値を出力ホールド回路30eのスイッチング回路32eへの入力値、および比較回路31eに出力する。
【0352】
比較回路31eおよびスイッチング回路32eは、設定された最大遮断値Cおよび最小遮断値−Cに応じて、上述の比較回路31およびスイッチング回路32と同様に動作するものである。
【0353】
二値化回路11eのその他の構成および動作は、図7に示す二値化回路11dと同様である。
【0354】
したがって、上記構成の二値化回路11eによれば、例えば遮断値変化回路33によって最大遮断値Cおよび最小遮断値−Cを定数に設定すれば、上述の二値化回路11dと同様に二値化を行うことができる。
【0355】
また、二値化回路11eは、例えば遮断値変化回路33によって最大遮断値Cおよび最小遮断値−Cを適切に変化させれば、さらに正確に二値化することができる。
【0356】
すなわち、遮断値変化回路33が、二値化回路11eに入力信号が入力され始める直後において、生成値が最大遮断値Cよりも大きいか又は生成値が最小遮断値−Cよりも小さくなるように、最大遮断値Cおよび最小遮断値−Cを変化させるので、出力ホールド回路30eの遮断出力値F、これより生成される生成信号Kを入力信号の変化に対して適切に追随させて、適切なデータスライサ出力Jを得ることができる。
【0357】
また、遮断値変化回路33は、入力信号が入力され始めてから所定の時間経過後に、生成値が最大遮断値Cと最小遮断値−Cとの間の遮断範囲にあるように、最大遮断値Cおよび最小遮断値−Cを変化させるので、遮断出力値Fおよび生成信号Kの値を変化させずに、安定したデータスライサ出力Jを得ることができる。
【0358】
〔実施の形態7〕
本発明の他の実施の形態について図9に基づいて説明すると以下の通りである。
【0359】
本実施形態の二値化回路11fは、上述の構成とは異なり、加算器を用いずに減算器を用いる構成である。
【0360】
本実施形態においては、入力信号としての復調信号Iの直流レベルを得て、これをスライスレベル(直流レベル)Gとして用いて、二値化をするようになっている。すなわち、オフセットとしての直流レベルを生成するようになっている。
【0361】
また、上記二値化回路は、以下に説明するように、入力信号とその入力信号から前に検出した直流レベルとの差分を、所定の方式で変換してオフセットとして出力し、このオフセットから入力信号の直流レベルを検出するようになっている。
【0362】
二値化回路11fは、図9に示すように、コンパレータ34、オフセット生成部35、およびローパスフィルタ36を備えている。
【0363】
ここで、図12に示す従来の二値化回路45と比較して分かるように、二値化回路11fはオフセット生成部35を備えている点が二値化回路45と異なっている。
【0364】
以下、このオフセット生成部35について説明する。
【0365】
オフセット生成部35は、減算器37、演算回路38a・38b、比較回路39、およびスイッチング回路40を備えている。
【0366】
減算器37は二つの入力信号の差を出力するものである。減算器37には、復調信号Iと、ローパスフィルタ36からのスライスレベルGとが入力される。減算器37は、復調信号IとスライスレベルGとの差のI−Gを出力する。
【0367】
ここで、本実施形態に係るオフセット生成部35は、入力信号が所定の閾値範囲としての最大制限値Aないし最小制限値−Aに含まれるか否かによって、以下のように出力を生成する。
【0368】
演算回路38aは、入力信号I−Gから、所定の最大制限値Aを引いた値を出力する。
【0369】
演算回路38bは、入力信号I−Gから、所定の最小制限値−Aを引いた値を出力する。
【0370】
比較回路39は、入力信号I−Gが最大制限値Aよりも小さくかつ最小制限値−Aよりも大きい場合は所定の値Xを、入力信号I−Gが最大制限値Aよりも大きい場合は所定の値Yを、入力信号I−Gが最小制限値−Aよりも小さい場合は所定のZをそれぞれ出力する。
【0371】
スイッチング回路40は、比較回路39からの入力に応じて各演算回路38a・38bまたは0電位の入力のうちからいずれか一つを選択して出力する。
【0372】
具体的には、スイッチング回路40は、比較回路39からの入力がXの時には0を、比較回路39からの入力がYの時は演算回路38aからの入力を、比較回路39からの入力がZの時は演算回路38bからの入力を、それぞれ出力するようになっている。
【0373】
したがって、オフセット生成部35の入出力動作は下記のようになる。ここで、オフセット生成部35の入力信号をIN、出力信号をOUTで表すことにすると、A<INの時にはOUT=IN−A、−A≦IN≦Aの時にはOUT=0、IN<−Aの時にはOUT=IN+Aとなる。
【0374】
この出力信号がローパスフィルタ36に入力され、例えば積分される。得られたスライスレベルGが出力され、オフセット生成部35およびコンパレータ34に入力される。
【0375】
以上のように、本実施形態の二値化回路11fは、前に生成したスライスレベルGと入力信号としての復調信号Iとの差分に応じて、直流レベルとしてのオフセットを生成して出力するオフセット生成部35を備えている構成である。
【0376】
一方、例えば上述の二値化回路11は、図1に示すように、復調信号Iに対して、前に生成したフィードバック出力Mから生成された生成信号Kを用いて、上述のオフセットに対応するレベルを得て、このオフセットを反転させてフィードバック出力Mとして出力するようになっている。
【0377】
したがって、両者を比較して分かるように、フィードバック出力MとスライスレベルGとは、互いに値が反転した逆極性の対応量とみなすことができる。
【0378】
よって、二値化回路11fにおいても、二値化回路11と同様の効果を得ることができる。
【0379】
ただし、上述の二値化回路11の構成によれば、上述の他の実施の形態において示したように、例えば出力を抑制する出力制限回路23などを備えることができる。
【0380】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
【0381】
上述の具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、本発明はそのような具体例にのみ限定して狭義に解釈されるべきものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、変更した形態も本発明の技術的範囲に含まれる。
【0382】
【発明の効果】
本発明に係る二値化回路は、以上のように、入力信号から生成された生成信号と所定のレベル電圧とを比較して出力信号を出力するコンパレータと、上記生成信号の直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力するフィードバック回路と、上記フィードバック出力と上記入力信号とを加算して得た上記生成信号を出力する加算器とを備えている構成である。
【0383】
それゆえ、コンパレータによって振動の中心レベルを基準として二値化するので、適切に二値化できるという効果を奏する。
【0384】
また、上記構成において、上述したような構成によって、適切なフィードバック出力が得られるようにすれば、長い時間にわたって入力信号のレベルがほぼ一定であっても正確に二値化することができるという効果を奏する。
【0385】
さらに本発明に係る二値化回路では、上記フィードバック回路は、上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には0を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力するオフセットキャンセラ回路と、上記出力値を積分した値を上記フィードバック出力として出力する積分回路とを含んでいる構成である。
【0386】
それゆえ、上記生成信号の入力値が最大制限値と最小制限値との間の閾値範囲にある場合に、オフセットキャンセラ出力として0を出力して、積分回路によるフィードバック出力を変化させないので、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、生成信号を入力信号の変化量と同じだけしか変化させず、入力信号のレベルに無駄に追随させないという効果を奏する。
【0387】
本発明に係る二値化回路は、以上のように、上記構成において、上記オフセットキャンセラ回路は、上記入力値と上記最大制限値とを比較し、または上記入力値と上記最小制限値とを比較した結果に応じた選択出力を行う比較回路と、上記最大制限値と上記入力値との差分、または上記最小制限値と上記入力値との差分を計算して出力する演算回路と、上記選択出力に応じて、上記演算回路の上記差分を選択して、上記出力値として出力するスイッチング回路とを含んでいる構成である。
【0388】
それゆえ、上述の本発明に係る二値化回路を、簡単な構成で実現することができるという効果を奏する。
【0389】
本発明に係る二値化回路は、以上のように、上記構成において、上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を変化させる制限値変化回路を備えている構成である。
【0390】
それゆえ、上記制限値変化回路を用いて、上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を適切に変化させて、さらに正確で追随のよい二値化回路を実現することができるという効果を奏する。
【0391】
本発明に係る二値化回路は、以上のように、上記構成において、上記積分回路の時定数を変化させる時定数変化回路を備えている構成である。
【0392】
それゆえ、上記時定数変化回路を用いて、上記積分回路の時定数を適切に変化させて、より正確で追随性のよい二値化回路を実現することができるという効果を奏する。
【0393】
本発明に係る二値化回路は、以上のように、上記構成において、上記加算器から入力される上記生成信号である生成値と、出力を抑制するための抑制度と、所定の抑制範囲を定める最大抑制値および最小抑制値とに応じて、上記生成値が上記抑制範囲内である場合には上記生成値を抑制出力値として出力し、上記生成値が上記最大抑制値よりも大きい場合には上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を抑制出力値として出力し、上記生成値が上記最小抑制値よりも小さい場合には上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を抑制出力値として出力する出力抑制回路を備え、上記抑制出力値は、上記コンパレータおよび上記フィードバック回路に入力される構成である。
【0394】
それゆえ、出力抑制回路を用いて、入力される生成値の振幅が大きい場合であってもその振幅を小さくして、確実に正確な二値化を行うことができるという効果を奏する。
【0395】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力抑制回路は、上記生成値と上記最大抑制値とを比較し、または上記生成値と上記最小抑制値とを比較した結果に応じた比較出力を行う比較回路と、上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を計算して設定値として出力するか、または上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を計算して設定値として出力する演算回路と、上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記抑制出力値として出力するスイッチング回路とを含んでいる構成である。
【0396】
それゆえ、本発明に係る二値化回路を、簡単な構成で実現することができるという効果を奏する。
【0397】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力抑制回路の上記最大抑制値および上記最小抑制値を変化させる抑制値変化回路を備えている構成である。
【0398】
それゆえ、上記抑制値変化回路を用いて、上記出力抑制回路の上記最大抑制値および上記最小抑制値を適切に変化させて、さらに正確で追随性のよい二値化回路を実現することができるという効果を奏する。
【0399】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力抑制回路の上記抑制度を変化させる抑制度変化回路を備えている構成である。
【0400】
それゆえ、上記抑制度変化回路を用いて、上記出力抑制回路の上記抑制度を適切に変化させて、さらに正確で追随性のよい二値化回路を実現することができるという効果を奏する。
【0401】
本発明に係る二値化回路は、以上のように、上記構成において、上記生成信号である生成値と、所定の遮断範囲を定める最大遮断値および最小遮断値とに応じて、上記生成値が上記遮断範囲内である場合には上記生成値を遮断出力値として出力し、上記生成値が上記最大遮断値よりも大きい場合には上記最大遮断値を遮断出力値として出力し、上記生成値が上記最小遮断値よりも小さい場合には上記最小遮断値を遮断出力値として出力する出力ホールド回路を備え、上記遮断出力値は、上記コンパレータおよび上記フィードバック回路に入力される構成である。
【0402】
それゆえ、入力される生成値の振幅が大きい場合であっても、その振幅を確実に上述の遮断範囲内に小さくして、誤りを減らしてより正確に二値化することができるという効果を奏する。
【0403】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力ホールド回路は、上記生成値と上記最大遮断値とを比較し、または上記生成値と上記最小遮断値とを比較した結果に応じた比較出力を行う比較回路と、上記最大遮断値を設定値として出力するか、または上記最小遮断値を設定値として出力する演算回路と、上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記遮断出力値として出力するスイッチング回路とを含んでいる構成である。
【0404】
それゆえ、本発明に係る二値化回路を、簡単な構成で実現することができるという効果を奏する。
【0405】
本発明に係る二値化回路は、以上のように、上記構成において、上記出力ホールド回路の上記最大遮断値および上記最小遮断値を変化させる遮断値変化回路を備えている構成である。
【0406】
それゆえ、上記遮断値変化回路を用いて、上記出力ホールド回路の上記最大遮断値および上記最小遮断値を適切に変化させると、より正確で追随性のよい二値化回路を実現することができるという効果を奏する。
【0407】
本発明に係る二値化回路は、以上のように、入力信号と直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には0を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力するオフセット生成部を含んでおり、上記ローパスフィルタは、上記出力値を用いて検出した上記直流レベルをコンパレータおよび上記オフセット生成部に出力する構成である。
【0408】
それゆえ、入力信号と直流レベルとのレベル差が最大制限値と最小制限値との間の閾値範囲にある場合には、オフセット生成部の出力として0を出力するので、直流レベルを変化させず、入力信号がほぼ一定のレベルに所定の時間にわたって維持されたとしても、入力信号のレベルに無駄に追随させないという効果を奏する。
【0409】
本発明に係る無線通信装置は、以上のように、本発明に係る二値化回路のいずれか一つを備えている構成である。
【0410】
それゆえ、上記二値化回路を用いて、入力信号のレベルがほぼ一定であっても正確に二値化して、安定した無線通信を実現することができるという効果を奏する。
【0411】
本発明に係る無線通信装置は、以上のように、上記構成において、スペクトル拡散方式による無線通信を行う構成である。
【0412】
それゆえ、スペクトル拡散方式の無線通信の際に、安定した無線通信を行う無線通信装置を実現することができるという効果を奏する。
【0413】
本発明に係る二値化方法は、以上のように、入力信号から生成された生成信号を用いて直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力する工程と、上記入力信号とフィードバック出力とを加算して生成信号として出力する工程と、上記生成信号と所定のレベル電圧とを比較することによって得られる出力信号を出力する工程とを含んでいる構成である。
【0414】
それゆえ、上述した二値化回路の動作と同様の動作によって、同様の効果を得ることができる。
【0415】
さらに本発明に係る二値化方法では、上記フィードバック出力として出力する工程は、上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には0を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力する工程と、上記出力値を用いて上記直流レベルを反転させた信号を検出して出力する工程とを含んでいる構成である。
【0416】
それゆえ、上述した二値化回路の動作と同様の動作によって、同様の効果を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る二値化回路の一実施形態を示すブロック図である。
【図2】上記二値化回路を備えた本発明に係る無線通信装置の一例を示すブロック図である。
【図3】上記二値化回路の動作の一例を示すタイミングチャートである。
【図4】本発明に係る二値化回路の他の一実施形態を示すブロック図である。
【図5】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図6】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図7】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図8】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図9】本発明に係る二値化回路のさらに他の一実施形態を示すブロック図である。
【図10】従来の二値化回路の一例を示すブロック図である。
【図11】上記二値化回路の動作の一例を示すタイミングチャートである。
【図12】従来の二値化回路の他の一例を示すブロック図である。
【図13】上記二値化回路の動作の一例を示すタイミングチャートである。
【図14】上記二値化回路の動作の他の例を示すタイミングチャートである。
【図15】従来の二値化回路のさらに他の一例を示すブロック図である。
【図16】上記二値化回路の動作の一例を示すタイミングチャートである。
【図17】従来の二値化回路のさらに他の一例を示すブロック図である。
【符号の説明】
1 無線通信装置
11、11a〜11f 二値化回路
12 加算器
13 コンパレータ
14、14a フィードバック回路
15、15a オフセットキャンセラ(オフセットキャンセラ回路)
16、16a 積分回路
17、17a、18、18a 演算回路
19、19a 比較回路
20、20a スイッチング回路
21 制限値変化回路
22 時定数変化回路
23、23c 出力抑制回路
24、24c、25、25c 演算回路
26、26c 比較回路
27、27c スイッチング回路
28 抑制値変化回路
29 抑制度変化回路
30、30e 出力ホールド回路
31、31e 比較回路
32、32e スイッチング回路
33 遮断値変化回路
34 コンパレータ
35 オフセット生成部
36 ローパスフィルタ
A 最大制限値
−A 最小制限値
B 抑制度
C 最大遮断値
−C 最小遮断値
D 最大抑制値
−D 最小抑制値
F 抑制出力値、遮断出力値
G スライスレベル(直流レベル)
I 復調信号(入力信号)
J データスライサ出力(出力信号)
K 生成信号
L オフセットキャンセラ出力
M フィードバック出力
Claims (16)
- 所定の直流レベルを中心として振動する入力信号を二値化した出力信号を出力する二値化回路において、
上記入力信号から生成された生成信号と所定のレベル電圧とを比較して上記出力信号を出力するコンパレータと、
上記生成信号の上記直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力するフィードバック回路と、
上記フィードバック出力と上記入力信号とを加算して得た上記生成信号を出力する加算器とを備え、
上記フィードバック回路は、
上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には0を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力するオフセットキャンセラ回路と、
上記出力値を積分した値を上記フィードバック出力として出力する積分回路とを含んでいることを特徴とする二値化回路。 - 上記オフセットキャンセラ回路は、
上記入力値と上記最大制限値とを比較し、または上記入力値と上記最小制限値とを比較した結果に応じた選択出力を行う比較回路と、
上記最大制限値と上記入力値との差分、または上記最小制限値と上記入力値との差分を計算して出力する演算回路と、
上記選択出力に応じて、上記演算回路の上記差分を選択して、上記出力値として出力するスイッチング回路とを含んでいることを特徴とする請求項1に記載の二値化回路。 - 上記オフセットキャンセラ回路の上記最大制限値および上記最小制限値を変化させる制限値変化回路を備えていることを特徴とする請求項1または2に記載の二値化回路。
- 上記積分回路の時定数を変化させる時定数変化回路を備えていることを特徴とする請求項1ないし3のいずれか1項に記載の二値化回路。
- 上記加算器から入力される上記生成信号である生成値と、出力を抑制するための抑制度と、所定の抑制範囲を定める最大抑制値および最小抑制値とに応じて、上記生成値が上記抑制範囲内である場合には上記生成値を抑制出力値として出力し、上記生成値が上記最大抑制値よりも大きい場合には上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を抑制出力値として出力し、上記生成値が上記最小抑制値よりも小さい場合には上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を抑制出力値として出力する出力抑制回路を備え、
上記抑制出力値は、上記コンパレータおよび上記フィードバック回路に入力されることを特徴とする請求項1ないし4のいずれか1項に記載の二値化回路。 - 上記出力抑制回路は、上記生成値と上記最大抑制値とを比較し、または上記生成値と上記最小抑制値とを比較した結果に応じた比較出力を行う比較回路と、
上記生成値と上記最大抑制値との差に上記抑制度を掛けた値に上記最大抑制値を加えた値を計算して設定値として出力するか、または上記生成値と上記最小抑制値との差に上記抑制度を掛けた値に上記最小抑制値を加えた値を計算して設定値として出力する演算回路と、
上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記抑制出力値として出力するスイッチング回路とを含んでいることを特徴とする請求項5に記載の二値化回路。 - 上記出力抑制回路の上記最大抑制値および上記最小抑制値を変化させる抑制値変化回路を備えていることを特徴とする請求項5または6に記載の二値化回路。
- 上記出力抑制回路の上記抑制度を変化させる抑制度変化回路を備えていることを特徴とする請求項5ないし7のいずれか1項に記載の二値化回路。
- 上記生成信号である生成値と、所定の遮断範囲を定める最大遮断値および最小遮断値とに応じて、上記生成値が上記遮断範囲内である場合には上記生成値を遮断出力値として出力し、上記生成値が上記最大遮断値よりも大きい場合には上記最大遮断値を遮断出力値として出力し、上記生成値が上記最小遮断値よりも小さい場合には上記最小遮断値を遮断出力値として出力する出力ホールド回路を備え、
上記遮断出力値は、上記コンパレータおよび上記フィードバック回路に入力されることを特徴とする請求項1ないし4のいずれか1項に記載の二値化回路。 - 上記出力ホールド回路は、上記生成値と上記最大遮断値とを比較し、または上記生成値と上記最小遮断値とを比較した結果に応じた比較出力を行う比較回路と、
上記最大遮断値を設定値として出力するか、または上記最小遮断値を設定値として出力する演算回路と、
上記比較出力に応じて、上記演算回路の上記設定値を選択して、上記遮断出力値として出力するスイッチング回路とを含んでいることを特徴とする請求項9記載の二値化回路。 - 上記出力ホールド回路の上記最大遮断値および上記最小遮断値を変化させる遮断値変化回路を備えていることを特徴とする請求項9または10記載の二値化回路。
- 所定の直流レベルを中心として振動する入力信号の上記直流レベルを検出して出力するローパスフィルタと、上記入力信号と上記直流レベルとを比較することによって得られる出力信号を出力するコンパレータとを備える二値化回路において、
上記入力信号と上記直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には0を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力するオフセット生成部を含んでおり、
上記ローパスフィルタは、上記出力値を用いて検出した上記直流レベルを上記コンパレータおよび上記オフセット生成部に出力することを特徴とする二値化回路。 - 請求項1ないし12のいずれか1項に記載の二値化回路を備えていることを特徴とする無線通信装置。
- スペクトル拡散方式による無線通信を行うことを特徴とする請求項13に記載の無線通信装置。
- 所定の直流レベルを中心として振動する入力信号を二値化して出力信号を出力する二値化方法において、
上記入力信号から生成された生成信号を用いて上記直流レベルを検出して、上記直流レベルを反転させた信号をフィードバック出力として出力する工程と、
上記入力信号とフィードバック出力とを加算して生成信号として出力する工程と、
上記生成信号と所定のレベル電圧とを比較することによって得られる上記出力信号を出力する工程とを含み、さらに、
上記フィードバック出力として出力する工程は、
上記生成信号の入力値と、所定の閾値範囲を定める最大制限値及び最小制限値とに応じて、上記入力値が上記閾値範囲内である場合には0を出力値として出力し、上記入力値が上記最大制限値よりも大きい場合には上記入力値と上記最大制限値との差を反転させた値を出力値として出力し、上記入力値が上記最小制限値よりも小さい場合には上記入力値と上記最小制限値との差を反転させた値を出力値として出力する工程と、
上記出力値を用いて上記直流レベルを反転させた信号を検出して出力する工程とを含んでいることを特徴とする二値化方法。 - 所定の直流レベルを中心として振動する入力信号の上記直流レベルを検出し、上記入力信号と上記直流レベルとを比較することによって得られる出力信号を出力する二値化方法において、
検出した上記直流レベルと上記入力信号とのレベル差を計測する工程と、
上記入力信号と前回の上記直流レベルとのレベル差、および所定の閾値範囲を定める最大制限値と最小制限値とに応じて、上記レベル差が上記閾値範囲内である場合には0を出力値として出力し、上記レベル差が上記最大制限値よりも大きい場合には上記レベル差と上記最大制限値との差を出力値として出力し、上記レベル差が上記最小制限値よりも小さい場合には上記レベル差と上記最小制限値との差を出力値として出力する工程と、
上記出力値を用いて上記直流レベルを検出する工程とを含んでいることを特徴とする二値化方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002119650A JP3683550B2 (ja) | 2002-04-22 | 2002-04-22 | 二値化回路、無線通信装置および二値化方法 |
US10/413,134 US7308045B2 (en) | 2002-04-22 | 2003-04-15 | Binarizing circuit, wireless communication device, and binarizing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002119650A JP3683550B2 (ja) | 2002-04-22 | 2002-04-22 | 二値化回路、無線通信装置および二値化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318997A JP2003318997A (ja) | 2003-11-07 |
JP3683550B2 true JP3683550B2 (ja) | 2005-08-17 |
Family
ID=29267348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002119650A Expired - Fee Related JP3683550B2 (ja) | 2002-04-22 | 2002-04-22 | 二値化回路、無線通信装置および二値化方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7308045B2 (ja) |
JP (1) | JP3683550B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4573871B2 (ja) * | 2005-02-28 | 2010-11-04 | 富士通株式会社 | 復調回路および電子機器 |
US8155535B2 (en) | 2006-03-03 | 2012-04-10 | Mitsubishi Electric Corporation | Optical receiver |
JP4946353B2 (ja) * | 2006-10-27 | 2012-06-06 | 日本電気株式会社 | オフセット・キャンセル回路及びオフセット・キャンセル方法 |
JP4943171B2 (ja) * | 2007-01-30 | 2012-05-30 | 東芝機械株式会社 | 振幅検出装置 |
JP2010178256A (ja) * | 2009-02-02 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 光受信器の増幅器 |
CN103634004A (zh) * | 2013-11-27 | 2014-03-12 | 苏州贝克微电子有限公司 | 一种消除采样和保持电路中谐波失真的电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3633768A1 (de) * | 1986-10-03 | 1988-04-14 | Endress Hauser Gmbh Co | Verfahren und anordnung zur erzeugung eines mittelwertfreien binaeren signals |
JP2856787B2 (ja) | 1989-10-27 | 1999-02-10 | 日本電気ホームエレクトロニクス株式会社 | 2値化回路、中間レベル検出回路及びピーク包絡線検出回路 |
JP3240016B2 (ja) * | 1993-05-11 | 2001-12-17 | ソニー株式会社 | 光デイスク装置及び光デイスク装置の評価方法 |
JPH08163181A (ja) * | 1994-11-30 | 1996-06-21 | Sharp Corp | 情報再生回路 |
FR2731125B1 (fr) * | 1995-02-28 | 1997-05-16 | Sgs Thomson Microelectronics | Circuit de traitement d'un signal asynchrone presentant periodiquement des salves de synchronisation |
JP3486058B2 (ja) | 1996-06-24 | 2004-01-13 | 株式会社東芝 | Dcオフセット除去機能を備えた受信機 |
US6498929B1 (en) * | 1996-06-21 | 2002-12-24 | Kabushiki Kaisha Toshiba | Receiver having DC offset decreasing function and communication system using the same |
SE509772C2 (sv) * | 1997-07-14 | 1999-03-08 | Ericsson Telefon Ab L M | Anordning och förfarande för generering av en tidsmedelvärdesfri binär signal |
GB2335809B (en) * | 1998-03-24 | 2001-09-12 | Ericsson Telefon Ab L M | Demodulator circuits |
JPH11284678A (ja) | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | Dcオフセット補正回路およびdcオフセット補正方法 |
EP1056236B1 (en) * | 1999-05-28 | 2011-07-20 | Canon Kabushiki Kaisha | Apparatus and method for correcting data errors |
JP3519075B2 (ja) * | 2002-06-13 | 2004-04-12 | 沖電気工業株式会社 | 再生データ信号生成装置 |
-
2002
- 2002-04-22 JP JP2002119650A patent/JP3683550B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-15 US US10/413,134 patent/US7308045B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7308045B2 (en) | 2007-12-11 |
US20030206126A1 (en) | 2003-11-06 |
JP2003318997A (ja) | 2003-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5640428A (en) | Direct conversion receiver | |
US7386067B2 (en) | Frequency offset cancellation circuit for data determination in wireless communications | |
JP3744546B2 (ja) | 被サンプリング信号の可変d.c.オフセットを補償する方法および装置 | |
EP1878111B1 (en) | Dc offset detection and cancellation in a receiver | |
JP5354293B2 (ja) | 位相同期装置および位相同期方法 | |
JP4557702B2 (ja) | 受信機 | |
JP3683550B2 (ja) | 二値化回路、無線通信装置および二値化方法 | |
JP3643088B2 (ja) | データスライサ | |
JP2021506204A (ja) | 位相同期化装置 | |
JP2008085570A (ja) | 無線受信装置及び半導体集積回路 | |
JP3643364B2 (ja) | 受信装置 | |
CN105846844B (zh) | 接收装置以及接收装置的接收方法 | |
JP3964346B2 (ja) | Fm信号受信器およびそれを用いる無線通信装置 | |
JP3876815B2 (ja) | 電波受信装置、電波受信回路及び電波時計 | |
JP3819469B2 (ja) | 周波数補償機能を備えた無線通信装置 | |
EP1928085B1 (en) | Method and system for multimode DC offset compensation | |
JPH1023081A (ja) | 信号検出回路 | |
JP4179294B2 (ja) | 電波受信装置 | |
JP2752733B2 (ja) | 周波数変調波受信装置 | |
JPH0946254A (ja) | 受信装置 | |
TWI321935B (ja) | ||
JPH06291689A (ja) | 波形整形装置 | |
JPH10224413A (ja) | 周波数誤差補正回路 | |
JPH04246937A (ja) | 自動干渉除去装置 | |
JP2006013690A (ja) | Dcオフセット除去装置及びdcオフセット除去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040715 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050201 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050201 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050525 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |