JP2856787B2 - ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光電変換素子などから出力されるアナログ
画像信号を２値化する２値化回路、中間レベル検出回路
及びピーク包絡線検出回路に関するものである。

（従来の技術） 典型的な画像入力装置では、光電変換素子から読取ら
れたアナログ画像信号が２値化回路で量子化される。こ
のようなアナログ画像信号には読取り光学系のシェーデ
ィング歪みによる低周波成分のノイズが含まれていた
り、読取り原稿の下地に色が付いていたり、文字や図形
などの淡い画像が描かれていることなどに起因して信号
のダイナミックレンジ（振幅値、すなわち白レベルと黒
レベルの差）が変動する場合がある。このような画像信
号の２値化に際し一定の閾値レベルを設定したのでは、
正しい２値化信号を得ることができない。このため、ア
ナログ画像信号の極大値や極小値の包絡線、あるいはそ
れぞれの中間レベルの変動に連動させて閾値レベルを変
動させる２値化回路が用いられている。

従来、上述の２値化回路は、第４図に示すように、比
較器41と、極大値検出部42と、極小値検出部43と、中間
レベル検出部44とから構成されている。光電変換素子か
ら電気信号として出力され適宜なレベルに増幅されたア
ナログ画像信号は、入力端子INを経て比較器41の一方の
入力端子に供給されると共に、極大検出部42と極小値検
出部43にも供給される。極大値検出部42と極小値検出部
43で検出されたアナログ画像信号の極大値と極小値の中
間レベルが同一の抵抗値による合成回路から成る中間レ
ベル検出部44から出力され、閾値電圧として比較器41の
他方の入力端子に供給される。

極大値検出部42は、第５図に示すように、ダイオード
D1、コンデンサC1及び抵抗器R1とから構成されている。
極小値検出部43は、第６図に示すように、ダイオードD
2、コンデンサC2、抵抗器R2及び定電圧源DCから構成さ
れている。

（発明が解決しようとする課題） 第４図に示した２値化回路では、第５図の極大値検出
部42の放電の時定数C1・R1と、第６図の極小値検出部43
の放電の時定数C2・R2とを種々の値に調節しても、正し
い２値化信号を得るのが困難であるという問題がある。

すなわち、第７図の波形図に示すように、読取り対象
の原稿の白黒パターンが（Ａ）に示すようなものであ
り、これを読取ることによって得られるアナログ画像信
号が（Ｂ）に示すようなものとする。この場合、上記各
時定数を大きな植に設定すると、極大値検出部42の出力
は破線αのようになり、極小値検出部43の出力は一点鎖
線βのようになり、これらの中間レベルによる閾値γは
点線に示すようなものとなる。第７図の例では、低周波
部分（ａ）と高周波部分（ｂ）については正しい２値化
信号が得られない。また、上記各時定数を小さな値に設
定した場合、第８図に示すように、極大値検出部42の出
力は破線αのようになり、極小値検出部43の出力は一点
鎖線βのようになり、これらの中間レベルによる閾値γ
は点線に示すようになるものとなる。第８図の例では、
高周波部分（ｂ）の問題点は解決されるが、低周波部分
（ａ）の問題点は依然として解決されない。

また、特開昭51−50555号「波形整形回路」には、波
形整形対象信号の最大レベル及び最小レベルを別々にピ
ークホールドし、ホールドされた最大ピーク値と最小ピ
ーク値の平均レベルを閾値として波形整形対象信号をス
ライスして２値化するようにした回路が開示されてい
る。しかしながら、この波形整形回路は、ピーク検出器
とホールド回路からなるピークホールド回路が適当な時
定数をもって動作するため、仮にこの時定数を大きくす
ると、波形整形対象信号の低周波部分と高周波部分につ
いては正しい２値化信号を得ることができず、また時定
数を小さくすると、高周波部分の問題点は解決される
が、低周波部分の問題点は依然として解決されないまま
残るといった課題があった。

また、特開昭56−2728号「２値化処理回路」には、白
レベルの変動に追従する第２包絡線検出回路と黒レベル
の変動に追従する第３包絡線検出回路とを設け、両検出
回路の出力を合成して２値化のためのしきい値を形成す
るようにした回路が開示されている。しかしながら、こ
のものも、第２及び第３の包絡線検出回路の時定数が白
レベルと黒レベルの平均値として規定されるしきい値の
決定に影響し、特に白レベルだけが持続したり黒レベル
が持続したりしたときに正確なしきい値を維持するのが
困難である等の課題があった。

また、特開昭62−237808号「波形整形回路」には、上
限ピーク保持回路及び下現ピーク保持回路の時定数を入
力信号の周波数に応じて可変するようにした回路が開示
されている。このものは、入力信号が低周波になるほど
時定数を大に切り替えるようにしているが、時定数がト
ランジスタの導通抵抗に応じて可変されるため、入力信
号周波数に対する線形性を確保するのが困難であり、ま
た入力信号周波数の周波数帯域と時定数の関係について
は試行錯誤を通じて決定するしかなく、汎用性を獲得す
るのが困難である等の課題を抱えるものであった。

（課題を解決するための手段） 本発明の２値化回路は、２値化対象のアナログ信号を
第１の入力端子に受けると共にこのアナログ信号の変動
に応じて変動する閾値を第２の入力端子に受けて比較結
果に基づき２値化を行う比較器と、前記アナログ信号と
その遅延信号とを大小比較するヒステリシス付きコンパ
レータと、該ヒステリシス付きコンパレータの出力の立
上がり点を検出し、前記アナログ信号中に出現する極大
点を示す極大点パルスを出力する極大点検出部と、前記
ヒステリシス付きコンパレータの出力の立下がり点を検
出し、前記アナログ信号中に出現する極小点を示す極小
点パルスを出力する極小点検出部と、前記極大点パルス
により指示された前記アナログ信号の極大点のレベルを
次の極大点パルスが供給されるまで保持する極大値保持
部と、前記極小点パルスにより指示された前記アナログ
信号の極小点のレベルを次の極小点パルスが供給される
まで保持する極小点保持部と、前記極大値保持部の保持
値と前記極小値保持部の保持値との中間レベルを生成
し、前記閾値として前記比較器の第２の入力端子に供給
する中間レベル生成部とを備えたことを特徴とするもの
である。

また、本発明の中間レベル検出回路は、アナログ信号
とその遅延信号とを大小比較するヒステリシス付きコン
パレータと、該ヒステリシス付きコンパレータの出力の
立上がり点を検出し、前記アナログ信号中に出現する極
大点を示す極大点パルスを出力する極大点検出部と、前
記ヒステリシス付きコンパレータの出力の立下がり点を
検出し、前記アナログ信号中に出現する極小点を示す極
小点パルスを出力する極小点検出部と、前記極大点パル
スにより指示された前記アナログ信号の極大点のレベル
を次の極大点パルスが供給されるまで保持する極大値保
持部と、前記極小点パルスにより指示された前記アナロ
グ信号の極小点のレベルを次の極小点パルスが供給され
るまで保持する極小値保持部と、前記極大値保持部の保
持値と前記極小値保持部の保持値との中間レベルを生成
する中間レベル生成部とを備えたことを特徴とするもの
である。

さらにまた、本発明のピーク包絡線検出回路は、アナ
ログ信号とその遅延信号とを大小比較するヒステリシス
付きコンパレータと、該ヒステリシス付きコンパレータ
の出力の立上がり点を検出し、前記アナログ信号中に出
現する極大点を示す極大点パルスを出力する極大点検出
部と、前記ヒステリシス付きコンパレータの出力の立下
がり点を検出し、前記アナログ信号中に出現する極小点
を示す極小点パルスを出力する極小点検出部と、前記極
大点パルスにより指示された前記アナログ信号の極大点
のレベルを次の極大点パルスが供給されるまで保持する
極大値保持部と、前記極小点パルスにより指示された前
記アナログ信号の極小点のレベルを次の極小点パルスが
供給されるまで保持する極小点保持部とを備えたことを
特徴とするものである。

以下、本発明の作用を実施例と共に説明する。

（実施例） 第１図は、本発明の一実施例に係わる２値化回路の構
成を示すブロック図であり、１は比較器、10は極大点検
出部と極小点検出部、20は極大値保持部、30は極小値保
持部、40は中間レベル生成部である。

光電変換素子から電気信号として出力され適宜なレベ
ルに増幅されたアナログ画像信号は、入力端子INを経て
比較器１の一方の入力端子に供給されると共に、極大点
検出部と極小点検出部10にも供給される。極大点検出部
と極小点検出部10は、比較器11、遅延器12、極大点パル
ス生成回路13及び極小点パルス生成回路14から構成され
ている。アナログ映像信号は、比較器11の一方の入力端
子に電圧Voとして直接供給されると共に、遅延器12にお
いて所定時間の遅延を受けつつ電圧Vdとして比較器11の
他方の入力端子にも供給される。遅延器11による遅延時
間としては、アナログ画像信号の最小画素周期の半分程
度の値が設定される。この比較器11には、アナログ画像
信号に含まれる雑音や原稿下地の微細な凹凸による高周
波の不要成分などに起因する誤動作を防止するために、
帰還抵抗器Rfによって適宜な大きさのヒステリシス特性
が付与されている。

従って、第２図（Ａ）と（Ｂ）とに示すように、電圧
Vdが電圧Voよりもヒステリシス特性に基づく所定値以上
大きくなると、比較器11の出力Vcがローからハイに立上
がる。次に、電圧Vdが電圧Voよりもヒステリシス特性に
基づく所定値以上小さくなると、比較器11の出力Vcがハ
イからローに立下がる。極大点パルス生成部13は、比較
器11の出力Vcの立上がり点を検出し、第２図（Ｃ）に示
すような極大点パルスVaを出力する。極小点パルス生成
部14は、比較器11の出力Vcの立下がり点を検出し、第２
図（Ｄ）に示すような極小点パルスVbを出力する。

極大値保持部20では、極大点パルス生成回路13から出
力される極大点パルスVaによってスイッチ21が閉じら
れ、入力端子INに出現中のアナログ信号電圧がダイオー
ドD1、コンデンサC1及び抵抗器R1で構成されるピークホ
ールド部22に供給され、コンデンサC1に保持される。同
様に、極小値保持部30では、極小点パルス生成回路14か
ら出力される極小点パルスVbによってスイッチ31が閉じ
られ、入力端子INに出現中のアナログ信号電圧がダイオ
ードD2、コンデンサC2、抵抗器R2及び定電圧源Ｂで構成
されるボトムホールド部32に供給され、コンデンサC2に
保持される。ピークホールド部22の放電の時定数放C1・
R1と、ボトムホールド部32の充電の時定数C2・R2とはい
ずれも大きな値に設定されている。

従って、第３図の波形図に示すように、読取り対象の
原稿の白黒パターンが（Ａ）に示すようなものであり、
これを読取ることによって得られるアナログ画像信号が
（Ｂ）に示すようなものであるとすれば、極大値保持部
20の出力は破線αのように各極大値を段階状に連結する
ピーク包絡線となり、極小値保持部30の出力は一点鎖線
βのように各極小値を段階状に連結するピーク包絡線と
なる。また、同一抵抗値の抵抗器41と42とを接続して中
間点を出力端子とする中間レベル検出部40で生成される
中間レベルγは点線に示すようなものとなる。この点線
の中間レベルは閾値電圧として比較器１の他方の入力端
子に供給される。

この結果、比較器１から出力される２値化信号は、第
３図（Ｃ）に示すようなものとなり、低周波部分（ａ）
と高周波部分（ｂ）のいずれについても正しい２値化信
号が得られる。なお、第３図（Ｄ）と（Ｅ）は、極大点
パルス生成回路13から出力される極大点パルスVaと、極
小点パルス生成回路14から出力される極小点パルスVbと
を示している。

以上、極大値保持部20に保持された極大値と極小値保
持部30に保持された極小値の中間レベルを生成して２値
化用比較器１の閾値とする構成を例示した。しかしなが
ら、極大値保持部20に保持された極大値よりも所定値だ
け小さな電圧や、極小値保持部30に保持された極小値よ
りも所定値だけ大きな電圧を２値化用比較器１の閾値と
することもできる。

また、２値化回路の場合について本発明を説明した。
しかしながら、各種のアナログ信号の中間レベルを検出
するための中間レベル検出回路や、極大値と極小値又は
その一方だけを検出したりするピーク包絡線検出回路と
しても本発明を適用できる。

（発明の効果） 以上詳細に説明したように、本発明の２値化回路は、
２値化対象のアナログ信号とその遅延信号とをヒステリ
シス付きコンパレータにより大小比較し、比較出力の立
上がり点をもってアナログ信号の極大値を検出するとと
もに、比較出力の立下がり点をもってアナログ信号の極
小点を検出するようにしたから、アナログ信号の極大点
と極小点を正確に検出することができ、またこうして検
出された隣接する極大点と隣接する極小点の間で大きな
時定数をもってアナログ信号レベルが保持されるため、
低周波で緩やかに変化するアナログ信号に対しても十分
な精度をもって中間レベルを生成し、閾値として２値化
用の比較器に供給することができ、高精度の２値化が可
能であり、またヒステリシス付きコンパレータも、例え
ばアナログ信号を供給される反転入力端子と、アナログ
信号をその最小変化周期に満たない時間だけ遅延する遅
延器を介して供給される非反転入力端子と、非反転入力
端子に帰還抵抗を介して接続された出力端子とを備えた
反転増幅器を用いて構成することができるので、帰還抵
抗の抵抗値に応じたヒステリシス特性を設定することが
できる等の優れた効果を奏する。

また、本発明の、２値化回路の構成要素を抜粋して組
み合わせることで、各種アナログ信号の中間レベルを検
出するための中間レベル検出回路や、アナログ信号の極
大値と極小値又はその一方だけを検出するピーク包絡線
検出回路を構成することもできる等の効果を奏する。

【図面の簡単な説明】

第１図は、本発明の２値化回路の一実施例の構成を示す
ブロック図、第２図は、第１図示に示した極大値検出部
と極小値検出部の動作を説明するための波形図、第３図
は、第１図に示した２値化回路の動作を説明するための
波形図、第４図は、従来の２値化回路の一例の構成を示
すブロック図、第５図と第６図は、第４図に示した極大
値検出部と極小値検出部の構成を示す回路図、第７図と
第８図は、第４図に示した従来回路の動作を時定数の大
きい場合と小さい場合とに分けて例示する波形図であ
る。 １……２値化用比較器 10……極大値検出部と極小値検出部 11……比較器 12……遅延器 13……極大点パルス生成回路 14……極小点パルス生成回路 20……極大値保持部 21……スイッチ 22……ピークホールド部 30……極小値保持部 31……スイッチ 32……ボトムホールド部 40……中間レベル生成部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03K 5/00

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】２値化対象のアナログ信号を第１の入力端
   子に受けると共にこのアナログ信号の変動に応じて変動
   する閾値を第２の入力端子に受けて比較結果に基づき２
   値化を行う比較器と、前記アナログ信号とその遅延信号
   とを大小比較するヒステリシス付きコンパレータと、該
   ヒステリシス付きコンパレータの出力の立上がり点を検
   出し、前記アナログ信号中に出現する極大点を示す極大
   点パルスを出力する極大点検出部と、前記ヒステリシス
   付きコンパレータの出力の立下がり点を検出し、前記ア
   ナログ信号中に出現する極小点を示す極小点パルスを出
   力する極小点検出部と、前記極大点パルスにより指示さ
   れた前記アナログ信号の極大点のレベルを次の極大点パ
   ルスが供給されるまで保持する極大値保持部と、前記極
   小点パルスにより指示された前記アナログ信号の極小点
   のレベルを次の極小点パルスが供給されるまで保持する
   極小値保持部と、前記極大値保持部の保持値と前記極小
   値保持部の保持値との中間レベルを生成し、前記閾値と
   して前記比較器の第２の入力端子に供給する中間レベル
   生成部とを備えたことを特徴とする２値化回路。
2. 【請求項２】アナログ信号とその遅延信号とを大小比較
   するヒステリシス付きコンパレータと、該ヒステリシス
   付きコンパレータの出力の立上がり点を検出し、前記ア
   ナログ信号中に出現する極大点を示す極大点パルスを出
   力する極大点検出部と、前記ヒステリシス付きコンパレ
   ータの出力の立下がり点を検出し、前記アナログ信号中
   に出現する極小点を示す極小点パルスを出力する極小点
   検出部と、前記極大点パルスにより指示された前記アナ
   ログ信号の極大点のレベルを次の極大点パルスが供給さ
   れるまで保持する極大値保持部と、前記極小点パルスに
   より指示された前記アナログ信号の極小点のレベルを次
   の極小点パルスが供給されるまで保持する極小値保持部
   と、前記極大値保持部の保持値と前記極小値保持部の保
   持値との中間レベルを生成する中間レベル生成部とを備
   えたことを特徴とする中間レベル検出回路。
3. 【請求項３】アナログ信号とその遅延信号とを大小比較
   するヒステリシス付きコンパレータと、該ヒステリシス
   付きコンパレータの出力の立上がり点を検出し、前記ア
   ナログ信号中に出現する極大点を示す極大点パルスを出
   力する極大点検出部と、前記ヒステリシス付きコンパレ
   ータの出力の立下がり点を検出し、前記アナログ信号中
   に出現する極小点を示す極小点パルスを出力する極小点
   検出部と、前記極大点パルスにより指示された前記アナ
   ログ信号の極大点のレベルを次の極大点パルスが供給さ
   れるまで保持する極大値保持部と、前記極小点パルスに
   より指示された前記アナログ信号の極小点のレベルを次
   の極小点パルスが供給されるまで保持する極小値保持部
   とを備えたことを特徴とするピーク包絡線検出回路。