JP3643364B2 - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP3643364B2 JP3643364B2 JP2003082914A JP2003082914A JP3643364B2 JP 3643364 B2 JP3643364 B2 JP 3643364B2 JP 2003082914 A JP2003082914 A JP 2003082914A JP 2003082914 A JP2003082914 A JP 2003082914A JP 3643364 B2 JP3643364 B2 JP 3643364B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- binarization
- fixing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
- Control Of Amplification And Gain Control (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｂｌｕｅｔｏｏｔｈ等の送受信を行う無線通信機器に使用される受信装置に関する。
【０００２】
【従来の技術】
ＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｉｆｔ Ｋｅｙｉｎｇ）等の変調方式の無線信号を受信する受信装置としては、従来、例えば図６に示す回路構成の装置が提案されている（例えば、特許文献１参照。）。
【０００３】
図６に示す受信装置において、アンテナ３０１より入力された受信ＲＦ信号はＬＮＡ３０２により増幅された後、ミキサ３０３において、ＶＣＯ（電圧制御発振器）３０４より出力されるローカル信号とミキシングされてＩＦ信号（中間周波信号）に変換される。その変換後のＩＦ信号は可変利得アンプ３０５に入力される。このとき、可変利得アンプ３０５は最大ゲインに設定されている。
【０００４】
可変利得アンプ３０５の出力信号は２分岐され、その一方の出力信号はレベル検出回路３０６に入力される。レベル検出回路３０６は可変利得アンプ３０５の出力信号レベルに応じたＤＣ電圧を出力する。レベル検出回路３０６の出力信号は比較回路３０７に入力される。
【０００５】
比較回路３０７は、レベル検出回路３０６の出力ＤＣ電圧とある基準ＤＣ電圧を比較し、レベル検出回路３０６の出力ＤＣ電圧が基準電圧と比べて高いときには、その出力ＤＣ電圧が低いときの出力に対して反転した出力信号を出力し、可変利得アンプ３０５のゲインを低下させる。これにより、強入力の信号をアンテナ３０１より受信した場合でも可変利得アンプ３０５の出力レベルが飽和しない状態でＩＦ信号を取り出すことができる。
【０００６】
可変利得アンプ３０５のもう一方の出力信号は、リミッタアンプ３０８にて出力振幅が一定にされた状態で出力される。リミッタアンプ３０８の出力は２分岐され、その一方は復調用ミキサ３１０に入力される。リミッタアンプ３０８の出力の他方は移相回路３０９に入力され９０°移相がシフトされる。
【０００７】
この移相回路３０９の出力とリミッタアンプ３０８の出力とを復調用ミキサ３１０にて乗算することによりアナログ復調信号が出力される。アナログ復調信号には、乗算により発生する高周波信号やキャリア成分が含まれるが、これら高周波信号やキャリア成分は低域通過フィルタ（以下、ＬＰＦという）３１１にて除去される。ＬＰＦ３１１のアナログ復調出力は二値化回路３１２に入力される。
【０００８】
二値化回路３１２はスライスレベル検出回路３１３と比較回路３１４で構成されている。スライスレベル検出回路３１３は入力信号に応じて最適なスライスレベルを生成する。比較回路３１４はスライスレベル検出回路３１３の出力とＬＰＦ３１１の出力を比較し、二値化して出力する。
【０００９】
次に、受信装置に用いられる二値化回路の具体的な例を図７及び図８に示す。
【００１０】
図７は、復調信号の最大ホールド値と最小ホールド値とを利用した二値化回路の一例である。
【００１１】
図７に示す二値化回路４０１では、復調信号がスライスレベル検出回路４０２の最大値検出回路４０３及び最小値検出回路４０４にそれぞれ入力され、その最大値検出回路４０３にて最大ピーク値が記憶され、最小値検出回路４０４にて最小ピーク値が記憶される。これら最大ピーク値と最小ピーク値とが加算回路４０５にて足し算され、その演算後の値がアンプ４０６にて１／２にされる。
【００１２】
以上の動作により、スライスレベル検出回路４０２が［（最大ピーク値＋最小ピーク値）／２］を出力し、その出力が比較回路４０７に入力される。比較回路４０７はスライスレベル検出回路４０２の出力と復調信号との大小を比較することで二値化を行う。
【００１３】
図８に示す二値化回路５０１においては、復調信号が加算回路５０２に入力される。加算回路５０２の出力は２分岐され、その一方の信号は、オフセットキャンセラ回路５０３に入力される。オフセットキャンセラ回路５０３は下記の入出力特性に従って信号を出力する。
【００１４】
【数１】
オフセットキャンセラ回路５０３の出力は積分回路５０４に入力される。積分回路５０４の出力は加算回路５０２に入力され、元の復調信号に加えられる。
【００１５】
以上の動作により、加算回路５０２の出力は「０」を中心とした信号に変換される。加算回路５０２のもう一方の信号は正負判定回路５０５に入力され、入力信号の正負により二値化が行われる。
【００１６】
【特許文献１】
特開２００２−２９０１７８号公報
【００１７】
【発明が解決しようとする課題】
図６に示した回路構成の受信装置によれば、広範囲の入力ダイナミックレンジを実現することができる。また、このような受信装置において、図７及び図８に示した構成の二値化回路を使用することにより、ＤＣレベルの急激な変化にも対応して正確に二値化することが可能となる。
【００１８】
しかし、図６のような回路構成の受信装置においては、可変利得アンプのゲインを不連続的に切り替えるため、ゲインを切り替えたときに可変利得アンプの出力にノイズが発生する。このノイズは後段のリミッタアンプ以降にも影響を与える。すなわち、可変利得アンプの出力にノイズが発生すると、スライスレベル検出回路が本来のスライスレベルとは異なったスライスレベルを出力してしまい、その結果として、ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）が悪化してしまう。
【００１９】
例えば、図７の二値化回路を備えている受信装置の場合、図９の出力波形図に示すように、ゲイン切り替えによりノイズが発生すると、これに影響されて二値化回路４０１のアンプ４０６の出力（スライスレベル）が本来のものとは異なってしまい、エラーが発生する。
【００２０】
また、図８の二値化回路を備えている受信装置の場合、図１０の出力波形図に示すように、ゲイン切り替えによりノイズが発生すると、これに影響されて二値化回路５０１のオフセットキャンセラ回路５０３の出力（加算回路５０２の出力）が本来のものとは異なってしまい、エラーが発生する。
【００２１】
本発明はそのような問題を解消するためになされたもので、可変利得アンプのゲインが切り替わった際に発生するノイズの影響を除去してＢＥＲの悪化を防ぐことが可能な受信装置の提供を目的とする。
【００２２】
【課題を解決するための手段】
本発明の受信回路は、受信信号のＩＦ信号を増幅する可変利得アンプと、前記可変利得アンプの出力レベルを検出するレベル検出回路と、前記レベル検出回路の出力を基準レベルと比較する比較回路と、復調器と、二値化回路とを有し、前記比較回路の比較結果に基づいて前記可変利得アンプのゲインを切り替えるように構成された受信装置において、前記可変利得アンプのゲイン切り替えを検出するゲイン切り替え検出回路と、前記二値化回路で用いるスライスレベルを固定するスライスレベル固定回路と、カウンタ回路とを備え、前記ゲイン切り替え検出回路にてゲインの切り替えが検出されたときに、前記カウンタ回路及びスライスレベル固定回路によって前記スライスレベルを所定時間だけ固定するように構成されていることによって特徴づけられる。
【００２３】
本発明の受信装置によれば、可変利得アンプのゲインが切り替わった際に可変利得アンプから発生するノイズが二値化回路に悪影響を与える間においてスライスレベルを固定することが可能となるので、ゲインが切り替わる際のノイズによる影響を無効にすることができる。その結果として、ＢＥＲの悪化を防ぐことができる。
【００２４】
本発明の受信装置において、可変利得アンプが帯域通過フィルタ（以下、ＢＰＦという）を兼ねていてもよい。このように、可変利得アンプが中間周波信号成分のみを通過させる機能を備えていると、可変利得アンプの前段に設けるＢＰＦ等を省略することができるので、回路規模の小型化を達成することができる。
【００２５】
本発明の受信装置において、比較回路がゲイン切り替え検出回路を兼ねていてもよい。このように、受信装置に従来から存在する比較回路をゲイン切り替え検出回路として兼用することにより、回路規模の小型化を達成することができる。
【００２６】
本発明の受信装置において、カウンタ回路はカウント時間が可変であってもよい。この発明によれば、カウンタ回路のカウント時間の変更により、スライスレベルを固定する時間を外部から操作することができるので、可変利得アンプのゲインが切り替わった時点からノイズが発生するまでのタイミングがばらつく場合であっても、そのばらつきに応じてスライスレベルを固定する時間を調整することが可能となる。しかも、そのような調整操作を、製品を製作した後に実施することができる。
【００２７】
本発明の受信装置において、二値化回路が、前記復調器からの復調信号を復調信号固定回路を介して入力し、その入力復調信号の最大値及び最小値をそれぞれ検出する最大値検出回路及び最小値検出回路と、それら最大値と最小値とを加算する加算回路と、前記加算回路の出力を１／２にするアンプと、前記アンプの出力と前記復調器からの復調信号との大小を比較して二値化を行う比較回路によって構成されているとともに、前記復調信号固定回路が前記スライスレベル固定回路として機能するように構成してもよい。
【００２８】
この発明によれば、二値化回路が最大値と最小値とを利用してスライスレベルを検出する構成の受信装置において、ノイズが発生する間、最大値検出回路及び最小値検出回路に入力される信号を固定することができ、ノイズによるＢＥＲの悪化の防止を実現することができる。
【００２９】
本発明の受信装置において、二値化回路が、最大制限値よりも大きな信号が入力されたとき、または、最小制限値よりも小さな信号が入力されたときに、それぞれ制限値を超えた値の信号を出力するオフセットキャンセラ回路と、その出力を積分する積分回路と、前記オフセットキャンセラ回路と積分回路との間に設けられたオフセットキャンセラ出力固定回路と、前記積分回路出力を入力信号にフィードバックして加える加算回路と、前記加算回路の出力信号の正負により二値化を行う正負判定回路とによって構成されているとともに、前記オフセットキャンセラ出力固定回路が前記スライスレベル固定回路として機能するように構成してもよい。
【００３０】
この発明は、図８に示す構成の二値化回路を備えた受信装置において、ノイズが発生する間、オフセットキャンセラの出力を固定することで、ノイズによるＢＥＲの悪化の防止を実現するものであり、この発明により、ＤＣオフセットの急激な変化に対しても正確に二値化できる二値化回路を備えつつ、ゲインの切り替えによるノイズが原因となるＢＥＲの悪化を防ぐことが可能となる。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３２】
＜実施形態１＞
図１は本発明の受信装置の構成を示すブロック図である。
【００３３】
図１に示す受信装置は、図６に示した受信装置と同様に、アンテナ１、ＬＮＡ２、ミキサ３、ＶＣＯ（電圧制御発振器）４、可変利得アンプ５、レベル検出回路６、比較回路７、リミッタアンプ８、移相回路９、復調用ミキサ１０、ＬＰＦ１１、並びに、スライスレベル検出回路１３及び比較回路１５を有する二値化回路１２を備えており、これらの構成に加えて、カウンタ回路１６及びスライスレベル固定回路１４（二値化回路１２に設置）を設けたところに特徴がある。スライスレベル固定回路１４は、二値化回路１２のスライスレベル検出回路１３と比較回路１５との間に設けられている。
【００３４】
次に、この実施形態の動作を以下に説明する。
【００３５】
まず、アンテナ１より入力された受信ＲＦ信号は、ＬＮＡ２により増幅された後、ミキサ３において、ＶＣＯ４より出力されるローカル信号とミキシングされてＩＦ信号に変換される。この変換後のＩＦ信号が、最大ゲインに設定されている可変利得アンプ５に入力される。
【００３６】
可変利得アンプ５の出力は２分岐され、その一方の信号はレベル検出回路６に入力される。レベル検出回路６は可変利得アンプ５の出力信号レベルに応じたＤＣ電圧を出力する。レベル検出回路６の出力信号は比較回路７に入力される。
【００３７】
比較回路７は、レベル検出回路６の出力ＤＣ電圧とある基準ＤＣ電圧とを比較し、レベル検出回路６の出力ＤＣ電圧が基準電圧と比べて高いときは、その出力ＤＣ電圧が低いときの出力に対して反転した出力信号を出力し、可変利得アンプ５のゲインを低下させる。これと同時に、比較回路７の出力はカウンタ回路１６にも入力される。
【００３８】
カウンタ回路１６は、通常、比較回路７の出力が反転した時点を基準に所定の時間だけ出力反転させる。この例では、カウンタ回路１６が、通常は「Ｌｏｗ」を出力し、比較回路７の出力が反転した時点から所定の時間だけ「Ｈｉｇｈ」を出力するものとする。カウンタ回路１６の出力はスライスレベル固定回路１４に入力される。なお、カウンタ回路１６によるカウント時間（所定の時間）は、可変利得アンプ５から発生するノイズが二値化回路１２に悪影響を与える時間に対応する時間とする。
【００３９】
可変利得アンプ５のもう一方の出力信号は、リミッタアンプ８にて出力振幅が一定にされた状態で出力される。リミッタアンプ８の出力は２分岐され、その一方は復調用ミキサ１０に入力される。リミッタアンプ８の出力の他方は移相回路９に入力されて９０°移相がシフトされる。
【００４０】
移相回路９の出力とリミッタアンプ８の出力とは復調用ミキサ１０によって乗算され、これによりアナログ復調信号が出力される。アナログ復調信号には、乗算により発生する高周波信号やキャリア成分が含まれるが、これら高周波信号やキャリア成分はＬＰＦ１１にて除去される。このＬＰＦ１１のアナログ復調出力は二値化回路１２に入力される。
【００４１】
二値化回路１２内のスライスレベル検出回路１３は入力信号に応じて最適なスライスレベルを生成する。スライスレベル検出回路１３の出力はスライスレベル固定回路１４に入力される。
【００４２】
スライスレベル固定回路１４は、カウンタ回路１６の出力が「Ｌｏｗ」のときは入力をそのまま出力し、「Ｈｉｇｈ」のときに出力を固定（スライスレベルの固定）する。比較回路１５はスライスレベル固定回路１４の出力（スライスレベル検出回路１３の出力）とＬＰＦ１１の出力を比較し、二値化して出力する。
【００４３】
以上のように、この実施形態によれば、比較回路７の出力が反転した時点つまり可変利得アンプ５のゲインが切り替わった時点で、カウンタ回路１６の出力を所定の時間（可変利得アンプ５から発生するノイズが二値化回路１２に悪影響を与える時間）だけ「Ｈｉｇｈ」の状態にして、スライスレベルを固定しているので、ゲインが切り替わる際のノイズによる影響を無効にすることができ、二値化回路１２の異常動作を防止することができる。その結果として、ＢＥＲの悪化を防ぐことができる。
【００４４】
＜実施形態２＞
図２は、本発明の受信装置の他の実施形態の二値化回路の構成を示すブロック図である。なお、この実施形態の受信装置において、二値化回路以外の構成は、前記した＜実施形態１＞の各部の構成と同じであるので、その詳細な説明は省略する。
【００４５】
図２の二値化回路１０１は、図７に示した二値化回路と同様に、スライスレベル検出回路１０２と比較回路１０８とを備えている。スライスレベル検出回路１０２には、最大値検出回路１０４、最小値検出回路１０５、加算回路１０６及びアンプ１０７が設けられており、さらに、これらの構成に加えて、復調信号固定回路１０３が入力段に設けられている。
【００４６】
次に、この実施形態の動作を説明する。
【００４７】
まず、前記した＜実施形態１＞と同様の動作を経て復調信号が生成され、その復調信号がスライスレベル検出回路１０２の復調信号固定回路１０３に入力される。復調信号固定回路１０３は、前記した＜実施形態１＞のスライスレベル固定回路１４と同様に、カウンタ回路１６からの信号が「Ｌｏｗ」のときは入力をそのまま出力し、「Ｈｉｇｈ」のときは出力を固定する。
【００４８】
復調信号固定回路１０３の出力（復調信号）は、最大値検出回路１０４及び最小値検出回路１０５にそれぞれ入力され、その最大値検出回路１０４にて最大ピーク値が記憶され、最小値検出回路１０５にて最小ピーク値が記憶される。これら最大ピーク値と最小ピーク値とが加算回路１０６にて足し算され、その演算後の値がアンプ１０７にて１／２にされる。
【００４９】
以上の動作により、スライスレベル検出回路１０２は［（復調信号固定回路１０３の出力の最大ピーク値＋同回路出力の最小ピーク値）／２］を出力し、その出力信号が比較回路１０８に入力される。比較回路１０８はスライスレベル検出回路１０２の出力と復調信号の大小を比較することで二値化を行う。
【００５０】
そして、この実施形態では、図３の出力波形図に示すように、比較回路７の出力が反転した時点つまり可変利得アンプ５のゲインが切り替わった時点で、カウンタ回路１６の出力を所定の時間Ｔ（可変利得アンプ５から発生するノイズが二値化回路１０１に悪影響を与える時間）だけ「Ｈｉｇｈ」の状態にして、最大値検出回路１０４及び最小値検出回路１０５に入力される信号を固定することにより、二値化回路１０１の異常動作を防いで、ＢＥＲの悪化を防止している。
【００５１】
＜実施形態３＞
図４は、本発明の受信装置の別の実施形態の二値化回路の構成を示すブロック図である。なお、この実施形態の受信装置において、二値化回路以外の構成は、前記した＜実施形態１＞の各部の構成と同じであるので、その詳細な説明は省略する。
【００５２】
図２の二値化回路２０１は、図８に示した二値化回路と同様に、加算回路２０２、オフセットキャンセラ回路２０３、積分回路２０５及び正負判定回路２０６を備えており、さらにこれらの構成に加えて、オフセットキャンセラ出力固定回路２０４を備えている。オフセットキャンセラ出力固定回路２０４は、オフセットキャンセラ回路２０３と積分回路２０５との間に設けられている。
【００５３】
次に、この実施形態の動作を説明する。
【００５４】
まず、前記した＜実施形態１＞と同様の動作を経て復調信号が生成され、その復調信号が、二値化回路２０１の加算回路２０２に入力される。加算回路２０２の出力は２分岐され、その一方の信号はオフセットキャンセラ回路２０３に入力される。オフセットキャンセラ回路２０３は下記の入出力特性に従って信号を出力する。
【００５５】
【数２】
オフセットキャンセラ回路２０３の出力はオフセットキャンセラ出力固定回路２０４に入力される。オフセットキャンセラ出力固定回路２０４は、前記した＜実施形態１＞のスライスレベル固定回路１４と同様に、カウンタ回路１６からの信号が「Ｌｏｗ」のときは入力をそのまま出力し、「Ｈｉｇｈ」のときは出力を固定する。オフセットキャンセラ出力固定回路２０４の出力（オフセットキャンセラ回路２０３の出力）は積分回路２０５に入力される。積分回路２０５の出力は加算回路２０２に入力され、元の復調信号に加えられる。
【００５６】
以上の動作により、加算回路２０２の出力は「０」を中心とした信号に変換される。加算回路２０２のもう一方の信号は正負判定回路２０６に入力され、入力信号の正負により二値化が行われる。
【００５７】
そして、この実施形態では、図５の出力波形図に示すように、比較回路７の出力が反転した時点つまり可変利得アンプ５のゲインが切り替わった時点で、カウンタ回路１６の出力を所定の時間Ｔ（可変利得アンプから発生するノイズが二値化回路２０１に悪影響を与える時間）だけ「Ｈｉｇｈ」の状態にして、オフセットキャンセラ回路２０３の出力（加算回路２０２の出力）を固定することにより、二値化回路２０１の異常動作を防いでＢＥＲの悪化を防止している。
【００５８】
従って、この実施形態によれば、ＤＣオフセットの急激な変化に対しても正確に二値化できる二値化回路を備えつつ、ゲインの切り替えによるノイズが原因となるＢＥＲの悪化防止を実現することができる。
【００５９】
なお、以上の各実施形態において、可変利得アンプ５がＢＰＦを兼ねていてもよい。また、カウンタ回路１６はカウント時間が可変であり、そのカウント時間を外部操作で変更できるようにしておいてもよい。
【００６０】
また、以上の各実施形態においては、比較回路７をゲイン切り替え検出回路として兼用しているが、比較回路とゲイン切り替え検出回路とはそれぞれ個別に設けておいてもよい。
【００６１】
【発明の効果】
以上説明したように、本発明の受信装置によれば、可変利得アンプのゲインが変わったタイミングを検出した時点から所定の時間つまり可変利得アンプから発生するノイズが二値化回路に悪影響を与える時間だけ、二値化回路に用いるスライスレベルを固定することで、二値化回路の異常動作を防止しているので、広範囲な入力ダイナミックレンジを実現しつつ、ゲインの切り替えの際に発生するノイズに起因するＢＥＲの悪化を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の受信装置の実施形態の構成を示すブロック図である。
【図２】本発明の受信装置の他の実施形態に用いる二値化回路の構成を示すブロック図である。
【図３】図２の二値化回路の各ブロックの出力波形を示す図である。
【図４】本発明の受信装置の別の実施形態に用いる二値化回路の構成を示すブロック図である。
【図５】図４の二値化回路の各ブロックの出力波形を示す図である。
【図６】従来の受信装置の構成を示すブロック図である。
【図７】従来の受信装置に用いる二値化回路の一例を示すブロック図である。
【図８】従来の受信装置に用いる二値化回路の他の例を示すブロック図である。
【図９】図７の二値化回路の各ブロックの出力波形を示す図である。
【図１０】図８の二値化回路の各ブロックの出力波形を示す図である。
【符号の説明】
１ アンテナ
２ ＬＮＡ
３ ミキサ
４ ＶＣＯ（電圧制御発振器）
５ 可変利得アンプ
６ レベル検出回路
７ 比較回路
８ リミッタアンプ
９ 移相回路
１０ 復調用ミキサ
１１ 低域通過フィルタ（ＬＰＦ）
１２ 二値化回路
１３ スライスレベル検出回路
１４ スライスレベル固定回路
１５ 比較回路
１６ カウンタ回路
１０１ 二値化回路
１０２ スライスレベル検出回路
１０３ 復調信号固定回路
１０４ 最大値検出回路
１０５ 最小値検出回路
１０６ 加算回路
１０７ アンプ
１０８ 比較回路
２０１ 二値化回路
２０２ 加算回路
２０３ オフセットキャンセラ回路
２０４ オフセットキャンセラ出力固定回路
２０５ 積分回路
２０６ 正負判定回路
【発明の属する技術分野】
本発明は、Ｂｌｕｅｔｏｏｔｈ等の送受信を行う無線通信機器に使用される受信装置に関する。
【０００２】
【従来の技術】
ＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｉｆｔ Ｋｅｙｉｎｇ）等の変調方式の無線信号を受信する受信装置としては、従来、例えば図６に示す回路構成の装置が提案されている（例えば、特許文献１参照。）。
【０００３】
図６に示す受信装置において、アンテナ３０１より入力された受信ＲＦ信号はＬＮＡ３０２により増幅された後、ミキサ３０３において、ＶＣＯ（電圧制御発振器）３０４より出力されるローカル信号とミキシングされてＩＦ信号（中間周波信号）に変換される。その変換後のＩＦ信号は可変利得アンプ３０５に入力される。このとき、可変利得アンプ３０５は最大ゲインに設定されている。
【０００４】
可変利得アンプ３０５の出力信号は２分岐され、その一方の出力信号はレベル検出回路３０６に入力される。レベル検出回路３０６は可変利得アンプ３０５の出力信号レベルに応じたＤＣ電圧を出力する。レベル検出回路３０６の出力信号は比較回路３０７に入力される。
【０００５】
比較回路３０７は、レベル検出回路３０６の出力ＤＣ電圧とある基準ＤＣ電圧を比較し、レベル検出回路３０６の出力ＤＣ電圧が基準電圧と比べて高いときには、その出力ＤＣ電圧が低いときの出力に対して反転した出力信号を出力し、可変利得アンプ３０５のゲインを低下させる。これにより、強入力の信号をアンテナ３０１より受信した場合でも可変利得アンプ３０５の出力レベルが飽和しない状態でＩＦ信号を取り出すことができる。
【０００６】
可変利得アンプ３０５のもう一方の出力信号は、リミッタアンプ３０８にて出力振幅が一定にされた状態で出力される。リミッタアンプ３０８の出力は２分岐され、その一方は復調用ミキサ３１０に入力される。リミッタアンプ３０８の出力の他方は移相回路３０９に入力され９０°移相がシフトされる。
【０００７】
この移相回路３０９の出力とリミッタアンプ３０８の出力とを復調用ミキサ３１０にて乗算することによりアナログ復調信号が出力される。アナログ復調信号には、乗算により発生する高周波信号やキャリア成分が含まれるが、これら高周波信号やキャリア成分は低域通過フィルタ（以下、ＬＰＦという）３１１にて除去される。ＬＰＦ３１１のアナログ復調出力は二値化回路３１２に入力される。
【０００８】
二値化回路３１２はスライスレベル検出回路３１３と比較回路３１４で構成されている。スライスレベル検出回路３１３は入力信号に応じて最適なスライスレベルを生成する。比較回路３１４はスライスレベル検出回路３１３の出力とＬＰＦ３１１の出力を比較し、二値化して出力する。
【０００９】
次に、受信装置に用いられる二値化回路の具体的な例を図７及び図８に示す。
【００１０】
図７は、復調信号の最大ホールド値と最小ホールド値とを利用した二値化回路の一例である。
【００１１】
図７に示す二値化回路４０１では、復調信号がスライスレベル検出回路４０２の最大値検出回路４０３及び最小値検出回路４０４にそれぞれ入力され、その最大値検出回路４０３にて最大ピーク値が記憶され、最小値検出回路４０４にて最小ピーク値が記憶される。これら最大ピーク値と最小ピーク値とが加算回路４０５にて足し算され、その演算後の値がアンプ４０６にて１／２にされる。
【００１２】
以上の動作により、スライスレベル検出回路４０２が［（最大ピーク値＋最小ピーク値）／２］を出力し、その出力が比較回路４０７に入力される。比較回路４０７はスライスレベル検出回路４０２の出力と復調信号との大小を比較することで二値化を行う。
【００１３】
図８に示す二値化回路５０１においては、復調信号が加算回路５０２に入力される。加算回路５０２の出力は２分岐され、その一方の信号は、オフセットキャンセラ回路５０３に入力される。オフセットキャンセラ回路５０３は下記の入出力特性に従って信号を出力する。
【００１４】
【数１】
【００１５】
以上の動作により、加算回路５０２の出力は「０」を中心とした信号に変換される。加算回路５０２のもう一方の信号は正負判定回路５０５に入力され、入力信号の正負により二値化が行われる。
【００１６】
【特許文献１】
特開２００２−２９０１７８号公報
【００１７】
【発明が解決しようとする課題】
図６に示した回路構成の受信装置によれば、広範囲の入力ダイナミックレンジを実現することができる。また、このような受信装置において、図７及び図８に示した構成の二値化回路を使用することにより、ＤＣレベルの急激な変化にも対応して正確に二値化することが可能となる。
【００１８】
しかし、図６のような回路構成の受信装置においては、可変利得アンプのゲインを不連続的に切り替えるため、ゲインを切り替えたときに可変利得アンプの出力にノイズが発生する。このノイズは後段のリミッタアンプ以降にも影響を与える。すなわち、可変利得アンプの出力にノイズが発生すると、スライスレベル検出回路が本来のスライスレベルとは異なったスライスレベルを出力してしまい、その結果として、ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）が悪化してしまう。
【００１９】
例えば、図７の二値化回路を備えている受信装置の場合、図９の出力波形図に示すように、ゲイン切り替えによりノイズが発生すると、これに影響されて二値化回路４０１のアンプ４０６の出力（スライスレベル）が本来のものとは異なってしまい、エラーが発生する。
【００２０】
また、図８の二値化回路を備えている受信装置の場合、図１０の出力波形図に示すように、ゲイン切り替えによりノイズが発生すると、これに影響されて二値化回路５０１のオフセットキャンセラ回路５０３の出力（加算回路５０２の出力）が本来のものとは異なってしまい、エラーが発生する。
【００２１】
本発明はそのような問題を解消するためになされたもので、可変利得アンプのゲインが切り替わった際に発生するノイズの影響を除去してＢＥＲの悪化を防ぐことが可能な受信装置の提供を目的とする。
【００２２】
【課題を解決するための手段】
本発明の受信回路は、受信信号のＩＦ信号を増幅する可変利得アンプと、前記可変利得アンプの出力レベルを検出するレベル検出回路と、前記レベル検出回路の出力を基準レベルと比較する比較回路と、復調器と、二値化回路とを有し、前記比較回路の比較結果に基づいて前記可変利得アンプのゲインを切り替えるように構成された受信装置において、前記可変利得アンプのゲイン切り替えを検出するゲイン切り替え検出回路と、前記二値化回路で用いるスライスレベルを固定するスライスレベル固定回路と、カウンタ回路とを備え、前記ゲイン切り替え検出回路にてゲインの切り替えが検出されたときに、前記カウンタ回路及びスライスレベル固定回路によって前記スライスレベルを所定時間だけ固定するように構成されていることによって特徴づけられる。
【００２３】
本発明の受信装置によれば、可変利得アンプのゲインが切り替わった際に可変利得アンプから発生するノイズが二値化回路に悪影響を与える間においてスライスレベルを固定することが可能となるので、ゲインが切り替わる際のノイズによる影響を無効にすることができる。その結果として、ＢＥＲの悪化を防ぐことができる。
【００２４】
本発明の受信装置において、可変利得アンプが帯域通過フィルタ（以下、ＢＰＦという）を兼ねていてもよい。このように、可変利得アンプが中間周波信号成分のみを通過させる機能を備えていると、可変利得アンプの前段に設けるＢＰＦ等を省略することができるので、回路規模の小型化を達成することができる。
【００２５】
本発明の受信装置において、比較回路がゲイン切り替え検出回路を兼ねていてもよい。このように、受信装置に従来から存在する比較回路をゲイン切り替え検出回路として兼用することにより、回路規模の小型化を達成することができる。
【００２６】
本発明の受信装置において、カウンタ回路はカウント時間が可変であってもよい。この発明によれば、カウンタ回路のカウント時間の変更により、スライスレベルを固定する時間を外部から操作することができるので、可変利得アンプのゲインが切り替わった時点からノイズが発生するまでのタイミングがばらつく場合であっても、そのばらつきに応じてスライスレベルを固定する時間を調整することが可能となる。しかも、そのような調整操作を、製品を製作した後に実施することができる。
【００２７】
本発明の受信装置において、二値化回路が、前記復調器からの復調信号を復調信号固定回路を介して入力し、その入力復調信号の最大値及び最小値をそれぞれ検出する最大値検出回路及び最小値検出回路と、それら最大値と最小値とを加算する加算回路と、前記加算回路の出力を１／２にするアンプと、前記アンプの出力と前記復調器からの復調信号との大小を比較して二値化を行う比較回路によって構成されているとともに、前記復調信号固定回路が前記スライスレベル固定回路として機能するように構成してもよい。
【００２８】
この発明によれば、二値化回路が最大値と最小値とを利用してスライスレベルを検出する構成の受信装置において、ノイズが発生する間、最大値検出回路及び最小値検出回路に入力される信号を固定することができ、ノイズによるＢＥＲの悪化の防止を実現することができる。
【００２９】
本発明の受信装置において、二値化回路が、最大制限値よりも大きな信号が入力されたとき、または、最小制限値よりも小さな信号が入力されたときに、それぞれ制限値を超えた値の信号を出力するオフセットキャンセラ回路と、その出力を積分する積分回路と、前記オフセットキャンセラ回路と積分回路との間に設けられたオフセットキャンセラ出力固定回路と、前記積分回路出力を入力信号にフィードバックして加える加算回路と、前記加算回路の出力信号の正負により二値化を行う正負判定回路とによって構成されているとともに、前記オフセットキャンセラ出力固定回路が前記スライスレベル固定回路として機能するように構成してもよい。
【００３０】
この発明は、図８に示す構成の二値化回路を備えた受信装置において、ノイズが発生する間、オフセットキャンセラの出力を固定することで、ノイズによるＢＥＲの悪化の防止を実現するものであり、この発明により、ＤＣオフセットの急激な変化に対しても正確に二値化できる二値化回路を備えつつ、ゲインの切り替えによるノイズが原因となるＢＥＲの悪化を防ぐことが可能となる。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３２】
＜実施形態１＞
図１は本発明の受信装置の構成を示すブロック図である。
【００３３】
図１に示す受信装置は、図６に示した受信装置と同様に、アンテナ１、ＬＮＡ２、ミキサ３、ＶＣＯ（電圧制御発振器）４、可変利得アンプ５、レベル検出回路６、比較回路７、リミッタアンプ８、移相回路９、復調用ミキサ１０、ＬＰＦ１１、並びに、スライスレベル検出回路１３及び比較回路１５を有する二値化回路１２を備えており、これらの構成に加えて、カウンタ回路１６及びスライスレベル固定回路１４（二値化回路１２に設置）を設けたところに特徴がある。スライスレベル固定回路１４は、二値化回路１２のスライスレベル検出回路１３と比較回路１５との間に設けられている。
【００３４】
次に、この実施形態の動作を以下に説明する。
【００３５】
まず、アンテナ１より入力された受信ＲＦ信号は、ＬＮＡ２により増幅された後、ミキサ３において、ＶＣＯ４より出力されるローカル信号とミキシングされてＩＦ信号に変換される。この変換後のＩＦ信号が、最大ゲインに設定されている可変利得アンプ５に入力される。
【００３６】
可変利得アンプ５の出力は２分岐され、その一方の信号はレベル検出回路６に入力される。レベル検出回路６は可変利得アンプ５の出力信号レベルに応じたＤＣ電圧を出力する。レベル検出回路６の出力信号は比較回路７に入力される。
【００３７】
比較回路７は、レベル検出回路６の出力ＤＣ電圧とある基準ＤＣ電圧とを比較し、レベル検出回路６の出力ＤＣ電圧が基準電圧と比べて高いときは、その出力ＤＣ電圧が低いときの出力に対して反転した出力信号を出力し、可変利得アンプ５のゲインを低下させる。これと同時に、比較回路７の出力はカウンタ回路１６にも入力される。
【００３８】
カウンタ回路１６は、通常、比較回路７の出力が反転した時点を基準に所定の時間だけ出力反転させる。この例では、カウンタ回路１６が、通常は「Ｌｏｗ」を出力し、比較回路７の出力が反転した時点から所定の時間だけ「Ｈｉｇｈ」を出力するものとする。カウンタ回路１６の出力はスライスレベル固定回路１４に入力される。なお、カウンタ回路１６によるカウント時間（所定の時間）は、可変利得アンプ５から発生するノイズが二値化回路１２に悪影響を与える時間に対応する時間とする。
【００３９】
可変利得アンプ５のもう一方の出力信号は、リミッタアンプ８にて出力振幅が一定にされた状態で出力される。リミッタアンプ８の出力は２分岐され、その一方は復調用ミキサ１０に入力される。リミッタアンプ８の出力の他方は移相回路９に入力されて９０°移相がシフトされる。
【００４０】
移相回路９の出力とリミッタアンプ８の出力とは復調用ミキサ１０によって乗算され、これによりアナログ復調信号が出力される。アナログ復調信号には、乗算により発生する高周波信号やキャリア成分が含まれるが、これら高周波信号やキャリア成分はＬＰＦ１１にて除去される。このＬＰＦ１１のアナログ復調出力は二値化回路１２に入力される。
【００４１】
二値化回路１２内のスライスレベル検出回路１３は入力信号に応じて最適なスライスレベルを生成する。スライスレベル検出回路１３の出力はスライスレベル固定回路１４に入力される。
【００４２】
スライスレベル固定回路１４は、カウンタ回路１６の出力が「Ｌｏｗ」のときは入力をそのまま出力し、「Ｈｉｇｈ」のときに出力を固定（スライスレベルの固定）する。比較回路１５はスライスレベル固定回路１４の出力（スライスレベル検出回路１３の出力）とＬＰＦ１１の出力を比較し、二値化して出力する。
【００４３】
以上のように、この実施形態によれば、比較回路７の出力が反転した時点つまり可変利得アンプ５のゲインが切り替わった時点で、カウンタ回路１６の出力を所定の時間（可変利得アンプ５から発生するノイズが二値化回路１２に悪影響を与える時間）だけ「Ｈｉｇｈ」の状態にして、スライスレベルを固定しているので、ゲインが切り替わる際のノイズによる影響を無効にすることができ、二値化回路１２の異常動作を防止することができる。その結果として、ＢＥＲの悪化を防ぐことができる。
【００４４】
＜実施形態２＞
図２は、本発明の受信装置の他の実施形態の二値化回路の構成を示すブロック図である。なお、この実施形態の受信装置において、二値化回路以外の構成は、前記した＜実施形態１＞の各部の構成と同じであるので、その詳細な説明は省略する。
【００４５】
図２の二値化回路１０１は、図７に示した二値化回路と同様に、スライスレベル検出回路１０２と比較回路１０８とを備えている。スライスレベル検出回路１０２には、最大値検出回路１０４、最小値検出回路１０５、加算回路１０６及びアンプ１０７が設けられており、さらに、これらの構成に加えて、復調信号固定回路１０３が入力段に設けられている。
【００４６】
次に、この実施形態の動作を説明する。
【００４７】
まず、前記した＜実施形態１＞と同様の動作を経て復調信号が生成され、その復調信号がスライスレベル検出回路１０２の復調信号固定回路１０３に入力される。復調信号固定回路１０３は、前記した＜実施形態１＞のスライスレベル固定回路１４と同様に、カウンタ回路１６からの信号が「Ｌｏｗ」のときは入力をそのまま出力し、「Ｈｉｇｈ」のときは出力を固定する。
【００４８】
復調信号固定回路１０３の出力（復調信号）は、最大値検出回路１０４及び最小値検出回路１０５にそれぞれ入力され、その最大値検出回路１０４にて最大ピーク値が記憶され、最小値検出回路１０５にて最小ピーク値が記憶される。これら最大ピーク値と最小ピーク値とが加算回路１０６にて足し算され、その演算後の値がアンプ１０７にて１／２にされる。
【００４９】
以上の動作により、スライスレベル検出回路１０２は［（復調信号固定回路１０３の出力の最大ピーク値＋同回路出力の最小ピーク値）／２］を出力し、その出力信号が比較回路１０８に入力される。比較回路１０８はスライスレベル検出回路１０２の出力と復調信号の大小を比較することで二値化を行う。
【００５０】
そして、この実施形態では、図３の出力波形図に示すように、比較回路７の出力が反転した時点つまり可変利得アンプ５のゲインが切り替わった時点で、カウンタ回路１６の出力を所定の時間Ｔ（可変利得アンプ５から発生するノイズが二値化回路１０１に悪影響を与える時間）だけ「Ｈｉｇｈ」の状態にして、最大値検出回路１０４及び最小値検出回路１０５に入力される信号を固定することにより、二値化回路１０１の異常動作を防いで、ＢＥＲの悪化を防止している。
【００５１】
＜実施形態３＞
図４は、本発明の受信装置の別の実施形態の二値化回路の構成を示すブロック図である。なお、この実施形態の受信装置において、二値化回路以外の構成は、前記した＜実施形態１＞の各部の構成と同じであるので、その詳細な説明は省略する。
【００５２】
図２の二値化回路２０１は、図８に示した二値化回路と同様に、加算回路２０２、オフセットキャンセラ回路２０３、積分回路２０５及び正負判定回路２０６を備えており、さらにこれらの構成に加えて、オフセットキャンセラ出力固定回路２０４を備えている。オフセットキャンセラ出力固定回路２０４は、オフセットキャンセラ回路２０３と積分回路２０５との間に設けられている。
【００５３】
次に、この実施形態の動作を説明する。
【００５４】
まず、前記した＜実施形態１＞と同様の動作を経て復調信号が生成され、その復調信号が、二値化回路２０１の加算回路２０２に入力される。加算回路２０２の出力は２分岐され、その一方の信号はオフセットキャンセラ回路２０３に入力される。オフセットキャンセラ回路２０３は下記の入出力特性に従って信号を出力する。
【００５５】
【数２】
【００５６】
以上の動作により、加算回路２０２の出力は「０」を中心とした信号に変換される。加算回路２０２のもう一方の信号は正負判定回路２０６に入力され、入力信号の正負により二値化が行われる。
【００５７】
そして、この実施形態では、図５の出力波形図に示すように、比較回路７の出力が反転した時点つまり可変利得アンプ５のゲインが切り替わった時点で、カウンタ回路１６の出力を所定の時間Ｔ（可変利得アンプから発生するノイズが二値化回路２０１に悪影響を与える時間）だけ「Ｈｉｇｈ」の状態にして、オフセットキャンセラ回路２０３の出力（加算回路２０２の出力）を固定することにより、二値化回路２０１の異常動作を防いでＢＥＲの悪化を防止している。
【００５８】
従って、この実施形態によれば、ＤＣオフセットの急激な変化に対しても正確に二値化できる二値化回路を備えつつ、ゲインの切り替えによるノイズが原因となるＢＥＲの悪化防止を実現することができる。
【００５９】
なお、以上の各実施形態において、可変利得アンプ５がＢＰＦを兼ねていてもよい。また、カウンタ回路１６はカウント時間が可変であり、そのカウント時間を外部操作で変更できるようにしておいてもよい。
【００６０】
また、以上の各実施形態においては、比較回路７をゲイン切り替え検出回路として兼用しているが、比較回路とゲイン切り替え検出回路とはそれぞれ個別に設けておいてもよい。
【００６１】
【発明の効果】
以上説明したように、本発明の受信装置によれば、可変利得アンプのゲインが変わったタイミングを検出した時点から所定の時間つまり可変利得アンプから発生するノイズが二値化回路に悪影響を与える時間だけ、二値化回路に用いるスライスレベルを固定することで、二値化回路の異常動作を防止しているので、広範囲な入力ダイナミックレンジを実現しつつ、ゲインの切り替えの際に発生するノイズに起因するＢＥＲの悪化を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の受信装置の実施形態の構成を示すブロック図である。
【図２】本発明の受信装置の他の実施形態に用いる二値化回路の構成を示すブロック図である。
【図３】図２の二値化回路の各ブロックの出力波形を示す図である。
【図４】本発明の受信装置の別の実施形態に用いる二値化回路の構成を示すブロック図である。
【図５】図４の二値化回路の各ブロックの出力波形を示す図である。
【図６】従来の受信装置の構成を示すブロック図である。
【図７】従来の受信装置に用いる二値化回路の一例を示すブロック図である。
【図８】従来の受信装置に用いる二値化回路の他の例を示すブロック図である。
【図９】図７の二値化回路の各ブロックの出力波形を示す図である。
【図１０】図８の二値化回路の各ブロックの出力波形を示す図である。
【符号の説明】
１ アンテナ
２ ＬＮＡ
３ ミキサ
４ ＶＣＯ（電圧制御発振器）
５ 可変利得アンプ
６ レベル検出回路
７ 比較回路
８ リミッタアンプ
９ 移相回路
１０ 復調用ミキサ
１１ 低域通過フィルタ（ＬＰＦ）
１２ 二値化回路
１３ スライスレベル検出回路
１４ スライスレベル固定回路
１５ 比較回路
１６ カウンタ回路
１０１ 二値化回路
１０２ スライスレベル検出回路
１０３ 復調信号固定回路
１０４ 最大値検出回路
１０５ 最小値検出回路
１０６ 加算回路
１０７ アンプ
１０８ 比較回路
２０１ 二値化回路
２０２ 加算回路
２０３ オフセットキャンセラ回路
２０４ オフセットキャンセラ出力固定回路
２０５ 積分回路
２０６ 正負判定回路
Claims (6)
- 可変利得アンプと、前記可変利得アンプの出力レベルを検出するレベル検出回路と、前記レベル検出回路の出力を基準レベルと比較する比較回路と、復調器と、二値化回路とを有し、前記比較回路の比較結果に基づいて前記可変利得アンプのゲインを切り替えるように構成された受信装置において、
前記可変利得アンプのゲイン切り替えを検出するゲイン切り替え検出回路と、前記二値化回路で用いるスライスレベルを固定するスライスレベル固定回路と、カウンタ回路とを備え、前記ゲイン切り替え検出回路にてゲインの切り替えが検出されたときに、前記カウンタ回路及びスライスレベル固定回路によって前記スライスレベルを所定時間だけ固定するように構成されていることを特徴とする受信装置。 - 前記可変利得アンプが帯域通過フィルタを兼ねていることを特徴とする請求項１記載の受信装置。
- 前記比較回路がゲイン切り替え検出回路を兼ねていることを特徴とする請求項１記載の受信装置
- 前記カウンタ回路はカウント時間が可変であることを特徴とする請求項１記載の受信装置。
- 前記二値化回路は、前記復調器からの復調信号を復調信号固定回路を介して入力し、その入力復調信号の最大値及び最小値をそれぞれ検出する最大値検出回路及び最小値検出回路と、それら最大値と最小値とを加算する加算回路と、前記加算回路の出力を１／２にするアンプと、前記アンプの出力と前記復調器からの復調信号との大小を比較して二値化を行う比較回路によって構成されているとともに、前記復調信号固定回路が前記スライスレベル固定回路として機能することを特徴する請求項１記載の受信装置。
- 前記二値化回路は、最大制限値よりも大きな信号が入力されたとき、または、最小制限値よりも小さな信号が入力されたときに、それぞれ制限値を超えた値の信号を出力するオフセットキャンセラ回路と、その出力を積分する積分回路と、前記オフセットキャンセラ回路と積分回路との間に設けられたオフセットキャンセラ出力固定回路と、前記積分回路出力を入力信号にフィードバックして加える加算回路と、前記加算回路の出力信号の正負により二値化を行う正負判定回路とによって構成されているとともに、前記オフセットキャンセラ出力固定回路が前記スライスレベル固定回路として機能することを特徴とする請求項１記載の受信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003082914A JP3643364B2 (ja) | 2003-03-25 | 2003-03-25 | 受信装置 |
| US10/750,807 US7289581B2 (en) | 2003-03-25 | 2004-01-05 | Receiving apparatus |
| CNB2004100323292A CN1286311C (zh) | 2003-03-25 | 2004-03-25 | 接收装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003082914A JP3643364B2 (ja) | 2003-03-25 | 2003-03-25 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004297137A JP2004297137A (ja) | 2004-10-21 |
| JP3643364B2 true JP3643364B2 (ja) | 2005-04-27 |
Family
ID=32985023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003082914A Expired - Fee Related JP3643364B2 (ja) | 2003-03-25 | 2003-03-25 | 受信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7289581B2 (ja) |
| JP (1) | JP3643364B2 (ja) |
| CN (1) | CN1286311C (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3770819B2 (ja) * | 2001-09-28 | 2006-04-26 | 株式会社ルネサステクノロジ | 無線通信受信装置 |
| JP4735472B2 (ja) * | 2006-08-23 | 2011-07-27 | 日本電気株式会社 | 移動通信システム、携帯電話端末及びそれらに用いるローノイズアンプ切替え閾値制御方法 |
| JP4946353B2 (ja) * | 2006-10-27 | 2012-06-06 | 日本電気株式会社 | オフセット・キャンセル回路及びオフセット・キャンセル方法 |
| JP5639150B2 (ja) | 2010-03-09 | 2014-12-10 | 古河電気工業株式会社 | パルスレーダ装置及びその制御方法 |
| JP5916424B2 (ja) * | 2012-02-17 | 2016-05-11 | 古河電気工業株式会社 | パルスレーダ装置 |
| JP5889037B2 (ja) * | 2012-02-22 | 2016-03-22 | 古河電気工業株式会社 | パルスレーダ装置 |
| CN113071270B (zh) * | 2021-03-22 | 2023-02-28 | 深圳市道通科技股份有限公司 | 检测***、方法、装置、电子设备及计算机可读存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6735260B1 (en) * | 2000-04-17 | 2004-05-11 | Texas Instruments Incorporated | Adaptive data slicer |
| JP2002290178A (ja) | 2001-03-23 | 2002-10-04 | Sharp Corp | 高周波受信装置 |
-
2003
- 2003-03-25 JP JP2003082914A patent/JP3643364B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-05 US US10/750,807 patent/US7289581B2/en active Active
- 2004-03-25 CN CNB2004100323292A patent/CN1286311C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7289581B2 (en) | 2007-10-30 |
| US20040190654A1 (en) | 2004-09-30 |
| JP2004297137A (ja) | 2004-10-21 |
| CN1533029A (zh) | 2004-09-29 |
| CN1286311C (zh) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9264280B1 (en) | Automatic received gain control | |
| US7706769B2 (en) | Adaptive intermodulation distortion filter for zero-if receivers | |
| US8350746B2 (en) | Anti jamming system | |
| JP3744546B2 (ja) | 被サンプリング信号の可変ｄ．ｃ．オフセットを補償する方法および装置 | |
| US7447286B2 (en) | Adaptive direct conversion receiver | |
| KR100464331B1 (ko) | 직류 오프셋을 제거하는 다이렉트 컨버젼 수신기 및 이다이렉트 컨버젼 수신기를 이용한 직류 오프셋 제거 방법 | |
| US20050147192A1 (en) | High frequency signal receiver and semiconductor integrated circuit | |
| US6868128B1 (en) | Method and apparatus for calibrating DC-offsets in a direct conversion receiver | |
| KR101228778B1 (ko) | 수신장치 | |
| KR100599099B1 (ko) | 무선통신 시스템의 수신기 및 그의 ｉ신호와 ｑ신호의위상차 보상방법 | |
| JP3643364B2 (ja) | 受信装置 | |
| US8880016B2 (en) | Anti-jamming system | |
| JP2001268145A (ja) | 振幅偏差補正回路 | |
| JP4717309B2 (ja) | 多相受信機における改良、又は多相受信機に関する改良 | |
| JP4933624B2 (ja) | 無線受信機 | |
| JP3964346B2 (ja) | Ｆｍ信号受信器およびそれを用いる無線通信装置 | |
| JP2004297574A (ja) | 信号検出装置およびその装置を利用可能な受信装置 | |
| US20240106464A1 (en) | Wideband-Tunable RF Receiver With High Dynamic Range and High Out-of-Band Rejection | |
| JP3617788B2 (ja) | Ｆｍ受信装置 | |
| JPH11122132A (ja) | 無線装置 | |
| JP2011114527A (ja) | Ｆｍラジオチューナーのｉｆ帯域制御システム | |
| KR20030006574A (ko) | Ｄｃ 오프셋 제거 회로 | |
| JP2011244261A (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041228 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3643364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |