JP3681611B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP3681611B2 JP3681611B2 JP2000104577A JP2000104577A JP3681611B2 JP 3681611 B2 JP3681611 B2 JP 3681611B2 JP 2000104577 A JP2000104577 A JP 2000104577A JP 2000104577 A JP2000104577 A JP 2000104577A JP 3681611 B2 JP3681611 B2 JP 3681611B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillation
- circuit
- reset signal
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はマイクロコンピュータに関し、特に発振入力端子，発振出力端子を有するマイクロコンピュータに関する。
【０００２】
【従来の技術】
従来、この種のマイクロコンピュータは、各種機器の制御のために広く用いられている。たとえば、図５は特開平１１−００７３３３に開示されているマイクロコンピュータ例を示すブロック図である。
【０００３】
図５を参照すると、この従来のマイクロコンピュータは、発振入出力端子部に、反転増幅回路１１を備える。この反転増幅回路１１は、発振入力端子，発振出力端子間に接続され、外部入力端子ＩＮに低レベルの信号が入力された場合活性化されて、自己バイアスおよび反転増幅を行い、不活性時に高インピーダンス出力状態になる。
【０００４】
この従来のマイクロコンピュータにおいて、発振入力端子Ｘ１，発振出力端子Ｘ２の間に水晶振動子などの発振子を外部接続し外部入力端子ＩＮに低レベルの信号を入力した場合、反転増幅回路１１が活性化され、発振入力端子Ｘ１は自己バイアスされ、発振子を介して信号帰還された信号が反転増幅される発振回路が構成され、内部クロック信号φが内部生成され、この内部クロック信号φおよび外部リセット信号に基づき、内部回路が初期化されコンピュータ動作する。
【０００５】
また、発振入力端子Ｘ１，発振出力端子Ｘ２の間に水晶振動子などの発振子を外部接続せず外部入力端子ＩＮに高レベルの信号を入力した場合、反転増幅回路１１が不活性化され高インピーダンス出力状態となり、発振出力端子Ｘ２のみから外部クロック信号を入力でき、この外部クロック信号に対応して、内部クロック信号φが内部生成され、この内部クロック信号φおよび外部リセット信号に基づき、内部回路が初期化されコンピュータ動作する。
【０００６】
【発明が解決しようとする課題】
この従来のマイクロコンピュータでは、マイクロコンピュータ全体としてユーザがプログラマブルに利用できる入出力ポート数が減少するという問題がある。
【０００７】
その理由は、発振入力端子，発振出力端子の間に発振子を外部接続して発振回路を構成するか、または、発振出力端子から外部クロック信号を入力するかを選択する制御のために、専用の外部入力端子を設ける必要があるためである。
【０００８】
したがって、本発明の目的は、マイクロコンピュータにおいてプログラマブルに利用できる入出力ポート数を増加させることにある。
【０００９】
【課題を解決するための手段】
そのため、本発明は、発振入力端子，発振出力端子間に入出力接続され発振制御信号により活性化されて自己バイアスおよび反転増幅を行い不活性時に高インピーダンス出力状態になる反転増幅回路を備え、前記発振出力端子，リセット端子の信号に対応して内部生成された内部クロック信号，内部リセット信号に基づき内部回路が初期化されコンピュータ動作するマイクロコンピュータにおいて、外部リセット信号のパルス後縁を遅延し、前記外部リセット信号のパルス期間およびパルス後縁の遅延期間で前記反転増幅回路を不活性化し、前記遅延期間で前記発振出力端子から外部クロック信号が入力されていることが検出された場合に、この検出信号に対応して、前記反転増幅回路を不活性化し前記発振入力端子の信号を前記内部回路の入力ポート信号としている。
【００１０】
また、前記外部リセット信号のパルス後縁を遅延し遅延リセット信号を出力するディレイ回路と、
前記遅延リセット信号に対応して前記発振出力端子をプルダウンする回路と、
前記外部リセット信号によりリセットされ前記発振出力端子の信号および前記遅延リセット信号に対応してセットされ前記検出信号を出力するフリップフロップ回路と、
入力ポート制御信号により前記発振入力端子の信号をゲートし前記内部回路の入力ポート信号として出力する入力ポート回路と、
前記遅延リセット信号および前記検出信号に対応して前記発振制御信号，前記入力ポート制御信号をそれぞれ出力するゲート回路とを備えている。
【００１１】
また、前記ゲート回路が、前記遅延リセット信号および前記検出信号を入力し前記発振制御信号を出力する論理積ゲートと、
前記遅延リセット信号の反転信号および前記検出信号を入力し前記入力ポート制御信号を出力する論理和ゲートとを備えている。
【００１２】
また、前記外部リセット信号に対応して前記遅延リセット信号のパルス後に発振開始した信号が安定するまで活性レベルである信号を前記内部リセット信号として出力する内部リセット回路を備えている。
【００１３】
また、本発明は、発振入力端子，発振出力端子間に接続され発振制御信号により活性化されて自己バイアスおよび反転増幅を行い不活性時に高インピーダンス出力状態になる反転増幅回路を備え、前記発振出力端子，リセット端子の信号に対応して内部生成された内部クロック信号，内部リセット信号に基づき内部回路が初期化されコンピュータ動作するマイクロコンピュータにおいて、外部リセット信号のパルス期間、前記反転増幅回路を不活性化し、前記外部リセット信号のパルス後縁で前記発振入力端子の信号をラッチして、前記発振入力端子から所定レベルが外部入力されていることが検出された場合に、この検出信号に対応して、前記外部リセット信号のパルス期間の後、前記反転増幅回路を不活性化し前記発振入力端子の信号を前記内部回路の入力ポート信号としている。
【００１４】
また、前記外部リセット信号に対応して前記発振入力端子を不活性レベルにプルアップする回路と、
前記発振入力端子の信号を前記外部リセット信号のパルス後縁でラッチし前記検出信号を出力するラッチ回路と、
入力ポート制御信号により前記発振入力端子の信号をゲートし前記内部回路の入力ポート信号として出力する入力ポート回路と、
前記外部リセット信号および前記検出信号に対応して前記発振制御信号，前記入力ポート制御信号をそれぞれ出力するゲート回路とを備えている。
【００１５】
また、前記ゲート回路が、前記外部リセット信号および前記検出信号を入力し前記発振制御信号を出力する論理積ゲートと、
前記外部リセット信号の反転信号および前記検出信号を入力し前記入力ポート制御信号を出力する論理和ゲートとを備えている。
【００１６】
また、前記外部リセット信号に対応して前記外部リセット信号のパルス後に発振開始した信号が安定するまで活性レベルである信号を前記内部リセット信号として出力する内部リセット回路を備えている。
【００１７】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。図１は、本発明のマイクロコンピュータの実施形態１における発振入出力端子部を示すブロック図である。図１を参照すると、本実施形態のマイクロコンピュータは、発振入出力端子部に、反転増幅回路１１，ディレイ回路１２，プルダウン回路１３，フリップフロップ回路１４，入力ポート回路１５，クロック出力回路１６，内部リセット回路１７，ＡＮＤゲート１８，ＯＲゲート１９，ＡＮＤゲート２０などを備える。
【００１８】
反転増幅回路１１は、発振入力端子，発振出力端子間に接続され、発振制御信号により活性化されて自己バイアスおよび反転増幅を行い、不活性時に高インピーダンス出力状態になる。
【００１９】
ディレイ回路１２は、外部リセット信号を遅延し、遅延期間だけ外部リセット信号のパルス後縁を遅延した遅延リセット信号を出力する。
【００２０】
プルダウン回路１３は、遅延リセット信号の反転信号に対応して、すなわち、遅延リセット信号のパルス期間、発振出力端子を高抵抗でプルダウンする。
【００２１】
フリップフロップ回路１４は、外部リセット信号によりリセットされ、ＡＮＤゲート２０の出力によりセットされ、すなわち、外部リセット信号のパルス後縁の遅延期間、発振出力端子の信号を検出して反転出力端子より検出信号をＡＮＤゲート１８，ＯＲゲート１９に出力する。
【００２２】
入力ポート回路１５は、入力ポート制御信号により発振入力端子の信号をゲートし、内部回路の入力ポート信号として出力する。
【００２３】
クロック出力回路１６は、発振出力端子の信号をヒステリシス入力し、遅延リセット信号によりゲートして内部クロック信号を内部回路に出力する。
【００２４】
内部リセット回路１７は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続された場合、外部リセット信号に対応して遅延リセット信号のパルス後に発振開始した内部クロック信号φを計数し、オーバフロー発生まで、すなわち、発振安定するまでの発振安定期間、低レベルである信号を内部リセット信号として出力する。
【００２５】
ＡＮＤゲート１８は、遅延リセット信号および検出信号を入力し論理積出力を発振制御信号として出力する。
【００２６】
ＯＲゲート１９は、遅延リセット信号の反転信号および検出信号を入力し論理和出力を入力ポート制御信号として出力する。
【００２７】
ＡＮＤゲート２０は、遅延リセット信号の反転信号により発振出力端子の信号をゲートしフリップフロップ回路１４のセット端子に出力する。
【００２８】
図２は、本実施形態のマイクロプロセッサにおける発振入出力端子部の動作を示すタイミング図である。図１，図２を参照して、本実施形態のマイクロプロセッサの動作について、次に、説明する。
【００２９】
図２（Ａ）は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続された場合の動作を示す。この場合、まず、外部リセット信号として低レベルのパルスがリセット端子に印加される。この外部リセット信号のパルス期間、遅延リセット信号，検出信号は低レベル，高レベルであり、発振制御信号，入力ポート制御信号は、それぞれ低レベル，高レベルである。反転増幅回路１１は不活性化され高インピーダンス出力状態であり、入力ポート回路１５において、発振入力端子の信号が入力ポート制御信号によりゲートされ入力ポート信号として出力禁止されている。また、発振出力端子は、プルダウン回路１３によりプルダウンされ低レベルであり、発振入力端子は高インピーダンス出力状態であり、内部クロック信号，内部リセット信号は、高レベル，低レベルである。
【００３０】
次に、外部リセット信号が高レベルに変化すると、ディレイ回路１２により、外部リセット信号のパルス後縁を遅延した遅延リセット信号が出力される。この外部リセット信号のパルス後縁の遅延期間、発振出力端子はプルダウンされ、低レベルであり、その他の信号も変化しない。
【００３１】
次に、遅延リセット信号が高レベルに変化すると、検出信号，入力ポート制御信号は高レベルを継続し、発振制御信号は高レベルに変化する。プルダウン回路１３は、発振出力端子のプルダウンをオフし、反転増幅回路１１は活性化されて自己バイアスおよび反転増幅を行い、発振子による信号帰還により発振を開始する。また、発振開始に伴って、内部クロック信号が出力され、内部リセット回路１７により、発振安定するまでの発振安定期間、低レベルである信号が、内部リセット信号として出力され、入力ポート回路１５により、発振入力端子の信号が入力ポート信号として出力禁止されている。
【００３２】
また、図２（Ｂ）は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続されず発振出力端子から外部クロック信号が入力された場合の動作を示す。この場合、まず、外部リセット信号として低レベルのパルスがリセット端子に印加される。この外部リセット信号のパルス期間、遅延リセット信号，検出信号は低レベル，高レベルであり、発振制御信号，入力ポート制御信号は、それぞれ低レベル，高レベルである。反転増幅回路１１は不活性化され高インピーダンス出力状態であり、入力ポート回路１５において、発振入力端子の信号が入力ポート制御信号によりゲートされ入力ポート信号として出力禁止されている。また、発振出力端子は、プルダウン回路１３によりプルダウンされた状態で外部より駆動され外部クロック信号が入力され、発振入力端子は高インピーダンス出力状態であり、内部クロック信号，内部リセット信号は、高レベル，低レベルである。
【００３３】
次に、外部リセット信号が高レベルに変化すると、ディレイ回路１２により、外部リセット信号のパルス後縁を遅延した遅延リセット信号が出力される。この外部リセット信号のパルス後縁の遅延期間、発振出力端子の信号が高レベルに変化すると、ＡＮＤゲート２０の出力は高レベルになり、検出信号は高レベルから低レベルに変化する。しかし、その他の信号は変化しない。
【００３４】
次に、遅延リセット信号が高レベルに変化すると、検出信号，発振制御信号は低レベルを継続し、入力ポート制御信号は低レベルに変化する。プルダウン回路１３は、発振出力端子のプルダウンをオフし、反転増幅回路１１は不活性化され高インピーダンス出力状態を継続し、クロック出力回路１６により、発振出力端子の外部クロック信号に対応して、内部クロック信号が出力される。また、入力ポート制御信号に対応して、内部リセット回路１７により、内部リセット信号が高レベルに変化し、入力ポート回路１５により、発振入力端子の信号が入力ポート信号として内部回路に出力される。
【００３５】
本実施形態のマイクロコンピュータにおいて、発振出力端子の信号のリセット時検出により、専用の外部入力端子を設けることなく、外部クロック信号の入力または内部発振を選択して内部クロックを生成でき、さらに、外部クロック信号の入力を選択した場合、発振入力端子を入力ポートとして利用でき、マイクロコンピュータでプログラマブルに利用できる入出力ポート数が増加する。
【００３６】
なお、本実施形態では、発振出力端子を低レベルにプルダウンするプルダウン回路を用いる例について説明したが、このプルダウン回路の代わりに、発振入力端子を高レベルにプルアップするプルアップ回路を用いる変形例も、同様の効果を奏する。
【００３７】
図３は、本発明のマイクロコンピュータの実施形態２における発振入出力端子部を示すブロック図である。図３を参照すると、本実施形態のマイクロコンピュータは、発振入出力端子部に、反転増幅回路１１，プルアップ回路２３，ラッチ回路２４，入力ポート回路１５，クロック出力回路１６，内部リセット回路１７，ＡＮＤゲート１８，ＯＲゲート１９とを備える。これら各ブロックの中で、プルアップ回路２３，ラッチ回路２４，ＡＮＤゲート１８，ＯＲゲート１９以外の各ブロックは、図１の実施形態１のマイクロコンピュータにおける各ブロックと同じであり、重複説明を省略する。
【００３８】
プルアップ回路２３は、外部リセット信号に対応して、発振入力端子を不活性レベルすなわち高レベルにプルアップする。
【００３９】
ラッチ回路２４は、発振入力端子の信号を外部リセット信号のパルス後縁でラッチして検出し、その検出信号をＡＮＤゲート１８，ＯＲゲート１９に出力する。
【００４０】
ＡＮＤゲート１８は、外部リセット信号および検出信号を入力し、論理積出力を発振制御信号として出力する。
【００４１】
ＯＲゲート１９は、外部リセット信号の反転信号および検出信号を入力し、論理和出力を入力ポート制御信号として出力する。
【００４２】
図４は、本実施形態のマイクロプロセッサにおける発振入出力端子部の動作を示すタイミング図である。図３，図４を参照して、本実施形態のマイクロプロセッサの動作について、次に、説明する。
【００４３】
図４（Ａ）は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続された場合の動作を示す。この場合、まず、外部リセット信号として低レベルのパルスがリセット端子に印加される。この外部リセット信号のパルス期間、発振入力端子はプルアップ回路２３によりプルアップされ高レベルであり、検出信号は高レベルであり、発振制御信号，入力ポート制御信号は、それぞれ低レベル，高レベルである。反転増幅回路１１は不活性化され高インピーダンス出力状態であり、入力ポート回路１５において、発振入力端子の信号が入力ポート制御信号によりゲートされ入力ポート信号として出力禁止されている。また、発振出力端子は高インピーダンス状態であり、内部クロック信号，内部リセット信号は、高レベル，低レベルである。
【００４４】
次に、外部リセット信号が高レベルに変化すると、検出信号，入力ポート制御信号は高レベルを継続し、発振制御信号は高レベルに変化する。プルアップ回路２３は、発振入力端子のプルアップをオフし、反転増幅回路１１は活性化されて自己バイアスおよび反転増幅を行い、発振子による信号帰還により発振を開始する。また、発振開始に伴って、内部クロック信号が出力され、内部リセット回路１７により、発振安定するまでの発振安定期間、低レベルである信号が、内部リセット信号として出力され、入力ポート回路１５により、発振入力端子の信号が入力ポート信号として出力禁止されている。
【００４５】
また、図４（Ｂ）は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続されず発振入力端子から低レベルが外部入力された場合の動作を示す。この場合、まず、外部リセット信号として低レベルのパルスがリセット端子に印加される。この外部リセット信号のパルス期間、発振入力端子は、プルアップ回路２３によりプルアップされているが、低レベルが外部入力され、検出信号は低レベルであり、発振制御信号，入力ポート制御信号は、それぞれ低レベル，高レベルである。反転増幅回路１１は不活性化され高インピーダンス出力状態であり、発振出力端子は、外部より駆動され外部クロック信号が入力され、入力ポート回路１５において、発振入力端子の信号が入力ポート制御信号によりゲートされ入力ポート信号として出力禁止されている。また、内部クロック信号，内部リセット信号は、高レベル，低レベルである。
【００４６】
次に、外部リセット信号が高レベルに変化すると、検出信号，発振制御信号は低レベルを継続し、入力ポート制御信号は低レベルに変化する。プルアップ回路２３は、発振入力端子のプルダアップをオフし、反転増幅回路１１は不活性化され高インピーダンス出力状態を継続し、クロック出力回路１６により、発振出力端子の外部クロック信号に対応して、内部クロック信号が出力される。また、入力ポート制御信号に対応して、内部リセット回路１７により、内部リセット信号が高レベルに変化し、入力ポート回路１５により、発振入力端子の信号が入力ポート信号として内部回路に出力される。
【００４７】
本実施形態のマイクロコンピュータにおいて、発振入力端子の信号のリセット時検出により、専用の外部入力端子を設けることなく、外部クロック信号の入力または内部発振を選択して内部クロックを生成でき、さらに、外部クロック信号の入力を選択した場合、リセット後、発振入力端子を入力ポートとして利用でき、マイクロコンピュータでプログラマブルに利用できる入出力ポート数が増加する。
【００４８】
なお、本実施形態では、高レベルを不活性レベルとして発振入力端子をプルアップするプルアップ回路を用いる例について説明したが、このプルアップ回路の代わりに、低レベルを不活性レベルとして発振入力端子をプルダウンするプルダウン回路を用いる変形例も、同様の効果を奏する。
【００４９】
【発明の効果】
以上説明したように、本発明によるマイクロコンピュータは、発振出力端子または発振入力端子の信号のリセット時検出により、専用の外部入力端子を設けることなく、外部クロック信号の入力または内部発振を選択して内部クロックを生成でき、さらに、外部クロック信号の入力を選択した場合、発振入力端子を入力ポートとして利用でき、マイクロコンピュータでプログラマブルに利用できる入出力ポート数が増加する効果がある。
【図面の簡単な説明】
【図１】本発明のマイクロプロセッサの実施形態１における発振入出力端子部を示すブロック図である。
【図２】図１のマイクロプロセッサにおける発振入出力端子部の動作を示すタイミング図である。
【図３】本発明のマイクロプロセッサの実施形態２における発振入出力端子部を示すブロック図である。
【図４】図３のマイクロプロセッサにおける発振入出力端子部の動作を示すタイミング図である。
【図５】従来のマイクロプロセッサにおける発振入出力端子部の構成例を示すブロック図である。
【符号の説明】
１１ 反転増幅回路
１２ ディレイ回路
１３ プルダウン回路
１４ フリップフロップ回路
１５ 入力ポート回路
１６ クロック出力回路
１７ 内部リセット回路
１８，２０ ＡＮＤゲート
１９ ＯＲゲート
２３ プルアップ回路
２４ ラッチ回路
【発明の属する技術分野】
本発明はマイクロコンピュータに関し、特に発振入力端子，発振出力端子を有するマイクロコンピュータに関する。
【０００２】
【従来の技術】
従来、この種のマイクロコンピュータは、各種機器の制御のために広く用いられている。たとえば、図５は特開平１１−００７３３３に開示されているマイクロコンピュータ例を示すブロック図である。
【０００３】
図５を参照すると、この従来のマイクロコンピュータは、発振入出力端子部に、反転増幅回路１１を備える。この反転増幅回路１１は、発振入力端子，発振出力端子間に接続され、外部入力端子ＩＮに低レベルの信号が入力された場合活性化されて、自己バイアスおよび反転増幅を行い、不活性時に高インピーダンス出力状態になる。
【０００４】
この従来のマイクロコンピュータにおいて、発振入力端子Ｘ１，発振出力端子Ｘ２の間に水晶振動子などの発振子を外部接続し外部入力端子ＩＮに低レベルの信号を入力した場合、反転増幅回路１１が活性化され、発振入力端子Ｘ１は自己バイアスされ、発振子を介して信号帰還された信号が反転増幅される発振回路が構成され、内部クロック信号φが内部生成され、この内部クロック信号φおよび外部リセット信号に基づき、内部回路が初期化されコンピュータ動作する。
【０００５】
また、発振入力端子Ｘ１，発振出力端子Ｘ２の間に水晶振動子などの発振子を外部接続せず外部入力端子ＩＮに高レベルの信号を入力した場合、反転増幅回路１１が不活性化され高インピーダンス出力状態となり、発振出力端子Ｘ２のみから外部クロック信号を入力でき、この外部クロック信号に対応して、内部クロック信号φが内部生成され、この内部クロック信号φおよび外部リセット信号に基づき、内部回路が初期化されコンピュータ動作する。
【０００６】
【発明が解決しようとする課題】
この従来のマイクロコンピュータでは、マイクロコンピュータ全体としてユーザがプログラマブルに利用できる入出力ポート数が減少するという問題がある。
【０００７】
その理由は、発振入力端子，発振出力端子の間に発振子を外部接続して発振回路を構成するか、または、発振出力端子から外部クロック信号を入力するかを選択する制御のために、専用の外部入力端子を設ける必要があるためである。
【０００８】
したがって、本発明の目的は、マイクロコンピュータにおいてプログラマブルに利用できる入出力ポート数を増加させることにある。
【０００９】
【課題を解決するための手段】
そのため、本発明は、発振入力端子，発振出力端子間に入出力接続され発振制御信号により活性化されて自己バイアスおよび反転増幅を行い不活性時に高インピーダンス出力状態になる反転増幅回路を備え、前記発振出力端子，リセット端子の信号に対応して内部生成された内部クロック信号，内部リセット信号に基づき内部回路が初期化されコンピュータ動作するマイクロコンピュータにおいて、外部リセット信号のパルス後縁を遅延し、前記外部リセット信号のパルス期間およびパルス後縁の遅延期間で前記反転増幅回路を不活性化し、前記遅延期間で前記発振出力端子から外部クロック信号が入力されていることが検出された場合に、この検出信号に対応して、前記反転増幅回路を不活性化し前記発振入力端子の信号を前記内部回路の入力ポート信号としている。
【００１０】
また、前記外部リセット信号のパルス後縁を遅延し遅延リセット信号を出力するディレイ回路と、
前記遅延リセット信号に対応して前記発振出力端子をプルダウンする回路と、
前記外部リセット信号によりリセットされ前記発振出力端子の信号および前記遅延リセット信号に対応してセットされ前記検出信号を出力するフリップフロップ回路と、
入力ポート制御信号により前記発振入力端子の信号をゲートし前記内部回路の入力ポート信号として出力する入力ポート回路と、
前記遅延リセット信号および前記検出信号に対応して前記発振制御信号，前記入力ポート制御信号をそれぞれ出力するゲート回路とを備えている。
【００１１】
また、前記ゲート回路が、前記遅延リセット信号および前記検出信号を入力し前記発振制御信号を出力する論理積ゲートと、
前記遅延リセット信号の反転信号および前記検出信号を入力し前記入力ポート制御信号を出力する論理和ゲートとを備えている。
【００１２】
また、前記外部リセット信号に対応して前記遅延リセット信号のパルス後に発振開始した信号が安定するまで活性レベルである信号を前記内部リセット信号として出力する内部リセット回路を備えている。
【００１３】
また、本発明は、発振入力端子，発振出力端子間に接続され発振制御信号により活性化されて自己バイアスおよび反転増幅を行い不活性時に高インピーダンス出力状態になる反転増幅回路を備え、前記発振出力端子，リセット端子の信号に対応して内部生成された内部クロック信号，内部リセット信号に基づき内部回路が初期化されコンピュータ動作するマイクロコンピュータにおいて、外部リセット信号のパルス期間、前記反転増幅回路を不活性化し、前記外部リセット信号のパルス後縁で前記発振入力端子の信号をラッチして、前記発振入力端子から所定レベルが外部入力されていることが検出された場合に、この検出信号に対応して、前記外部リセット信号のパルス期間の後、前記反転増幅回路を不活性化し前記発振入力端子の信号を前記内部回路の入力ポート信号としている。
【００１４】
また、前記外部リセット信号に対応して前記発振入力端子を不活性レベルにプルアップする回路と、
前記発振入力端子の信号を前記外部リセット信号のパルス後縁でラッチし前記検出信号を出力するラッチ回路と、
入力ポート制御信号により前記発振入力端子の信号をゲートし前記内部回路の入力ポート信号として出力する入力ポート回路と、
前記外部リセット信号および前記検出信号に対応して前記発振制御信号，前記入力ポート制御信号をそれぞれ出力するゲート回路とを備えている。
【００１５】
また、前記ゲート回路が、前記外部リセット信号および前記検出信号を入力し前記発振制御信号を出力する論理積ゲートと、
前記外部リセット信号の反転信号および前記検出信号を入力し前記入力ポート制御信号を出力する論理和ゲートとを備えている。
【００１６】
また、前記外部リセット信号に対応して前記外部リセット信号のパルス後に発振開始した信号が安定するまで活性レベルである信号を前記内部リセット信号として出力する内部リセット回路を備えている。
【００１７】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。図１は、本発明のマイクロコンピュータの実施形態１における発振入出力端子部を示すブロック図である。図１を参照すると、本実施形態のマイクロコンピュータは、発振入出力端子部に、反転増幅回路１１，ディレイ回路１２，プルダウン回路１３，フリップフロップ回路１４，入力ポート回路１５，クロック出力回路１６，内部リセット回路１７，ＡＮＤゲート１８，ＯＲゲート１９，ＡＮＤゲート２０などを備える。
【００１８】
反転増幅回路１１は、発振入力端子，発振出力端子間に接続され、発振制御信号により活性化されて自己バイアスおよび反転増幅を行い、不活性時に高インピーダンス出力状態になる。
【００１９】
ディレイ回路１２は、外部リセット信号を遅延し、遅延期間だけ外部リセット信号のパルス後縁を遅延した遅延リセット信号を出力する。
【００２０】
プルダウン回路１３は、遅延リセット信号の反転信号に対応して、すなわち、遅延リセット信号のパルス期間、発振出力端子を高抵抗でプルダウンする。
【００２１】
フリップフロップ回路１４は、外部リセット信号によりリセットされ、ＡＮＤゲート２０の出力によりセットされ、すなわち、外部リセット信号のパルス後縁の遅延期間、発振出力端子の信号を検出して反転出力端子より検出信号をＡＮＤゲート１８，ＯＲゲート１９に出力する。
【００２２】
入力ポート回路１５は、入力ポート制御信号により発振入力端子の信号をゲートし、内部回路の入力ポート信号として出力する。
【００２３】
クロック出力回路１６は、発振出力端子の信号をヒステリシス入力し、遅延リセット信号によりゲートして内部クロック信号を内部回路に出力する。
【００２４】
内部リセット回路１７は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続された場合、外部リセット信号に対応して遅延リセット信号のパルス後に発振開始した内部クロック信号φを計数し、オーバフロー発生まで、すなわち、発振安定するまでの発振安定期間、低レベルである信号を内部リセット信号として出力する。
【００２５】
ＡＮＤゲート１８は、遅延リセット信号および検出信号を入力し論理積出力を発振制御信号として出力する。
【００２６】
ＯＲゲート１９は、遅延リセット信号の反転信号および検出信号を入力し論理和出力を入力ポート制御信号として出力する。
【００２７】
ＡＮＤゲート２０は、遅延リセット信号の反転信号により発振出力端子の信号をゲートしフリップフロップ回路１４のセット端子に出力する。
【００２８】
図２は、本実施形態のマイクロプロセッサにおける発振入出力端子部の動作を示すタイミング図である。図１，図２を参照して、本実施形態のマイクロプロセッサの動作について、次に、説明する。
【００２９】
図２（Ａ）は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続された場合の動作を示す。この場合、まず、外部リセット信号として低レベルのパルスがリセット端子に印加される。この外部リセット信号のパルス期間、遅延リセット信号，検出信号は低レベル，高レベルであり、発振制御信号，入力ポート制御信号は、それぞれ低レベル，高レベルである。反転増幅回路１１は不活性化され高インピーダンス出力状態であり、入力ポート回路１５において、発振入力端子の信号が入力ポート制御信号によりゲートされ入力ポート信号として出力禁止されている。また、発振出力端子は、プルダウン回路１３によりプルダウンされ低レベルであり、発振入力端子は高インピーダンス出力状態であり、内部クロック信号，内部リセット信号は、高レベル，低レベルである。
【００３０】
次に、外部リセット信号が高レベルに変化すると、ディレイ回路１２により、外部リセット信号のパルス後縁を遅延した遅延リセット信号が出力される。この外部リセット信号のパルス後縁の遅延期間、発振出力端子はプルダウンされ、低レベルであり、その他の信号も変化しない。
【００３１】
次に、遅延リセット信号が高レベルに変化すると、検出信号，入力ポート制御信号は高レベルを継続し、発振制御信号は高レベルに変化する。プルダウン回路１３は、発振出力端子のプルダウンをオフし、反転増幅回路１１は活性化されて自己バイアスおよび反転増幅を行い、発振子による信号帰還により発振を開始する。また、発振開始に伴って、内部クロック信号が出力され、内部リセット回路１７により、発振安定するまでの発振安定期間、低レベルである信号が、内部リセット信号として出力され、入力ポート回路１５により、発振入力端子の信号が入力ポート信号として出力禁止されている。
【００３２】
また、図２（Ｂ）は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続されず発振出力端子から外部クロック信号が入力された場合の動作を示す。この場合、まず、外部リセット信号として低レベルのパルスがリセット端子に印加される。この外部リセット信号のパルス期間、遅延リセット信号，検出信号は低レベル，高レベルであり、発振制御信号，入力ポート制御信号は、それぞれ低レベル，高レベルである。反転増幅回路１１は不活性化され高インピーダンス出力状態であり、入力ポート回路１５において、発振入力端子の信号が入力ポート制御信号によりゲートされ入力ポート信号として出力禁止されている。また、発振出力端子は、プルダウン回路１３によりプルダウンされた状態で外部より駆動され外部クロック信号が入力され、発振入力端子は高インピーダンス出力状態であり、内部クロック信号，内部リセット信号は、高レベル，低レベルである。
【００３３】
次に、外部リセット信号が高レベルに変化すると、ディレイ回路１２により、外部リセット信号のパルス後縁を遅延した遅延リセット信号が出力される。この外部リセット信号のパルス後縁の遅延期間、発振出力端子の信号が高レベルに変化すると、ＡＮＤゲート２０の出力は高レベルになり、検出信号は高レベルから低レベルに変化する。しかし、その他の信号は変化しない。
【００３４】
次に、遅延リセット信号が高レベルに変化すると、検出信号，発振制御信号は低レベルを継続し、入力ポート制御信号は低レベルに変化する。プルダウン回路１３は、発振出力端子のプルダウンをオフし、反転増幅回路１１は不活性化され高インピーダンス出力状態を継続し、クロック出力回路１６により、発振出力端子の外部クロック信号に対応して、内部クロック信号が出力される。また、入力ポート制御信号に対応して、内部リセット回路１７により、内部リセット信号が高レベルに変化し、入力ポート回路１５により、発振入力端子の信号が入力ポート信号として内部回路に出力される。
【００３５】
本実施形態のマイクロコンピュータにおいて、発振出力端子の信号のリセット時検出により、専用の外部入力端子を設けることなく、外部クロック信号の入力または内部発振を選択して内部クロックを生成でき、さらに、外部クロック信号の入力を選択した場合、発振入力端子を入力ポートとして利用でき、マイクロコンピュータでプログラマブルに利用できる入出力ポート数が増加する。
【００３６】
なお、本実施形態では、発振出力端子を低レベルにプルダウンするプルダウン回路を用いる例について説明したが、このプルダウン回路の代わりに、発振入力端子を高レベルにプルアップするプルアップ回路を用いる変形例も、同様の効果を奏する。
【００３７】
図３は、本発明のマイクロコンピュータの実施形態２における発振入出力端子部を示すブロック図である。図３を参照すると、本実施形態のマイクロコンピュータは、発振入出力端子部に、反転増幅回路１１，プルアップ回路２３，ラッチ回路２４，入力ポート回路１５，クロック出力回路１６，内部リセット回路１７，ＡＮＤゲート１８，ＯＲゲート１９とを備える。これら各ブロックの中で、プルアップ回路２３，ラッチ回路２４，ＡＮＤゲート１８，ＯＲゲート１９以外の各ブロックは、図１の実施形態１のマイクロコンピュータにおける各ブロックと同じであり、重複説明を省略する。
【００３８】
プルアップ回路２３は、外部リセット信号に対応して、発振入力端子を不活性レベルすなわち高レベルにプルアップする。
【００３９】
ラッチ回路２４は、発振入力端子の信号を外部リセット信号のパルス後縁でラッチして検出し、その検出信号をＡＮＤゲート１８，ＯＲゲート１９に出力する。
【００４０】
ＡＮＤゲート１８は、外部リセット信号および検出信号を入力し、論理積出力を発振制御信号として出力する。
【００４１】
ＯＲゲート１９は、外部リセット信号の反転信号および検出信号を入力し、論理和出力を入力ポート制御信号として出力する。
【００４２】
図４は、本実施形態のマイクロプロセッサにおける発振入出力端子部の動作を示すタイミング図である。図３，図４を参照して、本実施形態のマイクロプロセッサの動作について、次に、説明する。
【００４３】
図４（Ａ）は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続された場合の動作を示す。この場合、まず、外部リセット信号として低レベルのパルスがリセット端子に印加される。この外部リセット信号のパルス期間、発振入力端子はプルアップ回路２３によりプルアップされ高レベルであり、検出信号は高レベルであり、発振制御信号，入力ポート制御信号は、それぞれ低レベル，高レベルである。反転増幅回路１１は不活性化され高インピーダンス出力状態であり、入力ポート回路１５において、発振入力端子の信号が入力ポート制御信号によりゲートされ入力ポート信号として出力禁止されている。また、発振出力端子は高インピーダンス状態であり、内部クロック信号，内部リセット信号は、高レベル，低レベルである。
【００４４】
次に、外部リセット信号が高レベルに変化すると、検出信号，入力ポート制御信号は高レベルを継続し、発振制御信号は高レベルに変化する。プルアップ回路２３は、発振入力端子のプルアップをオフし、反転増幅回路１１は活性化されて自己バイアスおよび反転増幅を行い、発振子による信号帰還により発振を開始する。また、発振開始に伴って、内部クロック信号が出力され、内部リセット回路１７により、発振安定するまでの発振安定期間、低レベルである信号が、内部リセット信号として出力され、入力ポート回路１５により、発振入力端子の信号が入力ポート信号として出力禁止されている。
【００４５】
また、図４（Ｂ）は、発振入力端子，発振出力端子の間に水晶振動子などの発振子が外部接続されず発振入力端子から低レベルが外部入力された場合の動作を示す。この場合、まず、外部リセット信号として低レベルのパルスがリセット端子に印加される。この外部リセット信号のパルス期間、発振入力端子は、プルアップ回路２３によりプルアップされているが、低レベルが外部入力され、検出信号は低レベルであり、発振制御信号，入力ポート制御信号は、それぞれ低レベル，高レベルである。反転増幅回路１１は不活性化され高インピーダンス出力状態であり、発振出力端子は、外部より駆動され外部クロック信号が入力され、入力ポート回路１５において、発振入力端子の信号が入力ポート制御信号によりゲートされ入力ポート信号として出力禁止されている。また、内部クロック信号，内部リセット信号は、高レベル，低レベルである。
【００４６】
次に、外部リセット信号が高レベルに変化すると、検出信号，発振制御信号は低レベルを継続し、入力ポート制御信号は低レベルに変化する。プルアップ回路２３は、発振入力端子のプルダアップをオフし、反転増幅回路１１は不活性化され高インピーダンス出力状態を継続し、クロック出力回路１６により、発振出力端子の外部クロック信号に対応して、内部クロック信号が出力される。また、入力ポート制御信号に対応して、内部リセット回路１７により、内部リセット信号が高レベルに変化し、入力ポート回路１５により、発振入力端子の信号が入力ポート信号として内部回路に出力される。
【００４７】
本実施形態のマイクロコンピュータにおいて、発振入力端子の信号のリセット時検出により、専用の外部入力端子を設けることなく、外部クロック信号の入力または内部発振を選択して内部クロックを生成でき、さらに、外部クロック信号の入力を選択した場合、リセット後、発振入力端子を入力ポートとして利用でき、マイクロコンピュータでプログラマブルに利用できる入出力ポート数が増加する。
【００４８】
なお、本実施形態では、高レベルを不活性レベルとして発振入力端子をプルアップするプルアップ回路を用いる例について説明したが、このプルアップ回路の代わりに、低レベルを不活性レベルとして発振入力端子をプルダウンするプルダウン回路を用いる変形例も、同様の効果を奏する。
【００４９】
【発明の効果】
以上説明したように、本発明によるマイクロコンピュータは、発振出力端子または発振入力端子の信号のリセット時検出により、専用の外部入力端子を設けることなく、外部クロック信号の入力または内部発振を選択して内部クロックを生成でき、さらに、外部クロック信号の入力を選択した場合、発振入力端子を入力ポートとして利用でき、マイクロコンピュータでプログラマブルに利用できる入出力ポート数が増加する効果がある。
【図面の簡単な説明】
【図１】本発明のマイクロプロセッサの実施形態１における発振入出力端子部を示すブロック図である。
【図２】図１のマイクロプロセッサにおける発振入出力端子部の動作を示すタイミング図である。
【図３】本発明のマイクロプロセッサの実施形態２における発振入出力端子部を示すブロック図である。
【図４】図３のマイクロプロセッサにおける発振入出力端子部の動作を示すタイミング図である。
【図５】従来のマイクロプロセッサにおける発振入出力端子部の構成例を示すブロック図である。
【符号の説明】
１１ 反転増幅回路
１２ ディレイ回路
１３ プルダウン回路
１４ フリップフロップ回路
１５ 入力ポート回路
１６ クロック出力回路
１７ 内部リセット回路
１８，２０ ＡＮＤゲート
１９ ＯＲゲート
２３ プルアップ回路
２４ ラッチ回路
Claims (8)
- 発振入力端子，発振出力端子間に接続され発振制御信号により活性化されて自己バイアスおよび反転増幅を行い不活性時に高インピーダンス出力状態になる反転増幅回路を備え、前記発振出力端子，リセット端子の信号に対応して内部生成された内部クロック信号，内部リセット信号に基づき内部回路が初期化されコンピュータ動作するマイクロコンピュータにおいて、
外部リセット信号のパルス後縁を遅延し、前記外部リセット信号のパルス期間およびパルス後縁の遅延期間で前記反転増幅回路を不活性化し、前記遅延期間で前記発振出力端子から外部クロック信号が入力されていることが検出された場合に、この検出信号に対応して、前記反転増幅回路を不活性化し前記発振入力端子の信号を前記内部回路の入力ポート信号とすることを特徴とするマイクロコンピュータ。 - 前記外部リセット信号のパルス後縁を遅延し遅延リセット信号を出力するディレイ回路と、前記遅延リセット信号に対応して前記発振出力端子をプルダウンする回路と、前記外部リセット信号によりリセットされ前記発振出力端子の信号および前記遅延リセット信号に対応してセットされ前記検出信号を出力するフリップフロップ回路と、入力ポート制御信号により前記発振入力端子の信号をゲートし前記内部回路の入力ポート信号として出力する入力ポート回路と、前記遅延リセット信号および前記検出信号に対応して前記発振制御信号，前記入力ポート制御信号をそれぞれ出力するゲート回路とを備える、請求項１記載のマイクロコンピュータ。
- 前記ゲート回路が、前記遅延リセット信号および前記検出信号を入力し前記発振制御信号を出力する論理積ゲートと、前記遅延リセット信号の反転信号および前記検出信号を入力し前記入力ポート制御信号を出力する論理和ゲートとを備える請求項２記載のマイクロコンピュータ。
- 前記外部リセット信号に対応して前記遅延リセット信号のパルス後に発振開始した信号が安定するまで活性レベルである信号を前記内部リセット信号として出力する内部リセット回路を備える、請求項２または請求項３記載のマイクロコンピュータ。
- 発振入力端子，発振出力端子間に接続され発振制御信号により活性化されて自己バイアスおよび反転増幅を行い不活性時に高インピーダンス出力状態になる反転増幅回路を備え、前記発振出力端子，リセット端子の信号に対応して内部生成された内部クロック信号，内部リセット信号に基づき内部回路が初期化されコンピュータ動作するマイクロコンピュータにおいて、
外部リセット信号のパルス期間、前記反転増幅回路を不活性化し、前記外部リセット信号のパルス後縁で前記発振入力端子の信号をラッチして、前記発振入力端子から所定レベルが外部入力されていることが検出された場合に、この検出信号に対応して、前記外部リセット信号のパルス期間の後、前記反転増幅回路を不活性化し前記発振入力端子の信号を前記内部回路の入力ポート信号とすることを特徴とするマイクロコンピュータ。 - 前記外部リセット信号に対応して前記発振入力端子を不活性レベルにプルアップする回路と、
前記発振入力端子の信号を前記外部リセット信号のパルス後縁でラッチし前記検出信号を出力するラッチ回路と、
入力ポート制御信号により前記発振入力端子の信号をゲートし前記内部回路の入力ポート信号として出力する入力ポート回路と、
前記外部リセット信号および前記検出信号に対応して前記発振制御信号，前記入力ポート制御信号をそれぞれ出力するゲート回路とを備える、請求項５記載のマイクロコンピュータ。 - 前記ゲート回路が、前記外部リセット信号および前記検出信号を入力し前記発振制御信号を出力する論理積ゲートと、
前記外部リセット信号の反転信号および前記検出信号を入力し前記入力ポート制御信号を出力する論理和ゲートとを備える、請求項６記載のマイクロコンピュータ。 - 前記外部リセット信号に対応して前記外部リセット信号のパルス後に発振開始した信号が安定するまで活性レベルである信号を前記内部リセット信号として出力する内部リセット回路を備える、請求項５，６または７記載のマイクロコンピュータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104577A JP3681611B2 (ja) | 2000-04-06 | 2000-04-06 | マイクロコンピュータ |
| US09/826,347 US6782485B2 (en) | 2000-04-06 | 2001-04-05 | Microcomputer operable with external and internal clock signals |
| EP01108618A EP1143325A3 (en) | 2000-04-06 | 2001-04-05 | Microcomputer operable with external and internal clock signals |
| KR10-2001-0018183A KR100421603B1 (ko) | 2000-04-06 | 2001-04-06 | 외부 및 내부 클록 신호로 동작되는 마이크로컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104577A JP3681611B2 (ja) | 2000-04-06 | 2000-04-06 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001290793A JP2001290793A (ja) | 2001-10-19 |
| JP3681611B2 true JP3681611B2 (ja) | 2005-08-10 |
Family
ID=18618094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104577A Expired - Fee Related JP3681611B2 (ja) | 2000-04-06 | 2000-04-06 | マイクロコンピュータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6782485B2 (ja) |
| EP (1) | EP1143325A3 (ja) |
| JP (1) | JP3681611B2 (ja) |
| KR (1) | KR100421603B1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6934870B1 (en) * | 2002-02-21 | 2005-08-23 | Cisco Technology, Inc. | Clock management scheme for PCI and cardbus cards for power reduction |
| US20040064751A1 (en) * | 2002-09-27 | 2004-04-01 | Edward Anglada | System and method for switching clock sources |
| JP2005025613A (ja) * | 2003-07-04 | 2005-01-27 | Alps Electric Co Ltd | 信号処理回路モジュール |
| CN100351738C (zh) * | 2004-07-29 | 2007-11-28 | 中兴通讯股份有限公司 | 一种自动掉电重启装置 |
| US7196589B1 (en) * | 2004-10-21 | 2007-03-27 | National Semiconductor Corporation | Apparatus and method for dual features of frequency setting and frequency synchronization in one pin |
| TWI264873B (en) * | 2005-02-05 | 2006-10-21 | Neotec Semiconductor Ltd | Wake up circuit |
| US7536570B2 (en) * | 2006-10-02 | 2009-05-19 | Silicon Laboratories Inc. | Microcontroller unit (MCU) with suspend mode |
| DE102008004819B4 (de) * | 2008-01-17 | 2010-06-24 | Texas Instruments Deutschland Gmbh | Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen |
| US7924108B2 (en) * | 2009-08-14 | 2011-04-12 | Freescale Semiconductor, Inc. | Oscillator amplifier with input clock detection and method therefor |
| JP5341698B2 (ja) * | 2009-09-28 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8461934B1 (en) * | 2010-10-26 | 2013-06-11 | Marvell International Ltd. | External oscillator detector |
| US8466752B2 (en) * | 2011-05-04 | 2013-06-18 | Fujitsu Semiconductor Limited | System and method for supporting different types of oscillator circuits |
| JP2015088876A (ja) | 2013-10-30 | 2015-05-07 | セイコーエプソン株式会社 | 振動素子、振動子、電子デバイス、電子機器及び移動体 |
| JP2015088931A (ja) * | 2013-10-30 | 2015-05-07 | セイコーエプソン株式会社 | 発振回路、発振器、発振器の製造方法、電子機器及び移動体 |
| JP2015088930A (ja) * | 2013-10-30 | 2015-05-07 | セイコーエプソン株式会社 | 発振回路、発振器、発振器の製造方法、電子機器及び移動体 |
| JP6226127B2 (ja) | 2013-10-30 | 2017-11-08 | セイコーエプソン株式会社 | 発振回路、発振器、発振器の製造方法、電子機器及び移動体 |
| JP6206664B2 (ja) | 2013-10-30 | 2017-10-04 | セイコーエプソン株式会社 | 発振回路、発振器、発振器の製造方法、電子機器及び移動体 |
| JP6344544B2 (ja) * | 2013-11-11 | 2018-06-20 | セイコーエプソン株式会社 | 発振器の製造方法、半導体回路装置の製造方法及び半導体回路装置 |
| JP2015159369A (ja) * | 2014-02-21 | 2015-09-03 | アルプス電気株式会社 | 発振回路及びこれを有する半導体集積回路装置 |
| US10454420B2 (en) * | 2017-06-30 | 2019-10-22 | Silicon Laboratories Inc. | Crystal driver circuit configurable for daisy chaining |
| US10574185B2 (en) | 2017-06-30 | 2020-02-25 | Silicon Laboratories Inc. | Crystal driver circuit with core amplifier having unbalanced tune capacitors |
| US10536115B2 (en) | 2017-06-30 | 2020-01-14 | Silicon Laboratories Inc. | Crystal driver circuit with external oscillation signal amplitude control |
| US10367462B2 (en) | 2017-06-30 | 2019-07-30 | Silicon Laboratories Inc. | Crystal amplifier with additional high gain amplifier core to optimize startup operation |
| US10601369B2 (en) | 2018-07-11 | 2020-03-24 | Silicon Laboratories Inc. | Crystal oscillator startup time optimization |
| US10491157B1 (en) | 2018-07-11 | 2019-11-26 | Silicon Laboratories Inc. | Crystal oscillator adaptive startup energy minimization |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2578817B2 (ja) * | 1987-07-27 | 1997-02-05 | 日本電気株式会社 | マイクロプロセツサ |
| JPH0575342A (ja) * | 1991-09-10 | 1993-03-26 | Fujitsu Ltd | 発振回路の制御装置 |
| US5424661A (en) * | 1993-08-12 | 1995-06-13 | Winbond Electronics North America Corp. | Sensor circuit |
| US5369377A (en) * | 1993-10-13 | 1994-11-29 | Zilog, Inc. | Circuit for automatically detecting off-chip, crystal or on-chip, RC oscillator option |
| JP2840912B2 (ja) * | 1993-11-10 | 1998-12-24 | 三菱電機株式会社 | 半導体集積回路 |
| JP2666756B2 (ja) * | 1995-01-30 | 1997-10-22 | 日本電気株式会社 | 半導体装置 |
| KR100281220B1 (ko) * | 1996-10-21 | 2001-02-01 | 가네꼬 히사시 | 외부 동기신호와 동기하여 동작하는 제어기를 갖는마이크로컴퓨터 |
| JPH10143272A (ja) * | 1996-11-06 | 1998-05-29 | Toshiba Corp | 発振回路 |
| JP3607439B2 (ja) * | 1996-11-11 | 2005-01-05 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP3042451B2 (ja) | 1997-06-13 | 2000-05-15 | 日本電気株式会社 | 発振回路内蔵型マイクロコンピュータ及び発振回路 |
| FR2770006B1 (fr) * | 1997-10-16 | 1999-12-10 | Sgs Thomson Microelectronics | Circuit de remise a l'etat initial synchrone ou asynchrone |
-
2000
- 2000-04-06 JP JP2000104577A patent/JP3681611B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-05 EP EP01108618A patent/EP1143325A3/en not_active Withdrawn
- 2001-04-05 US US09/826,347 patent/US6782485B2/en not_active Expired - Fee Related
- 2001-04-06 KR KR10-2001-0018183A patent/KR100421603B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6782485B2 (en) | 2004-08-24 |
| JP2001290793A (ja) | 2001-10-19 |
| KR100421603B1 (ko) | 2004-03-10 |
| KR20020007137A (ko) | 2002-01-26 |
| EP1143325A3 (en) | 2009-02-11 |
| US20010029589A1 (en) | 2001-10-11 |
| EP1143325A2 (en) | 2001-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3681611B2 (ja) | マイクロコンピュータ | |
| JP3141816B2 (ja) | 発振回路 | |
| JP3581571B2 (ja) | クロックフォワーディング回路及びクロックフォワーディング方法 | |
| US5420467A (en) | Programmable delay clock chopper/stretcher with fast recovery | |
| JP2003273716A (ja) | パワーオンリセット回路 | |
| JP2776772B2 (ja) | 発振制御回路 | |
| JP3461036B2 (ja) | 周波数位相比較器 | |
| JP2546536B2 (ja) | スタンバイ制御回路 | |
| US20200153388A1 (en) | Self enabling signal conditioner for conditioning a crystal oscillator output signal into a compliant clock signal | |
| US5719517A (en) | Clock generating circuit for digital circuit operating in synchronism with clock, semiconductor integrated circuit including them, and logical gate used for them | |
| JP3266111B2 (ja) | クロック入力バッファ回路 | |
| JP2954199B1 (ja) | 発振制御回路 | |
| JPH05291932A (ja) | 電子回路 | |
| JP2776157B2 (ja) | 発振回路 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| JP3258789B2 (ja) | 音量制御回路 | |
| JP2666429B2 (ja) | 微分回路 | |
| JPH11220369A (ja) | クロック検出回路 | |
| JP2000101405A (ja) | 信号変化検出回路 | |
| JPH10290142A (ja) | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 | |
| KR100223749B1 (ko) | 인에이블 신호를 갖는 레지스터 | |
| JPH02130020A (ja) | 遅延回路 | |
| JPH08242120A (ja) | 発振回路 | |
| KR100760948B1 (ko) | 입력 변화 감지 회로 | |
| JP2722920B2 (ja) | クロック発振停止制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |