JPH10290142A - 半導体集積回路のフリップフロップ回路とそのクロック制御回路 - Google Patents
半導体集積回路のフリップフロップ回路とそのクロック制御回路Info
- Publication number
- JPH10290142A JPH10290142A JP9095488A JP9548897A JPH10290142A JP H10290142 A JPH10290142 A JP H10290142A JP 9095488 A JP9095488 A JP 9095488A JP 9548897 A JP9548897 A JP 9548897A JP H10290142 A JPH10290142 A JP H10290142A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- signal
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 確実に動作するフリップフロップのクロック
制御回路およびフリップフロップ回路を提供する。 【解決手段】 スイッチ回路132を入力クロックCKが"L"
のときスレーブラッチ回路100の入力データDと正転出力
データQとの排他的論理和であるクロック制御信号XOROU
Tを内部クロック制御信号CLKCTRLを出力するよう接続
し、スイッチ回路134をクロック制御信号XOROUTが"L"の
とき"L"を内部クロック制御信号CLKCTRLとして出力する
よう接続する。出力クロック生成回路140を、入力クロ
ックCKと内部クロック制御信号CLKCTRLとがともに"H"の
ときのみ、内部正転クロック信号CKIが"H"となり、それ
以外の場合は、内部正転クロック信号CKIが"L"となるよ
う構成する。入力データDと正転出力データQが異なる場
合にのみ、次の入力クロックCKの立ち上がりで内部正転
クロック信号CKIを"H"とし、入力データDが正転出力デ
ータQに出力されて同じになると内部正転クロック信号C
KIを"L"とする。
制御回路およびフリップフロップ回路を提供する。 【解決手段】 スイッチ回路132を入力クロックCKが"L"
のときスレーブラッチ回路100の入力データDと正転出力
データQとの排他的論理和であるクロック制御信号XOROU
Tを内部クロック制御信号CLKCTRLを出力するよう接続
し、スイッチ回路134をクロック制御信号XOROUTが"L"の
とき"L"を内部クロック制御信号CLKCTRLとして出力する
よう接続する。出力クロック生成回路140を、入力クロ
ックCKと内部クロック制御信号CLKCTRLとがともに"H"の
ときのみ、内部正転クロック信号CKIが"H"となり、それ
以外の場合は、内部正転クロック信号CKIが"L"となるよ
う構成する。入力データDと正転出力データQが異なる場
合にのみ、次の入力クロックCKの立ち上がりで内部正転
クロック信号CKIを"H"とし、入力データDが正転出力デ
ータQに出力されて同じになると内部正転クロック信号C
KIを"L"とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
フリップフロップ回路とクロック制御回路に関するもの
である。
フリップフロップ回路とクロック制御回路に関するもの
である。
【０００２】
【従来の技術】近年、半導体集積回路の大規模化にとも
ない、面積縮小や消費電力削減の要望が非常に強くなっ
てきている。そのため回路素子数削減や不要なときには
動作させない等いくつかのアイディアが出されている
（特開平１−２８６６０９、特開平４−２９８１１５
等）。
ない、面積縮小や消費電力削減の要望が非常に強くなっ
てきている。そのため回路素子数削減や不要なときには
動作させない等いくつかのアイディアが出されている
（特開平１−２８６６０９、特開平４−２９８１１５
等）。
【０００３】図９に従来の半導体集積回路の低消費電力
フリップフロップ回路の一例を示す。
フリップフロップ回路の一例を示す。
【０００４】図９のＤは入力データ端子、ＣＫは入力ク
ロック端子、Ｑは正転出力データ端子、ＮＱは反転出力
データ端子である。
ロック端子、Ｑは正転出力データ端子、ＮＱは反転出力
データ端子である。
【０００５】８００はマスタースレーブ型ラッチ回路
で、入力データＤと内部正転クロック信号ＣＫＩと内部
反転クロック信号ＮＣＫＩとを入力とし、正転出力デー
タＱと反転出力データＮＱとを出力する。８０２、８０
４、８１０、８１２はインバータ、８０８、８１４は内
部正転クロック信号ＣＫＩがハイレベル（以後”Ｈ”）
のとき”ON”（内部反転クロック信号ＮＣＫＩがロウレ
ベル（以後”Ｌ”）のとき”ON”）となるスイッチ回
路、８０６、８１６は内部正転クロック信号ＣＫＩが”
Ｌ”のとき”ON”（内部反転クロック信号ＮＣＫＩが”
Ｈ”のとき”ON”）となるスイッチ回路である。スイッ
チ回路８０６の入力は入力データ端子Ｄに接続され、そ
の出力はインバータ８０２の入力とスイッチ回路８０８
の出力に接続され、インバータ８０２の出力はスイッチ
回路８１４の入力とインバータ８０４の入力とに接続さ
れ、インバータ８０４の出力はスイッチ回路８０８の入
力に接続される。スイッチ回路８１４の出力はインバー
タ８１０の入力とスイッチ回路８１６の出力に接続さ
れ、インバータ８１０の出力は正転出力データ端子Ｑと
インバータ８１２の入力とに接続され、インバータ８１
２の出力は反転出力データ端子ＮＱとスイッチ回路８１
６の入力に接続される。
で、入力データＤと内部正転クロック信号ＣＫＩと内部
反転クロック信号ＮＣＫＩとを入力とし、正転出力デー
タＱと反転出力データＮＱとを出力する。８０２、８０
４、８１０、８１２はインバータ、８０８、８１４は内
部正転クロック信号ＣＫＩがハイレベル（以後”Ｈ”）
のとき”ON”（内部反転クロック信号ＮＣＫＩがロウレ
ベル（以後”Ｌ”）のとき”ON”）となるスイッチ回
路、８０６、８１６は内部正転クロック信号ＣＫＩが”
Ｌ”のとき”ON”（内部反転クロック信号ＮＣＫＩが”
Ｈ”のとき”ON”）となるスイッチ回路である。スイッ
チ回路８０６の入力は入力データ端子Ｄに接続され、そ
の出力はインバータ８０２の入力とスイッチ回路８０８
の出力に接続され、インバータ８０２の出力はスイッチ
回路８１４の入力とインバータ８０４の入力とに接続さ
れ、インバータ８０４の出力はスイッチ回路８０８の入
力に接続される。スイッチ回路８１４の出力はインバー
タ８１０の入力とスイッチ回路８１６の出力に接続さ
れ、インバータ８１０の出力は正転出力データ端子Ｑと
インバータ８１２の入力とに接続され、インバータ８１
２の出力は反転出力データ端子ＮＱとスイッチ回路８１
６の入力に接続される。
【０００６】このような構成のマスタースレーブ型ラッ
チ回路８００では、内部正転クロック信号ＣＫＩが”
Ｈ”（内部反転クロック信号ＮＣＫＩが”Ｌ”）に変化
するとき、正転出力データＱに入力データＤと同じ値が
出力され、反転出力データＮＱに入力データＤの反転さ
れた値が出力される。それ以外の期間では、正転出力デ
ータＱと反転出力データＮＱに出力される値がそれぞれ
そのまま保持される。
チ回路８００では、内部正転クロック信号ＣＫＩが”
Ｈ”（内部反転クロック信号ＮＣＫＩが”Ｌ”）に変化
するとき、正転出力データＱに入力データＤと同じ値が
出力され、反転出力データＮＱに入力データＤの反転さ
れた値が出力される。それ以外の期間では、正転出力デ
ータＱと反転出力データＮＱに出力される値がそれぞれ
そのまま保持される。
【０００７】８２０は入力データＤと正転出力データＱ
とを入力とし、入力データＤと正転出力データＱとの排
他的論理和を、クロック制御信号ＸＯＲＯＵＴとして出
力する回路である。
とを入力とし、入力データＤと正転出力データＱとの排
他的論理和を、クロック制御信号ＸＯＲＯＵＴとして出
力する回路である。
【０００８】この排他的論理和出力回路８２０では、入
力データＤと正転出力データＱとの値が同じときに、ク
ロック制御信号ＸＯＲＯＵＴに”Ｌ”を出力し、入力デ
ータＤと正転出力データＱとの値が異なるときに、クロ
ック制御信号ＸＯＲＯＵＴに”Ｈ”を出力する。
力データＤと正転出力データＱとの値が同じときに、ク
ロック制御信号ＸＯＲＯＵＴに”Ｌ”を出力し、入力デ
ータＤと正転出力データＱとの値が異なるときに、クロ
ック制御信号ＸＯＲＯＵＴに”Ｈ”を出力する。
【０００９】８４０は入力クロックＣＫとクロック制御
信号ＸＯＲＯＵＴとを入力として、内部正転クロック信
号ＣＫＩと内部反転クロック信号ＮＣＫＩとを出力する
出力クロック生成回路である。８４２は入力クロックＣ
Ｋと内部クロック制御信号ＣＬＫＣＴＲＬとを入力と
し、内部反転クロック信号ＮＣＫＩを出力とする２入力
ＮＡＮＤゲートであり、８４４は内部反転クロック信号
ＮＣＫＩを入力とし、内部正転クロック信号ＣＫＩを出
力するインバータである。
信号ＸＯＲＯＵＴとを入力として、内部正転クロック信
号ＣＫＩと内部反転クロック信号ＮＣＫＩとを出力する
出力クロック生成回路である。８４２は入力クロックＣ
Ｋと内部クロック制御信号ＣＬＫＣＴＲＬとを入力と
し、内部反転クロック信号ＮＣＫＩを出力とする２入力
ＮＡＮＤゲートであり、８４４は内部反転クロック信号
ＮＣＫＩを入力とし、内部正転クロック信号ＣＫＩを出
力するインバータである。
【００１０】このような構成の出力クロック生成回路８
４０では、入力クロックＣＫとクロック制御信号ＸＯＲ
ＯＵＴとがともに”Ｈ”のときのみ、内部正転クロック
信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣＫＩ
が”Ｌ”となり、それ以外の場合は、内部正転クロック
信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣＫＩ
が”Ｈ”となる。
４０では、入力クロックＣＫとクロック制御信号ＸＯＲ
ＯＵＴとがともに”Ｈ”のときのみ、内部正転クロック
信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣＫＩ
が”Ｌ”となり、それ以外の場合は、内部正転クロック
信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣＫＩ
が”Ｈ”となる。
【００１１】以上のような構成のフリップフロップ回路
の動作を図１０のタイミングチャートを用いて説明す
る。
の動作を図１０のタイミングチャートを用いて説明す
る。
【００１２】ある周期T０の直前で入力データＤ、正転
出力データＱがともに”Ｌ”であったとする。この状態
で、入力クロックＣＫが立ち上がって、”Ｈ”となって
も、クロック制御信号ＸＯＲＯＵＴが”Ｌ”であるの
で、内部正転クロック信号ＣＫＩが”Ｌ”、内部反転ク
ロック信号ＮＣＫＩが”Ｈ”のまま変化しない。この周
期T０の期間で入力データＤが変化しなければ、入力ク
ロックＣＫが立ち上がって、”Ｌ”となっても、内部正
転クロック信号ＣＫＩが”Ｌ”、内部反転クロック信号
ＮＣＫＩが”Ｈ”のまま変化しない。
出力データＱがともに”Ｌ”であったとする。この状態
で、入力クロックＣＫが立ち上がって、”Ｈ”となって
も、クロック制御信号ＸＯＲＯＵＴが”Ｌ”であるの
で、内部正転クロック信号ＣＫＩが”Ｌ”、内部反転ク
ロック信号ＮＣＫＩが”Ｈ”のまま変化しない。この周
期T０の期間で入力データＤが変化しなければ、入力ク
ロックＣＫが立ち上がって、”Ｌ”となっても、内部正
転クロック信号ＣＫＩが”Ｌ”、内部反転クロック信号
ＮＣＫＩが”Ｈ”のまま変化しない。
【００１３】この状態で、入力クロックＣＫが立ち上が
って次の周期T１になったとしても、同様に何も変化し
ない。
って次の周期T１になったとしても、同様に何も変化し
ない。
【００１４】しかし、この周期T１の入力クロックＣＫ
が”Ｈ”の期間に、入力データＤが”Ｌ”から”Ｈ”に
変化したとする。すると、クロック制御信号ＸＯＲＯＵ
Ｔは”Ｌ”から”Ｈ”に変化する。入力クロックＣＫと
クロック制御信号ＸＯＲＯＵＴがともに”Ｈ”となるの
で、内部正転クロック信号ＣＫＩが”Ｈ”、内部反転ク
ロック信号ＮＣＫＩが”Ｌ”に変化する。この内部クロ
ック信号の変化により、この周期T１の期間に、正転出
力データＱに入力データＤと同じ値”Ｈ”が出力されて
しまう。
が”Ｈ”の期間に、入力データＤが”Ｌ”から”Ｈ”に
変化したとする。すると、クロック制御信号ＸＯＲＯＵ
Ｔは”Ｌ”から”Ｈ”に変化する。入力クロックＣＫと
クロック制御信号ＸＯＲＯＵＴがともに”Ｈ”となるの
で、内部正転クロック信号ＣＫＩが”Ｈ”、内部反転ク
ロック信号ＮＣＫＩが”Ｌ”に変化する。この内部クロ
ック信号の変化により、この周期T１の期間に、正転出
力データＱに入力データＤと同じ値”Ｈ”が出力されて
しまう。
【００１５】本来、フリップフロップ回路では、入力デ
ータＤの変化は、次の入力クロックＣＫの立ち上がり
で、正転出力データＱおよび反転出力データＮＱに出力
されるべきである。
ータＤの変化は、次の入力クロックＣＫの立ち上がり
で、正転出力データＱおよび反転出力データＮＱに出力
されるべきである。
【００１６】また、図１１に従来の半導体集積回路のロ
ードホールドフリップフロップ回路の一例を示す。
ードホールドフリップフロップ回路の一例を示す。
【００１７】図１１のＤは入力データ端子、ＣＫは入力
クロック端子、LHはロードホールド入力端子、Ｑは正転
出力データ端子、ＮＱは反転出力データ端子である。
クロック端子、LHはロードホールド入力端子、Ｑは正転
出力データ端子、ＮＱは反転出力データ端子である。
【００１８】８００は先に示したマスタースレーブ型ラ
ッチ回路と同じものである。このマスタースレーブ型ラ
ッチ回路８００では、内部正転クロック信号ＣＫＩが”
Ｈ”（内部反転クロック信号ＮＣＫＩが”Ｌ”）に変化
するとき、正転出力データＱに入力データＤと同じ値が
出力され、反転出力データＮＱに入力データＤの反転さ
れた値が出力される。それ以外の期間では、正転出力デ
ータＱと反転出力データＮＱに出力される値がそれぞれ
そのまま保持される。
ッチ回路と同じものである。このマスタースレーブ型ラ
ッチ回路８００では、内部正転クロック信号ＣＫＩが”
Ｈ”（内部反転クロック信号ＮＣＫＩが”Ｌ”）に変化
するとき、正転出力データＱに入力データＤと同じ値が
出力され、反転出力データＮＱに入力データＤの反転さ
れた値が出力される。それ以外の期間では、正転出力デ
ータＱと反転出力データＮＱに出力される値がそれぞれ
そのまま保持される。
【００１９】８３０はロードホールド入力LHを入力と
し、その反転を出力するインバータである。
し、その反転を出力するインバータである。
【００２０】８４０は先に示した出力クロック生成回路
と同じ構成のものであるが、クロック制御信号ＸＯＲＯ
ＵＴに代って、ロードホールド入力LHの反転信号を入力
とする。この出力クロック生成回路８４０では、入力ク
ロックＣＫとロードホールド入力LHの反転信号とがとも
に”Ｈ”のときのみ、内部正転クロック信号ＣＫＩが”
Ｈ”、内部反転クロック信号ＮＣＫＩが”Ｌ”となり、
それ以外の場合は、内部正転クロック信号ＣＫＩが”
Ｌ”、内部反転クロック信号ＮＣＫＩが”Ｈ”となる。
と同じ構成のものであるが、クロック制御信号ＸＯＲＯ
ＵＴに代って、ロードホールド入力LHの反転信号を入力
とする。この出力クロック生成回路８４０では、入力ク
ロックＣＫとロードホールド入力LHの反転信号とがとも
に”Ｈ”のときのみ、内部正転クロック信号ＣＫＩが”
Ｈ”、内部反転クロック信号ＮＣＫＩが”Ｌ”となり、
それ以外の場合は、内部正転クロック信号ＣＫＩが”
Ｌ”、内部反転クロック信号ＮＣＫＩが”Ｈ”となる。
【００２１】以上のような構成のフリップフロップ回路
の動作を図１２のタイミングチャートを用いて説明す
る。
の動作を図１２のタイミングチャートを用いて説明す
る。
【００２２】ある周期T０の直前で入力データＤ、正転
出力データＱがともに”Ｌ”で、ロードホールド入力LH
が”Ｈ”であったとする。すると、その反転出力”Ｌ”
が出力クロック生成回路８４０の一方の入力となるの
で、内部正転クロック信号ＣＫＩが”Ｌ”、内部反転ク
ロック信号ＮＣＫＩが”Ｈ”のままである。この状態で
は、マスタースレーブ型ラッチ回路８００では、それま
での出力の値を保持しており、この例では正転出力デー
タＱで”Ｌ”（反転出力データＮＱで”Ｈ”）が保持さ
れている。
出力データＱがともに”Ｌ”で、ロードホールド入力LH
が”Ｈ”であったとする。すると、その反転出力”Ｌ”
が出力クロック生成回路８４０の一方の入力となるの
で、内部正転クロック信号ＣＫＩが”Ｌ”、内部反転ク
ロック信号ＮＣＫＩが”Ｈ”のままである。この状態で
は、マスタースレーブ型ラッチ回路８００では、それま
での出力の値を保持しており、この例では正転出力デー
タＱで”Ｌ”（反転出力データＮＱで”Ｈ”）が保持さ
れている。
【００２３】ロードホールド入力LHが”Ｈ”である限
り、入力データＤと入力クロックＣＫが変化してもこの
状態は変化しない。
り、入力データＤと入力クロックＣＫが変化してもこの
状態は変化しない。
【００２４】次に、周期T１の入力クロックＣＫが”
Ｈ”の期間に、入力データＤが”Ｌ”から”Ｈ”に変化
し、その後、ロードホールド入力LHが立ち下がったとす
る。すると、その反転信号と入力クロックＣＫがとも
に”Ｈ”となるので、内部正転クロック信号ＣＫＩが”
Ｈ”、内部反転クロック信号ＮＣＫＩが”Ｌ”に変化す
る。この内部クロック信号の変化により、この周期T１
の期間に、正転出力データＱに入力データＤと同じ値”
Ｈ”が出力されてしまう。
Ｈ”の期間に、入力データＤが”Ｌ”から”Ｈ”に変化
し、その後、ロードホールド入力LHが立ち下がったとす
る。すると、その反転信号と入力クロックＣＫがとも
に”Ｈ”となるので、内部正転クロック信号ＣＫＩが”
Ｈ”、内部反転クロック信号ＮＣＫＩが”Ｌ”に変化す
る。この内部クロック信号の変化により、この周期T１
の期間に、正転出力データＱに入力データＤと同じ値”
Ｈ”が出力されてしまう。
【００２５】本来、フリップフロップ回路では、入力デ
ータＤの変化は、次の入力クロックＣＫの立ち上がり
で、正転出力データＱおよび反転出力データＮＱに出力
されるべきである。
ータＤの変化は、次の入力クロックＣＫの立ち上がり
で、正転出力データＱおよび反転出力データＮＱに出力
されるべきである。
【００２６】さらに、図１３に従来の半導体集積回路の
スレーブラッチ型フリップフロップ回路の一例を示す。
スレーブラッチ型フリップフロップ回路の一例を示す。
【００２７】図１３のＤは入力データ端子、ＣＫは入力
クロック端子、Ｑは正転出力データ端子、ＮＱは反転出
力データ端子である。
クロック端子、Ｑは正転出力データ端子、ＮＱは反転出
力データ端子である。
【００２８】９００はスレーブラッチ回路で、入力デー
タＤと内部正転クロック信号ＣＫＩと内部反転クロック
信号ＮＣＫＩを入力とし、正転出力データＱと反転出力
データＮＱとを出力する。９０２、９０４はインバー
タ、９０６は内部正転クロック信号ＣＫＩが”Ｈ”のと
き”ON”（内部反転クロック信号ＮＣＫＩが”Ｌ”のと
き”ON”）となるスイッチ回路、９０８は内部正転クロ
ック信号ＣＫＩが”Ｌ”のとき”ON”（内部反転クロッ
ク信号ＮＣＫＩが”Ｈ”のとき”ON”）となるスイッチ
回路である。スイッチ回路９０６の入力は入力データ端
子Ｄに接続され、その出力はインバータ９０２の入力と
スイッチ回路９０８の出力に接続され、インバータ９０
２の出力は反転出力データ端子ＮＱとインバータ９０４
の入力とに接続され、インバータ９０４の出力は正転出
力データ端子Ｑとスイッチ回路９０８の入力に接続され
る。
タＤと内部正転クロック信号ＣＫＩと内部反転クロック
信号ＮＣＫＩを入力とし、正転出力データＱと反転出力
データＮＱとを出力する。９０２、９０４はインバー
タ、９０６は内部正転クロック信号ＣＫＩが”Ｈ”のと
き”ON”（内部反転クロック信号ＮＣＫＩが”Ｌ”のと
き”ON”）となるスイッチ回路、９０８は内部正転クロ
ック信号ＣＫＩが”Ｌ”のとき”ON”（内部反転クロッ
ク信号ＮＣＫＩが”Ｈ”のとき”ON”）となるスイッチ
回路である。スイッチ回路９０６の入力は入力データ端
子Ｄに接続され、その出力はインバータ９０２の入力と
スイッチ回路９０８の出力に接続され、インバータ９０
２の出力は反転出力データ端子ＮＱとインバータ９０４
の入力とに接続され、インバータ９０４の出力は正転出
力データ端子Ｑとスイッチ回路９０８の入力に接続され
る。
【００２９】このような構成のスレーブラッチ回路９０
０では、内部正転クロック信号ＣＫＩが”Ｈ”（内部反
転クロック信号ＮＣＫＩが”Ｌ”）の期間では、正転出
力データＱに入力データＤと同じ値が出力され、反転出
力データＮＱに入力データＤの反転された値が出力され
る。内部正転クロック信号ＣＫＩが”Ｌ”（内部反転ク
ロック信号ＮＣＫＩが”Ｈ”）の期間では、その直前ま
で正転出力データＱと反転出力データＮＱに出力されて
いた値がそれぞれそのまま保持される。
０では、内部正転クロック信号ＣＫＩが”Ｈ”（内部反
転クロック信号ＮＣＫＩが”Ｌ”）の期間では、正転出
力データＱに入力データＤと同じ値が出力され、反転出
力データＮＱに入力データＤの反転された値が出力され
る。内部正転クロック信号ＣＫＩが”Ｌ”（内部反転ク
ロック信号ＮＣＫＩが”Ｈ”）の期間では、その直前ま
で正転出力データＱと反転出力データＮＱに出力されて
いた値がそれぞれそのまま保持される。
【００３０】９３０は入力クロックＣＫを入力とし、あ
る一定時間経過したのちにその反転であるクロック反転
遅延ＤＥＬＡＹを出力する遅延インバータ回路である。
る一定時間経過したのちにその反転であるクロック反転
遅延ＤＥＬＡＹを出力する遅延インバータ回路である。
【００３１】８４０は先に示した出力クロック生成回路
と同じ構成のものであるが、クロック制御信号ＸＯＲＯ
ＵＴに代って、クロック反転遅延ＤＥＬＡＹを入力とす
る。この出力クロック生成回路８４０では、入力クロッ
クＣＫとクロック反転遅延ＤＥＬＡＹとがともに”Ｈ”
のときのみ、内部正転クロック信号ＣＫＩが”Ｈ”、内
部反転クロック信号ＮＣＫＩが”Ｌ”となり、それ以外
の場合は、内部正転クロック信号ＣＫＩが”Ｌ”、内部
反転クロック信号ＮＣＫＩが”Ｈ”となる。
と同じ構成のものであるが、クロック制御信号ＸＯＲＯ
ＵＴに代って、クロック反転遅延ＤＥＬＡＹを入力とす
る。この出力クロック生成回路８４０では、入力クロッ
クＣＫとクロック反転遅延ＤＥＬＡＹとがともに”Ｈ”
のときのみ、内部正転クロック信号ＣＫＩが”Ｈ”、内
部反転クロック信号ＮＣＫＩが”Ｌ”となり、それ以外
の場合は、内部正転クロック信号ＣＫＩが”Ｌ”、内部
反転クロック信号ＮＣＫＩが”Ｈ”となる。
【００３２】以上のような構成のフリップフロップ回路
の動作を図１４のタイミングチャートを用いて説明す
る。
の動作を図１４のタイミングチャートを用いて説明す
る。
【００３３】クロック反転遅延ＤＥＬＡＹは入力クロッ
クＣＫをある一定時間経過しその反転としたものである
ので、入力クロックＣＫが”Ｈ”となってから、このあ
る一定時間経過してから、クロック反転遅延ＤＥＬＡＹ
が”Ｈ”から”Ｌ”となる。このある一定時間の間だ
け、両方の入力が”Ｈ”となるので、内部正転クロック
信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣＫＩ
が”Ｌ”に変化する。
クＣＫをある一定時間経過しその反転としたものである
ので、入力クロックＣＫが”Ｈ”となってから、このあ
る一定時間経過してから、クロック反転遅延ＤＥＬＡＹ
が”Ｈ”から”Ｌ”となる。このある一定時間の間だ
け、両方の入力が”Ｈ”となるので、内部正転クロック
信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣＫＩ
が”Ｌ”に変化する。
【００３４】このようになっている期間の入力データＤ
の値が、正転出力データＱに出力される（入力データＤ
の反転の値が、反転出力データＮＱに出力される）。
の値が、正転出力データＱに出力される（入力データＤ
の反転の値が、反転出力データＮＱに出力される）。
【００３５】しかしながら、このある一定時間はプロセ
ス、動作条件等により異なるので、一定時間を決定する
ことが困難であった。また、この一定時間が長くなって
しまい、その間に入力データＤの値が変化した場合に
は、図１４の周期T３のところで示しているように、同
じ周期の期間に正転出力データＱにその値を出力してし
まう。
ス、動作条件等により異なるので、一定時間を決定する
ことが困難であった。また、この一定時間が長くなって
しまい、その間に入力データＤの値が変化した場合に
は、図１４の周期T３のところで示しているように、同
じ周期の期間に正転出力データＱにその値を出力してし
まう。
【００３６】本来、フリップフロップ回路では、入力デ
ータＤの変化は、次の入力クロックＣＫの立ち上がり
で、正転出力データＱおよび反転出力データＮＱに出力
されるべきである。
ータＤの変化は、次の入力クロックＣＫの立ち上がり
で、正転出力データＱおよび反転出力データＮＱに出力
されるべきである。
【００３７】
【発明が解決しようとする課題】このように、入力デー
タと出力データを比較し、その値が異なるときのみ内部
クロックを動作させるという従来の低消費電力フリップ
フロップでは、入力クロックが”Ｈ”の期間に入力デー
タが変化してしまうと、そのクロック周期のうちに出力
データを変化させてしまうという課題があった。
タと出力データを比較し、その値が異なるときのみ内部
クロックを動作させるという従来の低消費電力フリップ
フロップでは、入力クロックが”Ｈ”の期間に入力デー
タが変化してしまうと、そのクロック周期のうちに出力
データを変化させてしまうという課題があった。
【００３８】また、ロードホールド入力で入力クロック
を直接制御して、内部クロックの制御信号を生成するロ
ードホールドフリップフロップでも、入力クロックが”
Ｈ”の期間にロードホールド入力が変化してしまうと、
そのクロック周期のうちに出力データを変化させてしま
うという課題があった。
を直接制御して、内部クロックの制御信号を生成するロ
ードホールドフリップフロップでも、入力クロックが”
Ｈ”の期間にロードホールド入力が変化してしまうと、
そのクロック周期のうちに出力データを変化させてしま
うという課題があった。
【００３９】さらに、遅延回路を用いてセルフクロック
パルスを発生するスレーブラッチ型のフリップフロップ
でもその遅延時間を決定しにくく、セルフクロックパル
スの幅が大きい場合に、セルフクロックパルスが”Ｈ”
の期間に入力データが変化してしまうと、そのクロック
周期のうちに出力データを変化させてしまうという課題
があった。
パルスを発生するスレーブラッチ型のフリップフロップ
でもその遅延時間を決定しにくく、セルフクロックパル
スの幅が大きい場合に、セルフクロックパルスが”Ｈ”
の期間に入力データが変化してしまうと、そのクロック
周期のうちに出力データを変化させてしまうという課題
があった。
【００４０】本発明はこのような課題を解消し、本来所
望のタイミングで確実に動作するフリップフロップ回路
のクロック制御回路を提供することを目的とする。
望のタイミングで確実に動作するフリップフロップ回路
のクロック制御回路を提供することを目的とする。
【００４１】さらに、本来所望のタイミングで確実に動
作する低消費電力フリップフロップ回路、ロードホール
ドフリップフロップ回路、およびそれらに加えてより少
ない素子数のフリップフロップ回路を提供することを目
的とする。
作する低消費電力フリップフロップ回路、ロードホール
ドフリップフロップ回路、およびそれらに加えてより少
ない素子数のフリップフロップ回路を提供することを目
的とする。
【００４２】
【課題を解決するための手段】上記課題を解決するため
に考案された本発明は、クロック信号と少なくとも１つ
のクロック制御信号とを入力とし、内部クロック制御信
号を出力する内部クロック制御信号生成回路と、生成さ
れた内部クロック制御信号とクロック信号とを入力と
し、フリップフロップ回路のクロック信号を出力する出
力クロック生成回路とを具備した半導体集積回路のフリ
ップフロップ回路のクロック制御回路である。
に考案された本発明は、クロック信号と少なくとも１つ
のクロック制御信号とを入力とし、内部クロック制御信
号を出力する内部クロック制御信号生成回路と、生成さ
れた内部クロック制御信号とクロック信号とを入力と
し、フリップフロップ回路のクロック信号を出力する出
力クロック生成回路とを具備した半導体集積回路のフリ
ップフロップ回路のクロック制御回路である。
【００４３】また、本発明はロードホールド信号をクロ
ック制御信号とする上記クロック制御回路を有するロー
ドホールドフリップフロップ回路である。
ック制御信号とする上記クロック制御回路を有するロー
ドホールドフリップフロップ回路である。
【００４４】また、本発明はフリップフロップ回路のデ
ータ入力Ｄとデータ出力Ｑとの排他的論理和をクロック
制御信号とする上記クロック制御回路を有する低消費電
力フリップフロップ回路である。
ータ入力Ｄとデータ出力Ｑとの排他的論理和をクロック
制御信号とする上記クロック制御回路を有する低消費電
力フリップフロップ回路である。
【００４５】また、本発明はフリップフロップ回路のデ
ータ入力Ｄとデータ出力Ｑとの排他的論理和をクロック
制御信号とする上記クロック制御回路を有するスレーブ
ラッチ型フリップフロップ回路である。
ータ入力Ｄとデータ出力Ｑとの排他的論理和をクロック
制御信号とする上記クロック制御回路を有するスレーブ
ラッチ型フリップフロップ回路である。
【００４６】
（実施の形態１）以下本発明の第１の実施の形態の半導
体集積回路のフリップフロップ回路とそのクロック制御
回路について、図面を参照しながら説明する。
体集積回路のフリップフロップ回路とそのクロック制御
回路について、図面を参照しながら説明する。
【００４７】図１のＤは入力データ端子、ＣＫは入力ク
ロック端子、Ｑは正転出力データ端子、ＮＱは反転出力
データ端子である。
ロック端子、Ｑは正転出力データ端子、ＮＱは反転出力
データ端子である。
【００４８】１００はスレーブラッチ回路で、入力デー
タＤと内部正転クロック信号ＣＫＩと内部反転クロック
信号ＮＣＫＩとを入力とし、正転出力データＱと反転出
力データＮＱとを出力する。１０２、１０４はインバー
タ、１０６は内部正転クロック信号ＣＫＩが”Ｈ”のと
き”ON”（内部反転クロック信号ＮＣＫＩが”Ｌ”のと
き”ON”）となるスイッチ回路、１０８は内部正転クロ
ック信号ＣＫＩが”Ｌ”のとき”ON”（内部反転クロッ
ク信号ＮＣＫＩが”Ｈ”のとき”ON”）となるスイッチ
回路である。スイッチ回路１０６の入力を入力データ端
子Ｄに接続し、その出力をインバータ１０２の入力とス
イッチ回路１０８の出力に接続し、インバータ１０２の
出力を反転出力データ端子ＮＱとインバータ１０４の入
力とに接続し、インバータ１０４の出力を正転出力デー
タ端子Ｑとスイッチ回路１０８の入力に接続する。
タＤと内部正転クロック信号ＣＫＩと内部反転クロック
信号ＮＣＫＩとを入力とし、正転出力データＱと反転出
力データＮＱとを出力する。１０２、１０４はインバー
タ、１０６は内部正転クロック信号ＣＫＩが”Ｈ”のと
き”ON”（内部反転クロック信号ＮＣＫＩが”Ｌ”のと
き”ON”）となるスイッチ回路、１０８は内部正転クロ
ック信号ＣＫＩが”Ｌ”のとき”ON”（内部反転クロッ
ク信号ＮＣＫＩが”Ｈ”のとき”ON”）となるスイッチ
回路である。スイッチ回路１０６の入力を入力データ端
子Ｄに接続し、その出力をインバータ１０２の入力とス
イッチ回路１０８の出力に接続し、インバータ１０２の
出力を反転出力データ端子ＮＱとインバータ１０４の入
力とに接続し、インバータ１０４の出力を正転出力デー
タ端子Ｑとスイッチ回路１０８の入力に接続する。
【００４９】このような構成のスレーブラッチ回路１０
０では、内部正転クロック信号ＣＫＩが”Ｈ”（内部反
転クロック信号ＮＣＫＩが”Ｌ”）の期間では、正転出
力データＱに入力データＤと同じ値が出力され、反転出
力データＮＱに入力データＤの反転された値が出力され
る。内部正転クロック信号ＣＫＩが”Ｌ”（内部反転ク
ロック信号ＮＣＫＩが”Ｈ”）の期間では、その直前ま
で正転出力データＱと反転出力データＮＱに出力されて
いた値がそれぞれそのまま保持される。
０では、内部正転クロック信号ＣＫＩが”Ｈ”（内部反
転クロック信号ＮＣＫＩが”Ｌ”）の期間では、正転出
力データＱに入力データＤと同じ値が出力され、反転出
力データＮＱに入力データＤの反転された値が出力され
る。内部正転クロック信号ＣＫＩが”Ｌ”（内部反転ク
ロック信号ＮＣＫＩが”Ｈ”）の期間では、その直前ま
で正転出力データＱと反転出力データＮＱに出力されて
いた値がそれぞれそのまま保持される。
【００５０】１２０は入力データＤと正転出力データＱ
と反転出力データＮＱとを入力とし、入力データＤと正
転出力データＱとの排他的論理和を、クロック制御信号
ＸＯＲＯＵＴとして出力する回路である。１２２は入力
データＤが”Ｌ”のとき”ＯＮ”となり、正転出力デー
タＱをクロック制御信号ＸＯＲＯＵＴとして出力するス
イッチ回路で、１２４は入力データＤが”Ｈ”のとき”
ＯＮ”となり、反転出力データＮＱをクロック制御信号
ＸＯＲＯＵＴとして出力するスイッチ回路である。
と反転出力データＮＱとを入力とし、入力データＤと正
転出力データＱとの排他的論理和を、クロック制御信号
ＸＯＲＯＵＴとして出力する回路である。１２２は入力
データＤが”Ｌ”のとき”ＯＮ”となり、正転出力デー
タＱをクロック制御信号ＸＯＲＯＵＴとして出力するス
イッチ回路で、１２４は入力データＤが”Ｈ”のとき”
ＯＮ”となり、反転出力データＮＱをクロック制御信号
ＸＯＲＯＵＴとして出力するスイッチ回路である。
【００５１】このような構成の排他的論理和出力回路１
２０では、入力データＤと正転出力データＱとの値が同
じ（入力データＤの反転と反転出力データＮＱとの値が
同じ）ときに、クロック制御信号ＸＯＲＯＵＴに”Ｌ”
を出力し、入力データＤと正転出力データＱとの値が異
なる（入力データＤの反転と反転出力データＮＱとの値
が異なる）ときに、クロック制御信号ＸＯＲＯＵＴに”
Ｈ”を出力する。
２０では、入力データＤと正転出力データＱとの値が同
じ（入力データＤの反転と反転出力データＮＱとの値が
同じ）ときに、クロック制御信号ＸＯＲＯＵＴに”Ｌ”
を出力し、入力データＤと正転出力データＱとの値が異
なる（入力データＤの反転と反転出力データＮＱとの値
が異なる）ときに、クロック制御信号ＸＯＲＯＵＴに”
Ｈ”を出力する。
【００５２】１３０はクロック制御信号ＸＯＲＯＵＴと
入力クロックＣＫとを入力とし、内部クロック制御信号
ＣＬＫＣＴＲＬを出力する内部クロック制御信号生成回
路である。１３２は入力クロックＣＫが”Ｌ”のとき”
ＯＮ”となり、クロック制御信号ＸＯＲＯＵＴを内部ク
ロック制御信号ＣＬＫＣＴＲＬとして出力するスイッチ
回路で、１３４はクロック制御信号ＸＯＲＯＵＴが”
Ｌ”のとき”ＯＮ”となり”Ｌ”を内部クロック制御信
号ＣＬＫＣＴＲＬとして出力するスイッチ回路である。
入力クロックＣＫとを入力とし、内部クロック制御信号
ＣＬＫＣＴＲＬを出力する内部クロック制御信号生成回
路である。１３２は入力クロックＣＫが”Ｌ”のとき”
ＯＮ”となり、クロック制御信号ＸＯＲＯＵＴを内部ク
ロック制御信号ＣＬＫＣＴＲＬとして出力するスイッチ
回路で、１３４はクロック制御信号ＸＯＲＯＵＴが”
Ｌ”のとき”ＯＮ”となり”Ｌ”を内部クロック制御信
号ＣＬＫＣＴＲＬとして出力するスイッチ回路である。
【００５３】このような構成の内部クロック制御信号生
成回路１３０では、クロック制御信号ＸＯＲＯＵＴが”
Ｌ”のときは、内部クロック制御信号ＣＬＫＣＴＲＬ
に”Ｌ”が出力され、クロック制御信号ＸＯＲＯＵＴ
が”Ｈ”でかつ入力クロックＣＫが”Ｌ”のとき、内部
クロック制御信号ＣＬＫＣＴＲＬに”Ｈ”が出力される
が、クロック制御信号ＸＯＲＯＵＴが”Ｈ”でかつ入力
クロックＣＫが”Ｈ”のときには、内部クロック制御信
号ＣＬＫＣＴＲＬはハイインピーダンス状態となる。ハ
イインピーダンス状態では、そのノードを駆動する素子
が他にない場合、その直前の値をしばらくの間、保持す
ることになる。
成回路１３０では、クロック制御信号ＸＯＲＯＵＴが”
Ｌ”のときは、内部クロック制御信号ＣＬＫＣＴＲＬ
に”Ｌ”が出力され、クロック制御信号ＸＯＲＯＵＴ
が”Ｈ”でかつ入力クロックＣＫが”Ｌ”のとき、内部
クロック制御信号ＣＬＫＣＴＲＬに”Ｈ”が出力される
が、クロック制御信号ＸＯＲＯＵＴが”Ｈ”でかつ入力
クロックＣＫが”Ｈ”のときには、内部クロック制御信
号ＣＬＫＣＴＲＬはハイインピーダンス状態となる。ハ
イインピーダンス状態では、そのノードを駆動する素子
が他にない場合、その直前の値をしばらくの間、保持す
ることになる。
【００５４】１４０は入力クロックＣＫと内部クロック
制御信号ＣＬＫＣＴＲＬとを入力として、内部正転クロ
ック信号ＣＫＩと内部反転クロック信号ＮＣＫＩとを出
力する出力クロック生成回路である。１４２は入力クロ
ックＣＫと内部クロック制御信号ＣＬＫＣＴＲＬとを入
力とし、内部反転クロック信号ＮＣＫＩを出力とする２
入力ＮＡＮＤゲートであり、１４４は内部反転クロック
信号ＮＣＫＩを入力とし、内部正転クロック信号ＣＫＩ
を出力するインバータである。
制御信号ＣＬＫＣＴＲＬとを入力として、内部正転クロ
ック信号ＣＫＩと内部反転クロック信号ＮＣＫＩとを出
力する出力クロック生成回路である。１４２は入力クロ
ックＣＫと内部クロック制御信号ＣＬＫＣＴＲＬとを入
力とし、内部反転クロック信号ＮＣＫＩを出力とする２
入力ＮＡＮＤゲートであり、１４４は内部反転クロック
信号ＮＣＫＩを入力とし、内部正転クロック信号ＣＫＩ
を出力するインバータである。
【００５５】このような構成の出力クロック生成回路１
４０では、入力クロックＣＫと内部クロック制御信号Ｃ
ＬＫＣＴＲＬとがともに”Ｈ”のときのみ、内部正転ク
ロック信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣ
ＫＩが”Ｌ”となり、それ以外の場合は、内部正転クロ
ック信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣＫ
Ｉが”Ｈ”となる。
４０では、入力クロックＣＫと内部クロック制御信号Ｃ
ＬＫＣＴＲＬとがともに”Ｈ”のときのみ、内部正転ク
ロック信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣ
ＫＩが”Ｌ”となり、それ以外の場合は、内部正転クロ
ック信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣＫ
Ｉが”Ｈ”となる。
【００５６】なお、以上説明したスイッチ回路のより具
体的なものとしては、ゲート信号が”Ｈ”のとき”Ｏ
Ｎ”となるＮチャネルトランジスタや、ゲート信号が”
Ｌ”のとき”ＯＮ”となるＰチャネルトランジスタなど
がある。
体的なものとしては、ゲート信号が”Ｈ”のとき”Ｏ
Ｎ”となるＮチャネルトランジスタや、ゲート信号が”
Ｌ”のとき”ＯＮ”となるＰチャネルトランジスタなど
がある。
【００５７】以上説明した構成をもつフリップフロップ
回路とそのクロック制御回路について、図２に示すタイ
ミングチャートを用いて、その動作について説明する。
回路とそのクロック制御回路について、図２に示すタイ
ミングチャートを用いて、その動作について説明する。
【００５８】ある周期Ｔ０の期間で、入力データＤがそ
れ以前の期間と同じ”Ｌ”のままで変化しなかったとす
る。このとき正転出力データＱが”Ｌ”であるので、排
他的論理和出力回路１２０の出力信号であるクロック制
御信号ＸＯＲＯＵＴも”Ｌ”となる。クロック制御信号
ＸＯＲＯＵＴが”Ｌ”であれば、内部クロック制御信号
生成回路１３０の出力信号である内部クロック制御信号
ＣＬＫＣＴＲＬも”Ｌ”となり、出力クロック生成回路
１４０の一方の入力が”Ｌ”であるため、内部反転クロ
ック信号ＮＣＫＩは”Ｈ”、内部正転クロック信号ＣＫ
Ｉは”Ｌ”となり、スレーブラッチ回路１００でそれま
での値が保持されるので、正転出力データＱは”Ｌ”、
反転出力データＮＱは”Ｈ”のままである。周期Ｔ０の
期間で、入力クロックＣＫが”Ｌ”となっても、クロッ
ク制御信号ＸＯＲＯＵＴが”Ｌ”のまま変化していない
ので、出力クロック生成回路１４０の一方の入力が”
Ｌ”であるため、内部反転クロック信号ＮＣＫＩは”
Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”のままで、
スレーブラッチ回路１００の出力信号である正転出力デ
ータＱは”Ｌ”、反転出力データＮＱは”Ｈ”のままで
ある。周期Ｔ１の期間に入っても入力データＤの値が変
化しなければ、それまでと同じ値が、スレーブラッチ回
路１００より出力される。
れ以前の期間と同じ”Ｌ”のままで変化しなかったとす
る。このとき正転出力データＱが”Ｌ”であるので、排
他的論理和出力回路１２０の出力信号であるクロック制
御信号ＸＯＲＯＵＴも”Ｌ”となる。クロック制御信号
ＸＯＲＯＵＴが”Ｌ”であれば、内部クロック制御信号
生成回路１３０の出力信号である内部クロック制御信号
ＣＬＫＣＴＲＬも”Ｌ”となり、出力クロック生成回路
１４０の一方の入力が”Ｌ”であるため、内部反転クロ
ック信号ＮＣＫＩは”Ｈ”、内部正転クロック信号ＣＫ
Ｉは”Ｌ”となり、スレーブラッチ回路１００でそれま
での値が保持されるので、正転出力データＱは”Ｌ”、
反転出力データＮＱは”Ｈ”のままである。周期Ｔ０の
期間で、入力クロックＣＫが”Ｌ”となっても、クロッ
ク制御信号ＸＯＲＯＵＴが”Ｌ”のまま変化していない
ので、出力クロック生成回路１４０の一方の入力が”
Ｌ”であるため、内部反転クロック信号ＮＣＫＩは”
Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”のままで、
スレーブラッチ回路１００の出力信号である正転出力デ
ータＱは”Ｌ”、反転出力データＮＱは”Ｈ”のままで
ある。周期Ｔ１の期間に入っても入力データＤの値が変
化しなければ、それまでと同じ値が、スレーブラッチ回
路１００より出力される。
【００５９】次に周期Ｔ１の期間の入力クロックＣＫ
が”Ｈ”の期間で、入力データＤが”Ｈ”に変化したと
する。正転出力データＱが”Ｌ”であるので、排他的論
理和出力回路１２０の出力信号であるクロック制御信号
ＸＯＲＯＵＴは”Ｈ”となる。このとき、入力クロック
ＣＫが”Ｈ”でかつクロック制御信号ＸＯＲＯＵＴは”
Ｈ”なので、内部クロック制御信号生成回路１３０の出
力信号である内部クロック制御信号ＣＬＫＣＴＲＬはハ
イインピーダンス状態となる。そこで、この直前の値で
ある”Ｌ”をしばらくの間、保持することになる。この
ハイインピーダンス状態はタイミングチャート図２で
は、破線で示している。内部クロック制御信号ＣＬＫＣ
ＴＲＬは”Ｌ”のままであるので、出力クロック生成回
路１４０の出力信号である内部反転クロック信号ＮＣＫ
Ｉは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”のま
まであり、スレーブラッチ回路１００の出力信号である
正転出力データＱは”Ｌ”、反転出力データＮＱは”
Ｈ”のままである。その後、入力クロックＣＫが”Ｌ”
となると、スイッチ回路１３２が”ＯＮ”となり、クロ
ック制御信号ＸＯＲＯＵＴが”Ｈ”であるので、内部ク
ロック制御信号生成回路１３０の出力信号である内部ク
ロック制御信号ＣＬＫＣＴＲＬは”Ｈ”となる。しかし
ながら、入力クロックＣＫが”Ｌ”であるので、出力ク
ロック生成回路１４０の出力信号である内部反転クロッ
ク信号ＮＣＫＩは”Ｈ”、内部正転クロック信号ＣＫＩ
は”Ｌ”のままで、スレーブラッチ回路１００の出力信
号である正転出力データＱは”Ｌ”、反転出力データＮ
Ｑは”Ｈ”のまま変化しない。
が”Ｈ”の期間で、入力データＤが”Ｈ”に変化したと
する。正転出力データＱが”Ｌ”であるので、排他的論
理和出力回路１２０の出力信号であるクロック制御信号
ＸＯＲＯＵＴは”Ｈ”となる。このとき、入力クロック
ＣＫが”Ｈ”でかつクロック制御信号ＸＯＲＯＵＴは”
Ｈ”なので、内部クロック制御信号生成回路１３０の出
力信号である内部クロック制御信号ＣＬＫＣＴＲＬはハ
イインピーダンス状態となる。そこで、この直前の値で
ある”Ｌ”をしばらくの間、保持することになる。この
ハイインピーダンス状態はタイミングチャート図２で
は、破線で示している。内部クロック制御信号ＣＬＫＣ
ＴＲＬは”Ｌ”のままであるので、出力クロック生成回
路１４０の出力信号である内部反転クロック信号ＮＣＫ
Ｉは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”のま
まであり、スレーブラッチ回路１００の出力信号である
正転出力データＱは”Ｌ”、反転出力データＮＱは”
Ｈ”のままである。その後、入力クロックＣＫが”Ｌ”
となると、スイッチ回路１３２が”ＯＮ”となり、クロ
ック制御信号ＸＯＲＯＵＴが”Ｈ”であるので、内部ク
ロック制御信号生成回路１３０の出力信号である内部ク
ロック制御信号ＣＬＫＣＴＲＬは”Ｈ”となる。しかし
ながら、入力クロックＣＫが”Ｌ”であるので、出力ク
ロック生成回路１４０の出力信号である内部反転クロッ
ク信号ＮＣＫＩは”Ｈ”、内部正転クロック信号ＣＫＩ
は”Ｌ”のままで、スレーブラッチ回路１００の出力信
号である正転出力データＱは”Ｌ”、反転出力データＮ
Ｑは”Ｈ”のまま変化しない。
【００６０】入力クロックＣＫが立ち上がって”Ｈ”と
なり、周期Ｔ２の期間になると、スイッチ回路１３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、スレーブ
ラッチ回路１００では、入力データＤの値が伝達され、
反転出力データＮＱは”Ｌ”、正転出力データＱは”
Ｈ”となる。
なり、周期Ｔ２の期間になると、スイッチ回路１３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、スレーブ
ラッチ回路１００では、入力データＤの値が伝達され、
反転出力データＮＱは”Ｌ”、正転出力データＱは”
Ｈ”となる。
【００６１】入力データＤと正転出力データＱとの値が
同じになることで、排他的論理和出力回路１２０の出力
信号であるクロック制御信号ＸＯＲＯＵＴは”Ｌ”とな
る。クロック制御信号ＸＯＲＯＵＴが”Ｌ”となること
で、内部クロック制御信号生成回路１３０の出力信号で
ある内部クロック制御信号ＣＬＫＣＴＲＬも”Ｌ”とな
り、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｈ”、内部正転クロック
信号ＣＫＩは”Ｌ”となり、スレーブラッチ回路１００
では、そのときの値が保持される。すなわち、正転出力
データＱで”Ｈ”、反転出力データＮＱで”Ｌ”が保持
される。
同じになることで、排他的論理和出力回路１２０の出力
信号であるクロック制御信号ＸＯＲＯＵＴは”Ｌ”とな
る。クロック制御信号ＸＯＲＯＵＴが”Ｌ”となること
で、内部クロック制御信号生成回路１３０の出力信号で
ある内部クロック制御信号ＣＬＫＣＴＲＬも”Ｌ”とな
り、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｈ”、内部正転クロック
信号ＣＫＩは”Ｌ”となり、スレーブラッチ回路１００
では、そのときの値が保持される。すなわち、正転出力
データＱで”Ｈ”、反転出力データＮＱで”Ｌ”が保持
される。
【００６２】この状態で入力クロックＣＫが”Ｌ”とな
っても、これまでに説明したように、入力データＤが変
化しなければ、クロック制御信号ＸＯＲＯＵＴが”Ｌ”
のままであるので、内部クロック信号は変化せず、スレ
ーブラッチ回路１００でそのまま値が保持され、正転出
力データＱと反転出力データＮＱの値は変化しない。
っても、これまでに説明したように、入力データＤが変
化しなければ、クロック制御信号ＸＯＲＯＵＴが”Ｌ”
のままであるので、内部クロック信号は変化せず、スレ
ーブラッチ回路１００でそのまま値が保持され、正転出
力データＱと反転出力データＮＱの値は変化しない。
【００６３】さらに、入力クロックＣＫが立ち上がっ
て”Ｈ”となり、周期Ｔ３の期間になっても、同様に入
力データＤが変化しなければ、クロック制御信号ＸＯＲ
ＯＵＴが”Ｌ”のままであるので、内部クロック信号は
変化せず、スレーブラッチ回路１００でそのまま値が保
持され、正転出力データＱと反転出力データＮＱの値は
変化しない。
て”Ｈ”となり、周期Ｔ３の期間になっても、同様に入
力データＤが変化しなければ、クロック制御信号ＸＯＲ
ＯＵＴが”Ｌ”のままであるので、内部クロック信号は
変化せず、スレーブラッチ回路１００でそのまま値が保
持され、正転出力データＱと反転出力データＮＱの値は
変化しない。
【００６４】この周期Ｔ３の期間の入力クロックＣＫ
が”Ｈ”の期間で、入力データＤが”Ｌ”に変化したと
する。正転出力データＱは”Ｈ”であるので、排他的論
理和出力回路１２０の出力信号であるクロック制御信号
ＸＯＲＯＵＴは”Ｈ”となる。このとき、入力クロック
ＣＫが”Ｈ”でかつクロック制御信号ＸＯＲＯＵＴは”
Ｈ”なので、内部クロック制御信号生成回路１３０の出
力信号である内部クロック制御信号ＣＬＫＣＴＲＬはハ
イインピーダンス状態となる。そこで、この直前の値で
ある”Ｌ”をしばらくの間、保持することになる。この
ハイインピーダンス状態はタイミングチャート図２で
は、破線で示している。内部クロック制御信号ＣＬＫＣ
ＴＲＬは”Ｌ”のままであるので、出力クロック生成回
路１４０の出力信号である内部反転クロック信号ＮＣＫ
Ｉは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”のま
まであり、スレーブラッチ回路１００の出力信号である
正転出力データＱは”Ｌ”、反転出力データＮＱは”
Ｈ”のままである。その後、入力クロックＣＫが”Ｌ”
となると、スイッチ回路１３２が”ＯＮ”となり、クロ
ック制御信号ＸＯＲＯＵＴが”Ｈ”であるので、内部ク
ロック制御信号生成回路１３０の出力信号である内部ク
ロック制御信号ＣＬＫＣＴＲＬも”Ｈ”となる。しかし
ながら、入力クロックＣＫが”Ｌ”であるので、出力ク
ロック生成回路１４０の出力信号である内部反転クロッ
ク信号ＮＣＫＩは”Ｈ”、内部正転クロック信号ＣＫＩ
は”Ｌ”のままで、スレーブラッチ回路１００の出力信
号である正転出力データＱは”Ｈ”、反転出力データＮ
Ｑは”Ｌ”のまま変化しない。
が”Ｈ”の期間で、入力データＤが”Ｌ”に変化したと
する。正転出力データＱは”Ｈ”であるので、排他的論
理和出力回路１２０の出力信号であるクロック制御信号
ＸＯＲＯＵＴは”Ｈ”となる。このとき、入力クロック
ＣＫが”Ｈ”でかつクロック制御信号ＸＯＲＯＵＴは”
Ｈ”なので、内部クロック制御信号生成回路１３０の出
力信号である内部クロック制御信号ＣＬＫＣＴＲＬはハ
イインピーダンス状態となる。そこで、この直前の値で
ある”Ｌ”をしばらくの間、保持することになる。この
ハイインピーダンス状態はタイミングチャート図２で
は、破線で示している。内部クロック制御信号ＣＬＫＣ
ＴＲＬは”Ｌ”のままであるので、出力クロック生成回
路１４０の出力信号である内部反転クロック信号ＮＣＫ
Ｉは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”のま
まであり、スレーブラッチ回路１００の出力信号である
正転出力データＱは”Ｌ”、反転出力データＮＱは”
Ｈ”のままである。その後、入力クロックＣＫが”Ｌ”
となると、スイッチ回路１３２が”ＯＮ”となり、クロ
ック制御信号ＸＯＲＯＵＴが”Ｈ”であるので、内部ク
ロック制御信号生成回路１３０の出力信号である内部ク
ロック制御信号ＣＬＫＣＴＲＬも”Ｈ”となる。しかし
ながら、入力クロックＣＫが”Ｌ”であるので、出力ク
ロック生成回路１４０の出力信号である内部反転クロッ
ク信号ＮＣＫＩは”Ｈ”、内部正転クロック信号ＣＫＩ
は”Ｌ”のままで、スレーブラッチ回路１００の出力信
号である正転出力データＱは”Ｈ”、反転出力データＮ
Ｑは”Ｌ”のまま変化しない。
【００６５】入力クロックＣＫが立ち上がって”Ｈ”と
なり、周期Ｔ４の期間になると、スイッチ回路１３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、スレーブ
ラッチ回路１００では、入力データＤの値値が伝達さ
れ、反転出力データＮＱは”Ｈ”、正転出力データＱ
は”Ｌ”となる。
なり、周期Ｔ４の期間になると、スイッチ回路１３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、スレーブ
ラッチ回路１００では、入力データＤの値値が伝達さ
れ、反転出力データＮＱは”Ｈ”、正転出力データＱ
は”Ｌ”となる。
【００６６】入力データＤと正転出力データＱとの値が
同じになることで、排他的論理和出力回路１２０の出力
信号であるクロック制御信号ＸＯＲＯＵＴは”Ｌ”とな
る。クロック制御信号ＸＯＲＯＵＴが”Ｌ”となること
で、内部クロック制御信号生成回路１３０の出力信号で
ある内部クロック制御信号ＣＬＫＣＴＲＬも”Ｌ”とな
り、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｈ”、内部正転クロック
信号ＣＫＩは”Ｌ”となり、スレーブラッチ回路１００
では、そのときの値が保持される。すなわち、正転出力
データＱで”Ｌ”、反転出力データＮＱで”Ｈ”が保持
される。
同じになることで、排他的論理和出力回路１２０の出力
信号であるクロック制御信号ＸＯＲＯＵＴは”Ｌ”とな
る。クロック制御信号ＸＯＲＯＵＴが”Ｌ”となること
で、内部クロック制御信号生成回路１３０の出力信号で
ある内部クロック制御信号ＣＬＫＣＴＲＬも”Ｌ”とな
り、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｈ”、内部正転クロック
信号ＣＫＩは”Ｌ”となり、スレーブラッチ回路１００
では、そのときの値が保持される。すなわち、正転出力
データＱで”Ｌ”、反転出力データＮＱで”Ｈ”が保持
される。
【００６７】この状態で入力クロックＣＫが”Ｌ”とな
っても、これまでに説明したように、入力データＤが変
化しなければ、クロック制御信号ＸＯＲＯＵＴが”Ｌ”
のままであるので、内部クロック信号は変化せず、スレ
ーブラッチ回路１００でそのまま値が保持され、正転出
力データＱと反転出力データＮＱの値は変化しない。
っても、これまでに説明したように、入力データＤが変
化しなければ、クロック制御信号ＸＯＲＯＵＴが”Ｌ”
のままであるので、内部クロック信号は変化せず、スレ
ーブラッチ回路１００でそのまま値が保持され、正転出
力データＱと反転出力データＮＱの値は変化しない。
【００６８】このように、入力データＤの値が変化した
次の入力クロックＣＫが”Ｈ”となったときのみ内部正
転クロック信号ＣＫＩを”Ｈ”（内部反転クロック信号
ＮＣＫＩを”Ｌ”）とし、正転出力データＱと反転出力
データＮＱの値が変化したことにより、内部正転クロッ
ク信号ＣＫＩを”Ｌ”（内部反転クロック信号ＮＣＫＩ
を”Ｈ”）とし、正転出力データＱと反転出力データＮ
Ｑの値を保持するスレーブラッチ型のフリップフロップ
を実現することができる。
次の入力クロックＣＫが”Ｈ”となったときのみ内部正
転クロック信号ＣＫＩを”Ｈ”（内部反転クロック信号
ＮＣＫＩを”Ｌ”）とし、正転出力データＱと反転出力
データＮＱの値が変化したことにより、内部正転クロッ
ク信号ＣＫＩを”Ｌ”（内部反転クロック信号ＮＣＫＩ
を”Ｈ”）とし、正転出力データＱと反転出力データＮ
Ｑの値を保持するスレーブラッチ型のフリップフロップ
を実現することができる。
【００６９】ここでは、入力クロックＣＫが”Ｈ”の期
間に入力データＤが変化した場合について説明したが、
入力クロックＣＫが”Ｌ”の期間に入力データＤが変化
しても、その場合はすでにスイッチ回路１３２が”Ｏ
Ｎ”となっているため、クロック制御信号ＸＯＲＯＵＴ
の値”Ｈ”がすぐに内部クロック制御信号ＣＬＫＣＴＲ
Ｌに伝播されるだけで、同様の動作をおこなうことにな
る。
間に入力データＤが変化した場合について説明したが、
入力クロックＣＫが”Ｌ”の期間に入力データＤが変化
しても、その場合はすでにスイッチ回路１３２が”Ｏ
Ｎ”となっているため、クロック制御信号ＸＯＲＯＵＴ
の値”Ｈ”がすぐに内部クロック制御信号ＣＬＫＣＴＲ
Ｌに伝播されるだけで、同様の動作をおこなうことにな
る。
【００７０】なお、本実施の形態では、入力データＤと
正転出力データＱとの排他的論理和を、クロック制御信
号ＸＯＲＯＵＴとして出力する回路として、２つのスイ
ッチ回路で構成するものを示したが、図３aに示すよう
に、入力データＤと正転出力データＱを入力としてそれ
らの排他的論理和をクロック制御信号ＸＯＲＯＵＴとし
て出力する排他的論理和ゲート（ＸＯＲゲート）として
もよい。また、内部クロック制御信号生成回路として、
２つのスイッチ回路で構成するものを示したが、図３ｂ
に示すように、スイッチ回路１３２として、入力クロッ
クＣＫが”Ｌ”のとき、クロック制御信号ＸＯＲＯＵＴ
が接続された入力側を選択し、その値を内部クロック制
御信号ＣＬＫＣＴＲＬとして出力し、入力クロックＣＫ
が”Ｈ”となったときは、その出力が接続された入力側
を選択して、その値を内部クロック制御信号ＣＬＫＣＴ
ＲＬとして出力するような、その直前までの内部クロッ
ク制御信号ＣＬＫＣＴＲＬを保持する回路としてもよ
い。
正転出力データＱとの排他的論理和を、クロック制御信
号ＸＯＲＯＵＴとして出力する回路として、２つのスイ
ッチ回路で構成するものを示したが、図３aに示すよう
に、入力データＤと正転出力データＱを入力としてそれ
らの排他的論理和をクロック制御信号ＸＯＲＯＵＴとし
て出力する排他的論理和ゲート（ＸＯＲゲート）として
もよい。また、内部クロック制御信号生成回路として、
２つのスイッチ回路で構成するものを示したが、図３ｂ
に示すように、スイッチ回路１３２として、入力クロッ
クＣＫが”Ｌ”のとき、クロック制御信号ＸＯＲＯＵＴ
が接続された入力側を選択し、その値を内部クロック制
御信号ＣＬＫＣＴＲＬとして出力し、入力クロックＣＫ
が”Ｈ”となったときは、その出力が接続された入力側
を選択して、その値を内部クロック制御信号ＣＬＫＣＴ
ＲＬとして出力するような、その直前までの内部クロッ
ク制御信号ＣＬＫＣＴＲＬを保持する回路としてもよ
い。
【００７１】（実施の形態２）以下本発明の第２の実施
の形態の半導体集積回路のフリップフロップ回路とその
クロック制御回路について、図面を参照しながら説明す
る。
の形態の半導体集積回路のフリップフロップ回路とその
クロック制御回路について、図面を参照しながら説明す
る。
【００７２】図４のＤは入力データ端子、ＣＫは入力ク
ロック端子、Ｑは正転出力データ端子、ＮＱは反転出力
データ端子である。
ロック端子、Ｑは正転出力データ端子、ＮＱは反転出力
データ端子である。
【００７３】２００はマスタースレーブ型ラッチ回路
で、入力データＤと内部正転クロック信号ＣＫＩと内部
反転クロック信号ＮＣＫＩとを入力とし、正転出力デー
タＱと反転出力データＮＱとを出力する。２０２、２０
４、２１０、２１２はインバータ、２０８、２１４は内
部正転クロック信号ＣＫＩが”Ｈ”のとき”ON”（内部
反転クロック信号ＮＣＫＩが”Ｌ”のとき”ON”）とな
るスイッチ回路、２０６、２１６は内部正転クロック信
号ＣＫＩが”Ｌ”のとき”ON”（内部反転クロック信号
ＮＣＫＩが”Ｈ”のとき”ON”）となるスイッチ回路で
ある。スイッチ回路２０６の入力を入力データ端子Ｄに
接続し、その出力をインバータ２０２の入力とスイッチ
回路２０８の出力に接続し、インバータ２０２の出力を
スイッチ回路２１４の入力とインバータ２０４の入力と
に接続し、インバータ１０４の出力をスイッチ回路２０
８の入力に接続する。スイッチ回路２１４の出力をイン
バータ２１０の入力とスイッチ回路２１６の出力に接続
し、インバータ２１０の出力を正転出力データ端子Ｑと
インバータ２１２の入力とに接続し、インバータ２１２
の出力を反転出力データ端子ＮＱとスイッチ回路２１６
の入力に接続する。
で、入力データＤと内部正転クロック信号ＣＫＩと内部
反転クロック信号ＮＣＫＩとを入力とし、正転出力デー
タＱと反転出力データＮＱとを出力する。２０２、２０
４、２１０、２１２はインバータ、２０８、２１４は内
部正転クロック信号ＣＫＩが”Ｈ”のとき”ON”（内部
反転クロック信号ＮＣＫＩが”Ｌ”のとき”ON”）とな
るスイッチ回路、２０６、２１６は内部正転クロック信
号ＣＫＩが”Ｌ”のとき”ON”（内部反転クロック信号
ＮＣＫＩが”Ｈ”のとき”ON”）となるスイッチ回路で
ある。スイッチ回路２０６の入力を入力データ端子Ｄに
接続し、その出力をインバータ２０２の入力とスイッチ
回路２０８の出力に接続し、インバータ２０２の出力を
スイッチ回路２１４の入力とインバータ２０４の入力と
に接続し、インバータ１０４の出力をスイッチ回路２０
８の入力に接続する。スイッチ回路２１４の出力をイン
バータ２１０の入力とスイッチ回路２１６の出力に接続
し、インバータ２１０の出力を正転出力データ端子Ｑと
インバータ２１２の入力とに接続し、インバータ２１２
の出力を反転出力データ端子ＮＱとスイッチ回路２１６
の入力に接続する。
【００７４】このような構成のマスタースレーブ型ラッ
チ回路２００では、内部正転クロック信号ＣＫＩが”
Ｈ”（内部反転クロック信号ＮＣＫＩが”Ｌ”）に変化
するとき、正転出力データＱに入力データＤと同じ値が
出力され、反転出力データＮＱに入力データＤの反転さ
れた値が出力される。それ以外の期間では、正転出力デ
ータＱと反転出力データＮＱに出力される値がそれぞれ
そのまま保持される。
チ回路２００では、内部正転クロック信号ＣＫＩが”
Ｈ”（内部反転クロック信号ＮＣＫＩが”Ｌ”）に変化
するとき、正転出力データＱに入力データＤと同じ値が
出力され、反転出力データＮＱに入力データＤの反転さ
れた値が出力される。それ以外の期間では、正転出力デ
ータＱと反転出力データＮＱに出力される値がそれぞれ
そのまま保持される。
【００７５】１２０は（実施の形態１）で示した入力デ
ータＤと正転出力データＱと反転出力データＮＱとを入
力とし、入力データＤと正転出力データＱとの排他的論
理和を、クロック制御信号ＸＯＲＯＵＴとして出力する
回路である。
ータＤと正転出力データＱと反転出力データＮＱとを入
力とし、入力データＤと正転出力データＱとの排他的論
理和を、クロック制御信号ＸＯＲＯＵＴとして出力する
回路である。
【００７６】このような構成の排他的論理和出力回路１
２０では、入力データＤと正転出力データＱとの値が同
じ（入力データＤの反転と反転出力データＮＱとの値が
同じ）ときに、クロック制御信号ＸＯＲＯＵＴに”Ｌ”
を出力し、入力データＤと正転出力データＱとの値が異
なる（入力データＤの反転と反転出力データＮＱとの値
が異なる）ときに、クロック制御信号ＸＯＲＯＵＴに”
Ｈ”を出力する。
２０では、入力データＤと正転出力データＱとの値が同
じ（入力データＤの反転と反転出力データＮＱとの値が
同じ）ときに、クロック制御信号ＸＯＲＯＵＴに”Ｌ”
を出力し、入力データＤと正転出力データＱとの値が異
なる（入力データＤの反転と反転出力データＮＱとの値
が異なる）ときに、クロック制御信号ＸＯＲＯＵＴに”
Ｈ”を出力する。
【００７７】２３０はクロック制御信号ＸＯＲＯＵＴと
入力クロックＣＫとを入力とし、内部クロック制御信号
ＣＬＫＣＴＲＬを出力する内部クロック制御信号生成回
路である。２３２は入力クロックＣＫが”Ｌ”のとき”
ＯＮ”となり、クロック制御信号ＸＯＲＯＵＴを内部ク
ロック制御信号ＣＬＫＣＴＲＬとして出力するスイッチ
回路である。
入力クロックＣＫとを入力とし、内部クロック制御信号
ＣＬＫＣＴＲＬを出力する内部クロック制御信号生成回
路である。２３２は入力クロックＣＫが”Ｌ”のとき”
ＯＮ”となり、クロック制御信号ＸＯＲＯＵＴを内部ク
ロック制御信号ＣＬＫＣＴＲＬとして出力するスイッチ
回路である。
【００７８】このような構成の内部クロック制御信号生
成回路２３０では、入力クロックＣＫが”Ｌ”のとき
は、クロック制御信号ＸＯＲＯＵＴの値が内部クロック
制御信号ＣＬＫＣＴＲＬの値として出力される。入力ク
ロックＣＫが”Ｈ”のときには、内部クロック制御信号
ＣＬＫＣＴＲＬはハイインピーダンス状態となる。ハイ
インピーダンス状態では、そのノードを駆動する素子が
他にない場合、その直前の値をしばらくの間、保持する
ことになる。
成回路２３０では、入力クロックＣＫが”Ｌ”のとき
は、クロック制御信号ＸＯＲＯＵＴの値が内部クロック
制御信号ＣＬＫＣＴＲＬの値として出力される。入力ク
ロックＣＫが”Ｈ”のときには、内部クロック制御信号
ＣＬＫＣＴＲＬはハイインピーダンス状態となる。ハイ
インピーダンス状態では、そのノードを駆動する素子が
他にない場合、その直前の値をしばらくの間、保持する
ことになる。
【００７９】１４０は（実施の形態１）で示した入力ク
ロックＣＫと内部クロック制御信号ＣＬＫＣＴＲＬとを
入力として、内部正転クロック信号ＣＫＩと内部反転ク
ロック信号ＮＣＫＩとを出力する出力クロック生成回路
である。
ロックＣＫと内部クロック制御信号ＣＬＫＣＴＲＬとを
入力として、内部正転クロック信号ＣＫＩと内部反転ク
ロック信号ＮＣＫＩとを出力する出力クロック生成回路
である。
【００８０】このような構成の出力クロック生成回路１
４０では、入力クロックＣＫと内部クロック制御信号Ｃ
ＬＫＣＴＲＬとがともに”Ｈ”のときのみ、内部正転ク
ロック信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣ
ＫＩが”Ｌ”となり、それ以外の場合は、内部正転クロ
ック信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣＫ
Ｉが”Ｈ”となる。
４０では、入力クロックＣＫと内部クロック制御信号Ｃ
ＬＫＣＴＲＬとがともに”Ｈ”のときのみ、内部正転ク
ロック信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣ
ＫＩが”Ｌ”となり、それ以外の場合は、内部正転クロ
ック信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣＫ
Ｉが”Ｈ”となる。
【００８１】なお、以上説明したスイッチ回路のより具
体的なものとしては、ゲート信号が”Ｈ”のとき”Ｏ
Ｎ”となるＮチャネルトランジスタや、ゲート信号が”
Ｌ”のとき”ＯＮ”となるＰチャネルトランジスタなど
がある。
体的なものとしては、ゲート信号が”Ｈ”のとき”Ｏ
Ｎ”となるＮチャネルトランジスタや、ゲート信号が”
Ｌ”のとき”ＯＮ”となるＰチャネルトランジスタなど
がある。
【００８２】以上説明した構成をもつフリップフロップ
回路とそのクロック制御回路について、図５に示すタイ
ミングチャートを用いて、その動作について説明する。
回路とそのクロック制御回路について、図５に示すタイ
ミングチャートを用いて、その動作について説明する。
【００８３】ある周期Ｔ０の期間で、入力データＤがそ
れ以前の期間と同じ”Ｌ”のままで変化しなかったとす
る。このとき正転出力データＱが”Ｌ”であるので、排
他的論理和出力回路１２０の出力信号であるクロック制
御信号ＸＯＲＯＵＴも”Ｌ”となる。クロック制御信号
ＸＯＲＯＵＴが”Ｌ”であれば、内部クロック制御信号
生成回路２３０の出力信号である内部クロック制御信号
ＣＬＫＣＴＲＬはハイインピーダンス状態となるが、そ
れ以前の値である”Ｌ”をしばらくの間、保持すること
になる。このハイインピーダンス状態はタイミングチャ
ート図５では、破線で示している。内部クロック制御信
号ＣＬＫＣＴＲＬは”Ｌ”であり、出力クロック生成回
路１４０の一方の入力が”Ｌ”であるため、内部反転ク
ロック信号ＮＣＫＩは”Ｈ”、内部正転クロック信号Ｃ
ＫＩは”Ｌ”となり、マスタースレーブ型ラッチ回路２
００でそれまでの値が保持されるので、正転出力データ
Ｑは”Ｌ”、反転出力データＮＱは”Ｈ”のままであ
る。周期Ｔ０の期間で、入力クロックＣＫが”Ｌ”とな
っても、クロック制御信号ＸＯＲＯＵＴが”Ｌ”のまま
変化していないので、内部クロック制御信号ＣＬＫＣＴ
ＲＬの出力は変わらず”Ｌ”で、出力クロック生成回路
１４０の一方の入力が”Ｌ”であるため、内部反転クロ
ック信号ＮＣＫＩは”Ｈ”、内部正転クロック信号ＣＫ
Ｉは”Ｌ”のままで、マスタースレーブ型ラッチ回路２
００の出力信号である正転出力データＱは”Ｌ”、反転
出力データＮＱは”Ｈ”のままである。周期Ｔ１の期間
に入ると内部クロック制御信号生成回路２３０の出力信
号である内部クロック制御信号ＣＬＫＣＴＲＬはハイイ
ンピーダンス状態となるが、それ以前の値が”Ｌ”のま
まであるので、それまでと同じ値が、マスタースレーブ
型ラッチ回路２００より出力される。
れ以前の期間と同じ”Ｌ”のままで変化しなかったとす
る。このとき正転出力データＱが”Ｌ”であるので、排
他的論理和出力回路１２０の出力信号であるクロック制
御信号ＸＯＲＯＵＴも”Ｌ”となる。クロック制御信号
ＸＯＲＯＵＴが”Ｌ”であれば、内部クロック制御信号
生成回路２３０の出力信号である内部クロック制御信号
ＣＬＫＣＴＲＬはハイインピーダンス状態となるが、そ
れ以前の値である”Ｌ”をしばらくの間、保持すること
になる。このハイインピーダンス状態はタイミングチャ
ート図５では、破線で示している。内部クロック制御信
号ＣＬＫＣＴＲＬは”Ｌ”であり、出力クロック生成回
路１４０の一方の入力が”Ｌ”であるため、内部反転ク
ロック信号ＮＣＫＩは”Ｈ”、内部正転クロック信号Ｃ
ＫＩは”Ｌ”となり、マスタースレーブ型ラッチ回路２
００でそれまでの値が保持されるので、正転出力データ
Ｑは”Ｌ”、反転出力データＮＱは”Ｈ”のままであ
る。周期Ｔ０の期間で、入力クロックＣＫが”Ｌ”とな
っても、クロック制御信号ＸＯＲＯＵＴが”Ｌ”のまま
変化していないので、内部クロック制御信号ＣＬＫＣＴ
ＲＬの出力は変わらず”Ｌ”で、出力クロック生成回路
１４０の一方の入力が”Ｌ”であるため、内部反転クロ
ック信号ＮＣＫＩは”Ｈ”、内部正転クロック信号ＣＫ
Ｉは”Ｌ”のままで、マスタースレーブ型ラッチ回路２
００の出力信号である正転出力データＱは”Ｌ”、反転
出力データＮＱは”Ｈ”のままである。周期Ｔ１の期間
に入ると内部クロック制御信号生成回路２３０の出力信
号である内部クロック制御信号ＣＬＫＣＴＲＬはハイイ
ンピーダンス状態となるが、それ以前の値が”Ｌ”のま
まであるので、それまでと同じ値が、マスタースレーブ
型ラッチ回路２００より出力される。
【００８４】次に周期Ｔ１の期間の入力クロックＣＫ
が”Ｈ”の期間で、入力データＤが”Ｈ”に変化したと
する。正転出力データＱが”Ｌ”であるので、排他的論
理和出力回路１２０の出力信号であるクロック制御信号
ＸＯＲＯＵＴは”Ｈ”となる。しかし、入力クロックＣ
Ｋが”Ｈ”の期間では、内部クロック制御信号生成回路
２３０の出力信号である内部クロック制御信号ＣＬＫＣ
ＴＲＬはハイインピーダンス状態で、それ以前の値であ
る”Ｌ”を保持している。内部クロック制御信号ＣＬＫ
ＣＴＲＬは”Ｌ”のままであるので、出力クロック生成
回路１４０の出力信号である内部反転クロック信号ＮＣ
ＫＩは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”の
ままであり、マスタースレーブ型ラッチ回路２００の出
力信号である正転出力データＱは”Ｌ”、反転出力デー
タＮＱは”Ｈ”のままである。その後、入力クロックＣ
Ｋが”Ｌ”となると、スイッチ回路２３２が”ＯＮ”と
なり、クロック制御信号ＸＯＲＯＵＴが”Ｈ”であるの
で、内部クロック制御信号生成回路２３０の出力信号で
ある内部クロック制御信号ＣＬＫＣＴＲＬは”Ｈ”とな
る。しかしながら、入力クロックＣＫが”Ｌ”であるの
で、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｈ”、内部正転クロック
信号ＣＫＩは”Ｌ”のままで、マスタースレーブ型ラッ
チ回路２００の出力信号である正転出力データＱは”
Ｌ”、反転出力データＮＱは”Ｈ”のまま変化しない。
が”Ｈ”の期間で、入力データＤが”Ｈ”に変化したと
する。正転出力データＱが”Ｌ”であるので、排他的論
理和出力回路１２０の出力信号であるクロック制御信号
ＸＯＲＯＵＴは”Ｈ”となる。しかし、入力クロックＣ
Ｋが”Ｈ”の期間では、内部クロック制御信号生成回路
２３０の出力信号である内部クロック制御信号ＣＬＫＣ
ＴＲＬはハイインピーダンス状態で、それ以前の値であ
る”Ｌ”を保持している。内部クロック制御信号ＣＬＫ
ＣＴＲＬは”Ｌ”のままであるので、出力クロック生成
回路１４０の出力信号である内部反転クロック信号ＮＣ
ＫＩは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”の
ままであり、マスタースレーブ型ラッチ回路２００の出
力信号である正転出力データＱは”Ｌ”、反転出力デー
タＮＱは”Ｈ”のままである。その後、入力クロックＣ
Ｋが”Ｌ”となると、スイッチ回路２３２が”ＯＮ”と
なり、クロック制御信号ＸＯＲＯＵＴが”Ｈ”であるの
で、内部クロック制御信号生成回路２３０の出力信号で
ある内部クロック制御信号ＣＬＫＣＴＲＬは”Ｈ”とな
る。しかしながら、入力クロックＣＫが”Ｌ”であるの
で、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｈ”、内部正転クロック
信号ＣＫＩは”Ｌ”のままで、マスタースレーブ型ラッ
チ回路２００の出力信号である正転出力データＱは”
Ｌ”、反転出力データＮＱは”Ｈ”のまま変化しない。
【００８５】入力クロックＣＫが立ち上がって”Ｈ”と
なり、周期Ｔ２の期間になると、スイッチ回路２３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、マスター
スレーブ型ラッチ回路２００では、入力データＤの値が
伝達され、反転出力データＮＱは”Ｌ”、正転出力デー
タＱは”Ｈ”となる。
なり、周期Ｔ２の期間になると、スイッチ回路２３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、マスター
スレーブ型ラッチ回路２００では、入力データＤの値が
伝達され、反転出力データＮＱは”Ｌ”、正転出力デー
タＱは”Ｈ”となる。
【００８６】入力データＤと正転出力データＱとの値が
同じになることで、排他的論理和出力回路１２０の出力
信号であるクロック制御信号ＸＯＲＯＵＴは”Ｌ”とな
る。しかし、入力クロックＣＫが”Ｈ”であるので、内
部クロック制御信号生成回路２３０の出力信号である内
部クロック制御信号ＣＬＫＣＴＲＬはそれ以前の値”
Ｈ”をハイインピーダンス状態で保持している。そのた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩ、内部正転クロック信号ＣＫ
Ｉの値は変化せず、マスタースレーブ型ラッチ回路２０
０でも、反転出力データＮＱ、正転出力データＱの値も
変化しない。
同じになることで、排他的論理和出力回路１２０の出力
信号であるクロック制御信号ＸＯＲＯＵＴは”Ｌ”とな
る。しかし、入力クロックＣＫが”Ｈ”であるので、内
部クロック制御信号生成回路２３０の出力信号である内
部クロック制御信号ＣＬＫＣＴＲＬはそれ以前の値”
Ｈ”をハイインピーダンス状態で保持している。そのた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩ、内部正転クロック信号ＣＫ
Ｉの値は変化せず、マスタースレーブ型ラッチ回路２０
０でも、反転出力データＮＱ、正転出力データＱの値も
変化しない。
【００８７】この状態で入力クロックＣＫが”Ｌ”とな
ると、内部クロック制御信号生成回路２３０の出力信号
である内部クロック制御信号ＣＬＫＣＴＲＬには、排他
的論理和出力回路１２０の出力信号であるクロック制御
信号ＸＯＲＯＵＴの値”Ｌ”が出力され、出力クロック
生成回路１４０の一方の入力が”Ｌ”となるので、その
出力信号である内部反転クロック信号ＮＣＫＩは”
Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”となる。マ
スタースレーブ型ラッチ回路２００の出力信号である正
転出力データＱは”Ｈ”、反転出力データＮＱは”Ｌ”
のまま変化しない。
ると、内部クロック制御信号生成回路２３０の出力信号
である内部クロック制御信号ＣＬＫＣＴＲＬには、排他
的論理和出力回路１２０の出力信号であるクロック制御
信号ＸＯＲＯＵＴの値”Ｌ”が出力され、出力クロック
生成回路１４０の一方の入力が”Ｌ”となるので、その
出力信号である内部反転クロック信号ＮＣＫＩは”
Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”となる。マ
スタースレーブ型ラッチ回路２００の出力信号である正
転出力データＱは”Ｈ”、反転出力データＮＱは”Ｌ”
のまま変化しない。
【００８８】さらに、入力クロックＣＫが立ち上がっ
て”Ｈ”となり、周期Ｔ３の期間になっても、同様に入
力データＤが変化しなければ、クロック制御信号ＸＯＲ
ＯＵＴが”Ｌ”のままであるので、内部クロック信号は
変化せず、マスタースレーブ型ラッチ回路２００でその
まま値が保持され、正転出力データＱと反転出力データ
ＮＱの値は変化しない。
て”Ｈ”となり、周期Ｔ３の期間になっても、同様に入
力データＤが変化しなければ、クロック制御信号ＸＯＲ
ＯＵＴが”Ｌ”のままであるので、内部クロック信号は
変化せず、マスタースレーブ型ラッチ回路２００でその
まま値が保持され、正転出力データＱと反転出力データ
ＮＱの値は変化しない。
【００８９】この周期Ｔ３の期間の入力クロックＣＫ
が”Ｈ”の期間で、入力データＤが”Ｌ”に変化したと
する。正転出力データＱは”Ｈ”であるので、排他的論
理和出力回路１２０の出力信号であるクロック制御信号
ＸＯＲＯＵＴは”Ｈ”となる。しかし、入力クロックＣ
Ｋが”Ｈ”の期間では、内部クロック制御信号生成回路
２３０の出力信号である内部クロック制御信号ＣＬＫＣ
ＴＲＬはハイインピーダンス状態で、それ以前の値であ
る”Ｌ”を保持している。内部クロック制御信号ＣＬＫ
ＣＴＲＬは”Ｌ”のままであるので、出力クロック生成
回路１４０の出力信号である内部反転クロック信号ＮＣ
ＫＩは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”の
ままであり、マスタースレーブ型ラッチ回路２００の出
力信号である正転出力データＱは”Ｈ”、反転出力デー
タＮＱは”Ｌ”のままである。その後、入力クロックＣ
Ｋが”Ｌ”となると、スイッチ回路２３２が”ＯＮ”と
なり、クロック制御信号ＸＯＲＯＵＴが”Ｈ”であるの
で、内部クロック制御信号生成回路２３０の出力信号で
ある内部クロック制御信号ＣＬＫＣＴＲＬは”Ｈ”とな
る。しかしながら、入力クロックＣＫが”Ｌ”であるの
で、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｈ”、内部正転クロック
信号ＣＫＩは”Ｌ”のままで、マスタースレーブ型ラッ
チ回路２００の出力信号である正転出力データＱは”
Ｈ”、反転出力データＮＱは”Ｌ”のまま変化しない。
が”Ｈ”の期間で、入力データＤが”Ｌ”に変化したと
する。正転出力データＱは”Ｈ”であるので、排他的論
理和出力回路１２０の出力信号であるクロック制御信号
ＸＯＲＯＵＴは”Ｈ”となる。しかし、入力クロックＣ
Ｋが”Ｈ”の期間では、内部クロック制御信号生成回路
２３０の出力信号である内部クロック制御信号ＣＬＫＣ
ＴＲＬはハイインピーダンス状態で、それ以前の値であ
る”Ｌ”を保持している。内部クロック制御信号ＣＬＫ
ＣＴＲＬは”Ｌ”のままであるので、出力クロック生成
回路１４０の出力信号である内部反転クロック信号ＮＣ
ＫＩは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”の
ままであり、マスタースレーブ型ラッチ回路２００の出
力信号である正転出力データＱは”Ｈ”、反転出力デー
タＮＱは”Ｌ”のままである。その後、入力クロックＣ
Ｋが”Ｌ”となると、スイッチ回路２３２が”ＯＮ”と
なり、クロック制御信号ＸＯＲＯＵＴが”Ｈ”であるの
で、内部クロック制御信号生成回路２３０の出力信号で
ある内部クロック制御信号ＣＬＫＣＴＲＬは”Ｈ”とな
る。しかしながら、入力クロックＣＫが”Ｌ”であるの
で、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｈ”、内部正転クロック
信号ＣＫＩは”Ｌ”のままで、マスタースレーブ型ラッ
チ回路２００の出力信号である正転出力データＱは”
Ｈ”、反転出力データＮＱは”Ｌ”のまま変化しない。
【００９０】入力クロックＣＫが立ち上がって”Ｈ”と
なり、周期Ｔ４の期間になると、スイッチ回路２３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、マスター
スレーブ型ラッチ回路２００では、入力データＤの値が
伝達され、反転出力データＮＱは”Ｈ”、正転出力デー
タＱは”Ｌ”となる。
なり、周期Ｔ４の期間になると、スイッチ回路２３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、マスター
スレーブ型ラッチ回路２００では、入力データＤの値が
伝達され、反転出力データＮＱは”Ｈ”、正転出力デー
タＱは”Ｌ”となる。
【００９１】入力データＤと正転出力データＱとの値が
同じになることで、排他的論理和出力回路１２０の出力
信号であるクロック制御信号ＸＯＲＯＵＴは”Ｌ”とな
る。しかし、入力クロックＣＫが”Ｈ”であるので、内
部クロック制御信号生成回路２３０の出力信号である内
部クロック制御信号ＣＬＫＣＴＲＬはそれ以前の値”
Ｈ”をハイインピーダンス状態で保持している。そのた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩ、内部正転クロック信号ＣＫ
Ｉの値は変化せず、マスタースレーブ型ラッチ回路２０
０でも、反転出力データＮＱ、正転出力データＱの値も
変化しない。
同じになることで、排他的論理和出力回路１２０の出力
信号であるクロック制御信号ＸＯＲＯＵＴは”Ｌ”とな
る。しかし、入力クロックＣＫが”Ｈ”であるので、内
部クロック制御信号生成回路２３０の出力信号である内
部クロック制御信号ＣＬＫＣＴＲＬはそれ以前の値”
Ｈ”をハイインピーダンス状態で保持している。そのた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩ、内部正転クロック信号ＣＫ
Ｉの値は変化せず、マスタースレーブ型ラッチ回路２０
０でも、反転出力データＮＱ、正転出力データＱの値も
変化しない。
【００９２】この状態で入力クロックＣＫが”Ｌ”とな
ると、内部クロック制御信号生成回路２３０の出力信号
である内部クロック制御信号ＣＬＫＣＴＲＬには、排他
的論理和出力回路１２０の出力信号であるクロック制御
信号ＸＯＲＯＵＴの値”Ｌ”が出力され、出力クロック
生成回路１４０の一方の入力が”Ｌ”となるので、その
出力信号である内部反転クロック信号ＮＣＫＩは”
Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”となる。マ
スタースレーブ型ラッチ回路２００の出力信号である正
転出力データＱは”Ｌ”、反転出力データＮＱは”Ｈ”
のまま変化しない。
ると、内部クロック制御信号生成回路２３０の出力信号
である内部クロック制御信号ＣＬＫＣＴＲＬには、排他
的論理和出力回路１２０の出力信号であるクロック制御
信号ＸＯＲＯＵＴの値”Ｌ”が出力され、出力クロック
生成回路１４０の一方の入力が”Ｌ”となるので、その
出力信号である内部反転クロック信号ＮＣＫＩは”
Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”となる。マ
スタースレーブ型ラッチ回路２００の出力信号である正
転出力データＱは”Ｌ”、反転出力データＮＱは”Ｈ”
のまま変化しない。
【００９３】このように、入力データＤの値が変化した
次の入力クロックＣＫが”Ｈ”となったときのみ内部正
転クロック信号ＣＫＩを”Ｈ”（内部反転クロック信号
ＮＣＫＩを”Ｌ”）とし、正転出力データＱと反転出力
データＮＱの値が変化したことにより、内部正転クロッ
ク信号ＣＫＩを”Ｌ”（内部反転クロック信号ＮＣＫＩ
を”Ｈ”）とし、正転出力データＱと反転出力データＮ
Ｑの値を保持する低消費電力のフリップフロップを実現
することができる。
次の入力クロックＣＫが”Ｈ”となったときのみ内部正
転クロック信号ＣＫＩを”Ｈ”（内部反転クロック信号
ＮＣＫＩを”Ｌ”）とし、正転出力データＱと反転出力
データＮＱの値が変化したことにより、内部正転クロッ
ク信号ＣＫＩを”Ｌ”（内部反転クロック信号ＮＣＫＩ
を”Ｈ”）とし、正転出力データＱと反転出力データＮ
Ｑの値を保持する低消費電力のフリップフロップを実現
することができる。
【００９４】ここでは、入力クロックＣＫが”Ｈ”の期
間に入力データＤが変化した場合について説明したが、
入力クロックＣＫが”Ｌ”の期間に入力データＤが変化
しても、その場合はすでにスイッチ回路１３２が”Ｏ
Ｎ”となっているため、クロック制御信号ＸＯＲＯＵＴ
の値”Ｈ”がすぐに内部クロック制御信号ＣＬＫＣＴＲ
Ｌに伝播されるだけで、同様の動作をおこなうことにな
る。
間に入力データＤが変化した場合について説明したが、
入力クロックＣＫが”Ｌ”の期間に入力データＤが変化
しても、その場合はすでにスイッチ回路１３２が”Ｏ
Ｎ”となっているため、クロック制御信号ＸＯＲＯＵＴ
の値”Ｈ”がすぐに内部クロック制御信号ＣＬＫＣＴＲ
Ｌに伝播されるだけで、同様の動作をおこなうことにな
る。
【００９５】なお、本実施の形態では、入力データＤと
正転出力データＱとの排他的論理和を、クロック制御信
号ＸＯＲＯＵＴとして出力する回路として、２つのスイ
ッチ回路で構成するものを示したが、図３aに示すよう
に、入力データＤと正転出力データＱを入力としてそれ
らの排他的論理和をクロック制御信号ＸＯＲＯＵＴとし
て出力する排他的論理和ゲート（ＸＯＲゲート）として
もよい。また、。内部クロック制御信号生成回路とし
て、２つのスイッチ回路で構成するものを示したが、図
３ｂに示すように、スイッチ回路１３２として、入力ク
ロックＣＫが”Ｌ”のとき、クロック制御信号ＸＯＲＯ
ＵＴが接続された入力側を選択し、その値を内部クロッ
ク制御信号ＣＬＫＣＴＲＬとして出力し、入力クロック
ＣＫが”Ｈ”となったときは、その出力が接続された入
力側を選択して、その値を内部クロック制御信号ＣＬＫ
ＣＴＲＬとして出力するような、その直前までの内部ク
ロック制御信号ＣＬＫＣＴＲＬを保持する回路としても
よい。
正転出力データＱとの排他的論理和を、クロック制御信
号ＸＯＲＯＵＴとして出力する回路として、２つのスイ
ッチ回路で構成するものを示したが、図３aに示すよう
に、入力データＤと正転出力データＱを入力としてそれ
らの排他的論理和をクロック制御信号ＸＯＲＯＵＴとし
て出力する排他的論理和ゲート（ＸＯＲゲート）として
もよい。また、。内部クロック制御信号生成回路とし
て、２つのスイッチ回路で構成するものを示したが、図
３ｂに示すように、スイッチ回路１３２として、入力ク
ロックＣＫが”Ｌ”のとき、クロック制御信号ＸＯＲＯ
ＵＴが接続された入力側を選択し、その値を内部クロッ
ク制御信号ＣＬＫＣＴＲＬとして出力し、入力クロック
ＣＫが”Ｈ”となったときは、その出力が接続された入
力側を選択して、その値を内部クロック制御信号ＣＬＫ
ＣＴＲＬとして出力するような、その直前までの内部ク
ロック制御信号ＣＬＫＣＴＲＬを保持する回路としても
よい。
【００９６】（実施の形態３）以下本発明の第３の実施
の形態の半導体集積回路のフリップフロップ回路とその
クロック制御回路について、図面を参照しながら説明す
る。
の形態の半導体集積回路のフリップフロップ回路とその
クロック制御回路について、図面を参照しながら説明す
る。
【００９７】図６のＤは入力データ端子、ＣＫは入力ク
ロック端子、LHはロードホールド入力端子、Ｑは正転出
力データ端子、ＮＱは反転出力データ端子である。
ロック端子、LHはロードホールド入力端子、Ｑは正転出
力データ端子、ＮＱは反転出力データ端子である。
【００９８】２００は（実施の形態２）で示したマスタ
ースレーブ型ラッチ回路である。このような構成のマス
タースレーブ型ラッチ回路２００では、内部正転クロッ
ク信号ＣＫＩが”Ｈ”（内部反転クロック信号ＮＣＫＩ
が”Ｌ”）に変化するとき、正転出力データＱに入力デ
ータＤと同じ値が出力され、反転出力データＮＱに入力
データＤの反転された値が出力される。それ以外の期間
では、正転出力データＱと反転出力データＮＱに出力さ
れる値がそれぞれそのまま保持される。
ースレーブ型ラッチ回路である。このような構成のマス
タースレーブ型ラッチ回路２００では、内部正転クロッ
ク信号ＣＫＩが”Ｈ”（内部反転クロック信号ＮＣＫＩ
が”Ｌ”）に変化するとき、正転出力データＱに入力デ
ータＤと同じ値が出力され、反転出力データＮＱに入力
データＤの反転された値が出力される。それ以外の期間
では、正転出力データＱと反転出力データＮＱに出力さ
れる値がそれぞれそのまま保持される。
【００９９】３３０はロードホールド入力LHと入力クロ
ックＣＫとを入力とし、内部クロック制御信号ＣＬＫＣ
ＴＲＬを出力する内部クロック制御信号生成回路であ
る。３３４はロードホールド入力LHを入力とし、その反
転信号を出力するインバータである。３３２は入力クロ
ックＣＫが”Ｌ”のとき”ＯＮ”となり、ロードホール
ド入力LHの反転信号を内部クロック制御信号ＣＬＫＣＴ
ＲＬとして出力するスイッチ回路である。
ックＣＫとを入力とし、内部クロック制御信号ＣＬＫＣ
ＴＲＬを出力する内部クロック制御信号生成回路であ
る。３３４はロードホールド入力LHを入力とし、その反
転信号を出力するインバータである。３３２は入力クロ
ックＣＫが”Ｌ”のとき”ＯＮ”となり、ロードホール
ド入力LHの反転信号を内部クロック制御信号ＣＬＫＣＴ
ＲＬとして出力するスイッチ回路である。
【０１００】このような構成の内部クロック制御信号生
成回路３３０では、入力クロックＣＫが”Ｌ”のとき
は、ロードホールド入力LHを反転した値が内部クロック
制御信号ＣＬＫＣＴＲＬの値として出力される。入力ク
ロックＣＫが”Ｈ”のときには、内部クロック制御信号
ＣＬＫＣＴＲＬはハイインピーダンス状態となる。ハイ
インピーダンス状態では、そのノードを駆動する素子が
他にない場合、その直前の値をしばらくの間、保持する
ことになる。
成回路３３０では、入力クロックＣＫが”Ｌ”のとき
は、ロードホールド入力LHを反転した値が内部クロック
制御信号ＣＬＫＣＴＲＬの値として出力される。入力ク
ロックＣＫが”Ｈ”のときには、内部クロック制御信号
ＣＬＫＣＴＲＬはハイインピーダンス状態となる。ハイ
インピーダンス状態では、そのノードを駆動する素子が
他にない場合、その直前の値をしばらくの間、保持する
ことになる。
【０１０１】１４０は（実施の形態１）で示した入力ク
ロックＣＫと内部クロック制御信号ＣＬＫＣＴＲＬとを
入力として、内部正転クロック信号ＣＫＩと内部反転ク
ロック信号ＮＣＫＩとを出力する出力クロック生成回路
である。
ロックＣＫと内部クロック制御信号ＣＬＫＣＴＲＬとを
入力として、内部正転クロック信号ＣＫＩと内部反転ク
ロック信号ＮＣＫＩとを出力する出力クロック生成回路
である。
【０１０２】このような構成の出力クロック生成回路１
４０では、入力クロックＣＫと内部クロック制御信号Ｃ
ＬＫＣＴＲＬとがともに”Ｈ”のときのみ、内部正転ク
ロック信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣ
ＫＩが”Ｌ”となり、それ以外の場合は、内部正転クロ
ック信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣＫ
Ｉが”Ｈ”となる。
４０では、入力クロックＣＫと内部クロック制御信号Ｃ
ＬＫＣＴＲＬとがともに”Ｈ”のときのみ、内部正転ク
ロック信号ＣＫＩが”Ｈ”、内部反転クロック信号ＮＣ
ＫＩが”Ｌ”となり、それ以外の場合は、内部正転クロ
ック信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣＫ
Ｉが”Ｈ”となる。
【０１０３】なお、以上説明したスイッチ回路のより具
体的なものとしては、ゲート信号が”Ｈ”のとき”Ｏ
Ｎ”となるＮチャネルトランジスタや、ゲート信号が”
Ｌ”のとき”ＯＮ”となるＰチャネルトランジスタなど
がある。
体的なものとしては、ゲート信号が”Ｈ”のとき”Ｏ
Ｎ”となるＮチャネルトランジスタや、ゲート信号が”
Ｌ”のとき”ＯＮ”となるＰチャネルトランジスタなど
がある。
【０１０４】以上説明した構成をもつフリップフロップ
回路とそのクロック制御回路について、図７に示すタイ
ミングチャートを用いて、その動作について説明する。
回路とそのクロック制御回路について、図７に示すタイ
ミングチャートを用いて、その動作について説明する。
【０１０５】ある周期Ｔ０の最初の入力クロックＣＫが
立ち上る直前に、入力データＤ、正転出力データＱがい
ずれも”Ｌ”（反転出力データＮＱは”Ｈ”）で、ロー
ドホールド入力LHが”Ｈ”であったとする。このとき、
内部クロック制御信号ＣＬＫＣＴＲＬは”Ｌ”となって
いる。
立ち上る直前に、入力データＤ、正転出力データＱがい
ずれも”Ｌ”（反転出力データＮＱは”Ｈ”）で、ロー
ドホールド入力LHが”Ｈ”であったとする。このとき、
内部クロック制御信号ＣＬＫＣＴＲＬは”Ｌ”となって
いる。
【０１０６】入力クロックＣＫが立ち上ると、内部クロ
ック制御信号生成回路３３０の出力信号である内部クロ
ック制御信号ＣＬＫＣＴＲＬはハイインピーダンス状態
となるが、それ以前の値である”Ｌ”をしばらくの間、
保持することになる。このハイインピーダンス状態はタ
イミングチャート図７では、破線で示している。出力ク
ロック生成回路１４０の一方の入力が”Ｌ”であるた
め、内部反転クロック信号ＮＣＫＩは”Ｈ”、内部正転
クロック信号ＣＫＩは”Ｌ”のままであり、正転出力デ
ータＱは”Ｌ”（反転出力データＮＱは”Ｈ”）のまま
である。
ック制御信号生成回路３３０の出力信号である内部クロ
ック制御信号ＣＬＫＣＴＲＬはハイインピーダンス状態
となるが、それ以前の値である”Ｌ”をしばらくの間、
保持することになる。このハイインピーダンス状態はタ
イミングチャート図７では、破線で示している。出力ク
ロック生成回路１４０の一方の入力が”Ｌ”であるた
め、内部反転クロック信号ＮＣＫＩは”Ｈ”、内部正転
クロック信号ＣＫＩは”Ｌ”のままであり、正転出力デ
ータＱは”Ｌ”（反転出力データＮＱは”Ｈ”）のまま
である。
【０１０７】周期Ｔ０の期間で、入力クロックＣＫが”
Ｌ”となると、ロードホールド入力LHの”Ｈ”の反転で
ある”Ｌ”が内部クロック制御信号生成回路３３０の出
力信号である内部クロック制御信号ＣＬＫＣＴＲＬに出
力される。ハイインピーダンス状態かそうでないかの違
いはあるが、内部クロック制御信号ＣＬＫＣＴＲＬに”
Ｌ”が出力され続けるので、入力データＤがどのように
変化しても、ロードホールド入力LHが”Ｈ”である限
り、内部反転クロック信号ＮＣＫＩは”Ｈ”、内部正転
クロック信号ＣＫＩは”Ｌ”のままであり、正転出力デ
ータＱは”Ｌ”（反転出力データＮＱは”Ｈ”）のまま
変化しない。
Ｌ”となると、ロードホールド入力LHの”Ｈ”の反転で
ある”Ｌ”が内部クロック制御信号生成回路３３０の出
力信号である内部クロック制御信号ＣＬＫＣＴＲＬに出
力される。ハイインピーダンス状態かそうでないかの違
いはあるが、内部クロック制御信号ＣＬＫＣＴＲＬに”
Ｌ”が出力され続けるので、入力データＤがどのように
変化しても、ロードホールド入力LHが”Ｈ”である限
り、内部反転クロック信号ＮＣＫＩは”Ｈ”、内部正転
クロック信号ＣＫＩは”Ｌ”のままであり、正転出力デ
ータＱは”Ｌ”（反転出力データＮＱは”Ｈ”）のまま
変化しない。
【０１０８】この状態で入力クロックＣＫが立ち上がっ
て周期Ｔ１の期間になっても、同様に何も変化しない。
て周期Ｔ１の期間になっても、同様に何も変化しない。
【０１０９】入力クロックＣＫが”Ｈ”の期間で、入力
データＤが”Ｈ”となって、そのあとロードホールド入
力LHが”Ｌ”となったとする。しかし、入力クロックＣ
Ｋが”Ｈ”の期間では、内部クロック制御信号生成回路
３３０の出力信号である内部クロック制御信号ＣＬＫＣ
ＴＲＬはハイインピーダンス状態で、それ以前の値であ
る”Ｌ”を保持している。内部クロック制御信号ＣＬＫ
ＣＴＲＬは”Ｌ”のままであるので、出力クロック生成
回路１４０の出力信号である内部反転クロック信号ＮＣ
ＫＩは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”の
ままであり、マスタースレーブ型ラッチ回路２００の出
力信号である正転出力データＱは”Ｌ”、反転出力デー
タＮＱは”Ｈ”のままである。
データＤが”Ｈ”となって、そのあとロードホールド入
力LHが”Ｌ”となったとする。しかし、入力クロックＣ
Ｋが”Ｈ”の期間では、内部クロック制御信号生成回路
３３０の出力信号である内部クロック制御信号ＣＬＫＣ
ＴＲＬはハイインピーダンス状態で、それ以前の値であ
る”Ｌ”を保持している。内部クロック制御信号ＣＬＫ
ＣＴＲＬは”Ｌ”のままであるので、出力クロック生成
回路１４０の出力信号である内部反転クロック信号ＮＣ
ＫＩは”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”の
ままであり、マスタースレーブ型ラッチ回路２００の出
力信号である正転出力データＱは”Ｌ”、反転出力デー
タＮＱは”Ｈ”のままである。
【０１１０】その後、入力クロックＣＫが”Ｌ”となる
と、スイッチ回路３３２が”ＯＮ”となり、ロードホー
ルド入力LHが”Ｌ”であるので、内部クロック制御信号
生成回路３３０の出力信号である内部クロック制御信号
ＣＬＫＣＴＲＬは”Ｈ”となる。しかしながら、入力ク
ロックＣＫが”Ｌ”であるので、出力クロック生成回路
１４０の出力信号である内部反転クロック信号ＮＣＫＩ
は”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”のまま
で、マスタースレーブ型ラッチ回路２００の出力信号で
ある正転出力データＱは”Ｌ”、反転出力データＮＱ
は”Ｈ”のまま変化しない。
と、スイッチ回路３３２が”ＯＮ”となり、ロードホー
ルド入力LHが”Ｌ”であるので、内部クロック制御信号
生成回路３３０の出力信号である内部クロック制御信号
ＣＬＫＣＴＲＬは”Ｈ”となる。しかしながら、入力ク
ロックＣＫが”Ｌ”であるので、出力クロック生成回路
１４０の出力信号である内部反転クロック信号ＮＣＫＩ
は”Ｈ”、内部正転クロック信号ＣＫＩは”Ｌ”のまま
で、マスタースレーブ型ラッチ回路２００の出力信号で
ある正転出力データＱは”Ｌ”、反転出力データＮＱ
は”Ｈ”のまま変化しない。
【０１１１】入力クロックＣＫが立ち上がって”Ｈ”と
なり、周期Ｔ２の期間になると、スイッチ回路３３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、マスター
スレーブ型ラッチ回路２００では、入力データＤの値が
伝達され、反転出力データＮＱは”Ｌ”、正転出力デー
タＱは”Ｈ”となる。
なり、周期Ｔ２の期間になると、スイッチ回路３３２
は”ＯＦＦ”となり、内部クロック制御信号ＣＬＫＣＴ
ＲＬはそれ以前の値”Ｈ”をハイインピーダンス状態で
保持することとなる。両方の入力とも”Ｈ”となるた
め、出力クロック生成回路１４０の出力信号である内部
反転クロック信号ＮＣＫＩは”Ｌ”、内部正転クロック
信号ＣＫＩは”Ｈ”となる。これにともない、マスター
スレーブ型ラッチ回路２００では、入力データＤの値が
伝達され、反転出力データＮＱは”Ｌ”、正転出力デー
タＱは”Ｈ”となる。
【０１１２】この周期Ｔ２の期間では、ロードホールド
入力LHが”Ｌ”のまま変化しないため、出力クロック生
成回路１４０の出力信号である内部反転クロック信号Ｎ
ＣＫＩは入力クロックＣＫの反転、内部正転クロック信
号ＣＫＩは入力クロックＣＫと同じ値となるよう動作す
る。
入力LHが”Ｌ”のまま変化しないため、出力クロック生
成回路１４０の出力信号である内部反転クロック信号Ｎ
ＣＫＩは入力クロックＣＫの反転、内部正転クロック信
号ＣＫＩは入力クロックＣＫと同じ値となるよう動作す
る。
【０１１３】このように、ロードホールド入力LHの値が
変化した次の周期のクロックの立ち上がりのときから、
そのロードホールドの制御をおこなうことにより、確実
に動作するのロードホールドフリップフロップを実現す
ることができる。
変化した次の周期のクロックの立ち上がりのときから、
そのロードホールドの制御をおこなうことにより、確実
に動作するのロードホールドフリップフロップを実現す
ることができる。
【０１１４】ここでは、入力クロックＣＫが”Ｈ”の期
間にロードホールド入力LHが変化した場合について説明
したが、入力クロックＣＫが”Ｌ”の期間にロードホー
ルド入力LHが変化しても、その場合はすでにスイッチ回
路３３２が”ＯＮ”となっているため、ロードホールド
入力LHの値の反転がすぐに内部クロック制御信号ＣＬＫ
ＣＴＲＬに伝播されるだけで、同様の動作をおこなうこ
とになる。
間にロードホールド入力LHが変化した場合について説明
したが、入力クロックＣＫが”Ｌ”の期間にロードホー
ルド入力LHが変化しても、その場合はすでにスイッチ回
路３３２が”ＯＮ”となっているため、ロードホールド
入力LHの値の反転がすぐに内部クロック制御信号ＣＬＫ
ＣＴＲＬに伝播されるだけで、同様の動作をおこなうこ
とになる。
【０１１５】なお、本実施の形態では、内部クロック制
御信号生成回路として、スイッチ回路で構成するものを
示したが、図３ｂに示すように、スイッチ回路３３２と
して、入力クロックＣＫが”Ｌ”のとき、ロードホール
ド入力LHの反転が接続された入力側を選択し、その値を
内部クロック制御信号ＣＬＫＣＴＲＬとして出力し、入
力クロックＣＫが”Ｈ”となったときは、その出力が接
続された入力側を選択して、その値を内部クロック制御
信号ＣＬＫＣＴＲＬとして出力するような、その直前ま
での内部クロック制御信号ＣＬＫＣＴＲＬを保持する回
路としてもよい。
御信号生成回路として、スイッチ回路で構成するものを
示したが、図３ｂに示すように、スイッチ回路３３２と
して、入力クロックＣＫが”Ｌ”のとき、ロードホール
ド入力LHの反転が接続された入力側を選択し、その値を
内部クロック制御信号ＣＬＫＣＴＲＬとして出力し、入
力クロックＣＫが”Ｈ”となったときは、その出力が接
続された入力側を選択して、その値を内部クロック制御
信号ＣＬＫＣＴＲＬとして出力するような、その直前ま
での内部クロック制御信号ＣＬＫＣＴＲＬを保持する回
路としてもよい。
【０１１６】また、本実施の形態では、ロードホールド
フリップフロップ回路として示したが、ロードホールド
入力LHをクロック制御入力とするゲーティッドクロック
フリップフロップ回路として用いても、同様の効果が得
られる。
フリップフロップ回路として示したが、ロードホールド
入力LHをクロック制御入力とするゲーティッドクロック
フリップフロップ回路として用いても、同様の効果が得
られる。
【０１１７】（実施の形態４）以下本発明の第４の実施
の形態の半導体集積回路のフリップフロップ回路とその
クロック制御回路について、図面を参照しながら説明す
る。
の形態の半導体集積回路のフリップフロップ回路とその
クロック制御回路について、図面を参照しながら説明す
る。
【０１１８】図８のＤは入力データ端子、ＣＫは入力ク
ロック端子、LHはロードホールド入力端子、Ｑは正転出
力データ端子、ＮＱは反転出力データ端子である。１０
０は（実施の形態１）で示したスレーブラッチ回路であ
る。
ロック端子、LHはロードホールド入力端子、Ｑは正転出
力データ端子、ＮＱは反転出力データ端子である。１０
０は（実施の形態１）で示したスレーブラッチ回路であ
る。
【０１１９】このような構成のスレーブラッチ回路１０
０では、内部正転クロック信号ＣＫＩが”Ｈ”（内部反
転クロック信号ＮＣＫＩが”Ｌ”）の期間では、正転出
力データＱに入力データＤと同じ値が出力され、反転出
力データＮＱに入力データＤの反転された値が出力され
る。内部正転クロック信号ＣＫＩが”Ｌ”（内部反転ク
ロック信号ＮＣＫＩが”Ｈ”）の期間では、その直前ま
で正転出力データＱと反転出力データＮＱに出力されて
いた値がそれぞれそのまま保持される。
０では、内部正転クロック信号ＣＫＩが”Ｈ”（内部反
転クロック信号ＮＣＫＩが”Ｌ”）の期間では、正転出
力データＱに入力データＤと同じ値が出力され、反転出
力データＮＱに入力データＤの反転された値が出力され
る。内部正転クロック信号ＣＫＩが”Ｌ”（内部反転ク
ロック信号ＮＣＫＩが”Ｈ”）の期間では、その直前ま
で正転出力データＱと反転出力データＮＱに出力されて
いた値がそれぞれそのまま保持される。
【０１２０】１２０は（実施の形態１）で示した入力デ
ータＤと正転出力データＱと反転出力データＮＱとを入
力とし、入力データＤと正転出力データＱとの排他的論
理和を、クロック制御信号ＸＯＲＯＵＴとして出力する
回路である。
ータＤと正転出力データＱと反転出力データＮＱとを入
力とし、入力データＤと正転出力データＱとの排他的論
理和を、クロック制御信号ＸＯＲＯＵＴとして出力する
回路である。
【０１２１】このような構成の排他的論理和出力回路１
２０では、入力データＤと正転出力データＱとの値が同
じ（入力データＤの反転と反転出力データＮＱとの値が
同じ）ときに、クロック制御信号ＸＯＲＯＵＴに”Ｌ”
を出力し、入力データＤと正転出力データＱとの値が異
なる（入力データＤの反転と反転出力データＮＱとの値
が異なる）ときに、クロック制御信号ＸＯＲＯＵＴに”
Ｈ”を出力する。
２０では、入力データＤと正転出力データＱとの値が同
じ（入力データＤの反転と反転出力データＮＱとの値が
同じ）ときに、クロック制御信号ＸＯＲＯＵＴに”Ｌ”
を出力し、入力データＤと正転出力データＱとの値が異
なる（入力データＤの反転と反転出力データＮＱとの値
が異なる）ときに、クロック制御信号ＸＯＲＯＵＴに”
Ｈ”を出力する。
【０１２２】１３０は（実施の形態１）で示したものと
同じ構成の第１の内部クロック制御信号生成回路で、ク
ロック制御信号ＸＯＲＯＵＴと入力クロックＣＫとを入
力とし、第１の内部クロック制御信号ＣＬＫＣＴＲＬ１
を出力する。
同じ構成の第１の内部クロック制御信号生成回路で、ク
ロック制御信号ＸＯＲＯＵＴと入力クロックＣＫとを入
力とし、第１の内部クロック制御信号ＣＬＫＣＴＲＬ１
を出力する。
【０１２３】このような構成の内部クロック制御信号生
成回路１３０では、クロック制御信号ＸＯＲＯＵＴが”
Ｌ”のときは、第１の内部クロック制御信号ＣＬＫＣＴ
ＲＬ１に”Ｌ”が出力され、クロック制御信号ＸＯＲＯ
ＵＴが”Ｈ”でかつ入力クロックＣＫが”Ｌ”のとき、
第１の内部クロック制御信号ＣＬＫＣＴＲＬ１に”Ｈ”
が出力されるが、クロック制御信号ＸＯＲＯＵＴが”
Ｈ”でかつ入力クロックＣＫが”Ｈ”のときには、第１
の内部クロック制御信号ＣＬＫＣＴＲＬ１はハイインピ
ーダンス状態となる。ハイインピーダンス状態では、そ
のノードを駆動する素子が他にない場合、その直前の値
をしばらくの間、保持することになる。
成回路１３０では、クロック制御信号ＸＯＲＯＵＴが”
Ｌ”のときは、第１の内部クロック制御信号ＣＬＫＣＴ
ＲＬ１に”Ｌ”が出力され、クロック制御信号ＸＯＲＯ
ＵＴが”Ｈ”でかつ入力クロックＣＫが”Ｌ”のとき、
第１の内部クロック制御信号ＣＬＫＣＴＲＬ１に”Ｈ”
が出力されるが、クロック制御信号ＸＯＲＯＵＴが”
Ｈ”でかつ入力クロックＣＫが”Ｈ”のときには、第１
の内部クロック制御信号ＣＬＫＣＴＲＬ１はハイインピ
ーダンス状態となる。ハイインピーダンス状態では、そ
のノードを駆動する素子が他にない場合、その直前の値
をしばらくの間、保持することになる。
【０１２４】３３０は（実施の形態３）で示したものと
同じ構成の第２の内部クロック制御信号生成回路で、ロ
ードホールド入力LHと入力クロックＣＫとを入力とし、
第２の内部クロック制御信号ＣＬＫＣＴＲＬ２を出力す
る。
同じ構成の第２の内部クロック制御信号生成回路で、ロ
ードホールド入力LHと入力クロックＣＫとを入力とし、
第２の内部クロック制御信号ＣＬＫＣＴＲＬ２を出力す
る。
【０１２５】このような構成の内部クロック制御信号生
成回路３３０では、入力クロックＣＫが”Ｌ”のとき
は、ロードホールド入力LHを反転した値が第２の内部ク
ロック制御信号ＣＬＫＣＴＲＬ２の値として出力され
る。入力クロックＣＫが”Ｈ”のときには、第２の内部
クロック制御信号ＣＬＫＣＴＲＬ２はハイインピーダン
ス状態となる。ハイインピーダンス状態では、そのノー
ドを駆動する素子が他にない場合、その直前の値をしば
らくの間、保持することになる。
成回路３３０では、入力クロックＣＫが”Ｌ”のとき
は、ロードホールド入力LHを反転した値が第２の内部ク
ロック制御信号ＣＬＫＣＴＲＬ２の値として出力され
る。入力クロックＣＫが”Ｈ”のときには、第２の内部
クロック制御信号ＣＬＫＣＴＲＬ２はハイインピーダン
ス状態となる。ハイインピーダンス状態では、そのノー
ドを駆動する素子が他にない場合、その直前の値をしば
らくの間、保持することになる。
【０１２６】４４０は入力クロックＣＫと第１の内部ク
ロック制御信号ＣＬＫＣＴＲＬ１と第２の内部クロック
制御信号ＣＬＫＣＴＲＬ２とを入力として、内部正転ク
ロック信号ＣＫＩと内部反転クロック信号ＮＣＫＩとを
出力する出力クロック生成回路である。４４２は入力ク
ロックＣＫと第１の内部クロック制御信号ＣＬＫＣＴＲ
Ｌ１と第２の内部クロック制御信号ＣＬＫＣＴＲＬ２と
を入力とし、内部反転クロック信号ＮＣＫＩを出力とす
る３入力ＮＡＮＤゲートであり、３４４は内部反転クロ
ック信号ＮＣＫＩを入力とし、内部正転クロック信号Ｃ
ＫＩを出力するインバータである。
ロック制御信号ＣＬＫＣＴＲＬ１と第２の内部クロック
制御信号ＣＬＫＣＴＲＬ２とを入力として、内部正転ク
ロック信号ＣＫＩと内部反転クロック信号ＮＣＫＩとを
出力する出力クロック生成回路である。４４２は入力ク
ロックＣＫと第１の内部クロック制御信号ＣＬＫＣＴＲ
Ｌ１と第２の内部クロック制御信号ＣＬＫＣＴＲＬ２と
を入力とし、内部反転クロック信号ＮＣＫＩを出力とす
る３入力ＮＡＮＤゲートであり、３４４は内部反転クロ
ック信号ＮＣＫＩを入力とし、内部正転クロック信号Ｃ
ＫＩを出力するインバータである。
【０１２７】このような構成の出力クロック生成回路４
４０では、入力クロックＣＫと第１の内部クロック制御
信号ＣＬＫＣＴＲＬ１と第２の内部クロック制御信号Ｃ
ＬＫＣＴＲＬ２のすべてが”Ｈ”のときのみ、内部正転
クロック信号ＣＫＩが”Ｈ”、内部反転クロック信号Ｎ
ＣＫＩが”Ｌ”となり、それ以外の場合は、内部正転ク
ロック信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣ
ＫＩが”Ｈ”となる。
４０では、入力クロックＣＫと第１の内部クロック制御
信号ＣＬＫＣＴＲＬ１と第２の内部クロック制御信号Ｃ
ＬＫＣＴＲＬ２のすべてが”Ｈ”のときのみ、内部正転
クロック信号ＣＫＩが”Ｈ”、内部反転クロック信号Ｎ
ＣＫＩが”Ｌ”となり、それ以外の場合は、内部正転ク
ロック信号ＣＫＩが”Ｌ”、内部反転クロック信号ＮＣ
ＫＩが”Ｈ”となる。
【０１２８】なお、以上説明したスイッチ回路のより具
体的なものとしては、ゲート信号が”Ｈ”のとき”Ｏ
Ｎ”となるＮチャネルトランジスタや、ゲート信号が”
Ｌ”のとき”ＯＮ”となるＰチャネルトランジスタなど
がある。
体的なものとしては、ゲート信号が”Ｈ”のとき”Ｏ
Ｎ”となるＮチャネルトランジスタや、ゲート信号が”
Ｌ”のとき”ＯＮ”となるＰチャネルトランジスタなど
がある。
【０１２９】以上説明した構成をもつフリップフロップ
回路とそのクロック制御回路の動作について説明する。
回路とそのクロック制御回路の動作について説明する。
【０１３０】ロードホールド入力LHが”Ｈ”となってい
る期間では、常に第２の内部クロック制御信号ＣＬＫＣ
ＴＲＬ２が”Ｌ”となり、第２の内部クロック制御信号
ＣＬＫＣＴＲＬ２をＣＬＫＣＴＲＬとした（実施の形態
３）で示した周期Ｔ０と同じように動作する。
る期間では、常に第２の内部クロック制御信号ＣＬＫＣ
ＴＲＬ２が”Ｌ”となり、第２の内部クロック制御信号
ＣＬＫＣＴＲＬ２をＣＬＫＣＴＲＬとした（実施の形態
３）で示した周期Ｔ０と同じように動作する。
【０１３１】ロードホールド入力LHが”Ｈ”から”Ｌ”
に変化し、入力クロックＣＫが”Ｈ”の期間であれば、
同じく第２の内部クロック制御信号ＣＬＫＣＴＲＬ２を
ＣＬＫＣＴＲＬとした（実施の形態３）で示した周期Ｔ
１と同じように動作する。
に変化し、入力クロックＣＫが”Ｈ”の期間であれば、
同じく第２の内部クロック制御信号ＣＬＫＣＴＲＬ２を
ＣＬＫＣＴＲＬとした（実施の形態３）で示した周期Ｔ
１と同じように動作する。
【０１３２】その後、入力クロックＣＫが”Ｌ”となっ
て以降で、ロードホールド入力LHが”Ｌ”であれば、常
に第２の内部クロック制御信号ＣＬＫＣＴＲＬ２が”
Ｈ”となり、第１の内部クロック制御信号ＣＬＫＣＴＲ
Ｌ１をＣＬＫＣＴＲＬとした（実施の形態１）で示した
スレーブラッチ型フリップフロップ回路と同じ動作をす
る。
て以降で、ロードホールド入力LHが”Ｌ”であれば、常
に第２の内部クロック制御信号ＣＬＫＣＴＲＬ２が”
Ｈ”となり、第１の内部クロック制御信号ＣＬＫＣＴＲ
Ｌ１をＣＬＫＣＴＲＬとした（実施の形態１）で示した
スレーブラッチ型フリップフロップ回路と同じ動作をす
る。
【０１３３】このように、入力データＤの値が変化した
次の入力クロックＣＫが”Ｈ”となったときのみ内部正
転クロック信号ＣＫＩを”Ｈ”（内部反転クロック信号
ＮＣＫＩを”Ｌ”）とし、正転出力データＱと反転出力
データＮＱの値が変化したことにより、内部正転クロッ
ク信号ＣＫＩを”Ｌ”（内部反転クロック信号ＮＣＫＩ
を”Ｈ”）とし、正転出力データＱと反転出力データＮ
Ｑの値を保持し、かつ、ロードホールド入力LHの値が変
化した次の周期のクロックの立ち上がりのときから、そ
のロードホールドの制御をおこなうことにより、確実に
動作するのスレーブラッチ型ロードホールドフリップフ
ロップを実現することができる。
次の入力クロックＣＫが”Ｈ”となったときのみ内部正
転クロック信号ＣＫＩを”Ｈ”（内部反転クロック信号
ＮＣＫＩを”Ｌ”）とし、正転出力データＱと反転出力
データＮＱの値が変化したことにより、内部正転クロッ
ク信号ＣＫＩを”Ｌ”（内部反転クロック信号ＮＣＫＩ
を”Ｈ”）とし、正転出力データＱと反転出力データＮ
Ｑの値を保持し、かつ、ロードホールド入力LHの値が変
化した次の周期のクロックの立ち上がりのときから、そ
のロードホールドの制御をおこなうことにより、確実に
動作するのスレーブラッチ型ロードホールドフリップフ
ロップを実現することができる。
【０１３４】なお、本実施の形態では、入力データＤと
正転出力データＱとの排他的論理和を、クロック制御信
号ＸＯＲＯＵＴとして出力する回路として、２つのスイ
ッチ回路で構成するものを示したが、図３aに示すよう
に、入力データＤと正転出力データＱを入力としてそれ
らの排他的論理和をクロック制御信号ＸＯＲＯＵＴとし
て出力する排他的論理和ゲート（ＸＯＲゲート）として
もよい。また、内部クロック制御信号生成回路として、
２つのスイッチ回路で構成するものを示したが、図３ｂ
に示すように、スイッチ回路１３２として、入力クロッ
クＣＫが”Ｌ”のとき、クロック制御信号ＸＯＲＯＵＴ
が接続された入力側を選択し、その値を内部クロック制
御信号ＣＬＫＣＴＲＬとして出力し、入力クロックＣＫ
が”Ｈ”となったときは、その出力が接続された入力側
を選択して、その値を内部クロック制御信号ＣＬＫＣＴ
ＲＬとして出力するような、その直前までの内部クロッ
ク制御信号ＣＬＫＣＴＲＬを保持する回路としてもよ
い。
正転出力データＱとの排他的論理和を、クロック制御信
号ＸＯＲＯＵＴとして出力する回路として、２つのスイ
ッチ回路で構成するものを示したが、図３aに示すよう
に、入力データＤと正転出力データＱを入力としてそれ
らの排他的論理和をクロック制御信号ＸＯＲＯＵＴとし
て出力する排他的論理和ゲート（ＸＯＲゲート）として
もよい。また、内部クロック制御信号生成回路として、
２つのスイッチ回路で構成するものを示したが、図３ｂ
に示すように、スイッチ回路１３２として、入力クロッ
クＣＫが”Ｌ”のとき、クロック制御信号ＸＯＲＯＵＴ
が接続された入力側を選択し、その値を内部クロック制
御信号ＣＬＫＣＴＲＬとして出力し、入力クロックＣＫ
が”Ｈ”となったときは、その出力が接続された入力側
を選択して、その値を内部クロック制御信号ＣＬＫＣＴ
ＲＬとして出力するような、その直前までの内部クロッ
ク制御信号ＣＬＫＣＴＲＬを保持する回路としてもよ
い。
【０１３５】
【発明の効果】以上の説明から明らかなように、クロッ
ク制御信号を入力クロックで制御し、クロック制御信号
が変化した次の入力クロックのタイミングでその制御を
内部クロックに対しておこなうことにより、確実に動作
するフリップフロップのクロック制御回路およびフリッ
プフロップ回路を提供することができる。
ク制御信号を入力クロックで制御し、クロック制御信号
が変化した次の入力クロックのタイミングでその制御を
内部クロックに対しておこなうことにより、確実に動作
するフリップフロップのクロック制御回路およびフリッ
プフロップ回路を提供することができる。
【０１３６】また、クロック制御信号を入力クロックで
制御し、クロック制御信号が変化した次の入力クロック
のタイミングでその制御を内部クロックに対しておこな
い、かつその制御による出力結果の変化を検出してクロ
ック制御信号を変化させ、内部クロックを制御すること
により、低消費電力で確実に動作するフリップフロップ
のクロック制御回路およびフリップフロップ回路を提供
することができる。
制御し、クロック制御信号が変化した次の入力クロック
のタイミングでその制御を内部クロックに対しておこな
い、かつその制御による出力結果の変化を検出してクロ
ック制御信号を変化させ、内部クロックを制御すること
により、低消費電力で確実に動作するフリップフロップ
のクロック制御回路およびフリップフロップ回路を提供
することができる。
【０１３７】このように本発明によれば、少ない回路で
確実に低消費電力で動作するスレーブラッチ型フリップ
フロップ回路を実現することができ、また、確実に低消
費電力で動作するフリップフロップ回路を実現すること
ができ、また、確実に動作するロードホールドフリップ
フロップ回路を実現することができ、その実用的効果は
絶大である。
確実に低消費電力で動作するスレーブラッチ型フリップ
フロップ回路を実現することができ、また、確実に低消
費電力で動作するフリップフロップ回路を実現すること
ができ、また、確実に動作するロードホールドフリップ
フロップ回路を実現することができ、その実用的効果は
絶大である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のスレーブラッチ型
フリップフロップ回路図
フリップフロップ回路図
【図２】同実施の形態のスレーブラッチ型フリップフロ
ップ回路の動作を示すタイミングチャート
ップ回路の動作を示すタイミングチャート
【図３】同実施の形態のスレーブラッチ型フリップフロ
ップ回路を構成する具体的回路図
ップ回路を構成する具体的回路図
【図４】本発明の第２の実施の形態の低消費電力フリッ
プフロップ回路図
プフロップ回路図
【図５】同実施の形態の低消費電力フリップフロップ回
路の動作を示すタイミングチャート
路の動作を示すタイミングチャート
【図６】本発明の第３の実施の形態のロードホールドフ
リップフロップ回路図
リップフロップ回路図
【図７】同実施の形態のロードホールドフリップフロッ
プ回路の動作を示すタイミングチャート
プ回路の動作を示すタイミングチャート
【図８】本発明の第４の実施の形態のスレーブラッチ型
ロードホールドフリップフロップ回路図
ロードホールドフリップフロップ回路図
【図９】従来の低消費電力フリップフロップ回路図
【図１０】従来の低消費電力フリップフロップ回路の動
作を示すタイミングチャート
作を示すタイミングチャート
【図１１】従来のロードホールドフリップフロップ回路
図
図
【図１２】従来のロードホールドフリップフロップ回路
の動作を示すタイミングチャート
の動作を示すタイミングチャート
【図１３】従来のスレーブラッチ型フリップフロップ回
路図
路図
【図１４】従来のスレーブラッチ型フリップフロップ回
路の動作を示すタイミングチャート
路の動作を示すタイミングチャート
１００ スレーブラッチ回路 １２０ 排他的論理和出力回路 １３０ 内部クロック制御信号生成回路 １３２ スイッチ回路 １３４ スイッチ回路 １４０ 出力クロック生成回路 ２００ マスタースレーブ型ラッチ回路 ２３０ 内部クロック制御信号生成回路 ２３２ スイッチ回路 ３３０ 内部クロック制御信号生成回路 ３３２ スイッチ回路
Claims (10)
- 【請求項１】 クロック信号と少なくとも１つのクロッ
ク制御信号とを入力とし、内部クロック制御信号を出力
する内部クロック制御信号生成回路と、 その出力された内部クロック制御信号とクロック信号と
を入力とし、フリップフロップ回路を制御する内部クロ
ック信号を出力する出力クロック生成回路とを具備した
クロック制御回路。 - 【請求項２】 前記内部クロック制御信号生成回路は、
クロック信号がロウレベルまたはハイレベルのいずれか
の期間ではクロック制御信号をリアルタイムに内部クロ
ック制御信号として出力し、クロック信号がその反転と
なっている期間ではクロック信号が反転となる直前のク
ロック制御信号を内部クロック制御信号として出力する
請求項１記載のクロック制御回路。 - 【請求項３】 前記内部クロック制御信号生成回路は、
スイッチ入力端子とスイッチ出力端子とスイッチ制御端
子とからなり、スイッチ制御端子の入力がロウレベルの
ときはスイッチ入力端子の値をスイッチ出力端子より出
力し、スイッチ制御端子の入力がハイレベルのときはス
イッチ出力端子をハイインピーダンス状態とするスイッ
チ回路を有し、クロック制御信号をスイッチ入力端子に
入力し、クロック信号をスイッチ制御端子に入力し、ス
イッチ出力端子より内部クロック制御信号を出力する請
求項１記載のクロック制御回路。 - 【請求項４】 前記内部クロック制御信号生成回路は、
クロック信号がロウレベルまたはハイレベルのいずれか
の期間ではクロック制御信号をリアルタイムに内部クロ
ック制御信号として出力し、クロック信号がその反転と
なったときはクロック信号が反転となる直前のクロック
制御信号を内部クロック制御信号として出力し、クロッ
ク信号がその反転となっている期間でクロック制御信号
が最初にハイレベルからロウレベルまたはロウレベルか
らハイレベルに変化したときのみ、その変化したクロッ
ク制御信号を内部クロック制御信号として出力する請求
項１記載のクロック制御回路。 - 【請求項５】 前記内部クロック制御信号生成回路は、
スイッチ入力端子とスイッチ出力端子とスイッチ制御端
子とからなり、スイッチ制御端子の入力がロウレベルの
ときはスイッチ入力端子の値をスイッチ出力端子より出
力し、スイッチ制御端子の入力がハイレベルのときはス
イッチ出力端子をハイインピーダンス状態とする２つの
スイッチ回路を有し、 クロック制御信号を第１のスイッチ回路のスイッチ入力
端子に入力し、クロック信号を第１のスイッチ回路のス
イッチ制御端子に入力し、 ロウレベルを第２のスイッチ回路のスイッチ入力端子に
入力し、クロック制御信号を第２のスイッチ回路のスイ
ッチ制御端子に入力し、 第１のスイッチ回路のスイッチ出力端子と第２のスイッ
チ回路のスイッチ出力端子とを接続し、これらの端子よ
り内部クロック制御信号を出力する請求項１記載のクロ
ック制御回路。 - 【請求項６】 前記出力クロック生成回路は、クロック
信号とn-1（n≧2）本の内部クロック制御信号とを入力
とするn入力NAND回路とその出力を入力とするインバー
タからなり、n入力NAND回路の出力とインバータの出力
とをフリップフロップ回路の内部クロック信号として出
力する請求項１記載のクロック制御回路。 - 【請求項７】 内部クロック信号がハイレベルまたはロ
ウレベルのときに入力データを出力し、内部クロック信
号がその反転となったときにその直前の出力データを保
持するマスターラッチ回路と、 そのマスターラッチ回路の出力を入力とし、内部クロッ
ク信号がロウレベルまたはハイレベルのときに入力デー
タを出力し、内部クロック信号がその反転となったとき
にその直前の出力データを保持するスレーブラッチ回路
と、 ロードホールド信号またはその反転信号をクロック制御
信号とする請求項２記載のクロック制御回路とを具備す
るロードホールドフリップフロップ回路。 - 【請求項８】 内部クロック信号がハイレベルまたはロ
ウレベルのときに入力データを出力し、内部クロック信
号がその反転となったときにその直前の出力データを保
持するマスターラッチ回路と、 そのマスターラッチ回路の出力を入力とし、内部クロッ
ク信号がロウレベルまたはハイレベルのときに入力デー
タを出力し、内部クロック信号がその反転となったとき
にその直前の出力データを保持するスレーブラッチ回路
と、 マスターラッチ回路の入力データとスレーブラッチ回路
の出力データとの排他的論理和をクロック制御信号とす
る請求項２記載のクロック制御回路とを具備する低消費
電力フリップフロップ回路。 - 【請求項９】 内部クロック信号がハイレベルまたはロ
ウレベルのときに入力データを出力し、内部クロック信
号がその反転となったときにその直前の出力データを保
持するスレーブラッチ回路と、 スレーブラッチ回路の入力データと出力データとの排他
的論理和をクロック制御信号とする請求項４記載のクロ
ック制御回路とを具備するスレーブラッチ型フリップフ
ロップ回路。 - 【請求項１０】 内部クロック信号がハイレベルまたは
ロウレベルのときに入力データを出力し、内部クロック
信号がその反転となったときにその直前の出力データを
保持するスレーブラッチ回路と、 スレーブラッチ回路の入力データと出力データとの排他
的論理和を第１のクロック制御信号とする請求項４記載
の第１の内部クロック制御信号生成回路と、 ロードホールド信号またはその反転信号を第２のクロッ
ク制御信号とする請求項２記載のク第２の内部クロック
制御信号生成回路と、 クロック信号と第１のクロック制御信号と第２のクロッ
ク制御信号とを入力とし、内部クロック信号を出力する
請求項４記載の出力クロック生成回路を有する請求項１
記載のクロック制御回路とを具備するスレーブラッチ型
ロードホールドフリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9095488A JPH10290142A (ja) | 1997-04-14 | 1997-04-14 | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9095488A JPH10290142A (ja) | 1997-04-14 | 1997-04-14 | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10290142A true JPH10290142A (ja) | 1998-10-27 |
Family
ID=14138997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9095488A Pending JPH10290142A (ja) | 1997-04-14 | 1997-04-14 | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10290142A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340795A (ja) * | 1998-05-22 | 1999-12-10 | Nec Corp | フリップフロップ回路 |
| JP2005537768A (ja) * | 2002-08-28 | 2005-12-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 状態保持回路の電力消費量を減少させる方法、状態保持回路および電子装置 |
| JPWO2019142546A1 (ja) * | 2018-01-16 | 2020-12-03 | ヌヴォトンテクノロジージャパン株式会社 | 半導体集積回路 |
-
1997
- 1997-04-14 JP JP9095488A patent/JPH10290142A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340795A (ja) * | 1998-05-22 | 1999-12-10 | Nec Corp | フリップフロップ回路 |
| JP2005537768A (ja) * | 2002-08-28 | 2005-12-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 状態保持回路の電力消費量を減少させる方法、状態保持回路および電子装置 |
| JPWO2019142546A1 (ja) * | 2018-01-16 | 2020-12-03 | ヌヴォトンテクノロジージャパン株式会社 | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239576B2 (en) | Memory device and method of controlling the same | |
| US6198327B1 (en) | Pulse generator with improved high speed performance for generating a constant pulse width | |
| US6720813B1 (en) | Dual edge-triggered flip-flop design with asynchronous programmable reset | |
| US6989695B2 (en) | Apparatus and method for reducing power consumption by a data synchronizer | |
| JP2001305180A (ja) | スキャンフリップフロップ回路及びこれを用いたスキャンテスト方法 | |
| US20040119520A1 (en) | Setup/hold time control device | |
| JPH09120672A (ja) | 同期式半導体メモリ | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| EP0924859A1 (en) | Self-clocked logic circuit and methodology | |
| JP3567601B2 (ja) | 入出力バッファ回路及び出力バッファ回路 | |
| JPH09312553A (ja) | 論理回路 | |
| JPH0528289A (ja) | レジスタ制御回路 | |
| JPH10290142A (ja) | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 | |
| US6130558A (en) | Data transfer circuit and method for a semiconductor memory | |
| JPH03272216A (ja) | フリップフロップ回路 | |
| JP4240657B2 (ja) | 計数装置及びその駆動方法 | |
| JP3466755B2 (ja) | 電子機器 | |
| JP2001177384A (ja) | パルス発生器 | |
| US5471630A (en) | Data processor with quicker latch input timing of valid data | |
| JPH05206791A (ja) | Ｄ型フリップフロップ | |
| JPH07249968A (ja) | フリップフロップ回路及びそれを用いたシフトレジスタ回路 | |
| JP3266111B2 (ja) | クロック入力バッファ回路 | |
| JPH05327422A (ja) | Ｄフリップフロップ回路 | |
| JP2538628B2 (ja) | 半導体集積回路 | |
| JP2562995B2 (ja) | データ処理回路の制御方法 |