JP6344544B2

JP6344544B2 - 発振器の製造方法、半導体回路装置の製造方法及び半導体回路装置

Info

Publication number: JP6344544B2
Application number: JP2013233039A
Authority: JP
Inventors: 石川　匡亨; 匡亨石川; 洋佑板坂; 山本　壮洋; 壮洋山本; 晃弘福澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2013-11-11
Filing date: 2013-11-11
Publication date: 2018-06-20
Anticipated expiration: 2033-11-11
Also published as: JP2015095709A; CN104639082A; CN104639082B; US9246469B2; US20150130547A1

Description

本発明は、発振器の製造方法、半導体回路装置の製造方法及び半導体回路装置に関する。

水晶振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などの振動子（圧電振動子）を用いた発振器が開発されている。振動子の特性には製造ばらつきがあるので、オーバードライブ検査やドライブレベル特性検査などを行なって、振動子の特性を検査する必要がある。

特許文献１には、水晶振動子と発振回路とを同一の収容容器内に搭載した後に、水晶振動子のレベル特性検査を行うことができる圧電発振器が開示されている。

特開２００１−７６４８号公報

特許文献１に記載の圧電発振器では、発振器を組み立てた後に、発振回路を検査用のモードに変更してから振動子の特性の検査を行う必要がある。このため、検査に要する時間及び工数がかかるという課題があった。また、発振回路を検査用のモードに変更するための設備も必要になるという課題があった。

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明のいくつかの態様によれば、検査に要する時間及び工数を削減でき、設備投資を抑制できる、発振器の製造方法、半導体回路装置の製造方法及び半導体回路装置を提供することができる。

［適用例１］
本適用例に係る発振器の製造方法は、振動子と、前記振動子と接続される発振部と、動作モードとして前記発振部が発振動作を行う通常モードと前記振動子の特性を検査する検査モードとを含み、前記動作モードを制御する制御部と、を有する半導体回路装置と、を備えた発振器の製造方法であって、前記動作モードが前記検査モードに設定されている前記半導体回路装置を準備する工程と、前記振動子と前記半導体回路装置とを電気的に接続する接続工程と、前記半導体回路装置と電気的に接続された状態の前記振動子の特性を検査する検査工程と、を含む、発振器の製造方法である。

本適用例によれば、半導体回路装置の制御部の動作モードは、検査モードに設定された状態であるので、検査を行うために通常モードから検査モードに変更する必要がなく、電源電圧を供給すれば接続工程の後に速やかに検査工程を行える。また、検査を行うために通常モードから検査モードに変更するための設備も不要である。したがって、検査に要する時間及び工数を削減でき、設備投資を抑制できる発振器の製造方法を実現できる。

［適用例２］
上述の発振器の製造方法において、前記検査は、オーバードライブ検査及びドライブレベル特性検査のうち少なくとも１つであることが好ましい。

オーバードライブ検査及びドライブレベル特性検査のうち少なくとも１つを行うことによって、半導体回路装置と電気的に接続された状態の振動子の重要な特性を検査することができる。

［適用例３］
上述の発振器の製造方法において、前記検査工程の後に、前記動作モードを前記通常モードに切り替える切り替え工程を含んでいることが好ましい。

切り替え工程を行うことによって、発振器の通常の発振動作を行える状態になるので、発振器として速やかに使用できる発振器の製造方法を実現できる。

［適用例４］
本適用例に係る半導体回路装置の製造方法は、振動子と電気的に接続される発振部と、動作モードとして前記発振部が発振動作を行う通常モードと前記振動子の特性を検査する検査モードとを含み、前記動作モードを制御する制御部と、を有する半導体回路装置の製造方法であって、前記発振部及び前記制御部の回路を形成する回路形成工程と、前記動作モードを前記検査モードに設定する設定工程と、を含む、半導体回路装置の製造方法である。

本適用例によれば、半導体回路装置の動作モードは、検査モードに設定された状態であるので、発振器として組み立てた後に速やかに、半導体回路装置と電気的に接続された状態の振動子の特性を検査することができる。また、検査を行うために通常モードから検査モードに変更するための設備も不要である。したがって、検査に要する時間及び工数を削減でき、設備投資を抑制できる半導体回路装置の製造方法を実現できる。

［適用例５］
本適用例に係る半導体回路装置は、振動子と電気的に接続される発振部と、動作モードとして前記発振部が発振動作を行う通常モードと前記振動子の特性を検査する検査モードとを含み、前記動作モードを制御する制御部と、を備え、前記動作モードが前記検査モードに設定されている、半導体回路装置である。

本適用例によれば、半導体回路装置の動作モードは、検査モードに設定された状態であるので、発振器として組み立てた後に速やかに、半導体回路装置と電気的に接続された状態の振動子の特性を検査することができる。また、検査を行うために通常モードから検査モードに変更するための設備も不要である。したがって、検査に要する時間及び工数を削減でき、設備投資を抑制できる半導体回路装置を実現できる。

本実施形態に係る半導体回路装置１の回路図である。本実施形態に係る半導体回路装置１の製造方法を示すフローチャートである。本実施形態に係る発振器１０００の製造方法を示すフローチャートである。本実施形態に係る発振器１０００の断面図である。検査工程の概要を示すブロック図である。本実施形態に係る発振器１０００の製造方法の変形例を示すフローチャートである。

以下、本発明の好適な実施例について図面を用いて詳細に説明する。用いる図面は説明
の便宜上のものである。なお、以下に説明する実施例は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．半導体回路装置
図１は、本実施形態に係る半導体回路装置１の回路図である。

本実施形態に係る半導体回路装置１は、振動子１００と電気的に接続される発振部１０と、動作モードとして発振部１０が発振動作を行う通常モードと振動子１００の特性を検査する検査モードとを含み、動作モードを制御する制御部２０と、を備え、動作モードが検査モードに設定されている。

発振部１０は、振動子１００と電気的に接続されて発振動作を行う。図１に示される例では、発振部１０は、発振回路１１、バイアス生成回路１２、周波数制御部１３及び出力バッファー１４を含んで構成されている。

発振回路１１は、主として、振動子１００と電気的に接続されて発振動作を行う。発振回路１１としては、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路など、種々の公知の発振回路を採用できる。本実施形態においては、発振回路１１は、ピアース発振回路である。

バイアス生成回路１２は、電源端子ＶＤＤから供給される電力に基づいて、バイアス電流を生成して発振回路１１に供給する。本実施形態においては、ピアース発振回路の発振用トランジスターに電流を供給する。

周波数制御部１３は、制御端子ＶＣに入力される制御信号に基づいて、発振回路１１に含まれる可変容量を制御する。これによって、発振回路１１における負荷容量を変化させることにより、発振周波数を制御することができる。

出力バッファー１４は、増幅回路で構成されている。出力バッファー１４は、発振回路１１が出力する発振信号の入力を受け付け、出力端子ＯＵＴに出力する。

制御部２０は、発振部１０の動作を制御する。図１に示される例では、制御部２０は、シリアルインターフェース２１、レジスター２２、メモリー２３、スイッチ制御回路２４、ＸＯ端子入出力部２５及びＸＩ端子入出力部２６を含んで構成されている。

シリアルインターフェース２１は、クロック信号ＳＣＬＫ及びデータ信号ＤＡＴＡの入力を受け付け、入力を受け付けたクロック信号ＳＣＬＫ及びデータ信号ＤＡＴＡに基づいて、レジスター２２及びメモリー２３を制御する。本実施形態においては、クロック信号ＳＣＬＫは、制御端子ＶＣから入力される。また、データ信号ＤＡＴＡは、出力端子ＯＵＴから入力される。また、本実施形態においては、シリアルインターフェース２１は、レジスター２２にデータを書き込むレジスター書き込みモードと、レジスター２２及びメモリー２３にデータを書き込むメモリー書き込みモードとを有している。

レジスター２２は、スイッチ制御回路２４及び周波数制御部１３を制御するためのデータを格納し、格納されたデータに基づいてスイッチ制御回路２４及び周波数制御部１３を制御する。半導体回路装置１の通電時には、レジスター２２は、メモリー２３に記憶されたデータを読み込んで格納し、シリアルインターフェース２１によって新たなデータが書き込まれた場合には、シリアルインターフェース２１によって書き込まれた新たなデータを格納する。

メモリー２３は、半導体回路装置１の通電時にレジスター２２に格納されるデータを記憶する。メモリー２３は、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable
Read-Only Memory）やフラッシュメモリーなどの書き換え可能な不揮発性メモリーや、マスクＲＯＭ（Read-Only Memory）などの書き換え不能な不揮発性メモリーなど、種々の公知の不揮発性メモリーで構成されていてもよい。

スイッチ制御回路２４は、レジスター２２に格納されたデータに基づいて、制御端子ＶＣとＸＯ端子入出力部２５との間の接続状態を切り替える。また、スイッチ制御回路２４は、ＸＩ端子入出力部２６を制御する。

ＸＯ端子入出力部２５は、振動子１００の第１端子と電気的に接続されるＸＯ端子と発振回路１１とを接続するとともに、ＸＯ端子とスイッチ制御回路２４とを抵抗を介して接続する。ＸＯ端子とスイッチ制御回路２４との間に設けられている抵抗は、振動子１００に対するＥＳＤ（Electro-Static Discharge）保護素子として機能する。

ＸＩ端子入出力部２６は、振動子１００の第２端子と電気的に接続されるＸＩ端子と発振回路１１とを接続する。また、ＸＩ端子入出力部２６は、スイッチ制御回路２４が出力する制御信号に基づいて、ＸＩ端子と接地電位との接続状態を切り替える。

制御部２０は、動作モードして、振動子１００と電気的に接続されて発振器として動作するための通常モードと、振動子１００と電気的に接続された状態の振動子１００の特性を検査するための検査モードと、を有している。

通常モードにおいて、スイッチ制御回路２４は、制御端子ＶＣとＸＯ端子入出力部２５との間の接続状態をＯＦＦ状態とする。また、通常モードにおいて、ＸＩ端子入出力部２６は、ＸＩ端子と接地電位との接続状態をＯＦＦ状態とする。また、通常モードにおいて、周波数制御部１３は、発振回路１１に含まれる可変容量を制御する通常の動作を行う。

検査モードにおいて、スイッチ制御回路２４は、制御端子ＶＣとＸＯ端子入出力部２５との間の接続状態をＯＮ状態とする。また、検査モードにおいて、ＸＩ端子入出力部２６は、ＸＩ端子と接地電位との接続状態をＯＮ状態とする。また、検査モードにおいて、周波数制御部１３は、発振を停止させるように動作する。

検査モードにおいては、制御端子ＶＣ及び接地端子ＶＳＳを用いて、発振回路１１を介さずに振動子１００に対して信号を入力することができる。したがって、半導体回路装置１と振動子１００とが電気的に接続された状態で、振動子１００の特性を検査することができる。振動子１００の特性の検査としては、例えば、通常モードよりも大きな電流または電圧または電力等を印加して振動子１００を駆動させて、振動子１００の周波数特性等を検査するオーバードライブ検査、及び、通常モードよりも大きな電流または電圧または電力等を段階的に増減させて振動子１００の周波数特性等の変動を検査するドライブレベル特性検査等が挙げられる。このように、半導体回路装置１の制御部２０が検査モードを有することによって、半導体回路装置１と振動子１００とが電気的に接続された状態で、振動子１００の重要な特性を検査することができる。

半導体回路装置１の初期通電時には、制御部２０の動作モードは検査モードに設定されている。具体的には、メモリー２３には、検査モードに設定するためのデータが記憶されており、半導体回路装置１の初期通電時には、レジスター２２にメモリー２３が記憶するデータが格納され、レジスター２２に格納されたデータに基づいて、スイッチ制御回路２４、ＸＩ端子入出力部２６及び周波数制御部１３が検査モードに制御される。

本実施形態に係る半導体回路装置１によれば、半導体回路装置１の動作モードは、検査モードに設定された状態であるので、発振器として組み立てた後に速やかに、半導体回路装置１と電気的に接続された状態の振動子１００の特性を検査することができる。また、検査を行うために通常モードから検査モードに変更するための設備も不要である。したがって、検査に要する時間及び工数を削減でき、設備投資を抑制できる半導体回路装置１を実現できる。

本実施形態に係る半導体回路装置１の制御部２０の動作モードは、通電後に変更することができる。具体的には、制御端子ＶＣからクロック信号ＳＣＬＫを、出力端子ＯＵＴからデータ信号ＤＡＴＡをシリアルインターフェース２１に入力し、シリアルインターフェース２１がレジスター２２に動作モードに関する情報を書き込むことで、所望の動作モードに設定することができる。また、シリアルインターフェース２１がメモリー２３に動作モードに関する情報を書き込むことで、次回の通電時に設定される動作モードを、所望の動作モードに設定することができる。したがって、例えば、振動子１００の検査が終了して発振器を出荷する際には、通電時に設定される動作モードを通常モードに設定しておくことで、発振器として速やかに使用できるようになる。

２．半導体回路装置の製造方法
図２は、本実施形態に係る半導体回路装置１の製造方法を示すフローチャートである。

本実施形態に係る半導体回路装置１の製造方法は、振動子１００と電気的に接続される発振部１０と、動作モードとして発振部１０が発振動作を行う通常モードと振動子１００を検査する検査モードとを含み、動作モードを制御する制御部２０を有する半導体回路装置１の製造方法であって、発振部１０及び制御部２０の回路を形成する回路形成工程（ステップＳ１００）と、動作モードを検査モードに設定する設定工程（ステップＳ１０２）と、を含む。本実施形態においては、半導体回路装置１の構成は、図１を用いて上述された構成と同様である。

本実施形態に係る半導体回路装置１の製造方法は、まず、発振部１０及び制御部２０の回路を形成する回路形成工程を行う（ステップＳ１００）。回路形成工程としては、種々の公知の半導体製造方法を採用できる。

ステップＳ１００の後に、制御部２０の動作モードを検査モードに設定する設定工程を行う（ステップＳ１０２）。具体的には、例えば、制御端子ＶＣからクロック信号ＳＣＬＫを、出力端子ＯＵＴからデータ信号ＤＡＴＡをシリアルインターフェース２１に入力し、シリアルインターフェース２１がメモリー２３に動作モードとして検査モードに関する情報を書き込む。

本実施形態に係る半導体回路装置１の製造方法によれば、半導体回路装置１の動作モードは、検査モードに設定された状態であるので、発振器として組み立てた後に速やかに、半導体回路装置１と電気的に接続された状態の振動子１００の特性を検査することができる。また、検査を行うために通常モードから検査モードに変更するための設備も不要である。したがって、検査に要する時間及び工数を削減でき、設備投資を抑制できる半導体回路装置１の製造方法を実現できる。

３．発振器の製造方法
図３は、本実施形態に係る発振器１０００の製造方法を示すフローチャートである。

本実施形態に係る発振器１０００の製造方法は、振動子１００と、振動子１００と接続
される発振部１０と、動作モードとして発振部１０が発振動作を行う通常モードと振動子１００の特性を検査する検査モードとを含み、動作モードを制御する制御部２０と、を有する半導体回路装置１と、を備えた発振器の製造方法であって、動作モードが検査モードに設定されている半導体回路装置１を準備する工程（ステップＳ２００）と、振動子１００と半導体回路装置１とを電気的に接続する接続工程（ステップＳ２０２）と、半導体回路装置１と電気的に接続された状態の振動子１００の特性を検査する検査工程（ステップＳ２０４）と、を含む。本実施形態においては、半導体回路装置１の構成は、図１を用いて上述された構成と同様である。

本実施形態に係る発振器１０００の製造方法は、まず、動作モードが検査モードに設定されている半導体回路装置１を準備する（ステップＳ２００）。ステップＳ２００の後に、半導体回路装置１と振動子１００とを電気的に接続する接続工程を行う（ステップＳ２０２）。具体的には、図１において、振動子１００の第１端子とＸＯ端子とを電気的に接続するとともに、振動子１００の第２端子とＸＩ端子とを電気的に接続する。

図４は、本実施形態に係る発振器１０００の断面図である。発振器１０００は、半導体回路装置１、振動子１００、セラミックパッケージ１１００、蓋１２００、電極１３００を含んで構成されている。

セラミックパッケージ１１００には、凹部が設けられており、蓋１２００で凹部を覆うことによって収容室１４００となる。セラミックパッケージ１１００には、半導体回路装置１と振動子１００とを電気的に接続するための配線及び端子が、凹部の表面又はセラミックパッケージ１１００の内部に設けられている。また、セラミックパッケージ１１００には、半導体回路装置１の電源端子ＶＤＤ、接地端子ＶＳＳ、制御端子ＶＣ及び出力端子ＯＵＴとそれぞれ電気的に接続される電極１３００が設けられている。

本実施形態におけるステップＳ２００の接続工程においては、まず、半導体回路装置１をセラミックパッケージ１１００に設けられた端子と電気的に接続する。次に、振動子１００をセラミックパッケージ１１００に設けられた端子と電気的に接続する。次に、蓋１２００をセラミックパッケージ１１００に接着する。

ステップＳ２０２の後に、半導体回路装置１と電気的に接続された状態の振動子１００の特性を検査する検査工程を行う（ステップＳ２０４）。本実施形態において、半導体回路装置１の制御部２０の動作モードは、初期通電時には検査モードに設定されているので、ステップＳ２０４を行う時点では、動作モードは検査モードである。

図５は、検査工程の概要を示すブロック図である。図５に示される例では、電源２０００及びシグナルジェネレーター３０００を用いて、振動子１００のオーバードライブ試験を行う。

半導体回路装置１の電源端子ＶＤＤと電気的に接続される発振器１０００の電極１３００（ＶＤＤ）は、電源２０００の電源端子に接続される。半導体回路装置１の接地端子ＶＳＳと電気的に接続される発振器１０００の電極１３００（ＶＳＳ）は、接地電位に接続される。半導体回路装置１の制御端子ＶＣと電気的に接続される発振器１０００の電極１３００（ＶＣ）は、シグナルジェネレーター３０００の出力端子に接続される。半導体回路装置１の出力端子ＯＵＴと電気的に接続される発振器１０００の電極１３００（ＯＵＴ）は、どこにも接続されていない。

図５に示されるように、本実施形態によれば、検査工程（ステップＳ２０４）を行うために、半導体回路装置１の動作モードを発振器１０００の外部から変更する必要がないの
で、電源２０００とシグナルジェネレーター３０００という少ない構成で振動子１００の特性を検査することができる。

本実施形態によれば、半導体回路装置１の制御部２０の動作モードは、検査モードに設定された状態であるので、検査を行うために通常モードから検査モードに変更する必要がなく、電源電圧を供給すれば接続工程（ステップＳ２０２）の後に速やかに検査工程（ステップＳ２０４）を行える。また、検査を行うために通常モードから検査モードに変更するための設備も不要である。したがって、検査に要する時間及び工数を削減でき、設備投資を抑制できる発振器１０００の製造方法を実現できる。

上述の発振器１０００の製造方法において、検査工程（ステップＳ２０４）で行われる検査は、オーバードライブ検査及びドライブレベル特性検査のうち少なくとも１つであることが好ましい。

検査工程（ステップＳ２０４）において、オーバードライブ検査及びドライブレベル特性検査のうち少なくとも１つを行うことによって、半導体回路装置１と電気的に接続された状態の振動子１００の重要な特性を検査することができる。

図６は、本実施形態に係る発振器１０００の製造方法の変形例を示すフローチャートである。図３に示されるフローチャートと同一の工程には同一の符号を付し、詳細な説明を省略する。

本実施形態に係る発振器１０００の製造方法の変形例は、ステップＳ２０４の後に、動作モードを通常モードに切り替える切り替え工程をさらに行う（ステップＳ２０６）。具体的には、例えば、制御端子ＶＣからクロック信号ＳＣＬＫを、出力端子ＯＵＴからデータ信号ＤＡＴＡをシリアルインターフェース２１に入力し、シリアルインターフェース２１がメモリー２３に動作モードとして通常モードに関する情報を書き込む。

切り替え工程（ステップＳ２０６）を行うことによって、発振器１０００の通常の発振動作を行える状態になるので、発振器１０００として速やかに使用できる発振器１０００の製造方法を実現できる。

以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態あるいは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１…半導体回路装置、１０…発振部、１１…発振回路、１２…バイアス生成回路、１３…ゲイン制御部、１４…出力バッファー、２０…制御部、２１…シリアルインターフェース、２２…レジスター、２３…メモリー、２４…スイッチ制御回路、２５…ＸＯ端子入出力部、２６…ＸＩ端子入出力部、１００…振動子、１０００…発振器、１１００…セラミックパッケージ、１２００…蓋、１３００…電極、１４００…収容室、２０００…電源、３０００…シグナルジェネレーター、ＯＵＴ…出力端子、ＶＣ…制御端子、ＶＤＤ…電源端
子、ＶＳＳ…接地端子、ＸＩ…ＸＩ端子、ＸＯ…ＸＯ端子

Claims

第１端子と第２端子とを有する振動子と、
前記振動子と接続される発振部と、動作モードとして、前記発振部が発振動作を行う通常モードと、前記発振部が発振動作を停止し、前記振動子の特性を検査する検査モードとを含み、前記動作モードを制御する制御部と、前記第１端子と電気的に接続される第３端子と、前記第２端子と電気的に接続される第４端子と、発振周波数を制御する制御信号が入力される制御端子と、接地端子と、を有し、前記検査モードでは、前記制御端子と前記第３端子とが電気的に接続されるとともに、前記接地端子と前記第４端子とが電気的に接続され、前記通常モードでは、前記制御端子と前記第３端子とが電気的に接続されないとともに、前記接地端子と前記第４端子とが電気的に接続されない半導体回路装置と、を備えた発振器の製造方法であって、
前記動作モードが前記検査モードに設定されている前記半導体回路装置を準備する工程と、
前記振動子と前記半導体回路装置とを電気的に接続する接続工程と、
前記半導体回路装置と電気的に接続された状態の前記振動子の特性を検査する検査工程と、
を含む、発振器の製造方法。
請求項１に記載の発振器の製造方法において、
前記通常モードでは、前記発振部と前記振動子とが電気的に接続され、
前記検査モードでは、前記発振部と前記振動子とが電気的に接続された状態で前記振動子の特性の検査が行われ、
前記検査は、オーバードライブ検査を含む、発振器の製造方法。
請求項１又は２に記載の発振器の製造方法において、さらに、
前記検査工程の後に、前記動作モードを前記通常モードに切り替える切り替え工程を含む、発振器の製造方法。
第１端子と第２端子とを有する振動子と電気的に接続される発振部と、動作モードとし
て、前記発振部が発振動作を行う通常モードと、前記発振部が発振動作を停止し、前記振動子の特性を検査する検査モードとを含み、前記動作モードを制御する制御部と、前記第１端子と電気的に接続される第３端子と、前記第２端子と電気的に接続される第４端子と、発振周波数を制御する制御信号が入力される制御端子と、接地端子と、を有し、前記検査モードでは、前記制御端子と前記第３端子とが電気的に接続されるとともに、前記接地端子と前記第４端子とが電気的に接続され、前記通常モードでは、前記制御端子と前記第３端子とが電気的に接続されないとともに、前記接地端子と前記第４端子とが電気的に接続されない半導体回路装置の製造方法であって、
前記発振部及び前記制御部の回路を形成する回路形成工程と、
前記動作モードを前記検査モードに設定する設定工程と、
を含む、半導体回路装置の製造方法。
第１端子と第２端子とを有する振動子と電気的に接続される発振部と、
動作モードとして、前記発振部が発振動作を行う通常モードと、前記発振部が発振動作を停止し、前記振動子の特性を検査する検査モードとを含み、前記動作モードを制御する制御部と、
前記第１端子と電気的に接続される第３端子と、
前記第２端子と電気的に接続される第４端子と、
発振周波数を制御する制御信号が入力される制御端子と、
接地端子と、
を備え、
前記検査モードでは、前記制御端子と前記第３端子とが電気的に接続されるとともに、前記接地端子と前記第４端子とが電気的に接続され、
前記通常モードでは、前記制御端子と前記第３端子とが電気的に接続されないとともに、前記接地端子と前記第４端子とが電気的に接続されず、
前記動作モードが前記検査モードに設定されている、半導体回路装置。