JP3674564B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3674564B2 JP3674564B2 JP2001292126A JP2001292126A JP3674564B2 JP 3674564 B2 JP3674564 B2 JP 3674564B2 JP 2001292126 A JP2001292126 A JP 2001292126A JP 2001292126 A JP2001292126 A JP 2001292126A JP 3674564 B2 JP3674564 B2 JP 3674564B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- contact
- gate
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000012535 impurity Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000009751 slip forming Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 422
- 239000000758 substrate Substances 0.000 description 28
- 238000002955 isolation Methods 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- -1 Metal Oxide Nitride Chemical class 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、MONOS型の不揮発性記憶装置を含む半導体装置およびその製造方法に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
不揮発性半導体記憶装置のひとつのタイプとして、チャネル領域とコントロールゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS（Metal Oxide Nitride Oxide Semiconductor）型もしくはSONOS（Silicon Oxide Nitride Oxide Silicon）型と呼ばれるタイプがある。
【０００３】
MONOS型の不揮発性半導体記憶装置として、図１６に示すデバイスが知られている（文献：Ｙ．Hayashi，et al ，2000 Symposium on VLSI Technology Digest of Technical Papers ｐ．１２２−ｐ．１２３）。
【０００４】
このMONOS型のメモリセル１００は、半導体基板１０上に第１ゲート絶縁層１２を介してワードゲート１４が形成されている。そして、ワードゲート１４の両側には、それぞれサイドウォール状の第１コントロールゲート２０と第２コントロールゲート３０とが配置されている。第１コントロールゲート２０の底部と半導体基板１０との間には、第２ゲート絶縁層２２が存在し、第１コントロールゲート２０の側面とワードゲート１４との間には絶縁層２４が存在する。同様に、第２コントロールゲート３０の底部と半導体基板１０との間には、第２ゲート絶縁層３２が存在し、第２コントロールゲート３０の側面とワードゲート１４との間には絶縁層３４が存在する。そして、隣り合うメモリセルの、対向するコントロールゲート２０とコントロールゲート３０との間の半導体基板１０には、ソース領域またはドレイン領域を構成する不純物層１６，１８が形成されている。
【０００５】
このように、ひとつのメモリセル１００は、ワードゲート１４の側面に２つのMONOS型メモリ素子を有する。また、これらの２つのMONOS型メモリ素子は独立に制御される。したがって、ひとつのメモリセル１００は、２ビットの情報を記憶することができる。
【０００６】
本発明の目的は、MONOS型の不揮発性記憶装置を含む半導体装置およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
（半導体装置）
本発明にかかる半導体装置は、不揮発性記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを構成するメモリ領域を含み、
前記不揮発性記憶装置は、
半導体層の上方に、第１ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成された、サイドウォール状の第１および第２コントロールゲートと、を含み、
前記第１コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対してサイド絶縁層を介して配置され、
前記第２コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対してサイド絶縁層を介して配置され、
前記第１および第２コントロールゲートは、それぞれ第１方向に連続して配置され、かつ、
前記第１方向と交差する第２方向に対して、前記不純物層を介して隣り合う前記第１および第２コントロールゲートは、共通コンタクト部に接続され、
前記共通コンタクト部は、第１コンタクト導電層、第２コンタクト導電層、およびパッド状の第３コンタクト導電層を含み、
前記第２コンタクト導電層は、前記第１および第２コントロールゲートと連続し、かつ、前記第１コンタクト導電層の内側に配置され、
前記第３コンタクト導電層は、前記第１コンタクト導電層および前記第２コンタクト導電層上に配置されている。
【０００８】
本発明にかかる半導体装置によれば、サイドウォール状の前記第１および第２コントロールゲートは、１組ごとに、共通コンタクト部に接続されているので、幅の小さいコントロールゲートとの電気的接続を確実にとることができる。
【０００９】
本発明の半導体装置は、以下の各種態様をとりうる。
【００１０】
（Ａ）前記第１コンタクト導電層は、前記ワードゲートと同一の材質からなり、前記第２コンタクト導電層は、前記第１および第２コントロールゲートと同一の材質からなり、前記第３コンタクト導電層は前記ワードゲートに接続されるワード線と同一の材質からなることができる。
【００１１】
（Ｂ）前記第１コンタクト導電層を、前記半導体層の上方に、第１コンタクト絶縁層を介して配置させ、前記第２コンタクト導電層を、前記半導体層の上方に、第２コンタクト絶縁層を介して配置させ、前記第１コンタクト絶縁層を、前記第１ゲート絶縁層と同一の材質から形成し、前記第２コンタクト絶縁層を、前記第２ゲート絶縁層と同一の材質から形成することができる。
【００１２】
この場合、前記第２コンタクト導電層を、前記第１コンタクト導電層の内側に前記第２コンタクト絶縁層を介して配置できる。
【００１３】
また、この場合、前記第２コンタクト絶縁層を、前記サイド絶縁層と同一の材質から形成することができる。
【００１４】
（Ｃ）前記第２コンタクト導電層は凹部を構成し、該凹部に第３コンタクト絶縁層を埋め込むことができる。
【００１５】
（Ｄ）前記サイド絶縁層は、その上端が前記第１および第２コントロールゲートより上方に位置することができる。この構成により、前記第１および第２コントロールゲートを覆う埋込み絶縁層を確実に形成できる。すなわち、隣り合う前記第１および第２コントロールゲートは、同一の埋込み絶縁層によって覆われ、該埋込み絶縁層は、前記第１および第２コントロールゲートに接して配置された、対向する２つの前記サイド絶縁層の相互間に形成される。
【００１６】
（Ｅ）前記共通コンタクト部は、前記不純物層の端部に隣接して設けることができる。そして、前記共通コンタクト部が複数形成され、前記不純物層が複数配列され、前記複数の共通コンタクト部は、複数配列された前記不純物層に対して、該不純物層の一方の側の端部と他方の側の端部とにおいて交互に設けることができる。
【００１７】
（Ｆ）前記第２ゲート絶縁層およびサイド絶縁層は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層膜から構成できる。
【００１８】
（半導体装置の製造方法）
本発明にかかる製造方法は、不揮発性記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを構成するメモリ領域を含む半導体装置の製造方法であって、以下の工程を含む。
【００１９】
半導体層の上方に、第１ゲート絶縁層のための第１絶縁層を形成する工程、
前記第１絶縁層の上方に、第１導電層を形成する工程、
前記第１導電層の上方に、ストッパ層を形成する工程、
前記第１導電層および前記ストッパ層をパターニングして、ゲート層を形成する工程、
少なくとも前記半導体層の上方に、第２ゲート絶縁層を形成する工程、
前記ゲート層の両側面にサイド絶縁層を形成する工程、
前記メモリ領域に第２導電層を形成する工程、
共通コンタクト部の形成領域に対応する前記第２導電層上にマスクを形成して、前記第２導電層を異方性エッチングすることにより、サイドウォール状の第１および第２コントロールゲートを形成する工程、
前記メモリ領域に第２絶縁層を形成した後、前記ストッパ層が露出するように該第２絶縁層および前記第２導電層を化学的機械的研磨法によって研磨することにより、前記共通コンタクト部の形成領域内に第２コンタクト導電層を形成し、その後前記ストッパ層を除去する工程、
ソース領域またはドレイン領域を構成する不純物層を前記半導体層に形成する工程、および
前記メモリ領域に第３導電層を形成した後、前記ゲート層および前記第３導電層をパターニングして、ワードゲートおよび前記ワードゲートに接続されたワード線を形成するとともに、前記共通コンタクト部の形成領域内に第１コンタクト導電層および第３コンタクト導電層を形成する工程。
【００２０】
本発明にかかる半導体装置の製造方法によれば、特に工程数を増加させることなく、サイドウォール状の第１，第２コントロールゲートとともに、共通コンタクト部を形成でき、この共通コンタクト部を介して確実な電気的接続をとることができる。
【００２１】
本発明にかかる製造方法においては、さらに以下に例示する態様をとることができる。
【００２２】
（ａ）前記第２ゲート絶縁層および前記サイド絶縁層は、同一の成膜工程で形成され、かつ、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層の積層膜からなることができる。
【００２３】
（ｂ）前記第１コンタクト導電層は前記ワードゲートと同一の工程で成膜することができ、前記第２コンタクト導電層は前記第１および第２コントロールゲートと同一の工程で成膜することができ、前記第３コンタクト導電層は前記ワード線と同一の工程で成膜することができる。
【００２４】
（ｃ）前記共通コンタクト部の形成領域において、さらに、前記半導体層の上方に第１コンタクト絶縁層を形成する工程と、前記半導体層の上方および前記第１コンタクト導電層の側面に第２コンタクト絶縁層を形成する工程とを含み、
前記第１コンタクト絶縁層の形成は、前記第１ゲート絶縁層を形成する工程と同一工程にて行なわれ、前記第２コンタクト絶縁層の形成は、前記第２ゲート絶縁層および前記サイド絶縁層を形成する工程と同一工程にて行なわれることができる。
【００２５】
（ｄ）前記サイド絶縁層を、その上端が前記第１および第２コントロールゲートより上方に位置するように形成できる。
【００２６】
（ｅ）前記第２絶縁層を化学的機械的研磨法（以下、「ＣＭＰ法」という）によって研磨する工程において、隣り合う前記第１および第２コントロールゲートは埋込み絶縁層によって覆われるように形成することができる。
【００２７】
（ｆ）前記共通コンタクト部は、前記不純物層の端部に隣接して形成できる。また、前記共通コンタクト部を複数形成し、前記不純物層を複数配列させ、前記複数の共通コンタクト部は、複数配列された前記不純物層に対して、該不純物層の一方の側の端部と他方の側の端部とにおいて交互に形成できる。
【００２８】
【発明の実施の形態】
図１および図１７は、本実施の形態に係る製造方法によって得られた半導体装置のメモリ領域のレイアウトを示す平面図である。図２は、本実施の形態に係る半導体装置の一部分を示す平面図である。図３は、図２のＡ−Ａ線に沿った断面図である。
【００２９】
図１〜図３および図１７に示す半導体装置は、MONOS型不揮発性記憶装置（以下、「メモリセル」という）１００が複数の行および列に格子状に配列されてメモリセルアレイを構成しているメモリ領域１０００と、メモリの周辺回路などを含むロジック回路領域２０００とを含む。
【００３０】
（デバイスの構造）
まず、図１および図１７を参照しながら、メモリ領域１０００のレイアウトについて説明する。
【００３１】
図１には、メモリ領域１０００の一部である第１のブロックＢ１と、これに隣り合う第２のブロックＢ２とが示されている。図１７には、第１のブロックＢ１と、第１のブロックＢ１のコンタクト構造とが示されている。
【００３２】
第１のブロックＢ１と第２のブロックＢ２との間の一部領域には、素子分離領域３００が形成されている。各ブロックＢ１，Ｂ２においては、Ｘ方向（行方向）に延びる複数のワード線５０（ＷＬ）と、Ｙ方向（列方向）に延びる複数のビット線６０（ＢＬ）とが設けられている。一本のワード線５０は、Ｘ方向に配列された複数のワードゲート１４に接続されている。ビット線６０は不純物層１６，１８によって構成されている。
【００３３】
第１および第２コントロールゲート２０，３０を構成する導電層４０は、各不純物層１６，１８を囲むように形成されている。すなわち、第１，第２コントロールゲート２０，３０は、それぞれＹ方向に延びており、１組の第１，第２コントロールゲート２０，３０の一方の端部は、Ｘ方向に延びる導電層によって互いに接続されている。また、１組の第１，第２コントロールゲート２０，３０の他方の端部はともに１つの共通コンタクト部２００に接続されている。したがって、各第１，第２コントロールゲート２０，３０は、メモリセルのコントロールゲートの機能と、Ｙ方向に配列された各コントロールゲートを接続する配線としての機能とを有する。
【００３４】
単一のメモリセル１００は、１つのワードゲート１４と、このワードゲート１４の両側に形成された第１，第２コントロールゲート２０，３０と、これらのコントロールゲート２０，３０の外側であって、半導体基板内に形成された不純物層１６，１８とを含む。そして、不純物層１６，１８は、それぞれ隣り合うメモリセル１００によって共有される。
【００３５】
Ｙ方向に互いに隣り合う不純物層１６であって、ブロックＢ１に形成された不純物層１６とブロックＢ２に形成された不純物層１６とは、半導体基板内に形成されたコンタクト用不純物層４００によって互いに電気的に接続されている。このコンタクト用不純物層４００は、不純物層１６に対し、コントロールゲートの共通コンタクト部２００とは反対側に形成される。
【００３６】
このコンタクト用不純物層４００上には、コンタクト３５０が形成されている。不純物層１６によって構成されたビット線６０は、このコンタクト３５０によって、上層の配線層に電気的に接続される。
【００３７】
同様に、Ｙ方向に互いに隣り合う２つの不純物層１８は、共通コンタクト部２００が配置されていない側において、コンタクト用不純物層４００によって互いに電気的に接続されている（図１７参照）。
【００３８】
図１からわかるように、１つのブロックにおいて、複数の共通コンタクト部２００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。同様に、図１７に示すように、１つのブロックにおいて、複数のコンタクト用不純物層４００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。
【００３９】
次に、図２および図３を参照しながら、半導体装置の平面構造および断面構造について説明する。メモリ領域１０００と隣り合う位置に、例えばメモリの周辺回路を構成するロジック回路領域２０００が形成されている。メモリ領域１０００とロジック回路領域２０００とは、素子分離領域３００によって電気的に分離されている。メモリ領域１０００には、少なくともメモリセル１００が形成されている。ロジック回路領域２０００には、少なくともロジック回路を構成する絶縁ゲート電界効果トランジスタ（以下、「ＭＯＳトランジスタ」という）５００が形成されている。
【００４０】
まず、メモリ領域１０００について説明する。
【００４１】
メモリセル１００は、半導体基板１０の上方に第１ゲート絶縁層１２を介して形成されたワードゲート１４と、半導体基板１０内に形成された、ソース領域またはドレイン領域を構成する不純物層１６，１８と、ワードゲート１４の両側に沿ってそれぞれ形成された、サイドウォール状の第１および第２のコントロールゲート２０，３０とを含む。また、不純物層１６，１８上には、シリサイド層９２が形成されている。
【００４２】
第１コントロールゲート２０は、半導体基板１０の上方に第２ゲート絶縁層２２を介して形成され、かつ、ワードゲート１４の一方の側面に対してサイド絶縁層２４を介して形成されている。同様に、第２コントロールゲート３０は、半導体基板１０の上方に第２ゲート絶縁層２２を介して形成され、かつ、ワードゲート１４の他方の側面に対してサイド絶縁層２４を介して形成されている。
【００４３】
第２ゲート絶縁層２２およびサイド絶縁層２４は、ＯＮＯ膜である。具体的には、第２ゲート絶縁層２２およびサイド絶縁層２４は、ボトム酸化シリコン層（第１酸化シリコン層）、窒化シリコン層、トップ酸化シリコン層（第２酸化シリコン層）の積層膜である。
【００４４】
第２ゲート絶縁層２２の第１酸化シリコン層は、チャネル領域と電荷蓄積領域との間に電位障壁（potential barrier）を形成する。
【００４５】
第２ゲート絶縁層２２の窒化シリコン層は、キャリア（たとえば電子）をトラップする電荷蓄積領域として機能する。
【００４６】
第２ゲート絶縁層２２の第２酸化シリコン層は、コントロールゲートと電荷蓄積領域との間に電位障壁（potential barrier）を形成する。
【００４７】
サイド絶縁層２４は、ワードゲート１４と、コントロールゲート２０，３０とをそれぞれ電気的に分離させる。また、サイド絶縁層２４の上端は、ワードゲート１４と第１，第２コントロールゲート２０，３０とのショートを防ぐために、コントロールゲート２０，３０の上端に比べ、半導体基板１０に対して上方に位置している。
【００４８】
サイド絶縁層２４と第２ゲート絶縁層２２とは、同一の成膜工程で形成され、それぞれの層構造は等しくなる。
【００４９】
そして、隣り合うメモリセル１００において、隣り合う第１コントロールゲート２０と第２コントロールゲート３０との間には、埋め込み絶縁層７０が形成される。この埋め込み絶縁層７０は、少なくともコントロールゲート２０，３０が露出しないようにこれらを覆っている。具体的には、埋込み絶縁層７０の上面は、サイド絶縁層２４の上端より半導体基板１０に対して上方に位置している。埋込み絶縁層７０をこのように形成することで、第１，第２コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００５０】
共通コンタクト部２００には、コントロールゲート２０，３０に所定の電位を供給するための導電層が形成される。共通コンタクト部２００は、第１コンタクト絶縁層２１２、第２コンタクト絶縁層２１０、第１コンタクト導電層２１４、第２コンタクト導電層２３２、第３コンタクト絶縁層２５２および第３コンタクト導電層２６０から構成されている。
【００５１】
第１コンタクト絶縁層２１２は、第１ゲート絶縁層１２と同一の工程で形成される。
【００５２】
第２コンタクト絶縁層２１０は、第２ゲート絶縁層２２およびサイド絶縁層２４と同一の工程で形成される。従って、第２コンタクト絶縁層２１０は、第１酸化シリコン層，窒化シリコン層および第２酸化シリコン層の積層膜から構成されている。
【００５３】
第１コンタクト導電層２１４は、ワードゲート１４と同一の工程で成膜される。この場合、第１コンタクト導電層２１４は、ワードゲート１４と同一の材質から形成される。また、第１コンタクト導電層２１４は、第２コンタクト絶縁層２１０の外側に形成されている。さらに、第１コンタクト導電層２１４は、半導体基板１０の上方に第１コンタクト絶縁層２１２を介して配置されている。
【００５４】
第２コンタクト導電層２３２は、第１コンタクト導電層２１４の内側に、第２コンタクト絶縁層２１０を介して配置されている。また、この第２コンタクト導電層２３２は、半導体基板１０の上方に第２コンタクト絶縁層２１０を介して配置されている。この第２コンタクト導電層２３２は、第１，第２コントロールゲート２０，３０の形成と同一の工程によって成膜され、かつ、第１，第２コントロールゲート２０，３０と連続するように形成されている。したがって、第２コンタクト導電層２３２と、第１，第２コントロールゲート２０，３０とは、同一の材質で形成されている。
【００５５】
第１サイド絶縁層２４，３４は、ワードゲート１４と、第１，第２コントロールゲート２０，３０とをそれぞれ電気的に分離させる。また、第１サイド絶縁層２４，３４の上端は、ワードゲート１４と第１，第２コントロールゲート２０，３０とのショートを防ぐために、第１，第２コントロールゲート２０，３０の上端に比べ、上方に位置している。
【００５６】
本実施の形態では、第１サイド絶縁層２４，３４と第２ゲート絶縁層２２，３２とは、同一の成膜工程で形成され、それぞれの層構造は等しくなる。さらに、第１サイド絶縁層２４，３４は、その上端が第１，第２コントロールゲート２０，３０より上方に位置するように形成されている。そして、隣り合うメモリセル１００において、隣り合う第１コントロールゲート２０と第２コントロールゲート３０との間には、埋め込み絶縁層７０が形成される。本実施の形態においては、第１，第２コントロールゲート２０，３０は埋め込み絶縁層７０によって埋め込まれている。この埋め込み絶縁層７０は、少なくとも第１，第２コントロールゲート２０，３０が露出しないようにこれらを覆っている。具体的には、埋め込み絶縁層７０の上面は、第１サイド絶縁層２４，３４の上端より半導体基板１０に対して上方に位置している。埋め込み絶縁層７０をこのように形成することで、第１，第２コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００５７】
ロジック回路領域２０００においては、ＭＯＳトランジスタ５００が形成されている。ＭＯＳトランジスタ５００は、半導体基板１０の上方に第３ゲート絶縁層１２２を介して形成されたゲート電極１４２と、半導体基板１０内に形成されたソース領域またはドレイン領域を構成する不純物層１６２，１８２と、ゲート電極１４２の両側面に沿ってそれぞれ形成されたサイドウォール絶縁層１５２とを含む。さらに、不純物層１６２，１８２の上面にはシリサイド層１９２が形成され、ゲート電極１４２の上面にはシリサイド層１９４が形成されている。
【００５８】
ロジック回路領域２０００においては、ＭＯＳトランジスタ５００は第２絶縁層２７０によって覆われている。この第２絶縁層２７０は、埋込み絶縁層７０と同一の工程で形成される。
【００５９】
メモリ領域１０００とロジック回路領域２０００との境界領域には、図２および図３に示すように、ワードゲート１４およびゲート電極１４２と同一の材質からなる境界部１４０ｃが形成される。この境界部１４０ｃは、ワードゲート１４およびゲート電極１４２と同一の成膜工程で形成される。また、境界部１４０ｃの少なくとも一部は、素子分離領域３００の上方に形成される。
【００６０】
境界部１４０ｃの一方の側面（メモリ領域１０００側）には、コントロールゲート２０，３０と同一の材質のサイドウォール状導電層２０ａが形成されている。このサイドウォール状導電層２０ａは、Ｙ方向に延びており、共通コンタクト部２００を介して隣り合うコントロールゲート３０と電気的に接続されている。このサイドウォール状導電層２０ａは、メモリセルのコントロールゲートとしては利用されない。しかしながら、サイドウォール状導電層２０ａを隣り合うコントロールゲート３０と電気的に接続させることによって、サイドウォール状導電層２０ａと隣り合うコントロールゲート３０の電気特性を、他のコントロールゲートの電気特性と等しくすることができる。
【００６１】
また、境界部１４０ｃの他の側面（ロジック回路領域２０００側）には、ＭＯＳトランジスタ５００のサイドウォール絶縁層１５２の形成と同一の工程によって形成されたサイドウォール状絶縁層１５２が形成されている。
【００６２】
メモリセル１００およびＭＯＳトランジスタ５００などが形成された半導体基板１０上には、層間絶縁層７２が形成されている。そして、層間絶縁層７２には、例えば共通コンタクト部２００の第３コンタクト導電層２６０に到達するコンタクトホール８４が形成されている。このコンタクトホール８４内に、タングステンプラグまたは銅プラグなどの導電層８２が充填され、この導電層８２は層間絶縁層７２上に形成された配線層８０と接続されている。
【００６３】
本実施の形態にかかる半導体装置によれば、メモリ領域１０００において、サイドウォール状の第１，第２コントロールゲート２０，３０は、１組ごとに、パッド状の共通コンタクト部２００と接続され、この共通コンタクト部２００は、第１コンタクト導電層２１４、第２コンタクト導電層２３２、およびパッド状の第３コンタクト導電層２６０を含む。ここで、第３コンタクト導電層２６０が、第１コンタクト導電層２１４および第２コンタクト導電層２３２上に設置されていることにより、これらのコントロールゲートとの電気的接続を確実にとることができる。すなわち、本実施の形態の半導体装置を構成するコントロールゲート２０，３０は、サイドウォール状の形状を有し、その幅は通常0.1μｍより小さい。したがって、第１コンタクト導電層２１４および第２コンタクト導電層２３２上に第３コンタクト導電層２６０を設置させることによって、コントロールゲート２０，３０と共通コンタクト部２００との電気的接続を確保することができる。その結果、コントロールゲートとの電気的コンタクトを上記の共通コンタクト部によって必要最小限の面積で確保することができる。
【００６４】
（半導体装置の製造方法）
次に、図４〜図１５を参照しながら、本実施の形態に係る半導体装置の製造方法について説明する。各断面図は、図２のＡ−Ａ線に沿った部分に対応する。図４〜図１５において、図１〜図３で示す部分と実質的に同一の部分には同一の符号を付し、重複する記載は省略する。
【００６５】
（１）図４に示すように、まず、半導体基板１０の表面に、トレンチアイソレーション法によって素子分離領域３００を形成する。次いで、イオン注入によって、コンタクト用不純物層４００（図１参照）を半導体基板１０内に形成する。
【００６６】
次いで、半導体基板１０の表面に、第１ゲート絶縁層となる第１絶縁層１２０を形成する。次いで、ワードゲート１４とゲート電極１４２とになる第１導電層１４０を第１絶縁層１２０上に堆積する。第１導電層１４０はドープトポリシリコンからなる。次いで、後のＣＭＰ工程におけるストッパ層Ｓ１００を第１導電層１４０上に形成する。ストッパ層Ｓ１００は、窒化シリコン層からなる。
【００６７】
（２）次いで、ロジック回路領域２０００の全てを覆い、さらに、メモリ領域１０００の一部にまで張り出したレジスト層（図示しない）を形成する。次いで、このレジスト層をマスクとしてストッパ層Ｓ１００をパターニングする。その後、パターニングされたストッパ層をマスクとして、第１導電層１４０をエッチングする。図５に示すように、メモリ領域１０００では、第１導電層１４０がパターニングされゲート層１４０ａとなる。一方、この工程では、ロジック回路領域２０００内の第１導電層１４０はパターニングされない（以後、ロジック回路領域内の第１導電層１４０を便宜的にゲート層１４０ｂと呼ぶ）。
【００６８】
パターニング後の様子を平面的に示したのが図６である。このパターニングによって、メモリ領域１０００内の第１導電層１４０およびストッパ層Ｓ１００の積層体には、開口部１６０，１８０が設けられる。開口部１６０，１８０は、後のイオン注入によって不純物層１６，１８が形成される領域にほぼ対応している。そして、後の工程で、開口部１６０，１８０の側面に沿ってサイド絶縁層とコントロールゲートとが形成される。
【００６９】
（３）図７に示すように、半導体基板１０上に、ＯＮＯ膜２２０を全面的に形成する。ＯＮＯ膜２２０は、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層を順次堆積させることで形成される。第１酸化シリコン層は、たとえば熱酸化法、ＣＶＤ法を用いて成膜することができる。窒化シリコン層は、たとえばＣＶＤ法によって成膜することができる。第２酸化シリコン層は、ＣＶＤ法、具体的には高温酸化法（ＨＴＯ）を用いて成膜することができる。これらの各層を成膜した後、アニール処理を行い、各層を緻密化することが好ましい。
【００７０】
ＯＮＯ膜２２０は、後のパターニングによって、第２ゲート絶縁層２２およびサイド絶縁層２４、ならびに第２コンタクト絶縁層２１０となる（図３参照）。
【００７１】
（４）図８に示すように、ドープトポリシリコン層（第２導電層）２３０を、ＯＮＯ膜２２０上に全面的に形成する。ドープトポリシリコン層２３０は、後にエッチングされて、コントロールゲート２０，３０を構成する導電層４０（図１参照）および共通コンタクト部２００の第２コンタクト導電層２３２（図３参照）となる。
【００７２】
次いで、共通コンタクト部２００が形成される領域に、レジスト層Ｒ１００を形成する。
【００７３】
（５）図９に示すように、ドープトポリシリコン層２３０（図８参照）を、レジスト層Ｒ１００をマスクとして全面的に異方性エッチングすることにより、第１および第２コントロールゲート２０，３０および第２コンタクト導電層２３２を形成する。
【００７４】
すなわち、このエッチング工程によって、メモリ領域１０００の開口部１６０，１８０（図６参照）の側面に沿って、サイドウォール状のコントロールゲート２０，３０が形成される。これと同時に、レジスト層Ｒ１００（図８参照）でマスクされた部分には、第２コンタクト導電層２３２が形成される。一方、ロジック回路領域２０００内に堆積されたドープトポリシリコン層２３０は完全に除去される。但し、境界領域においては、ゲート層１４０ｂの一方の端部（メモリ領域１０００側）の側面に、ドープトポリシリコン層２３０がサイドウォール状に残存することになる。その後、レジスト層Ｒ１００は除去される。
【００７５】
（６）図１０に示すように、メモリ領域１０００の全てを覆い、さらにロジック回路領域の一部にまで張り出したレジスト層Ｒ２００を形成する。次いで、レジスト層Ｒ２００をマスクとしてロジック回路領域２０００におけるＯＮＯ膜２２０とストッパ層Ｓ１００とを除去する。このエッチング工程によって、境界領域を除くロジック回路領域２０００内のストッパ層Ｓ１００は全て除去される。
【００７６】
このとき、メモリ領域１０００とロジック回路領域２０００との境界領域に位置するゲート層１４０ｂであって、上記（２）のエッチング工程で使用されるレジスト層と、この（６）のエッチング工程で使用されるレジスト層Ｒ２００とに共に覆われていた領域は、後の工程で境界部１４０ｃ（図３参照）となる。また、このパターニングによって形成されたストッパ層Ｓ１００ａは、メモリ領域１０００内の他のストッパ層Ｓ１００より幅が大きい。その後、レジスト層Ｒ２００は除去される。
【００７７】
（７）図１１に示すように、ゲート電極１４２を形成するためのレジスト層Ｒ３００が形成される。このレジスト層Ｒ３００は、メモリ領域１０００の全てと、ロジック回路領域２０００内の所定の部分とを覆うようにパターニングされている。次いで、レジスト層Ｒ３００をマスクとしてゲート層１４０ｂ（図１０参照）をエッチングすることにより、ロジック回路領域２０００内にゲート電極１４２が形成される。また、このエッチングによって、境界領域にはレジスト層Ｒ３００とストッパ層Ｓ１００ａとをマスクとして自己整合的に境界部１４０ｃがパターニングされる。
【００７８】
その後、レジスト層Ｒ３００は除去される。次いで、Ｎ型不純物をドープすることで、ロジック回路領域２０００においてソース領域およびドレイン領域のエクステンション層１６１，１８１が形成される。
【００７９】
（８）図１２に示すように、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層２５０を全面的に形成する。
【００８０】
（９）図１３に示すように、絶縁層２５０（図１２参照）を全面的に異方性エッチングすることにより、ロジック回路領域２０００において、ゲート電極１４２の両側面にサイドウォール絶縁層１５２が形成される。これと共に、境界部１４０ｃのロジック回路領域２０００側の側面にサイドウォール絶縁層１５２が形成さる。また、コントロールゲート２０，３０上には絶縁層１５２ａが残存させられる。また、第２コンタクト導電層２３２を覆う第３コンタクト絶縁層２５２が形成される。さらに、このエッチングによって、後の工程でシリサイド層が形成される領域に堆積された絶縁層は除去され、半導体基板が露出する。
【００８１】
このとき、ゲート層１４０ａおよびストッパ層Ｓ１００の側面に形成された第１サイド絶縁層２４，３４の上端は、第１，第２コントロールゲート２０，３０の上端に比べ、上方に位置する。
【００８２】
次いで、シリサイド形成用の金属を全面的に堆積させる。シリサイド形成用の金属とは、例えば、チタンやコバルトである。その後、不純物層１６，１８，１６２，１８２と、ゲート電極１４２との上に形成された金属をシリサイド化反応させることにより、不純物層１６，１８の上面にシリサイド層９２を形成させ、不純物層１６２，１８２の上面にシリサイド層１９２を形成させ、ゲート電極１４２の上面にシリサイド層１９４を形成させる。従って、このシリサイド工程によって、ロジック回路領域２０００のＭＯＳトランジスタ５００は、ゲート電極と、ソース領域またはドレイン領域とが共に自己整合的にシリサイド化される。また、同一のシリサイド工程によって、メモリ領域１０００のメモリセル１００は、ソース領域またはドレイン領域の表面が自己整合的にシリサイド化される。
【００８３】
次いで、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコンまたは窒化酸化シリコンなどの第２絶縁層２７０を全面的に形成する。第２絶縁層２７０は、ストッパ層Ｓ１００とＳ１００ａとを覆うように形成される。
【００８４】
（１０）図１４に示すように、第２絶縁層２７０を、ＣＭＰ法を用いて、ストッパ層Ｓ１００，Ｓ１００ａが露出するまで研磨し、第２絶縁層２７０を平坦化する。この研磨によって、コントロールゲート２０，３０をはさんで対向する２つのサイド絶縁層２４の間に第２絶縁層２７０が残存され、埋込み絶縁層７０となる。また、図１４に示すように、第２コンタクト導電層２３２から凹部７４が構成され、この凹部７４に第３コンタクト絶縁層２５２が形成される。
【００８５】
このとき、メモリ領域１０００においては、ゲート層１４０ａおよびストッパ層Ｓ１００の側面に形成されたサイド絶縁層２４の上端は、第１，第２コントロールゲート２０，３０の上端に比べ、半導体基板１０に対して上方に位置する。また、ロジック回路領域２０００においては、ＭＯＳトランジスタ５００は第２絶縁層２７０によって完全に覆われている。
【００８６】
従って、この研磨工程が終わった段階で、ワードゲート１４となるゲート層１４０ａと境界部１４０ｃとの上方にはそれぞれストッパ層Ｓ１００とＳ１００ａとが存在することになる。一方、ゲート電極１４２の上方にはストッパ層は無く、第２絶縁層２７０が存在することになる。
【００８７】
（１１）ストッパ層Ｓ１００，Ｓ１００ａ（図１４参照）を熱りん酸で除去する。この結果、少なくともゲート層１４０ａと境界部１４０ｃとの上面が露出する。その後、全面的にドープトポリシリコン層（第３導電層、図示せず）を堆積させる。
【００８８】
次いで、図１５に示すように、前記ドープトポリシリコン層（第３導電層）上に、パターニングされたレジスト層Ｒ４００を形成する。レジスト層Ｒ４００をマスクとして、前記ドープトポリシリコン層（第３導電層）をパターニングすることにより、ワード線５０と第３コンタクト導電層２６０とが形成される。
【００８９】
引き続き、レジスト層Ｒ４００をマスクとして、ゲート層１４０ａ（図１４参照）のエッチングが行われる。このエッチングにより、ワード線５０が上方に形成されないゲート層１４０ａが除去される。その結果、アレイ状に配列したワードゲート１４を形成することができる。ゲート層１４０ａの除去領域は、後に形成されるＰ型不純物層（素子分離用不純物層）１５の領域と対応する（図２参照）。
【００９０】
尚、このエッチング工程では、第１，第２のコントロールゲート２０、３０をなす導電層４０は、埋込み絶縁層７０で覆われているために、エッチングされずに残る。また、ロジック回路領域２０００のＭＯＳトランジスタ５００は、第２絶縁層２７０によって完全に覆われているため、このエッチングによって影響を受けることは無い。
【００９１】
次いで、Ｐ型不純物を半導体基板１０に全面的にドープする。これにより、Ｙ方向におけるワードゲート１４の相互間の領域にＰ型不純物層（素子分離用不純物層）１５（図２参照）が形成される。このＰ型不純物層１５によって、不揮発性半導体記憶装置１００相互の素子分離がより確実に行われる。
【００９２】
（１２）次いで、第１層間絶縁層を形成した後、公知の方法でコンタクトホールを形成し、コンタクトホール内の導電層および第１配線層を形成できる。例えば、図３に示すように、層間絶縁層７２にコンタクトホール８４を形成した後、共通コンタクト部２００と接続された導電層８２および配線層８０を形成する。この工程では、ロジック回路領域２０００においても同様にコンタクト部および配線層を形成することができる。
【００９３】
以上の工程により、図１、図２および図３に示す半導体装置を製造することができる。
【００９４】
この製造方法による利点は以下の通りである。
【００９５】
第１に、特に工程数を増加させることなく、サイドウォール状の第１，第２コントロールゲート２０，３０とともに共通コンタクト部２００を形成できる。そして、共通コンタクト部２００は、少なくとも不純物層１６，１８の幅に近いサイズを有することができ、充分に大きなコンタクト面積を確保できる。したがって、本実施の形態では、充分なコントクト領域をとりにくいサイドウォール状のコントロールゲート２０，３０であっても、共通コンタクト部２００を介して確実な電気的接続をとることができる。
【００９６】
第２に、第１コンタクト導電層２１４および第２コンタクト導電層２３２上に第３コンタクト導電層２６０が設置され、この第３コンタクト導電層２６０上に、導電層８２が形成される。したがって、第３コンタクト導電層２６０が設置されていることにより、この導電層８２を形成する際におけるアライメント余裕を確保することができる。
【００９７】
第３に、前記（９）の工程によって、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のソース領域またはドレイン領域１６２，１８２とを形成するイオン注入工程を同一の工程で行うことができる。
【００９８】
第４に、前記（９）の工程によって、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のゲート電極１４２およびソース領域またはドレイン領域１６２，１８２との上にシリサイド層を自己整合的に形成する工程を同一の工程で行うことができる。
【００９９】
第５に、メモリセル１００のワードゲート１４をパターニングする前記（１１）の工程において、ＭＯＳトランジスタ５００は第２絶縁層２７０で覆われているため、ＭＯＳトランジスタ５００がエッチングガスに晒され、特性上影響を受けることは無い。
【０１００】
第６に、サイドウォール状のコントロールゲートを形成する前記（５）の工程において、メモリセルのコントロールゲートとして機能しないサイドウォール状導電層は境界領域１４０ｃの側部に形成される導電層２０ａのみである。しかしながら、この導電層２０ａは隣り合うコントロールゲート３０と接続されることにより、該コントロールゲート３０の電気特性を、他のコントロールゲートの電気特性と等しくすることができる。すわわち、本実施の形態においては、余分なサイドウォール状導電層が形成されることは無い。
【０１０１】
以上、本発明の一実施の形態について述べたが、本発明はこれに限定されず、本発明の要旨の範囲内で種々の態様をとりうる。たとえば、上記実施の形態では、半導体層としてバルク状の半導体基板を用いたが、ＳＯＩ基板の半導体層を用いてもよい。
【図面の簡単な説明】
【図１】半導体装置のメモリ領域のレイアウトを模式的に示す平面図である。
【図２】半導体装置の要部を模式的に示す平面図である。
【図３】図２のＡ−Ａ線に沿った部分を模式的に示す断面図である。
【図４】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図５】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図６】図５に示す半導体装置の製造方法の一工程を示す平面図である。
【図７】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図８】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図９】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１０】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１１】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１２】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１３】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１４】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１５】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１６】公知のMONOS型メモリセルを示す断面図である。
【図１７】半導体装置のメモリ領域のレイアウトを模式的に示す平面図である。
【符号の説明】
１０ 半導体基板
１２ 第１ゲート絶縁層
１４ ワードゲート
１５ 素子分離用不純物層
１６，１８ 不純物層
２０ 第１コントロールゲート
２２ 第２ゲート絶縁層
２４ サイド絶縁層
３０ 第２コントロールゲート
４０ 導電層
５０ ワード線
６０ ビット線
７０ 埋込み絶縁層
７２ 層間絶縁層
７４ 凹部
８０ 配線層
８２ 導電層
８４ コンタクトホール
９２，１９２ シリサイド層
１００ 不揮発性記憶装置（メモリセル）
１２０ 第１ゲート絶縁層（第１絶縁層）
１２２ 第３ゲート絶縁層
１４０ （第１導電層）
１４０ａ，１４０ｂ ゲート層
１４２ ゲート電極
１６２，１８２ 不純物層
１６０，１８０ 開口部
２００ 共通コンタクト部
２１０ 第２コンタクト絶縁層
２１２ 第１コンタクト絶縁層
２１４ 第１コンタクト導電層
２２０ ＯＮＯ膜
２３０ ドープドポリシリコン層（第２導電層）
２３２ 第２コンタクト導電層
２５２ 第３コンタクト絶縁層
２６０ 第３コンタクト導電層
２７０ 第２絶縁層
３００ 素子分離領域
４００ コンタクト用不純物層
５００ 絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタ）
Ｓ１００ ストッパ層
Ｒ１００、Ｒ２００、Ｒ３００、Ｒ４００ レジスト層
１０００ メモリ領域
２０００ ロジック回路領域
【発明の属する技術分野】
本発明は、MONOS型の不揮発性記憶装置を含む半導体装置およびその製造方法に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
不揮発性半導体記憶装置のひとつのタイプとして、チャネル領域とコントロールゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS（Metal Oxide Nitride Oxide Semiconductor）型もしくはSONOS（Silicon Oxide Nitride Oxide Silicon）型と呼ばれるタイプがある。
【０００３】
MONOS型の不揮発性半導体記憶装置として、図１６に示すデバイスが知られている（文献：Ｙ．Hayashi，et al ，2000 Symposium on VLSI Technology Digest of Technical Papers ｐ．１２２−ｐ．１２３）。
【０００４】
このMONOS型のメモリセル１００は、半導体基板１０上に第１ゲート絶縁層１２を介してワードゲート１４が形成されている。そして、ワードゲート１４の両側には、それぞれサイドウォール状の第１コントロールゲート２０と第２コントロールゲート３０とが配置されている。第１コントロールゲート２０の底部と半導体基板１０との間には、第２ゲート絶縁層２２が存在し、第１コントロールゲート２０の側面とワードゲート１４との間には絶縁層２４が存在する。同様に、第２コントロールゲート３０の底部と半導体基板１０との間には、第２ゲート絶縁層３２が存在し、第２コントロールゲート３０の側面とワードゲート１４との間には絶縁層３４が存在する。そして、隣り合うメモリセルの、対向するコントロールゲート２０とコントロールゲート３０との間の半導体基板１０には、ソース領域またはドレイン領域を構成する不純物層１６，１８が形成されている。
【０００５】
このように、ひとつのメモリセル１００は、ワードゲート１４の側面に２つのMONOS型メモリ素子を有する。また、これらの２つのMONOS型メモリ素子は独立に制御される。したがって、ひとつのメモリセル１００は、２ビットの情報を記憶することができる。
【０００６】
本発明の目的は、MONOS型の不揮発性記憶装置を含む半導体装置およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
（半導体装置）
本発明にかかる半導体装置は、不揮発性記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを構成するメモリ領域を含み、
前記不揮発性記憶装置は、
半導体層の上方に、第１ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成された、サイドウォール状の第１および第２コントロールゲートと、を含み、
前記第１コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対してサイド絶縁層を介して配置され、
前記第２コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対してサイド絶縁層を介して配置され、
前記第１および第２コントロールゲートは、それぞれ第１方向に連続して配置され、かつ、
前記第１方向と交差する第２方向に対して、前記不純物層を介して隣り合う前記第１および第２コントロールゲートは、共通コンタクト部に接続され、
前記共通コンタクト部は、第１コンタクト導電層、第２コンタクト導電層、およびパッド状の第３コンタクト導電層を含み、
前記第２コンタクト導電層は、前記第１および第２コントロールゲートと連続し、かつ、前記第１コンタクト導電層の内側に配置され、
前記第３コンタクト導電層は、前記第１コンタクト導電層および前記第２コンタクト導電層上に配置されている。
【０００８】
本発明にかかる半導体装置によれば、サイドウォール状の前記第１および第２コントロールゲートは、１組ごとに、共通コンタクト部に接続されているので、幅の小さいコントロールゲートとの電気的接続を確実にとることができる。
【０００９】
本発明の半導体装置は、以下の各種態様をとりうる。
【００１０】
（Ａ）前記第１コンタクト導電層は、前記ワードゲートと同一の材質からなり、前記第２コンタクト導電層は、前記第１および第２コントロールゲートと同一の材質からなり、前記第３コンタクト導電層は前記ワードゲートに接続されるワード線と同一の材質からなることができる。
【００１１】
（Ｂ）前記第１コンタクト導電層を、前記半導体層の上方に、第１コンタクト絶縁層を介して配置させ、前記第２コンタクト導電層を、前記半導体層の上方に、第２コンタクト絶縁層を介して配置させ、前記第１コンタクト絶縁層を、前記第１ゲート絶縁層と同一の材質から形成し、前記第２コンタクト絶縁層を、前記第２ゲート絶縁層と同一の材質から形成することができる。
【００１２】
この場合、前記第２コンタクト導電層を、前記第１コンタクト導電層の内側に前記第２コンタクト絶縁層を介して配置できる。
【００１３】
また、この場合、前記第２コンタクト絶縁層を、前記サイド絶縁層と同一の材質から形成することができる。
【００１４】
（Ｃ）前記第２コンタクト導電層は凹部を構成し、該凹部に第３コンタクト絶縁層を埋め込むことができる。
【００１５】
（Ｄ）前記サイド絶縁層は、その上端が前記第１および第２コントロールゲートより上方に位置することができる。この構成により、前記第１および第２コントロールゲートを覆う埋込み絶縁層を確実に形成できる。すなわち、隣り合う前記第１および第２コントロールゲートは、同一の埋込み絶縁層によって覆われ、該埋込み絶縁層は、前記第１および第２コントロールゲートに接して配置された、対向する２つの前記サイド絶縁層の相互間に形成される。
【００１６】
（Ｅ）前記共通コンタクト部は、前記不純物層の端部に隣接して設けることができる。そして、前記共通コンタクト部が複数形成され、前記不純物層が複数配列され、前記複数の共通コンタクト部は、複数配列された前記不純物層に対して、該不純物層の一方の側の端部と他方の側の端部とにおいて交互に設けることができる。
【００１７】
（Ｆ）前記第２ゲート絶縁層およびサイド絶縁層は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層膜から構成できる。
【００１８】
（半導体装置の製造方法）
本発明にかかる製造方法は、不揮発性記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを構成するメモリ領域を含む半導体装置の製造方法であって、以下の工程を含む。
【００１９】
半導体層の上方に、第１ゲート絶縁層のための第１絶縁層を形成する工程、
前記第１絶縁層の上方に、第１導電層を形成する工程、
前記第１導電層の上方に、ストッパ層を形成する工程、
前記第１導電層および前記ストッパ層をパターニングして、ゲート層を形成する工程、
少なくとも前記半導体層の上方に、第２ゲート絶縁層を形成する工程、
前記ゲート層の両側面にサイド絶縁層を形成する工程、
前記メモリ領域に第２導電層を形成する工程、
共通コンタクト部の形成領域に対応する前記第２導電層上にマスクを形成して、前記第２導電層を異方性エッチングすることにより、サイドウォール状の第１および第２コントロールゲートを形成する工程、
前記メモリ領域に第２絶縁層を形成した後、前記ストッパ層が露出するように該第２絶縁層および前記第２導電層を化学的機械的研磨法によって研磨することにより、前記共通コンタクト部の形成領域内に第２コンタクト導電層を形成し、その後前記ストッパ層を除去する工程、
ソース領域またはドレイン領域を構成する不純物層を前記半導体層に形成する工程、および
前記メモリ領域に第３導電層を形成した後、前記ゲート層および前記第３導電層をパターニングして、ワードゲートおよび前記ワードゲートに接続されたワード線を形成するとともに、前記共通コンタクト部の形成領域内に第１コンタクト導電層および第３コンタクト導電層を形成する工程。
【００２０】
本発明にかかる半導体装置の製造方法によれば、特に工程数を増加させることなく、サイドウォール状の第１，第２コントロールゲートとともに、共通コンタクト部を形成でき、この共通コンタクト部を介して確実な電気的接続をとることができる。
【００２１】
本発明にかかる製造方法においては、さらに以下に例示する態様をとることができる。
【００２２】
（ａ）前記第２ゲート絶縁層および前記サイド絶縁層は、同一の成膜工程で形成され、かつ、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層の積層膜からなることができる。
【００２３】
（ｂ）前記第１コンタクト導電層は前記ワードゲートと同一の工程で成膜することができ、前記第２コンタクト導電層は前記第１および第２コントロールゲートと同一の工程で成膜することができ、前記第３コンタクト導電層は前記ワード線と同一の工程で成膜することができる。
【００２４】
（ｃ）前記共通コンタクト部の形成領域において、さらに、前記半導体層の上方に第１コンタクト絶縁層を形成する工程と、前記半導体層の上方および前記第１コンタクト導電層の側面に第２コンタクト絶縁層を形成する工程とを含み、
前記第１コンタクト絶縁層の形成は、前記第１ゲート絶縁層を形成する工程と同一工程にて行なわれ、前記第２コンタクト絶縁層の形成は、前記第２ゲート絶縁層および前記サイド絶縁層を形成する工程と同一工程にて行なわれることができる。
【００２５】
（ｄ）前記サイド絶縁層を、その上端が前記第１および第２コントロールゲートより上方に位置するように形成できる。
【００２６】
（ｅ）前記第２絶縁層を化学的機械的研磨法（以下、「ＣＭＰ法」という）によって研磨する工程において、隣り合う前記第１および第２コントロールゲートは埋込み絶縁層によって覆われるように形成することができる。
【００２７】
（ｆ）前記共通コンタクト部は、前記不純物層の端部に隣接して形成できる。また、前記共通コンタクト部を複数形成し、前記不純物層を複数配列させ、前記複数の共通コンタクト部は、複数配列された前記不純物層に対して、該不純物層の一方の側の端部と他方の側の端部とにおいて交互に形成できる。
【００２８】
【発明の実施の形態】
図１および図１７は、本実施の形態に係る製造方法によって得られた半導体装置のメモリ領域のレイアウトを示す平面図である。図２は、本実施の形態に係る半導体装置の一部分を示す平面図である。図３は、図２のＡ−Ａ線に沿った断面図である。
【００２９】
図１〜図３および図１７に示す半導体装置は、MONOS型不揮発性記憶装置（以下、「メモリセル」という）１００が複数の行および列に格子状に配列されてメモリセルアレイを構成しているメモリ領域１０００と、メモリの周辺回路などを含むロジック回路領域２０００とを含む。
【００３０】
（デバイスの構造）
まず、図１および図１７を参照しながら、メモリ領域１０００のレイアウトについて説明する。
【００３１】
図１には、メモリ領域１０００の一部である第１のブロックＢ１と、これに隣り合う第２のブロックＢ２とが示されている。図１７には、第１のブロックＢ１と、第１のブロックＢ１のコンタクト構造とが示されている。
【００３２】
第１のブロックＢ１と第２のブロックＢ２との間の一部領域には、素子分離領域３００が形成されている。各ブロックＢ１，Ｂ２においては、Ｘ方向（行方向）に延びる複数のワード線５０（ＷＬ）と、Ｙ方向（列方向）に延びる複数のビット線６０（ＢＬ）とが設けられている。一本のワード線５０は、Ｘ方向に配列された複数のワードゲート１４に接続されている。ビット線６０は不純物層１６，１８によって構成されている。
【００３３】
第１および第２コントロールゲート２０，３０を構成する導電層４０は、各不純物層１６，１８を囲むように形成されている。すなわち、第１，第２コントロールゲート２０，３０は、それぞれＹ方向に延びており、１組の第１，第２コントロールゲート２０，３０の一方の端部は、Ｘ方向に延びる導電層によって互いに接続されている。また、１組の第１，第２コントロールゲート２０，３０の他方の端部はともに１つの共通コンタクト部２００に接続されている。したがって、各第１，第２コントロールゲート２０，３０は、メモリセルのコントロールゲートの機能と、Ｙ方向に配列された各コントロールゲートを接続する配線としての機能とを有する。
【００３４】
単一のメモリセル１００は、１つのワードゲート１４と、このワードゲート１４の両側に形成された第１，第２コントロールゲート２０，３０と、これらのコントロールゲート２０，３０の外側であって、半導体基板内に形成された不純物層１６，１８とを含む。そして、不純物層１６，１８は、それぞれ隣り合うメモリセル１００によって共有される。
【００３５】
Ｙ方向に互いに隣り合う不純物層１６であって、ブロックＢ１に形成された不純物層１６とブロックＢ２に形成された不純物層１６とは、半導体基板内に形成されたコンタクト用不純物層４００によって互いに電気的に接続されている。このコンタクト用不純物層４００は、不純物層１６に対し、コントロールゲートの共通コンタクト部２００とは反対側に形成される。
【００３６】
このコンタクト用不純物層４００上には、コンタクト３５０が形成されている。不純物層１６によって構成されたビット線６０は、このコンタクト３５０によって、上層の配線層に電気的に接続される。
【００３７】
同様に、Ｙ方向に互いに隣り合う２つの不純物層１８は、共通コンタクト部２００が配置されていない側において、コンタクト用不純物層４００によって互いに電気的に接続されている（図１７参照）。
【００３８】
図１からわかるように、１つのブロックにおいて、複数の共通コンタクト部２００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。同様に、図１７に示すように、１つのブロックにおいて、複数のコンタクト用不純物層４００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。
【００３９】
次に、図２および図３を参照しながら、半導体装置の平面構造および断面構造について説明する。メモリ領域１０００と隣り合う位置に、例えばメモリの周辺回路を構成するロジック回路領域２０００が形成されている。メモリ領域１０００とロジック回路領域２０００とは、素子分離領域３００によって電気的に分離されている。メモリ領域１０００には、少なくともメモリセル１００が形成されている。ロジック回路領域２０００には、少なくともロジック回路を構成する絶縁ゲート電界効果トランジスタ（以下、「ＭＯＳトランジスタ」という）５００が形成されている。
【００４０】
まず、メモリ領域１０００について説明する。
【００４１】
メモリセル１００は、半導体基板１０の上方に第１ゲート絶縁層１２を介して形成されたワードゲート１４と、半導体基板１０内に形成された、ソース領域またはドレイン領域を構成する不純物層１６，１８と、ワードゲート１４の両側に沿ってそれぞれ形成された、サイドウォール状の第１および第２のコントロールゲート２０，３０とを含む。また、不純物層１６，１８上には、シリサイド層９２が形成されている。
【００４２】
第１コントロールゲート２０は、半導体基板１０の上方に第２ゲート絶縁層２２を介して形成され、かつ、ワードゲート１４の一方の側面に対してサイド絶縁層２４を介して形成されている。同様に、第２コントロールゲート３０は、半導体基板１０の上方に第２ゲート絶縁層２２を介して形成され、かつ、ワードゲート１４の他方の側面に対してサイド絶縁層２４を介して形成されている。
【００４３】
第２ゲート絶縁層２２およびサイド絶縁層２４は、ＯＮＯ膜である。具体的には、第２ゲート絶縁層２２およびサイド絶縁層２４は、ボトム酸化シリコン層（第１酸化シリコン層）、窒化シリコン層、トップ酸化シリコン層（第２酸化シリコン層）の積層膜である。
【００４４】
第２ゲート絶縁層２２の第１酸化シリコン層は、チャネル領域と電荷蓄積領域との間に電位障壁（potential barrier）を形成する。
【００４５】
第２ゲート絶縁層２２の窒化シリコン層は、キャリア（たとえば電子）をトラップする電荷蓄積領域として機能する。
【００４６】
第２ゲート絶縁層２２の第２酸化シリコン層は、コントロールゲートと電荷蓄積領域との間に電位障壁（potential barrier）を形成する。
【００４７】
サイド絶縁層２４は、ワードゲート１４と、コントロールゲート２０，３０とをそれぞれ電気的に分離させる。また、サイド絶縁層２４の上端は、ワードゲート１４と第１，第２コントロールゲート２０，３０とのショートを防ぐために、コントロールゲート２０，３０の上端に比べ、半導体基板１０に対して上方に位置している。
【００４８】
サイド絶縁層２４と第２ゲート絶縁層２２とは、同一の成膜工程で形成され、それぞれの層構造は等しくなる。
【００４９】
そして、隣り合うメモリセル１００において、隣り合う第１コントロールゲート２０と第２コントロールゲート３０との間には、埋め込み絶縁層７０が形成される。この埋め込み絶縁層７０は、少なくともコントロールゲート２０，３０が露出しないようにこれらを覆っている。具体的には、埋込み絶縁層７０の上面は、サイド絶縁層２４の上端より半導体基板１０に対して上方に位置している。埋込み絶縁層７０をこのように形成することで、第１，第２コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００５０】
共通コンタクト部２００には、コントロールゲート２０，３０に所定の電位を供給するための導電層が形成される。共通コンタクト部２００は、第１コンタクト絶縁層２１２、第２コンタクト絶縁層２１０、第１コンタクト導電層２１４、第２コンタクト導電層２３２、第３コンタクト絶縁層２５２および第３コンタクト導電層２６０から構成されている。
【００５１】
第１コンタクト絶縁層２１２は、第１ゲート絶縁層１２と同一の工程で形成される。
【００５２】
第２コンタクト絶縁層２１０は、第２ゲート絶縁層２２およびサイド絶縁層２４と同一の工程で形成される。従って、第２コンタクト絶縁層２１０は、第１酸化シリコン層，窒化シリコン層および第２酸化シリコン層の積層膜から構成されている。
【００５３】
第１コンタクト導電層２１４は、ワードゲート１４と同一の工程で成膜される。この場合、第１コンタクト導電層２１４は、ワードゲート１４と同一の材質から形成される。また、第１コンタクト導電層２１４は、第２コンタクト絶縁層２１０の外側に形成されている。さらに、第１コンタクト導電層２１４は、半導体基板１０の上方に第１コンタクト絶縁層２１２を介して配置されている。
【００５４】
第２コンタクト導電層２３２は、第１コンタクト導電層２１４の内側に、第２コンタクト絶縁層２１０を介して配置されている。また、この第２コンタクト導電層２３２は、半導体基板１０の上方に第２コンタクト絶縁層２１０を介して配置されている。この第２コンタクト導電層２３２は、第１，第２コントロールゲート２０，３０の形成と同一の工程によって成膜され、かつ、第１，第２コントロールゲート２０，３０と連続するように形成されている。したがって、第２コンタクト導電層２３２と、第１，第２コントロールゲート２０，３０とは、同一の材質で形成されている。
【００５５】
第１サイド絶縁層２４，３４は、ワードゲート１４と、第１，第２コントロールゲート２０，３０とをそれぞれ電気的に分離させる。また、第１サイド絶縁層２４，３４の上端は、ワードゲート１４と第１，第２コントロールゲート２０，３０とのショートを防ぐために、第１，第２コントロールゲート２０，３０の上端に比べ、上方に位置している。
【００５６】
本実施の形態では、第１サイド絶縁層２４，３４と第２ゲート絶縁層２２，３２とは、同一の成膜工程で形成され、それぞれの層構造は等しくなる。さらに、第１サイド絶縁層２４，３４は、その上端が第１，第２コントロールゲート２０，３０より上方に位置するように形成されている。そして、隣り合うメモリセル１００において、隣り合う第１コントロールゲート２０と第２コントロールゲート３０との間には、埋め込み絶縁層７０が形成される。本実施の形態においては、第１，第２コントロールゲート２０，３０は埋め込み絶縁層７０によって埋め込まれている。この埋め込み絶縁層７０は、少なくとも第１，第２コントロールゲート２０，３０が露出しないようにこれらを覆っている。具体的には、埋め込み絶縁層７０の上面は、第１サイド絶縁層２４，３４の上端より半導体基板１０に対して上方に位置している。埋め込み絶縁層７０をこのように形成することで、第１，第２コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００５７】
ロジック回路領域２０００においては、ＭＯＳトランジスタ５００が形成されている。ＭＯＳトランジスタ５００は、半導体基板１０の上方に第３ゲート絶縁層１２２を介して形成されたゲート電極１４２と、半導体基板１０内に形成されたソース領域またはドレイン領域を構成する不純物層１６２，１８２と、ゲート電極１４２の両側面に沿ってそれぞれ形成されたサイドウォール絶縁層１５２とを含む。さらに、不純物層１６２，１８２の上面にはシリサイド層１９２が形成され、ゲート電極１４２の上面にはシリサイド層１９４が形成されている。
【００５８】
ロジック回路領域２０００においては、ＭＯＳトランジスタ５００は第２絶縁層２７０によって覆われている。この第２絶縁層２７０は、埋込み絶縁層７０と同一の工程で形成される。
【００５９】
メモリ領域１０００とロジック回路領域２０００との境界領域には、図２および図３に示すように、ワードゲート１４およびゲート電極１４２と同一の材質からなる境界部１４０ｃが形成される。この境界部１４０ｃは、ワードゲート１４およびゲート電極１４２と同一の成膜工程で形成される。また、境界部１４０ｃの少なくとも一部は、素子分離領域３００の上方に形成される。
【００６０】
境界部１４０ｃの一方の側面（メモリ領域１０００側）には、コントロールゲート２０，３０と同一の材質のサイドウォール状導電層２０ａが形成されている。このサイドウォール状導電層２０ａは、Ｙ方向に延びており、共通コンタクト部２００を介して隣り合うコントロールゲート３０と電気的に接続されている。このサイドウォール状導電層２０ａは、メモリセルのコントロールゲートとしては利用されない。しかしながら、サイドウォール状導電層２０ａを隣り合うコントロールゲート３０と電気的に接続させることによって、サイドウォール状導電層２０ａと隣り合うコントロールゲート３０の電気特性を、他のコントロールゲートの電気特性と等しくすることができる。
【００６１】
また、境界部１４０ｃの他の側面（ロジック回路領域２０００側）には、ＭＯＳトランジスタ５００のサイドウォール絶縁層１５２の形成と同一の工程によって形成されたサイドウォール状絶縁層１５２が形成されている。
【００６２】
メモリセル１００およびＭＯＳトランジスタ５００などが形成された半導体基板１０上には、層間絶縁層７２が形成されている。そして、層間絶縁層７２には、例えば共通コンタクト部２００の第３コンタクト導電層２６０に到達するコンタクトホール８４が形成されている。このコンタクトホール８４内に、タングステンプラグまたは銅プラグなどの導電層８２が充填され、この導電層８２は層間絶縁層７２上に形成された配線層８０と接続されている。
【００６３】
本実施の形態にかかる半導体装置によれば、メモリ領域１０００において、サイドウォール状の第１，第２コントロールゲート２０，３０は、１組ごとに、パッド状の共通コンタクト部２００と接続され、この共通コンタクト部２００は、第１コンタクト導電層２１４、第２コンタクト導電層２３２、およびパッド状の第３コンタクト導電層２６０を含む。ここで、第３コンタクト導電層２６０が、第１コンタクト導電層２１４および第２コンタクト導電層２３２上に設置されていることにより、これらのコントロールゲートとの電気的接続を確実にとることができる。すなわち、本実施の形態の半導体装置を構成するコントロールゲート２０，３０は、サイドウォール状の形状を有し、その幅は通常0.1μｍより小さい。したがって、第１コンタクト導電層２１４および第２コンタクト導電層２３２上に第３コンタクト導電層２６０を設置させることによって、コントロールゲート２０，３０と共通コンタクト部２００との電気的接続を確保することができる。その結果、コントロールゲートとの電気的コンタクトを上記の共通コンタクト部によって必要最小限の面積で確保することができる。
【００６４】
（半導体装置の製造方法）
次に、図４〜図１５を参照しながら、本実施の形態に係る半導体装置の製造方法について説明する。各断面図は、図２のＡ−Ａ線に沿った部分に対応する。図４〜図１５において、図１〜図３で示す部分と実質的に同一の部分には同一の符号を付し、重複する記載は省略する。
【００６５】
（１）図４に示すように、まず、半導体基板１０の表面に、トレンチアイソレーション法によって素子分離領域３００を形成する。次いで、イオン注入によって、コンタクト用不純物層４００（図１参照）を半導体基板１０内に形成する。
【００６６】
次いで、半導体基板１０の表面に、第１ゲート絶縁層となる第１絶縁層１２０を形成する。次いで、ワードゲート１４とゲート電極１４２とになる第１導電層１４０を第１絶縁層１２０上に堆積する。第１導電層１４０はドープトポリシリコンからなる。次いで、後のＣＭＰ工程におけるストッパ層Ｓ１００を第１導電層１４０上に形成する。ストッパ層Ｓ１００は、窒化シリコン層からなる。
【００６７】
（２）次いで、ロジック回路領域２０００の全てを覆い、さらに、メモリ領域１０００の一部にまで張り出したレジスト層（図示しない）を形成する。次いで、このレジスト層をマスクとしてストッパ層Ｓ１００をパターニングする。その後、パターニングされたストッパ層をマスクとして、第１導電層１４０をエッチングする。図５に示すように、メモリ領域１０００では、第１導電層１４０がパターニングされゲート層１４０ａとなる。一方、この工程では、ロジック回路領域２０００内の第１導電層１４０はパターニングされない（以後、ロジック回路領域内の第１導電層１４０を便宜的にゲート層１４０ｂと呼ぶ）。
【００６８】
パターニング後の様子を平面的に示したのが図６である。このパターニングによって、メモリ領域１０００内の第１導電層１４０およびストッパ層Ｓ１００の積層体には、開口部１６０，１８０が設けられる。開口部１６０，１８０は、後のイオン注入によって不純物層１６，１８が形成される領域にほぼ対応している。そして、後の工程で、開口部１６０，１８０の側面に沿ってサイド絶縁層とコントロールゲートとが形成される。
【００６９】
（３）図７に示すように、半導体基板１０上に、ＯＮＯ膜２２０を全面的に形成する。ＯＮＯ膜２２０は、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層を順次堆積させることで形成される。第１酸化シリコン層は、たとえば熱酸化法、ＣＶＤ法を用いて成膜することができる。窒化シリコン層は、たとえばＣＶＤ法によって成膜することができる。第２酸化シリコン層は、ＣＶＤ法、具体的には高温酸化法（ＨＴＯ）を用いて成膜することができる。これらの各層を成膜した後、アニール処理を行い、各層を緻密化することが好ましい。
【００７０】
ＯＮＯ膜２２０は、後のパターニングによって、第２ゲート絶縁層２２およびサイド絶縁層２４、ならびに第２コンタクト絶縁層２１０となる（図３参照）。
【００７１】
（４）図８に示すように、ドープトポリシリコン層（第２導電層）２３０を、ＯＮＯ膜２２０上に全面的に形成する。ドープトポリシリコン層２３０は、後にエッチングされて、コントロールゲート２０，３０を構成する導電層４０（図１参照）および共通コンタクト部２００の第２コンタクト導電層２３２（図３参照）となる。
【００７２】
次いで、共通コンタクト部２００が形成される領域に、レジスト層Ｒ１００を形成する。
【００７３】
（５）図９に示すように、ドープトポリシリコン層２３０（図８参照）を、レジスト層Ｒ１００をマスクとして全面的に異方性エッチングすることにより、第１および第２コントロールゲート２０，３０および第２コンタクト導電層２３２を形成する。
【００７４】
すなわち、このエッチング工程によって、メモリ領域１０００の開口部１６０，１８０（図６参照）の側面に沿って、サイドウォール状のコントロールゲート２０，３０が形成される。これと同時に、レジスト層Ｒ１００（図８参照）でマスクされた部分には、第２コンタクト導電層２３２が形成される。一方、ロジック回路領域２０００内に堆積されたドープトポリシリコン層２３０は完全に除去される。但し、境界領域においては、ゲート層１４０ｂの一方の端部（メモリ領域１０００側）の側面に、ドープトポリシリコン層２３０がサイドウォール状に残存することになる。その後、レジスト層Ｒ１００は除去される。
【００７５】
（６）図１０に示すように、メモリ領域１０００の全てを覆い、さらにロジック回路領域の一部にまで張り出したレジスト層Ｒ２００を形成する。次いで、レジスト層Ｒ２００をマスクとしてロジック回路領域２０００におけるＯＮＯ膜２２０とストッパ層Ｓ１００とを除去する。このエッチング工程によって、境界領域を除くロジック回路領域２０００内のストッパ層Ｓ１００は全て除去される。
【００７６】
このとき、メモリ領域１０００とロジック回路領域２０００との境界領域に位置するゲート層１４０ｂであって、上記（２）のエッチング工程で使用されるレジスト層と、この（６）のエッチング工程で使用されるレジスト層Ｒ２００とに共に覆われていた領域は、後の工程で境界部１４０ｃ（図３参照）となる。また、このパターニングによって形成されたストッパ層Ｓ１００ａは、メモリ領域１０００内の他のストッパ層Ｓ１００より幅が大きい。その後、レジスト層Ｒ２００は除去される。
【００７７】
（７）図１１に示すように、ゲート電極１４２を形成するためのレジスト層Ｒ３００が形成される。このレジスト層Ｒ３００は、メモリ領域１０００の全てと、ロジック回路領域２０００内の所定の部分とを覆うようにパターニングされている。次いで、レジスト層Ｒ３００をマスクとしてゲート層１４０ｂ（図１０参照）をエッチングすることにより、ロジック回路領域２０００内にゲート電極１４２が形成される。また、このエッチングによって、境界領域にはレジスト層Ｒ３００とストッパ層Ｓ１００ａとをマスクとして自己整合的に境界部１４０ｃがパターニングされる。
【００７８】
その後、レジスト層Ｒ３００は除去される。次いで、Ｎ型不純物をドープすることで、ロジック回路領域２０００においてソース領域およびドレイン領域のエクステンション層１６１，１８１が形成される。
【００７９】
（８）図１２に示すように、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層２５０を全面的に形成する。
【００８０】
（９）図１３に示すように、絶縁層２５０（図１２参照）を全面的に異方性エッチングすることにより、ロジック回路領域２０００において、ゲート電極１４２の両側面にサイドウォール絶縁層１５２が形成される。これと共に、境界部１４０ｃのロジック回路領域２０００側の側面にサイドウォール絶縁層１５２が形成さる。また、コントロールゲート２０，３０上には絶縁層１５２ａが残存させられる。また、第２コンタクト導電層２３２を覆う第３コンタクト絶縁層２５２が形成される。さらに、このエッチングによって、後の工程でシリサイド層が形成される領域に堆積された絶縁層は除去され、半導体基板が露出する。
【００８１】
このとき、ゲート層１４０ａおよびストッパ層Ｓ１００の側面に形成された第１サイド絶縁層２４，３４の上端は、第１，第２コントロールゲート２０，３０の上端に比べ、上方に位置する。
【００８２】
次いで、シリサイド形成用の金属を全面的に堆積させる。シリサイド形成用の金属とは、例えば、チタンやコバルトである。その後、不純物層１６，１８，１６２，１８２と、ゲート電極１４２との上に形成された金属をシリサイド化反応させることにより、不純物層１６，１８の上面にシリサイド層９２を形成させ、不純物層１６２，１８２の上面にシリサイド層１９２を形成させ、ゲート電極１４２の上面にシリサイド層１９４を形成させる。従って、このシリサイド工程によって、ロジック回路領域２０００のＭＯＳトランジスタ５００は、ゲート電極と、ソース領域またはドレイン領域とが共に自己整合的にシリサイド化される。また、同一のシリサイド工程によって、メモリ領域１０００のメモリセル１００は、ソース領域またはドレイン領域の表面が自己整合的にシリサイド化される。
【００８３】
次いで、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコンまたは窒化酸化シリコンなどの第２絶縁層２７０を全面的に形成する。第２絶縁層２７０は、ストッパ層Ｓ１００とＳ１００ａとを覆うように形成される。
【００８４】
（１０）図１４に示すように、第２絶縁層２７０を、ＣＭＰ法を用いて、ストッパ層Ｓ１００，Ｓ１００ａが露出するまで研磨し、第２絶縁層２７０を平坦化する。この研磨によって、コントロールゲート２０，３０をはさんで対向する２つのサイド絶縁層２４の間に第２絶縁層２７０が残存され、埋込み絶縁層７０となる。また、図１４に示すように、第２コンタクト導電層２３２から凹部７４が構成され、この凹部７４に第３コンタクト絶縁層２５２が形成される。
【００８５】
このとき、メモリ領域１０００においては、ゲート層１４０ａおよびストッパ層Ｓ１００の側面に形成されたサイド絶縁層２４の上端は、第１，第２コントロールゲート２０，３０の上端に比べ、半導体基板１０に対して上方に位置する。また、ロジック回路領域２０００においては、ＭＯＳトランジスタ５００は第２絶縁層２７０によって完全に覆われている。
【００８６】
従って、この研磨工程が終わった段階で、ワードゲート１４となるゲート層１４０ａと境界部１４０ｃとの上方にはそれぞれストッパ層Ｓ１００とＳ１００ａとが存在することになる。一方、ゲート電極１４２の上方にはストッパ層は無く、第２絶縁層２７０が存在することになる。
【００８７】
（１１）ストッパ層Ｓ１００，Ｓ１００ａ（図１４参照）を熱りん酸で除去する。この結果、少なくともゲート層１４０ａと境界部１４０ｃとの上面が露出する。その後、全面的にドープトポリシリコン層（第３導電層、図示せず）を堆積させる。
【００８８】
次いで、図１５に示すように、前記ドープトポリシリコン層（第３導電層）上に、パターニングされたレジスト層Ｒ４００を形成する。レジスト層Ｒ４００をマスクとして、前記ドープトポリシリコン層（第３導電層）をパターニングすることにより、ワード線５０と第３コンタクト導電層２６０とが形成される。
【００８９】
引き続き、レジスト層Ｒ４００をマスクとして、ゲート層１４０ａ（図１４参照）のエッチングが行われる。このエッチングにより、ワード線５０が上方に形成されないゲート層１４０ａが除去される。その結果、アレイ状に配列したワードゲート１４を形成することができる。ゲート層１４０ａの除去領域は、後に形成されるＰ型不純物層（素子分離用不純物層）１５の領域と対応する（図２参照）。
【００９０】
尚、このエッチング工程では、第１，第２のコントロールゲート２０、３０をなす導電層４０は、埋込み絶縁層７０で覆われているために、エッチングされずに残る。また、ロジック回路領域２０００のＭＯＳトランジスタ５００は、第２絶縁層２７０によって完全に覆われているため、このエッチングによって影響を受けることは無い。
【００９１】
次いで、Ｐ型不純物を半導体基板１０に全面的にドープする。これにより、Ｙ方向におけるワードゲート１４の相互間の領域にＰ型不純物層（素子分離用不純物層）１５（図２参照）が形成される。このＰ型不純物層１５によって、不揮発性半導体記憶装置１００相互の素子分離がより確実に行われる。
【００９２】
（１２）次いで、第１層間絶縁層を形成した後、公知の方法でコンタクトホールを形成し、コンタクトホール内の導電層および第１配線層を形成できる。例えば、図３に示すように、層間絶縁層７２にコンタクトホール８４を形成した後、共通コンタクト部２００と接続された導電層８２および配線層８０を形成する。この工程では、ロジック回路領域２０００においても同様にコンタクト部および配線層を形成することができる。
【００９３】
以上の工程により、図１、図２および図３に示す半導体装置を製造することができる。
【００９４】
この製造方法による利点は以下の通りである。
【００９５】
第１に、特に工程数を増加させることなく、サイドウォール状の第１，第２コントロールゲート２０，３０とともに共通コンタクト部２００を形成できる。そして、共通コンタクト部２００は、少なくとも不純物層１６，１８の幅に近いサイズを有することができ、充分に大きなコンタクト面積を確保できる。したがって、本実施の形態では、充分なコントクト領域をとりにくいサイドウォール状のコントロールゲート２０，３０であっても、共通コンタクト部２００を介して確実な電気的接続をとることができる。
【００９６】
第２に、第１コンタクト導電層２１４および第２コンタクト導電層２３２上に第３コンタクト導電層２６０が設置され、この第３コンタクト導電層２６０上に、導電層８２が形成される。したがって、第３コンタクト導電層２６０が設置されていることにより、この導電層８２を形成する際におけるアライメント余裕を確保することができる。
【００９７】
第３に、前記（９）の工程によって、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のソース領域またはドレイン領域１６２，１８２とを形成するイオン注入工程を同一の工程で行うことができる。
【００９８】
第４に、前記（９）の工程によって、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のゲート電極１４２およびソース領域またはドレイン領域１６２，１８２との上にシリサイド層を自己整合的に形成する工程を同一の工程で行うことができる。
【００９９】
第５に、メモリセル１００のワードゲート１４をパターニングする前記（１１）の工程において、ＭＯＳトランジスタ５００は第２絶縁層２７０で覆われているため、ＭＯＳトランジスタ５００がエッチングガスに晒され、特性上影響を受けることは無い。
【０１００】
第６に、サイドウォール状のコントロールゲートを形成する前記（５）の工程において、メモリセルのコントロールゲートとして機能しないサイドウォール状導電層は境界領域１４０ｃの側部に形成される導電層２０ａのみである。しかしながら、この導電層２０ａは隣り合うコントロールゲート３０と接続されることにより、該コントロールゲート３０の電気特性を、他のコントロールゲートの電気特性と等しくすることができる。すわわち、本実施の形態においては、余分なサイドウォール状導電層が形成されることは無い。
【０１０１】
以上、本発明の一実施の形態について述べたが、本発明はこれに限定されず、本発明の要旨の範囲内で種々の態様をとりうる。たとえば、上記実施の形態では、半導体層としてバルク状の半導体基板を用いたが、ＳＯＩ基板の半導体層を用いてもよい。
【図面の簡単な説明】
【図１】半導体装置のメモリ領域のレイアウトを模式的に示す平面図である。
【図２】半導体装置の要部を模式的に示す平面図である。
【図３】図２のＡ−Ａ線に沿った部分を模式的に示す断面図である。
【図４】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図５】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図６】図５に示す半導体装置の製造方法の一工程を示す平面図である。
【図７】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図８】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図９】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１０】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１１】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１２】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１３】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１４】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１５】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１６】公知のMONOS型メモリセルを示す断面図である。
【図１７】半導体装置のメモリ領域のレイアウトを模式的に示す平面図である。
【符号の説明】
１０ 半導体基板
１２ 第１ゲート絶縁層
１４ ワードゲート
１５ 素子分離用不純物層
１６，１８ 不純物層
２０ 第１コントロールゲート
２２ 第２ゲート絶縁層
２４ サイド絶縁層
３０ 第２コントロールゲート
４０ 導電層
５０ ワード線
６０ ビット線
７０ 埋込み絶縁層
７２ 層間絶縁層
７４ 凹部
８０ 配線層
８２ 導電層
８４ コンタクトホール
９２，１９２ シリサイド層
１００ 不揮発性記憶装置（メモリセル）
１２０ 第１ゲート絶縁層（第１絶縁層）
１２２ 第３ゲート絶縁層
１４０ （第１導電層）
１４０ａ，１４０ｂ ゲート層
１４２ ゲート電極
１６２，１８２ 不純物層
１６０，１８０ 開口部
２００ 共通コンタクト部
２１０ 第２コンタクト絶縁層
２１２ 第１コンタクト絶縁層
２１４ 第１コンタクト導電層
２２０ ＯＮＯ膜
２３０ ドープドポリシリコン層（第２導電層）
２３２ 第２コンタクト導電層
２５２ 第３コンタクト絶縁層
２６０ 第３コンタクト導電層
２７０ 第２絶縁層
３００ 素子分離領域
４００ コンタクト用不純物層
５００ 絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタ）
Ｓ１００ ストッパ層
Ｒ１００、Ｒ２００、Ｒ３００、Ｒ４００ レジスト層
１０００ メモリ領域
２０００ ロジック回路領域
Claims (20)
- 不揮発性記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを構成するメモリ領域を含み、
前記不揮発性記憶装置は、
半導体層の上方に、第１ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの一方の側面に沿って列方向に連続して形成された第１コントロールゲートであって、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対してサイド絶縁層を介して配置された、サイドウォール状の前記第１コントロールゲートと、
前記ワードゲートの他方の側面に沿って列方向に連続して形成された第２コントロールゲートであって、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対してサイド絶縁層を介して配置された、サイドウォール状の前記第２コントロールゲートと、を含み、
１つの前記不純物層を共有し行方向に隣り合う２つの不揮発性半導体記憶装置は、該不純物層を挟んで対向する１組の第１コントロールゲートと第２コントロールゲートとが、１つの共通コンタクト部に接続され、
前記共通コンタクト部は、前記第１および第２コントロールゲートと連続した第２コンタクト導電層と、前記第２コンタクト導電層上に形成されたパッド状の第３コンタクト導電層と、を含む、半導体装置。 - 請求項１において、
前記共通コンタクト部は、さらに、前記第２コンタクト導電層の両側に形成された第１コンタクト導電層を含み、
前記第３コンタクト導電層は、前記第１コンタクト導電層上に延設されている、半導体装置。 - 請求項２において、
前記第１コンタクト導電層は、前記ワードゲートと同一の材質からなり、
前記第２コンタクト導電層は、前記第１および第２コントロールゲートと同一の材質からなり、
前記第３コンタクト導電層は前記ワードゲートに接続されるワード線と同一の材質からなる、半導体装置。 - 請求項２または３において、
前記第１コンタクト導電層は、前記半導体層の上方に、第１コンタクト絶縁層を介して配置され、
前記第２コンタクト導電層は、前記半導体層の上方に、第２コンタクト絶縁層を介して配置され、
前記第１コンタクト絶縁層は、前記第１ゲート絶縁層と同一の材質からなり、
前記第２コンタクト絶縁層は、前記第２ゲート絶縁層と同一の材質からなる、半導体装置。 - 請求項４において、
前記第２コンタクト導電層は、前記第１コンタクト導電層の内側に前記第２コンタクト絶縁層を介して配置されている、半導体装置。 - 請求項１ないし５のいずれかにおいて、
前記第２コンタクト導電層は凹部を構成し、該凹部には第３コンタクト絶縁層が埋め込まれている、半導体装置。 - 請求項４ないし６のいずれかにおいて、
前記第２コンタクト絶縁層は、前記サイド絶縁層と同一の材質からなる、半導体装置。 - 請求項１ないし７のいずれかにおいて、
前記サイド絶縁層は、その上端が前記第１および第２コントロールゲートより上方に位置する、半導体装置。 - 請求項１ないし８のいずれかにおいて、
隣り合う前記第１および第２コントロールゲートは、絶縁層によって埋め込まれている、半導体装置。 - 請求項１ないし９のいずれかにおいて、
前記共通コンタクト部は、前記不純物層の端部に隣接して設けられた、半導体装置。 - 請求項１０において、
前記共通コンタクト部が複数形成され、前記不純物層が複数配列され、
前記複数の共通コンタクト部は、複数配列された前記不純物層に対して、該不純物層の一方の側の端部と他方の側の端部とにおいて交互に設けられた、半導体装置。 - 請求項１ないし１１のいずれかにおいて、
前記第２ゲート絶縁層および前記サイド絶縁層は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層膜からなる、半導体装置。 - 不揮発性記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを構成するメモリ領域を含む半導体装置の製造方法であって、以下の工程を含む、半導体装置の製造方法。
半導体層の上方に、第１ゲート絶縁層のための第１絶縁層を形成する工程、
前記第１絶縁層の上方に、第１導電層を形成する工程、
前記第１導電層の上方に、ストッパ層を形成する工程、
前記第１導電層および前記ストッパ層をパターニングして、ゲート層を形成する工程、
少なくとも前記半導体層の上方に、第２ゲート絶縁層を形成する工程、
前記ゲート層の両側面にサイド絶縁層を形成する工程、
前記メモリ領域に第２導電層を形成する工程、
共通コンタクト部の形成領域に対応する前記第２導電層上にマスクを形成して、前記第２導電層を異方性エッチングすることにより、サイドウォール状の第１および第２コントロールゲートを形成する工程、
前記メモリ領域に第２絶縁層を形成した後、前記ストッパ層が露出するように該第２絶縁層および前記第２導電層を化学的機械的研磨法によって研磨することにより、前記共通コンタクト部の形成領域内に第２コンタクト導電層を形成し、その後前記ストッパ層を除去する工程、
ソース領域またはドレイン領域を構成する不純物層を前記半導体層に形成する工程、および
前記メモリ領域に第３導電層を形成した後、前記ゲート層および前記第３導電層をパターニングして、ワードゲートおよび前記ワードゲートに接続されたワード線を形成するとともに、前記共通コンタクト部の形成領域内に第１コンタクト導電層および第３コンタクト導電層を形成する工程。 - 請求項１３において、
前記第２ゲート絶縁層および前記サイド絶縁層は、同一の成膜工程で形成され、かつ、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層の積層膜からなる、半導体装置の製造方法。 - 請求項１３または１４において、
前記第１コンタクト導電層は前記ワードゲートと同一の工程で成膜され、前記第２コンタクト導電層は前記第１および第２コントロールゲートと同一の工程で成膜され、前記第３コンタクト導電層は前記ワード線と同一の工程で成膜される、半導体装置の製造方法。 - 請求項１３ないし１５のいずれかにおいて、
前記共通コンタクト部の形成領域において、さらに、前記半導体層の上方に第１コンタクト絶縁層を形成する工程と、前記半導体層の上方および前記第１コンタクト導電層の側面に第２コンタクト絶縁層を形成する工程とを含み、
前記第１コンタクト絶縁層の形成は、前記第１ゲート絶縁層を形成する工程と同一工程にて行なわれ、
前記第２コンタクト絶縁層の形成は、前記第２ゲート絶縁層および前記サイド絶縁層を形成する工程と同一工程にて行なわれる、半導体装置の製造方法。 - 請求項１３ないし１６のいずれかにおいて、
前記サイド絶縁層を、その上端が前記第１および第２コントロールゲートより上方に位置するように形成する、半導体装置の製造方法。 - 請求項１３ないし１７のいずれかにおいて、
前記第２絶縁層を化学的機械的研磨法によって研磨する工程において、前記不純物層を介して隣り合う前記第１および第２コントロールゲートは埋込み絶縁層によって覆われるように形成される、半導体装置の製造方法。 - 請求項１３ないし１８のいずれかにおいて、
前記共通コンタクト部は、前記不純物層の端部に隣接して形成される、半導体装置の製造方法。 - 請求項１３ないし１９のいずれかにおいて、
前記共通コンタクト部を複数形成し、前記不純物層を複数配列させ、
前記複数の共通コンタクト部は、複数配列された前記不純物層に対して、該不純物層の一方の側の端部と他方の側の端部とにおいて交互に形成される、半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001292126A JP3674564B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体装置およびその製造方法 |
| US10/244,627 US6891271B2 (en) | 2001-09-25 | 2002-09-17 | Non-volatile memory device |
| CNB021425930A CN1290195C (zh) | 2001-09-25 | 2002-09-24 | 半导体装置及其制造方法 |
| US10/939,330 US7005328B2 (en) | 2001-09-25 | 2004-09-14 | Non-volatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001292126A JP3674564B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003100915A JP2003100915A (ja) | 2003-04-04 |
| JP3674564B2 true JP3674564B2 (ja) | 2005-07-20 |
| JP2003100915A5 JP2003100915A5 (ja) | 2005-09-08 |
Family
ID=19114145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001292126A Expired - Fee Related JP3674564B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6891271B2 (ja) |
| JP (1) | JP3674564B2 (ja) |
| CN (1) | CN1290195C (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3671889B2 (ja) * | 2001-09-25 | 2005-07-13 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP2003243542A (ja) * | 2002-02-15 | 2003-08-29 | Seiko Epson Corp | 不揮発性記憶装置の製造方法 |
| JP2003243617A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2003243616A (ja) * | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2003243618A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3726760B2 (ja) | 2002-02-20 | 2005-12-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003249575A (ja) * | 2002-02-22 | 2003-09-05 | Seiko Epson Corp | 不揮発性記憶装置の製造方法 |
| JP2003258129A (ja) * | 2002-03-01 | 2003-09-12 | Seiko Epson Corp | 不揮発性記憶装置の製造方法 |
| JP2003258133A (ja) | 2002-03-05 | 2003-09-12 | Seiko Epson Corp | 不揮発性記憶装置の製造方法および半導体装置の製造方法 |
| JP2003258132A (ja) | 2002-03-05 | 2003-09-12 | Seiko Epson Corp | 不揮発性記憶装置の製造方法 |
| JP3640186B2 (ja) * | 2002-03-06 | 2005-04-20 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003282744A (ja) * | 2002-03-22 | 2003-10-03 | Seiko Epson Corp | 不揮発性記憶装置 |
| JP3975349B2 (ja) * | 2002-09-02 | 2007-09-12 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3975350B2 (ja) * | 2002-09-11 | 2007-09-12 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3972196B2 (ja) * | 2002-09-18 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3743514B2 (ja) * | 2002-10-24 | 2006-02-08 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3664159B2 (ja) * | 2002-10-29 | 2005-06-22 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3664161B2 (ja) * | 2002-10-30 | 2005-06-22 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3664160B2 (ja) | 2002-10-30 | 2005-06-22 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP4841123B2 (ja) * | 2004-07-28 | 2011-12-21 | パナソニック株式会社 | 半導体記憶装置及びその製造方法 |
| JP4758625B2 (ja) * | 2004-08-09 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4462424B2 (ja) * | 2005-02-03 | 2010-05-12 | セイコーエプソン株式会社 | 半導体装置 |
| US7670895B2 (en) | 2006-04-24 | 2010-03-02 | Freescale Semiconductor, Inc | Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer |
| US20070249127A1 (en) * | 2006-04-24 | 2007-10-25 | Freescale Semiconductor, Inc. | Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same |
| US7491622B2 (en) * | 2006-04-24 | 2009-02-17 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a layer formed using an inductively coupled plasma |
| US7528078B2 (en) * | 2006-05-12 | 2009-05-05 | Freescale Semiconductor, Inc. | Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer |
| JP4758951B2 (ja) * | 2007-06-12 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2010267732A (ja) * | 2009-05-13 | 2010-11-25 | Panasonic Corp | 不揮発性半導体記憶装置の製造方法 |
| JP2011171755A (ja) * | 2011-04-15 | 2011-09-01 | Renesas Electronics Corp | 半導体装置 |
| US10332882B2 (en) * | 2013-12-30 | 2019-06-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having protective structure over shallow trench isolation region and fabricating method thereof |
| US9425206B2 (en) * | 2014-12-23 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Boundary scheme for embedded poly-SiON CMOS or NVM in HKMG CMOS technology |
| US9917165B2 (en) * | 2015-05-15 | 2018-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell structure for improving erase speed |
| DE102016114799B4 (de) * | 2015-12-30 | 2021-01-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertiefte STI als Gate-Dielektrikum eines Hochspannungs-Bauelements und Herstellungsverfahren |
| US10756113B2 (en) * | 2017-11-23 | 2020-08-25 | Yangtze Memory Technologies Co., Ltd. | Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory |
| US10867851B2 (en) * | 2018-02-26 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure and semiconductor device and method of forming the same |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161851A (ja) | 1993-12-10 | 1995-06-23 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| US5408115A (en) * | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
| US5422504A (en) * | 1994-05-02 | 1995-06-06 | Motorola Inc. | EEPROM memory device having a sidewall spacer floating gate electrode and process |
| US5663923A (en) * | 1995-04-28 | 1997-09-02 | Intel Corporation | Nonvolatile memory blocking architecture |
| US5969383A (en) * | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
| JP2978477B1 (ja) | 1998-06-12 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| JP3973819B2 (ja) | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6255166B1 (en) * | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
| US6177318B1 (en) * | 1999-10-18 | 2001-01-23 | Halo Lsi Design & Device Technology, Inc. | Integration method for sidewall split gate monos transistor |
| US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
| DE10010089A1 (de) | 2000-03-02 | 2001-09-06 | Epcos Ag | Oberflächenwellenwandler mit optimierter Reflexion |
| JP3496932B2 (ja) | 2001-01-30 | 2004-02-16 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置を含む半導体集積回路装置 |
| JP4325972B2 (ja) | 2001-01-30 | 2009-09-02 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法 |
| JP3452056B2 (ja) | 2001-09-14 | 2003-09-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6518124B1 (en) | 2001-09-18 | 2003-02-11 | Seiko Epson Corporation | Method of fabricating semiconductor device |
| US6413821B1 (en) * | 2001-09-18 | 2002-07-02 | Seiko Epson Corporation | Method of fabricating semiconductor device including nonvolatile memory and peripheral circuit |
| JP3671889B2 (ja) | 2001-09-25 | 2005-07-13 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3956709B2 (ja) | 2002-01-23 | 2007-08-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003218244A (ja) | 2002-01-24 | 2003-07-31 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3531641B2 (ja) | 2002-01-24 | 2004-05-31 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003243616A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2003243617A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3726760B2 (ja) | 2002-02-20 | 2005-12-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003243618A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3622741B2 (ja) | 2002-07-12 | 2005-02-23 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3975349B2 (ja) | 2002-09-02 | 2007-09-12 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3975350B2 (ja) | 2002-09-11 | 2007-09-12 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3972196B2 (ja) | 2002-09-18 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3743514B2 (ja) | 2002-10-24 | 2006-02-08 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3664159B2 (ja) | 2002-10-29 | 2005-06-22 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3664160B2 (ja) | 2002-10-30 | 2005-06-22 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3664161B2 (ja) | 2002-10-30 | 2005-06-22 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-09-25 JP JP2001292126A patent/JP3674564B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-17 US US10/244,627 patent/US6891271B2/en not_active Expired - Fee Related
- 2002-09-24 CN CNB021425930A patent/CN1290195C/zh not_active Expired - Fee Related
-
2004
- 2004-09-14 US US10/939,330 patent/US7005328B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1494154A (zh) | 2004-05-05 |
| JP2003100915A (ja) | 2003-04-04 |
| CN1290195C (zh) | 2006-12-13 |
| US20030057505A1 (en) | 2003-03-27 |
| US7005328B2 (en) | 2006-02-28 |
| US6891271B2 (en) | 2005-05-10 |
| US20050032312A1 (en) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3674564B2 (ja) | 半導体装置およびその製造方法 | |
| US6413821B1 (en) | Method of fabricating semiconductor device including nonvolatile memory and peripheral circuit | |
| JP3452056B2 (ja) | 半導体装置の製造方法 | |
| JP3671889B2 (ja) | 半導体装置およびその製造方法 | |
| JP3726760B2 (ja) | 半導体装置の製造方法 | |
| JP4325972B2 (ja) | 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法 | |
| JP5520185B2 (ja) | 半導体装置及びその製作方法 | |
| JP3671890B2 (ja) | 半導体装置およびその製造方法 | |
| US6518124B1 (en) | Method of fabricating semiconductor device | |
| JP3956709B2 (ja) | 半導体装置の製造方法 | |
| US6706579B2 (en) | Method of manufacturing semiconductor device | |
| JP3531641B2 (ja) | 半導体装置の製造方法 | |
| JP3640186B2 (ja) | 半導体装置の製造方法 | |
| JP2003243617A (ja) | 半導体装置の製造方法 | |
| JP3812645B2 (ja) | 半導体装置 | |
| JP2003218244A (ja) | 半導体装置の製造方法 | |
| JP3849759B2 (ja) | 半導体装置 | |
| JP2003243616A (ja) | 半導体装置の製造方法 | |
| JP3622741B2 (ja) | 半導体装置の製造方法 | |
| JP4300394B2 (ja) | 半導体装置の製造方法 | |
| JP3675381B2 (ja) | 半導体装置の製造方法 | |
| JP2003258133A (ja) | 不揮発性記憶装置の製造方法および半導体装置の製造方法 | |
| JP3653540B2 (ja) | 半導体装置の製造方法 | |
| JP4314452B2 (ja) | 不揮発性記憶装置の製造方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |