JP3653540B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3653540B2 JP3653540B2 JP2001285256A JP2001285256A JP3653540B2 JP 3653540 B2 JP3653540 B2 JP 3653540B2 JP 2001285256 A JP2001285256 A JP 2001285256A JP 2001285256 A JP2001285256 A JP 2001285256A JP 3653540 B2 JP3653540 B2 JP 3653540B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- insulating layer
- forming
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、１つのワードゲートに対して２つの電荷蓄積領域を有する不揮発性記憶装置がアレイ状に配置されたメモリ領域と、ロジック回路領域とを含む半導体装置の製造方法に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
不揮発性半導体記憶装置のひとつのタイプとして、チャネル領域とコントロールゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS（Metal Oxide Nitride Oxide Semiconductor）型もしくはSONOS（Silicon Oxide Nitride Oxide Silicon）型と呼ばれるタイプがある。
【０００３】
MONOS型の不揮発性半導体記憶装置として、図２２に示すデバイスが知られている（文献：Ｙ．Hayashi，et al ，2000 Symposium on VLSI Technology Digest of Technical Papers ｐ．１２２−ｐ．１２３）。
【０００４】
このMONOS型のメモリセル１００は、半導体基板１０上に第１ゲート絶縁層１２を介してワードゲート１４が形成されている。そして、ワードゲート１４の両側には、それぞれサイドウォール状の第１コントロールゲート２０と第２コントロールゲート３０とが配置されている。第１コントロールゲート２０の底部と半導体基板１０との間には、第２ゲート絶縁層２２が存在し、第１コントロールゲート２０の側面とワードゲート１４との間には絶縁層２４が存在する。同様に、第２コントロールゲート３０の底部と半導体基板１０との間には、第２ゲート絶縁層２２が存在し、第２コントロールゲート３０の側面とワードゲート１４との間には絶縁層２４が存在する。そして、隣り合うメモリセルの、対向するコントロールゲート２０とコントロールゲート３０との間の半導体基板１０には、ソース領域またはドレイン領域を構成する不純物層１６，１８が形成されている。
【０００５】
このように、ひとつのメモリセル１００は、ワードゲート１４の側面に２つのMONOS型メモリ素子を有する。また、これらの２つのMONOS型メモリ素子は独立に制御される。したがって、ひとつのメモリセル１００は、２ビットの情報を記憶することができる。
【０００６】
本発明の目的は、２つの電荷蓄積領域を有するMONOS型の不揮発性記憶装置を含む半導体装置の製造方法であって、MONOS型のメモリセルを含むメモリ領域と、メモリの周辺回路などを含むロジック回路領域とを同一基板上に形成する方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、
不揮発性記憶装置を含むメモリ領域と、該不揮発性記憶装置の周辺回路を含むロジック回路領域とを含む半導体装置の製造方法であって、以下の工程をこの順序で含む。
【０００８】
半導体層の上方に第１絶縁層を形成する工程、
前記第１絶縁層の上方に第１導電層を形成する工程、
前記第１導電層の上方にストッパ層を形成する工程、
前記ロジック回路領域内の前記ストッパ層を除去する工程、
前記ロジック回路領域内の前記第１導電層をパターニングして、該ロジック回路領域内に絶縁ゲート電界効果トランジスタのゲート電極を形成する工程、
少なくとも前記ゲート電極の両側面にサイドウォール絶縁層を形成する工程、
少なくとも前記ゲート電極を覆うように前記ロジック回路領域内に保護絶縁層を形成する工程、
前記メモリ領域内の前記ストッパ層と前記第１導電層とをパターニングする工程、
前記メモリ領域と前記ロジック回路領域との全面にＯＮＯ膜を形成する工程、
前記ＯＮＯ膜の上方に第２導電層を形成する工程、
前記第２導電層を異方性エッチングすることにより、少なくとも前記メモリ領域内の前記第１導電層の両側面に、前記ＯＮＯ膜を介してサイドウォール状のコントロールゲートを形成する工程、
前記ロジック回路領域内の前記保護絶縁層を除去する工程、
前記不揮発性記憶装置のソース領域またはドレイン領域となる第１不純物層と、前記絶縁ゲート電界効果トランジスタのソース領域またはドレイン領域となる第２不純物層とを形成する工程、
前記第１不純物層と前記第２不純物層と前記ゲート電極との表面にシリサイド層を形成する工程、
前記メモリ領域と前記ロジック回路領域との全面に第２絶縁層を形成する工程、
前記メモリ領域内の前記ストッパ層は露出し、かつ、前記ロジック回路領域内の前記ゲート電極は露出しないように、前記第２絶縁層を研磨する工程、
前記メモリ領域内の前記ストッパ層を除去する工程、
前記メモリ領域内の前記第１導電層をパターニングして、該メモリ領域内に前記不揮発性記憶装置のワードゲートを形成する工程。
【０００９】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を参照して説明する。まず、本発明の実施の形態にかかる製造方法について説明する前に、この製造方法によって得られる半導体装置について説明する。
【００１０】
図１は、半導体装置のメモリ領域のレイアウトを示す平面図である。図２は、本実施の形態に係る半導体装置の一部分を示す平面図である。図３は、図２のＡ−Ａ線に沿った断面図である。
【００１１】
図１〜図３に示す半導体装置は、MONOS型不揮発性記憶装置（以下、「メモリセル」という）１００が複数の行および列に格子状に配列されてメモリセルアレイを構成しているメモリ領域１０００と、メモリの周辺回路などを含むロジック回路領域２０００とを含む。
【００１２】
（デバイスの構造）
まず、図１を参照しながら、メモリ領域１０００のレイアウトについて説明する。
【００１３】
図１には、メモリ領域１０００の一部である第１のブロックＢ１と、これに隣り合う第２のブロックＢ２とが示されている。第１のブロックＢ１と第２のブロックＢ２との間の一部領域には、素子分離領域３００が形成されている。各ブロックＢ１，Ｂ２においては、Ｘ方向（行方向）に延びる複数のワード線５０（ＷＬ）と、Ｙ方向（列方向）に延びる複数のビット線６０（ＢＬ）とが設けられている。一本のワード線５０は、Ｘ方向に配列された複数のワードゲート１４に接続されている。ビット線６０は不純物層１６，１８によって構成されている。
【００１４】
第１および第２コントロールゲート２０，３０を構成する導電層４０は、各不純物層１６，１８を囲むように形成されている。すなわち、第１，第２コントロールゲート２０，３０は、それぞれＹ方向に延びており、１組の第１，第２コントロールゲート２０，３０の一方の端部は、Ｘ方向に延びる導電層によって互いに接続されている。また、１組の第１，第２コントロールゲート２０，３０の他方の端部はともに１つの共通コンタクト部２００に接続されている。したがって、各第１，第２コントロールゲート２０，３０は、メモリセルのコントロールゲートの機能と、Ｙ方向に配列された各コントロールゲートを接続する配線としての機能とを有する。
【００１５】
単一のメモリセル１００は、１つのワードゲート１４と、このワードゲート１４の両側に形成された第１，第２コントロールゲート２０，３０と、これらのコントロールゲート２０，３０の外側であって、半導体基板内に形成された不純物層１６，１８とを含む。そして、不純物層１６，１８は、それぞれ隣り合うメモリセル１００によって共有される。
【００１６】
Ｙ方向に互いに隣り合う不純物層１６であって、ブロックＢ１に形成された不純物層１６とブロックＢ２に形成された不純物層１６とは、半導体基板内に形成されたコンタクト用不純物層４００によって互いに電気的に接続されている。このコンタクト用不純物層４００は、不純物層１６に対し、コントロールゲートの共通コンタクト部２００とは反対側に形成される。
【００１７】
このコンタクト用不純物層４００上には、コンタクト３５０が形成されている。不純物層１６によって構成されたビット線６０は、このコンタクト３５０によって、上層の配線層に電気的に接続される。
【００１８】
同様に、Ｙ方向に互いに隣り合う２つの不純物層１８は、共通コンタクト部２００が配置されていない側において、図示しないコンタクト用不純物層によって互いに電気的に接続されている。
【００１９】
図１からわかるように、１つのブロックにおいて、複数の共通コンタクト部２００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。同様に、１つのブロックにおいて、複数のコンタクト用不純物層４００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。
【００２０】
次に、図２および図３を参照しながら、半導体装置の平面構造および断面構造について説明する。メモリ領域１０００と隣り合う位置に、例えばメモリの周辺回路を構成するロジック回路領域２０００が形成されている。メモリ領域１０００とロジック回路領域２０００とは、素子分離領域３００によって電気的に分離されている。メモリ領域１０００には、少なくともメモリセル１００が形成されている。ロジック回路領域２０００には、少なくともロジック回路を構成する絶縁ゲート電界効果トランジスタ（以下、「ＭＯＳトランジスタ」という）５００が形成されている。
【００２１】
まず、メモリ領域１０００について説明する。
【００２２】
メモリセル１００は、半導体基板１０の上方に第１ゲート絶縁層１２を介して形成されたワードゲート１４と、半導体基板１０内に形成された、ソース領域またはドレイン領域を構成する不純物層１６，１８と、ワードゲート１４の両側に沿ってそれぞれ形成された、サイドウォール状の第１および第２のコントロールゲート２０，３０とを含む。また、不純物層１６，１８上には、シリサイド層９２が形成されている。
【００２３】
第１コントロールゲート２０は、半導体基板１０の上方に第２ゲート絶縁層２２を介して形成され、かつ、ワードゲート１４の一方の側面に対してサイド絶縁層２４を介して形成されている。同様に、第２コントロールゲート３０は、半導体基板１０の上方に第２ゲート絶縁層２２を介して形成され、かつ、ワードゲート１４の他方の側面に対してサイド絶縁層２４を介して形成されている。
【００２４】
第２ゲート絶縁層２２およびサイド絶縁層２４は、ＯＮＯ膜である。具体的には、第２ゲート絶縁層２２およびサイド絶縁層２４は、ボトム酸化シリコン層（第１酸化シリコン層）、窒化シリコン層、トップ酸化シリコン層（第２酸化シリコン層）の積層膜である。
【００２５】
第２ゲート絶縁層２２の第１酸化シリコン層は、チャネル領域と電荷蓄積領域との間に電位障壁（potential barrier）を形成する。第２ゲート絶縁層２２の窒化シリコン層は、キャリア（たとえば電子）をトラップする電荷蓄積領域として機能する。第２ゲート絶縁層２２の第２酸化シリコン層は、コントロールゲートと電荷蓄積領域との間に電位障壁（potential barrier）を形成する。
【００２６】
サイド絶縁層２４は、ワードゲート１４と、コントロールゲート２０，３０とをそれぞれ電気的に分離させる。また、サイド絶縁層２４の上端は、ワードゲート１４と第１，第２コントロールゲート２０，３０とのショートを防ぐために、コントロールゲート２０，３０の上端に比べ、半導体基板１０に対して上方に位置している。
【００２７】
サイド絶縁層２４と第２ゲート絶縁層２２とは、同一の成膜工程で形成され、それぞれの層構造は等しくなる。
【００２８】
そして、隣り合うメモリセル１００において、隣り合う第１コントロールゲート２０と第２コントロールゲート３０との間には、埋め込み絶縁層７０が形成される。この埋め込み絶縁層７０は、少なくともコントロールゲート２０，３０が露出しないようにこれらを覆っている。具体的には、埋込み絶縁層７０の上面は、サイド絶縁層２４の上端より半導体基板１０に対して上方に位置している。埋込み絶縁層７０をこのように形成することで、第１，第２コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００２９】
共通コンタクト部２００には、コントロールゲート２０，３０に所定の電位を供給するための導電層が形成される。共通コンタクト部２００は、第１コンタクト絶縁層２１２、第２コンタクト絶縁層２１０、第１コンタクト導電層２１４、第２コンタクト導電層２３２、第３コンタクト絶縁層２５２および第３コンタクト導電層２６０から構成されている。
【００３０】
第１コンタクト絶縁層２１２は、第１ゲート絶縁層１２と同一の工程で形成される。
【００３１】
第２コンタクト絶縁層２１０は、第２ゲート絶縁層２２およびサイド絶縁層２４と同一の工程で形成される。従って、第２コンタクト絶縁層２１０は、第１酸化シリコン層，窒化シリコン層および第２酸化シリコン層の積層体から構成されている。
【００３２】
第１コンタクト導電層２１４は、ワードゲート１４と同一の工程で形成される。第１コンタクト導電層２１４は、第２コンタクト絶縁層２１０の外側に形成されている。
【００３３】
第２コンタクト導電層２３２は、第２コンタクト絶縁層２１０の内側に形成されている。第２コンタクト導電層２３２は、第１，第２コントロールゲート２０，３０の形成と同一の工程によって、これらのコントロールゲート２０，３０と連続するように形成される。従って、第２コンタクト導電層２３２と、コントロールゲート２０，３０とは、同一の材質で形成されている。
【００３４】
第３コンタクト絶縁層２５２は、第２コンタクト導電層２３２の内側に形成されている。第３コンタクト絶縁層２５２は、サイドウォール絶縁層１５２と同一の工程によって形成される。
【００３５】
第３コンタクト導電層２６０は、ワード線５０と同一の工程で形成され、第１コンタクト導電層２１４と第２コンタクト導電層２３２とに接続されている。
【００３６】
ロジック回路領域２０００においては、ＭＯＳトランジスタ５００が形成されている。ＭＯＳトランジスタ５００は、半導体基板１０の上方に第３ゲート絶縁層１２２を介して形成されたゲート電極１４２と、半導体基板１０内に形成されたソース領域またはドレイン領域を構成する不純物層１６２，１８２と、ゲート電極１４２の両側面に沿ってそれぞれ形成されたサイドウォール絶縁層１５２とを含む。さらに、不純物層１６２，１８２の上面にはシリサイド層１９２が形成され、ゲート電極１４２の上面にはシリサイド層１９４が形成されている。
【００３７】
ロジック回路領域２０００においては、ＭＯＳトランジスタ５００は絶縁層２７０によって覆われている。この絶縁層２７０は、埋込み絶縁層７０と同一の工程で形成される。
【００３８】
メモリ領域１０００とロジック回路領域２０００との境界領域には、図２および図３に示すように、ワードゲート１４およびゲート電極１４２と同一の材質からなる境界部１４０ｂが形成される。この境界部１４０ｂは、ワードゲート１４およびゲート電極１４２と同一の成膜工程で形成される。また、境界部１４０ｂの少なくとも一部は、素子分離領域３００の上方に形成される。
【００３９】
境界部１４０ｂの一方の側面（メモリ領域１０００側）には、コントロールゲート２０，３０と同一の材質のサイドウォール状導電層２０ａが形成されている。このサイドウォール状導電層２０ａは、Ｙ方向に延びており、共通コンタクト部２００を介して隣り合うコントロールゲート３０と電気的に接続されている。このサイドウォール状導電層２０ａは、メモリセルのコントロールゲートとしては利用されない。しかしながら、サイドウォール状導電層２０ａを隣り合うコントロールゲート３０と電気的に接続させることによって、サイドウォール状導電層２０ａと隣り合うコントロールゲート３０の電気特性を、他のコントロールゲートの電気特性と等しくすることができる。
【００４０】
また、境界部１４０ｂの他の側面（ロジック回路領域２０００側）には、ＭＯＳトランジスタ５００のサイドウォール絶縁層１５２の形成と同一の工程によって形成されたサイドウォール状絶縁層１５２が形成されている。
【００４１】
メモリセル１００およびＭＯＳトランジスタ５００などが形成された半導体基板１０上には、層間絶縁層７２が形成されている。そして、層間絶縁層７２には、例えば共通コンタクト部２００の第３コンタクト導電層２６０に到達するコンタクトホールが形成されている。このコンタクトホール内に、タングステンプラグまたは銅プラグなどの導電層８２が充填され、この導電層８２は層間絶縁層７２上に形成された配線層８０と接続されている。
【００４２】
（半導体装置の製造方法）
次に、図４〜図２１を参照しながら、本実施の形態に係る半導体装置の製造方法について説明する。各断面図は、図２のＡ−Ａ線に沿った部分に対応する。図４〜図２１において、図１〜図３で示す部分と実質的に同じ部分には同じ符号を付し、重複する記載は省略する。
【００４３】
（１）図４に示すように、まず、半導体基板１０の表面に、トレンチアイソレーション法によって素子分離領域３００を形成する。次いで、イオン注入によって、コンタクト用不純物層４００（図１参照）を半導体基板１０内に形成する。
【００４４】
次いで、半導体基板１０の表面に絶縁層１２０、ドープトポリシリコンからなるゲート層１４０、および後のＣＭＰ工程におけるストッパ層Ｓ１００を形成する。ストッパ層Ｓ１００としては、たとえば窒化シリコン層を用いることができる。
【００４５】
（２）図５に示すように、ストッパ層Ｓ１００をメモリ領域１０００に残すようにパターニングする。次いで、公知のリソグラフィーおよびエッチングによってロジック回路領域２０００におけるゲート層１４０（図４参照）をパターニングする。この工程では、ロジック回路領域２０００においては、ＭＯＳトランジスタのゲート電極１４２が形成され、メモリ領域１０００においては、ストッパ層Ｓ１００によってゲート層１４０がパターニングされずに残る。
【００４６】
次いで、Ｎ型不純物を半導体基板１０にドープすることで、ロジック回路領域２０００においてソース領域およびドレイン領域のエクステンション層１６１，１８１が形成される。
【００４７】
（３）図６に示すように、公知の方法により、ロジック回路領域２０００のゲート電極１４２の両側面にサイドウォール絶縁層１５２を形成する。具体的には、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層（図示せず）を全面的に形成する。次いで、この絶縁層を異方性エッチングによって全面的にエッチングすることにより、ロジック回路領域２０００において、ゲート電極１４２の両側面にサイドウォール絶縁層１５２が形成される。また、この工程で、メモリ領域１０００とロジック回路領域２０００との境界にあるゲート層１４０の端部にもサイドウォール絶縁層１５２が形成される。
【００４８】
（４）図７に示すように、メモリ領域１０００およびロジック回路領域２０００において、窒化シリコンなどからなる膜状の第１保護絶縁層２８０を全面的に形成する。次いで、図８に示すように、酸化シリコンまたは酸化窒化シリコンなどからなる第２保護絶縁層２９０を形成する。さらに、図９に示すように、ＣＭＰ法によってストッパ層Ｓ１００が露出するまで、第２保護絶縁層２９０および第１保護絶縁層２８０を研磨する。
【００４９】
この工程で、ロジック回路領域２０００では、ゲート電極１４２およびサイドウォール絶縁層１５２などが形成された半導体基板１０上に、第１および第２保護絶縁層２８０，２９０が積層される。また、メモリ領域１０００では、ゲート層１４０がストッパ層Ｓ１００によって覆われている。
【００５０】
（５）次いで、所定のパターンのレジスト層（図示しない）を形成する。次いで、図１０に示すように、このレジスト層をマスクとして、メモリ領域１０００におけるゲート層１４０をパターニングして、ワードゲート層１４０ａを形成する。この工程においては、図１１の平面図に示すように、メモリ領域１０００では、ゲート層１４０およびストッパ層Ｓ１００の積層体に開口部１６０，１８０が形成されることで、ワードゲート層１４０ａおよびストッパ層Ｓ１００がパターニングされる。また、ロジック回路領域２０００では、開口部は形成されない。
【００５１】
開口部１６０，１８０は、後のイオン注入によって不純物層が形成される領域にほぼ対応している。そして、後の工程で、開口部１６０，１８０の側面に沿ってサイド絶縁層とコントロールゲートとが形成される。
【００５２】
また、この工程では、図１０に示すように、メモリ領域１０００とロジック回路領域２０００との境界をなす素子分離領域３００上に、ゲート層１４０と同じ材質からなる境界部１４０ｂと、この境界部１４０ｂ上のストッパ層Ｓ１００とが形成される。
【００５３】
（６）図１２に示すように、メモリ領域１０００およびロジック回路領域２０００において、ＯＮＯ膜２２０を全面的に形成する。ＯＮＯ膜２２０は、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層を順次堆積させることで形成される。第１酸化シリコン層は、たとえば熱酸化法、ＣＶＤ法を用いて成膜することができる。窒化シリコン層は、たとえばＣＶＤ法によって成膜することができる。第２酸化シリコン層は、ＣＶＤ法、たとえば高温酸化法（ＨＴＯ）を用いて成膜することができる。これらの各層を成膜した後アニール処理を行い、各層を緻密化することが好ましい。
【００５４】
これらの第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層からなるＯＮＯ膜２２０は、後のパターニングによって、図３に示すように、コントロールゲート２０，３０のための第２ゲート絶縁層２２およびサイド絶縁層２４、ならびに第２コンタクト絶縁層２１０を構成する。
【００５５】
（７）図１３に示すように、ドープトポリシリコン層２３０を、ＯＮＯ膜２２０上に全面的に形成する。次いで、共通コンタクト部が形成される領域に、第１レジスト層Ｒ１００を形成する。
【００５６】
（８）図１４に示すように、ドープトポリシリコン層２３０（図１３参照）を異方性エッチングによって全面的にエッチングすることにより、第１および第２コントロールゲート２０，３０を構成する導電層４０（図１参照）および第２コンタクト導電層２３２（図３参照）を形成する。すなわち、この工程では、メモリ領域１０００の開口部１６０，１８０（図１１参照）の側面に沿って、サイド絶縁層２４を介在させた状態で、第２ゲート絶縁層２２上にサイドウォール状のコントロールゲート２０，３０が形成される。このとき、コントロールゲート２０，３０の上端は、ワードゲート層１４０ａの上面に対し低くなるように形成される。そして、同一の工程で、第１レジスト層Ｒ１００でマスクされた部分には、コントロールゲート２０，３０と連続する、共通コンタクト部のための第２コンタクト導電層２３２が形成される。次いで、第１レジスト層Ｒ１００を除去する。
【００５７】
（９）図１５に示すように、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層２５０を全面的に形成する。
【００５８】
次いで、図１６に示すように、絶縁層２５０（図１５参照）を異方性エッチングによって全面的にエッチングすることにより、メモリ領域１０００において、コントロールゲート２０，３０上に絶縁層２５が形成され、さらに、第２コンタクト導電層２３２上に第３コンタクト絶縁層２５２が形成される。また、ロジック回路領域２０００は、少なくとも第１および第２保護絶縁層２８０，２９０によって覆われている。
【００５９】
（１０）図１７に示すように、メモリ領域１０００に第２レジスト層Ｒ２００を形成してマスクした後、ロジック回路領域２０００における第２保護絶縁層２９０（図１６参照）をエッチングによって除去する。このとき、第２レジスト層Ｒ２００は、そのロジック回路領域２０００側の端部が境界部１４０ｂ上に位置するように形成される。このように第２レジスト層Ｒ２００を形成することにより、第２保護絶縁層２９０を完全に除去できる。その後、第２レジスト層Ｒ２００を除去する。
【００６０】
（１１）図１８に示すように、メモリ領域１０００に第３レジスト層Ｒ３００を形成した後、ロジック回路領域２０００における第１保護絶縁層２８０（図１７参照）を除去する。このとき、第３レジスト層Ｒ３００は、そのロジック回路領域２０００側の端部が境界部１４０ｂよりロジック回路領域２０００側の素子分離領域３００上に位置するように形成される。第３レジスト層Ｒ３００をこのように形成する理由は以下による。すなわち、第１保護絶縁層２８０が窒化シリコンからなる場合には、熱りん酸によってこれを除去できる。そして、ストッパ層Ｓ１００も窒化シリコンから構成されているので、第１保護絶縁層２８０を除去する際にメモリ領域１０００とロジック回路領域２０００との境界領域のストッパ層Ｓ１００が除去されないように、第３レジスト層Ｒ３００は境界部１４０ｂ上のストッパ層Ｓ１００を覆うように形成される。その後、第３レジスト層Ｒ３００を除去する。
【００６１】
（１２）さらに、図１９に示すように、不純物、たとえばＮ型不純物を全面的にイオン注入することにより、半導体基板１０内に、メモリ領域１０００のソース領域またはドレイン領域を構成する不純物層１６，１８、およびロジック回路領域２０００のソース領域またはドレイン領域を構成する不純物層１６２，１８２を形成する。
【００６２】
そして、不純物層１６，１８，１６２，１８２の露出面およびゲート電極１４２の上面に、公知の方法により、チタン，コバルトなどのシリサイド層９２，１９２，１９４を形成することができる。このようにして、ＭＯＳトランジスタ５００が形成される。このとき、コントロールゲート２０，３０の表面には、絶縁層２５が形成されているため、コントロールゲート２０，３０上にはシリサイド層が形成されない。
【００６３】
（１３）次いで、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコン、窒化酸化シリコンなどの絶縁層２７０（図２０参照）を全面的に形成する。絶縁層２７０は、ストッパ層Ｓ１００を覆うように形成される。
【００６４】
次いで、図２０に示すように、絶縁層２７０をＣＭＰ法を用いて、ストッパ層Ｓ１００が露出するまで研磨し、絶縁層２７０を平坦化する。また、ロジック回路領域２０００においては、ＭＯＳトランジスタ５００は絶縁層２７０によって覆われている。
【００６５】
そして、コントロールゲート２０，３０をはさんで対向するサイド絶縁層２４，２４間には埋込み絶縁層７０が形成される。この工程によって、第１，第２コントロールゲート２０，３０は埋込み絶縁層７０によって完全に覆われるとともに、第２コンタクト導電層２３２が露出する。
【００６６】
（１４）図２１に示すように、ストッパ層Ｓ１００（図２０参照）を熱りん酸で除去する。次いで、メモリ領域１０００およびロジック回路領域２０００においてドープドポリシリコン層からなる導電層を形成する。
【００６７】
次いで、前記ドープトポリシリコン層上にパターニングされたレジスト層Ｒ４００を形成する。レジスト層Ｒ４００をマスクとして、前記ドープトポリシリコン層をパターニングすることにより、ワード線５０と第３コンタクト導電層２６０とが形成される。
【００６８】
引き続き、レジスト層Ｒ４００をマスクとして、ワードゲート層１４０ａ（図２０参照）のエッチングが行われる。このエッチングにより、ワード線５０が上方に形成されないワードゲート層１４０ａが除去される。その結果、アレイ状に配列したワードゲート１４を形成することができる。ワードゲート層１４０ａの除去領域は、後に形成されるＰ型不純物層（素子分離用不純物層）１５の領域と対応する（図２参照）。
【００６９】
尚、このエッチング工程では、第１，第２のコントロールゲート２０、３０をなす導電層４０は、埋込み絶縁層７０で覆われているために、エッチングされずに残る。また、ロジック回路領域２０００のＭＯＳトランジスタ５００は、絶縁層２７０によって完全に覆われているため、このエッチングによって影響を受けることは無い。
【００７０】
次いで、Ｐ型不純物を半導体基板１０に全面的にドープする。これにより、Ｙ方向におけるワードゲート１４の相互間の領域にＰ型不純物層（素子分離用不純物層）１５（図２参照）が形成される。このＰ型不純物層１５によって、不揮発性半導体記憶装置１００相互の素子分離がより確実に行われる。
【００７１】
（１５）次いで、層間絶縁層を形成した後、公知の方法でコンタクトホールを形成し、コンタクトホール内の導電層および配線層を形成できる。例えば、図３に示すように、層間絶縁層７２にコンタクトホールを形成した後、共通コンタクト部２００と接続された導電層８２および配線層８０を形成する。この工程では、ロジック回路領域２０００においても同様にコンタクト部および配線層を形成することができる。
【００７２】
以上の工程により、図１から図３に示す半導体装置を製造することができる。
【００７３】
この製造方法による利点は以下の通りである。
【００７４】
第１に、前記（１２）の工程によって、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のソース領域またはドレイン領域１６２，１８２とを形成するイオン注入工程を同一の工程で行うことができる。
【００７５】
第２に、前記（１２）の工程によって、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のゲート電極１４２およびソース領域またはドレイン領域１６２，１８２との上にシリサイド層を自己整合的に形成する工程を同一の工程で行うことができる。
【００７６】
第３に、メモリセル１００のワードゲート１４をパターニングする前記（１４）の工程において、ＭＯＳトランジスタ５００は絶縁層２７０で覆われているため、ＭＯＳトランジスタ５００がエッチングガスに晒され、特性上影響を受けることは無い。
【００７７】
第４に、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のソース領域またはドレイン領域１６２，１８２とを、比較的後ろの工程で行うことができるので、それまでの熱処理工程の影響を受けずに、より高度に制御された不純物層を形成することが可能である。
【００７８】
以上、本発明の一実施の形態について述べたが、本発明はこれに限定されず、本発明の要旨の範囲内で種々の態様をとりうる。たとえば、上記実施の形態では、半導体層としてバルク状の半導体基板を用いたが、ＳＯＩ基板の半導体層を用いてもよい。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置のメモリ領域のレイアウトを模式的に示す平面図である。
【図２】本発明の実施の形態にかかる半導体装置の要部を模式的に示す平面図である。
【図３】図２のＡ−Ａ線に沿った部分を模式的に示す断面図である。
【図４】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図５】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図６】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図７】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図８】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図９】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１０】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１１】図１０に示す半導体装置の製造方法の一工程を示す平面図である。
【図１２】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１３】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１４】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１５】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１６】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１７】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１８】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１９】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図２０】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図２１】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図２２】公知のMONOS型メモリセルを示す断面図である。
【符号の説明】
１０ 半導体基板
１２ 第１ゲート絶縁層
１４ ワードゲート
１６，１８ 不純物層
２０ 第１コントロールゲート
２２ 第２ゲート絶縁層
２４ サイド絶縁層
３０ 第２コントロールゲート
５０ ワード線
６０ ビット線
７０ 埋込み絶縁層
７２ 層間絶縁層
８０ 配線層
１００ 不揮発性半導体記憶装置（メモリセル）
１２０ 絶縁層
１２２ 第３ゲート絶縁層
１４０ ゲート層
１４０ａ ワードゲート層
１４０ｂ 境界部
１４２ ゲート電極
１６０，１８０ 開口部
１６２，１８２ 不純物層
２００ 共通コンタクト部
２１０ 第２コンタクト絶縁層
２１２ 第１コンタクト絶縁層
２１４ 第１コンタクト導電層
２００ａ 共通コンタクト部の形成領域
２２０ ＯＮＯ膜
２３０ ドープドポリシリコン層（第２導電層）
２３２ 第２コンタクト導電層
２５２ 第３コンタクト絶縁層
２６０ 第３コンタクト導電層
２７０ 絶縁層
２８０ 第１保護絶縁層
２９０ 第２保護絶縁層
３００ 素子分離領域
４００ コンタクト用不純物層
５００ ＭＯＳトランジスタ
Ｓ１００ ストッパ層
Ｒ１００、Ｒ２００、Ｒ３００、Ｒ４００ レジスト層
１０００ メモリ領域
２０００ ロジック回路領域
【発明の属する技術分野】
本発明は、１つのワードゲートに対して２つの電荷蓄積領域を有する不揮発性記憶装置がアレイ状に配置されたメモリ領域と、ロジック回路領域とを含む半導体装置の製造方法に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
不揮発性半導体記憶装置のひとつのタイプとして、チャネル領域とコントロールゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS（Metal Oxide Nitride Oxide Semiconductor）型もしくはSONOS（Silicon Oxide Nitride Oxide Silicon）型と呼ばれるタイプがある。
【０００３】
MONOS型の不揮発性半導体記憶装置として、図２２に示すデバイスが知られている（文献：Ｙ．Hayashi，et al ，2000 Symposium on VLSI Technology Digest of Technical Papers ｐ．１２２−ｐ．１２３）。
【０００４】
このMONOS型のメモリセル１００は、半導体基板１０上に第１ゲート絶縁層１２を介してワードゲート１４が形成されている。そして、ワードゲート１４の両側には、それぞれサイドウォール状の第１コントロールゲート２０と第２コントロールゲート３０とが配置されている。第１コントロールゲート２０の底部と半導体基板１０との間には、第２ゲート絶縁層２２が存在し、第１コントロールゲート２０の側面とワードゲート１４との間には絶縁層２４が存在する。同様に、第２コントロールゲート３０の底部と半導体基板１０との間には、第２ゲート絶縁層２２が存在し、第２コントロールゲート３０の側面とワードゲート１４との間には絶縁層２４が存在する。そして、隣り合うメモリセルの、対向するコントロールゲート２０とコントロールゲート３０との間の半導体基板１０には、ソース領域またはドレイン領域を構成する不純物層１６，１８が形成されている。
【０００５】
このように、ひとつのメモリセル１００は、ワードゲート１４の側面に２つのMONOS型メモリ素子を有する。また、これらの２つのMONOS型メモリ素子は独立に制御される。したがって、ひとつのメモリセル１００は、２ビットの情報を記憶することができる。
【０００６】
本発明の目的は、２つの電荷蓄積領域を有するMONOS型の不揮発性記憶装置を含む半導体装置の製造方法であって、MONOS型のメモリセルを含むメモリ領域と、メモリの周辺回路などを含むロジック回路領域とを同一基板上に形成する方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、
不揮発性記憶装置を含むメモリ領域と、該不揮発性記憶装置の周辺回路を含むロジック回路領域とを含む半導体装置の製造方法であって、以下の工程をこの順序で含む。
【０００８】
半導体層の上方に第１絶縁層を形成する工程、
前記第１絶縁層の上方に第１導電層を形成する工程、
前記第１導電層の上方にストッパ層を形成する工程、
前記ロジック回路領域内の前記ストッパ層を除去する工程、
前記ロジック回路領域内の前記第１導電層をパターニングして、該ロジック回路領域内に絶縁ゲート電界効果トランジスタのゲート電極を形成する工程、
少なくとも前記ゲート電極の両側面にサイドウォール絶縁層を形成する工程、
少なくとも前記ゲート電極を覆うように前記ロジック回路領域内に保護絶縁層を形成する工程、
前記メモリ領域内の前記ストッパ層と前記第１導電層とをパターニングする工程、
前記メモリ領域と前記ロジック回路領域との全面にＯＮＯ膜を形成する工程、
前記ＯＮＯ膜の上方に第２導電層を形成する工程、
前記第２導電層を異方性エッチングすることにより、少なくとも前記メモリ領域内の前記第１導電層の両側面に、前記ＯＮＯ膜を介してサイドウォール状のコントロールゲートを形成する工程、
前記ロジック回路領域内の前記保護絶縁層を除去する工程、
前記不揮発性記憶装置のソース領域またはドレイン領域となる第１不純物層と、前記絶縁ゲート電界効果トランジスタのソース領域またはドレイン領域となる第２不純物層とを形成する工程、
前記第１不純物層と前記第２不純物層と前記ゲート電極との表面にシリサイド層を形成する工程、
前記メモリ領域と前記ロジック回路領域との全面に第２絶縁層を形成する工程、
前記メモリ領域内の前記ストッパ層は露出し、かつ、前記ロジック回路領域内の前記ゲート電極は露出しないように、前記第２絶縁層を研磨する工程、
前記メモリ領域内の前記ストッパ層を除去する工程、
前記メモリ領域内の前記第１導電層をパターニングして、該メモリ領域内に前記不揮発性記憶装置のワードゲートを形成する工程。
【０００９】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を参照して説明する。まず、本発明の実施の形態にかかる製造方法について説明する前に、この製造方法によって得られる半導体装置について説明する。
【００１０】
図１は、半導体装置のメモリ領域のレイアウトを示す平面図である。図２は、本実施の形態に係る半導体装置の一部分を示す平面図である。図３は、図２のＡ−Ａ線に沿った断面図である。
【００１１】
図１〜図３に示す半導体装置は、MONOS型不揮発性記憶装置（以下、「メモリセル」という）１００が複数の行および列に格子状に配列されてメモリセルアレイを構成しているメモリ領域１０００と、メモリの周辺回路などを含むロジック回路領域２０００とを含む。
【００１２】
（デバイスの構造）
まず、図１を参照しながら、メモリ領域１０００のレイアウトについて説明する。
【００１３】
図１には、メモリ領域１０００の一部である第１のブロックＢ１と、これに隣り合う第２のブロックＢ２とが示されている。第１のブロックＢ１と第２のブロックＢ２との間の一部領域には、素子分離領域３００が形成されている。各ブロックＢ１，Ｂ２においては、Ｘ方向（行方向）に延びる複数のワード線５０（ＷＬ）と、Ｙ方向（列方向）に延びる複数のビット線６０（ＢＬ）とが設けられている。一本のワード線５０は、Ｘ方向に配列された複数のワードゲート１４に接続されている。ビット線６０は不純物層１６，１８によって構成されている。
【００１４】
第１および第２コントロールゲート２０，３０を構成する導電層４０は、各不純物層１６，１８を囲むように形成されている。すなわち、第１，第２コントロールゲート２０，３０は、それぞれＹ方向に延びており、１組の第１，第２コントロールゲート２０，３０の一方の端部は、Ｘ方向に延びる導電層によって互いに接続されている。また、１組の第１，第２コントロールゲート２０，３０の他方の端部はともに１つの共通コンタクト部２００に接続されている。したがって、各第１，第２コントロールゲート２０，３０は、メモリセルのコントロールゲートの機能と、Ｙ方向に配列された各コントロールゲートを接続する配線としての機能とを有する。
【００１５】
単一のメモリセル１００は、１つのワードゲート１４と、このワードゲート１４の両側に形成された第１，第２コントロールゲート２０，３０と、これらのコントロールゲート２０，３０の外側であって、半導体基板内に形成された不純物層１６，１８とを含む。そして、不純物層１６，１８は、それぞれ隣り合うメモリセル１００によって共有される。
【００１６】
Ｙ方向に互いに隣り合う不純物層１６であって、ブロックＢ１に形成された不純物層１６とブロックＢ２に形成された不純物層１６とは、半導体基板内に形成されたコンタクト用不純物層４００によって互いに電気的に接続されている。このコンタクト用不純物層４００は、不純物層１６に対し、コントロールゲートの共通コンタクト部２００とは反対側に形成される。
【００１７】
このコンタクト用不純物層４００上には、コンタクト３５０が形成されている。不純物層１６によって構成されたビット線６０は、このコンタクト３５０によって、上層の配線層に電気的に接続される。
【００１８】
同様に、Ｙ方向に互いに隣り合う２つの不純物層１８は、共通コンタクト部２００が配置されていない側において、図示しないコンタクト用不純物層によって互いに電気的に接続されている。
【００１９】
図１からわかるように、１つのブロックにおいて、複数の共通コンタクト部２００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。同様に、１つのブロックにおいて、複数のコンタクト用不純物層４００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。
【００２０】
次に、図２および図３を参照しながら、半導体装置の平面構造および断面構造について説明する。メモリ領域１０００と隣り合う位置に、例えばメモリの周辺回路を構成するロジック回路領域２０００が形成されている。メモリ領域１０００とロジック回路領域２０００とは、素子分離領域３００によって電気的に分離されている。メモリ領域１０００には、少なくともメモリセル１００が形成されている。ロジック回路領域２０００には、少なくともロジック回路を構成する絶縁ゲート電界効果トランジスタ（以下、「ＭＯＳトランジスタ」という）５００が形成されている。
【００２１】
まず、メモリ領域１０００について説明する。
【００２２】
メモリセル１００は、半導体基板１０の上方に第１ゲート絶縁層１２を介して形成されたワードゲート１４と、半導体基板１０内に形成された、ソース領域またはドレイン領域を構成する不純物層１６，１８と、ワードゲート１４の両側に沿ってそれぞれ形成された、サイドウォール状の第１および第２のコントロールゲート２０，３０とを含む。また、不純物層１６，１８上には、シリサイド層９２が形成されている。
【００２３】
第１コントロールゲート２０は、半導体基板１０の上方に第２ゲート絶縁層２２を介して形成され、かつ、ワードゲート１４の一方の側面に対してサイド絶縁層２４を介して形成されている。同様に、第２コントロールゲート３０は、半導体基板１０の上方に第２ゲート絶縁層２２を介して形成され、かつ、ワードゲート１４の他方の側面に対してサイド絶縁層２４を介して形成されている。
【００２４】
第２ゲート絶縁層２２およびサイド絶縁層２４は、ＯＮＯ膜である。具体的には、第２ゲート絶縁層２２およびサイド絶縁層２４は、ボトム酸化シリコン層（第１酸化シリコン層）、窒化シリコン層、トップ酸化シリコン層（第２酸化シリコン層）の積層膜である。
【００２５】
第２ゲート絶縁層２２の第１酸化シリコン層は、チャネル領域と電荷蓄積領域との間に電位障壁（potential barrier）を形成する。第２ゲート絶縁層２２の窒化シリコン層は、キャリア（たとえば電子）をトラップする電荷蓄積領域として機能する。第２ゲート絶縁層２２の第２酸化シリコン層は、コントロールゲートと電荷蓄積領域との間に電位障壁（potential barrier）を形成する。
【００２６】
サイド絶縁層２４は、ワードゲート１４と、コントロールゲート２０，３０とをそれぞれ電気的に分離させる。また、サイド絶縁層２４の上端は、ワードゲート１４と第１，第２コントロールゲート２０，３０とのショートを防ぐために、コントロールゲート２０，３０の上端に比べ、半導体基板１０に対して上方に位置している。
【００２７】
サイド絶縁層２４と第２ゲート絶縁層２２とは、同一の成膜工程で形成され、それぞれの層構造は等しくなる。
【００２８】
そして、隣り合うメモリセル１００において、隣り合う第１コントロールゲート２０と第２コントロールゲート３０との間には、埋め込み絶縁層７０が形成される。この埋め込み絶縁層７０は、少なくともコントロールゲート２０，３０が露出しないようにこれらを覆っている。具体的には、埋込み絶縁層７０の上面は、サイド絶縁層２４の上端より半導体基板１０に対して上方に位置している。埋込み絶縁層７０をこのように形成することで、第１，第２コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００２９】
共通コンタクト部２００には、コントロールゲート２０，３０に所定の電位を供給するための導電層が形成される。共通コンタクト部２００は、第１コンタクト絶縁層２１２、第２コンタクト絶縁層２１０、第１コンタクト導電層２１４、第２コンタクト導電層２３２、第３コンタクト絶縁層２５２および第３コンタクト導電層２６０から構成されている。
【００３０】
第１コンタクト絶縁層２１２は、第１ゲート絶縁層１２と同一の工程で形成される。
【００３１】
第２コンタクト絶縁層２１０は、第２ゲート絶縁層２２およびサイド絶縁層２４と同一の工程で形成される。従って、第２コンタクト絶縁層２１０は、第１酸化シリコン層，窒化シリコン層および第２酸化シリコン層の積層体から構成されている。
【００３２】
第１コンタクト導電層２１４は、ワードゲート１４と同一の工程で形成される。第１コンタクト導電層２１４は、第２コンタクト絶縁層２１０の外側に形成されている。
【００３３】
第２コンタクト導電層２３２は、第２コンタクト絶縁層２１０の内側に形成されている。第２コンタクト導電層２３２は、第１，第２コントロールゲート２０，３０の形成と同一の工程によって、これらのコントロールゲート２０，３０と連続するように形成される。従って、第２コンタクト導電層２３２と、コントロールゲート２０，３０とは、同一の材質で形成されている。
【００３４】
第３コンタクト絶縁層２５２は、第２コンタクト導電層２３２の内側に形成されている。第３コンタクト絶縁層２５２は、サイドウォール絶縁層１５２と同一の工程によって形成される。
【００３５】
第３コンタクト導電層２６０は、ワード線５０と同一の工程で形成され、第１コンタクト導電層２１４と第２コンタクト導電層２３２とに接続されている。
【００３６】
ロジック回路領域２０００においては、ＭＯＳトランジスタ５００が形成されている。ＭＯＳトランジスタ５００は、半導体基板１０の上方に第３ゲート絶縁層１２２を介して形成されたゲート電極１４２と、半導体基板１０内に形成されたソース領域またはドレイン領域を構成する不純物層１６２，１８２と、ゲート電極１４２の両側面に沿ってそれぞれ形成されたサイドウォール絶縁層１５２とを含む。さらに、不純物層１６２，１８２の上面にはシリサイド層１９２が形成され、ゲート電極１４２の上面にはシリサイド層１９４が形成されている。
【００３７】
ロジック回路領域２０００においては、ＭＯＳトランジスタ５００は絶縁層２７０によって覆われている。この絶縁層２７０は、埋込み絶縁層７０と同一の工程で形成される。
【００３８】
メモリ領域１０００とロジック回路領域２０００との境界領域には、図２および図３に示すように、ワードゲート１４およびゲート電極１４２と同一の材質からなる境界部１４０ｂが形成される。この境界部１４０ｂは、ワードゲート１４およびゲート電極１４２と同一の成膜工程で形成される。また、境界部１４０ｂの少なくとも一部は、素子分離領域３００の上方に形成される。
【００３９】
境界部１４０ｂの一方の側面（メモリ領域１０００側）には、コントロールゲート２０，３０と同一の材質のサイドウォール状導電層２０ａが形成されている。このサイドウォール状導電層２０ａは、Ｙ方向に延びており、共通コンタクト部２００を介して隣り合うコントロールゲート３０と電気的に接続されている。このサイドウォール状導電層２０ａは、メモリセルのコントロールゲートとしては利用されない。しかしながら、サイドウォール状導電層２０ａを隣り合うコントロールゲート３０と電気的に接続させることによって、サイドウォール状導電層２０ａと隣り合うコントロールゲート３０の電気特性を、他のコントロールゲートの電気特性と等しくすることができる。
【００４０】
また、境界部１４０ｂの他の側面（ロジック回路領域２０００側）には、ＭＯＳトランジスタ５００のサイドウォール絶縁層１５２の形成と同一の工程によって形成されたサイドウォール状絶縁層１５２が形成されている。
【００４１】
メモリセル１００およびＭＯＳトランジスタ５００などが形成された半導体基板１０上には、層間絶縁層７２が形成されている。そして、層間絶縁層７２には、例えば共通コンタクト部２００の第３コンタクト導電層２６０に到達するコンタクトホールが形成されている。このコンタクトホール内に、タングステンプラグまたは銅プラグなどの導電層８２が充填され、この導電層８２は層間絶縁層７２上に形成された配線層８０と接続されている。
【００４２】
（半導体装置の製造方法）
次に、図４〜図２１を参照しながら、本実施の形態に係る半導体装置の製造方法について説明する。各断面図は、図２のＡ−Ａ線に沿った部分に対応する。図４〜図２１において、図１〜図３で示す部分と実質的に同じ部分には同じ符号を付し、重複する記載は省略する。
【００４３】
（１）図４に示すように、まず、半導体基板１０の表面に、トレンチアイソレーション法によって素子分離領域３００を形成する。次いで、イオン注入によって、コンタクト用不純物層４００（図１参照）を半導体基板１０内に形成する。
【００４４】
次いで、半導体基板１０の表面に絶縁層１２０、ドープトポリシリコンからなるゲート層１４０、および後のＣＭＰ工程におけるストッパ層Ｓ１００を形成する。ストッパ層Ｓ１００としては、たとえば窒化シリコン層を用いることができる。
【００４５】
（２）図５に示すように、ストッパ層Ｓ１００をメモリ領域１０００に残すようにパターニングする。次いで、公知のリソグラフィーおよびエッチングによってロジック回路領域２０００におけるゲート層１４０（図４参照）をパターニングする。この工程では、ロジック回路領域２０００においては、ＭＯＳトランジスタのゲート電極１４２が形成され、メモリ領域１０００においては、ストッパ層Ｓ１００によってゲート層１４０がパターニングされずに残る。
【００４６】
次いで、Ｎ型不純物を半導体基板１０にドープすることで、ロジック回路領域２０００においてソース領域およびドレイン領域のエクステンション層１６１，１８１が形成される。
【００４７】
（３）図６に示すように、公知の方法により、ロジック回路領域２０００のゲート電極１４２の両側面にサイドウォール絶縁層１５２を形成する。具体的には、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層（図示せず）を全面的に形成する。次いで、この絶縁層を異方性エッチングによって全面的にエッチングすることにより、ロジック回路領域２０００において、ゲート電極１４２の両側面にサイドウォール絶縁層１５２が形成される。また、この工程で、メモリ領域１０００とロジック回路領域２０００との境界にあるゲート層１４０の端部にもサイドウォール絶縁層１５２が形成される。
【００４８】
（４）図７に示すように、メモリ領域１０００およびロジック回路領域２０００において、窒化シリコンなどからなる膜状の第１保護絶縁層２８０を全面的に形成する。次いで、図８に示すように、酸化シリコンまたは酸化窒化シリコンなどからなる第２保護絶縁層２９０を形成する。さらに、図９に示すように、ＣＭＰ法によってストッパ層Ｓ１００が露出するまで、第２保護絶縁層２９０および第１保護絶縁層２８０を研磨する。
【００４９】
この工程で、ロジック回路領域２０００では、ゲート電極１４２およびサイドウォール絶縁層１５２などが形成された半導体基板１０上に、第１および第２保護絶縁層２８０，２９０が積層される。また、メモリ領域１０００では、ゲート層１４０がストッパ層Ｓ１００によって覆われている。
【００５０】
（５）次いで、所定のパターンのレジスト層（図示しない）を形成する。次いで、図１０に示すように、このレジスト層をマスクとして、メモリ領域１０００におけるゲート層１４０をパターニングして、ワードゲート層１４０ａを形成する。この工程においては、図１１の平面図に示すように、メモリ領域１０００では、ゲート層１４０およびストッパ層Ｓ１００の積層体に開口部１６０，１８０が形成されることで、ワードゲート層１４０ａおよびストッパ層Ｓ１００がパターニングされる。また、ロジック回路領域２０００では、開口部は形成されない。
【００５１】
開口部１６０，１８０は、後のイオン注入によって不純物層が形成される領域にほぼ対応している。そして、後の工程で、開口部１６０，１８０の側面に沿ってサイド絶縁層とコントロールゲートとが形成される。
【００５２】
また、この工程では、図１０に示すように、メモリ領域１０００とロジック回路領域２０００との境界をなす素子分離領域３００上に、ゲート層１４０と同じ材質からなる境界部１４０ｂと、この境界部１４０ｂ上のストッパ層Ｓ１００とが形成される。
【００５３】
（６）図１２に示すように、メモリ領域１０００およびロジック回路領域２０００において、ＯＮＯ膜２２０を全面的に形成する。ＯＮＯ膜２２０は、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層を順次堆積させることで形成される。第１酸化シリコン層は、たとえば熱酸化法、ＣＶＤ法を用いて成膜することができる。窒化シリコン層は、たとえばＣＶＤ法によって成膜することができる。第２酸化シリコン層は、ＣＶＤ法、たとえば高温酸化法（ＨＴＯ）を用いて成膜することができる。これらの各層を成膜した後アニール処理を行い、各層を緻密化することが好ましい。
【００５４】
これらの第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層からなるＯＮＯ膜２２０は、後のパターニングによって、図３に示すように、コントロールゲート２０，３０のための第２ゲート絶縁層２２およびサイド絶縁層２４、ならびに第２コンタクト絶縁層２１０を構成する。
【００５５】
（７）図１３に示すように、ドープトポリシリコン層２３０を、ＯＮＯ膜２２０上に全面的に形成する。次いで、共通コンタクト部が形成される領域に、第１レジスト層Ｒ１００を形成する。
【００５６】
（８）図１４に示すように、ドープトポリシリコン層２３０（図１３参照）を異方性エッチングによって全面的にエッチングすることにより、第１および第２コントロールゲート２０，３０を構成する導電層４０（図１参照）および第２コンタクト導電層２３２（図３参照）を形成する。すなわち、この工程では、メモリ領域１０００の開口部１６０，１８０（図１１参照）の側面に沿って、サイド絶縁層２４を介在させた状態で、第２ゲート絶縁層２２上にサイドウォール状のコントロールゲート２０，３０が形成される。このとき、コントロールゲート２０，３０の上端は、ワードゲート層１４０ａの上面に対し低くなるように形成される。そして、同一の工程で、第１レジスト層Ｒ１００でマスクされた部分には、コントロールゲート２０，３０と連続する、共通コンタクト部のための第２コンタクト導電層２３２が形成される。次いで、第１レジスト層Ｒ１００を除去する。
【００５７】
（９）図１５に示すように、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層２５０を全面的に形成する。
【００５８】
次いで、図１６に示すように、絶縁層２５０（図１５参照）を異方性エッチングによって全面的にエッチングすることにより、メモリ領域１０００において、コントロールゲート２０，３０上に絶縁層２５が形成され、さらに、第２コンタクト導電層２３２上に第３コンタクト絶縁層２５２が形成される。また、ロジック回路領域２０００は、少なくとも第１および第２保護絶縁層２８０，２９０によって覆われている。
【００５９】
（１０）図１７に示すように、メモリ領域１０００に第２レジスト層Ｒ２００を形成してマスクした後、ロジック回路領域２０００における第２保護絶縁層２９０（図１６参照）をエッチングによって除去する。このとき、第２レジスト層Ｒ２００は、そのロジック回路領域２０００側の端部が境界部１４０ｂ上に位置するように形成される。このように第２レジスト層Ｒ２００を形成することにより、第２保護絶縁層２９０を完全に除去できる。その後、第２レジスト層Ｒ２００を除去する。
【００６０】
（１１）図１８に示すように、メモリ領域１０００に第３レジスト層Ｒ３００を形成した後、ロジック回路領域２０００における第１保護絶縁層２８０（図１７参照）を除去する。このとき、第３レジスト層Ｒ３００は、そのロジック回路領域２０００側の端部が境界部１４０ｂよりロジック回路領域２０００側の素子分離領域３００上に位置するように形成される。第３レジスト層Ｒ３００をこのように形成する理由は以下による。すなわち、第１保護絶縁層２８０が窒化シリコンからなる場合には、熱りん酸によってこれを除去できる。そして、ストッパ層Ｓ１００も窒化シリコンから構成されているので、第１保護絶縁層２８０を除去する際にメモリ領域１０００とロジック回路領域２０００との境界領域のストッパ層Ｓ１００が除去されないように、第３レジスト層Ｒ３００は境界部１４０ｂ上のストッパ層Ｓ１００を覆うように形成される。その後、第３レジスト層Ｒ３００を除去する。
【００６１】
（１２）さらに、図１９に示すように、不純物、たとえばＮ型不純物を全面的にイオン注入することにより、半導体基板１０内に、メモリ領域１０００のソース領域またはドレイン領域を構成する不純物層１６，１８、およびロジック回路領域２０００のソース領域またはドレイン領域を構成する不純物層１６２，１８２を形成する。
【００６２】
そして、不純物層１６，１８，１６２，１８２の露出面およびゲート電極１４２の上面に、公知の方法により、チタン，コバルトなどのシリサイド層９２，１９２，１９４を形成することができる。このようにして、ＭＯＳトランジスタ５００が形成される。このとき、コントロールゲート２０，３０の表面には、絶縁層２５が形成されているため、コントロールゲート２０，３０上にはシリサイド層が形成されない。
【００６３】
（１３）次いで、メモリ領域１０００およびロジック回路領域２０００において、酸化シリコン、窒化酸化シリコンなどの絶縁層２７０（図２０参照）を全面的に形成する。絶縁層２７０は、ストッパ層Ｓ１００を覆うように形成される。
【００６４】
次いで、図２０に示すように、絶縁層２７０をＣＭＰ法を用いて、ストッパ層Ｓ１００が露出するまで研磨し、絶縁層２７０を平坦化する。また、ロジック回路領域２０００においては、ＭＯＳトランジスタ５００は絶縁層２７０によって覆われている。
【００６５】
そして、コントロールゲート２０，３０をはさんで対向するサイド絶縁層２４，２４間には埋込み絶縁層７０が形成される。この工程によって、第１，第２コントロールゲート２０，３０は埋込み絶縁層７０によって完全に覆われるとともに、第２コンタクト導電層２３２が露出する。
【００６６】
（１４）図２１に示すように、ストッパ層Ｓ１００（図２０参照）を熱りん酸で除去する。次いで、メモリ領域１０００およびロジック回路領域２０００においてドープドポリシリコン層からなる導電層を形成する。
【００６７】
次いで、前記ドープトポリシリコン層上にパターニングされたレジスト層Ｒ４００を形成する。レジスト層Ｒ４００をマスクとして、前記ドープトポリシリコン層をパターニングすることにより、ワード線５０と第３コンタクト導電層２６０とが形成される。
【００６８】
引き続き、レジスト層Ｒ４００をマスクとして、ワードゲート層１４０ａ（図２０参照）のエッチングが行われる。このエッチングにより、ワード線５０が上方に形成されないワードゲート層１４０ａが除去される。その結果、アレイ状に配列したワードゲート１４を形成することができる。ワードゲート層１４０ａの除去領域は、後に形成されるＰ型不純物層（素子分離用不純物層）１５の領域と対応する（図２参照）。
【００６９】
尚、このエッチング工程では、第１，第２のコントロールゲート２０、３０をなす導電層４０は、埋込み絶縁層７０で覆われているために、エッチングされずに残る。また、ロジック回路領域２０００のＭＯＳトランジスタ５００は、絶縁層２７０によって完全に覆われているため、このエッチングによって影響を受けることは無い。
【００７０】
次いで、Ｐ型不純物を半導体基板１０に全面的にドープする。これにより、Ｙ方向におけるワードゲート１４の相互間の領域にＰ型不純物層（素子分離用不純物層）１５（図２参照）が形成される。このＰ型不純物層１５によって、不揮発性半導体記憶装置１００相互の素子分離がより確実に行われる。
【００７１】
（１５）次いで、層間絶縁層を形成した後、公知の方法でコンタクトホールを形成し、コンタクトホール内の導電層および配線層を形成できる。例えば、図３に示すように、層間絶縁層７２にコンタクトホールを形成した後、共通コンタクト部２００と接続された導電層８２および配線層８０を形成する。この工程では、ロジック回路領域２０００においても同様にコンタクト部および配線層を形成することができる。
【００７２】
以上の工程により、図１から図３に示す半導体装置を製造することができる。
【００７３】
この製造方法による利点は以下の通りである。
【００７４】
第１に、前記（１２）の工程によって、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のソース領域またはドレイン領域１６２，１８２とを形成するイオン注入工程を同一の工程で行うことができる。
【００７５】
第２に、前記（１２）の工程によって、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のゲート電極１４２およびソース領域またはドレイン領域１６２，１８２との上にシリサイド層を自己整合的に形成する工程を同一の工程で行うことができる。
【００７６】
第３に、メモリセル１００のワードゲート１４をパターニングする前記（１４）の工程において、ＭＯＳトランジスタ５００は絶縁層２７０で覆われているため、ＭＯＳトランジスタ５００がエッチングガスに晒され、特性上影響を受けることは無い。
【００７７】
第４に、メモリセル１００のソース領域またはドレイン領域１６，１８と、ＭＯＳトランジスタ５００のソース領域またはドレイン領域１６２，１８２とを、比較的後ろの工程で行うことができるので、それまでの熱処理工程の影響を受けずに、より高度に制御された不純物層を形成することが可能である。
【００７８】
以上、本発明の一実施の形態について述べたが、本発明はこれに限定されず、本発明の要旨の範囲内で種々の態様をとりうる。たとえば、上記実施の形態では、半導体層としてバルク状の半導体基板を用いたが、ＳＯＩ基板の半導体層を用いてもよい。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置のメモリ領域のレイアウトを模式的に示す平面図である。
【図２】本発明の実施の形態にかかる半導体装置の要部を模式的に示す平面図である。
【図３】図２のＡ−Ａ線に沿った部分を模式的に示す断面図である。
【図４】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図５】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図６】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図７】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図８】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図９】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１０】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１１】図１０に示す半導体装置の製造方法の一工程を示す平面図である。
【図１２】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１３】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１４】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１５】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１６】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１７】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１８】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図１９】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図２０】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図２１】図１から図３に示す半導体装置の製造方法の一工程を示す断面図である。
【図２２】公知のMONOS型メモリセルを示す断面図である。
【符号の説明】
１０ 半導体基板
１２ 第１ゲート絶縁層
１４ ワードゲート
１６，１８ 不純物層
２０ 第１コントロールゲート
２２ 第２ゲート絶縁層
２４ サイド絶縁層
３０ 第２コントロールゲート
５０ ワード線
６０ ビット線
７０ 埋込み絶縁層
７２ 層間絶縁層
８０ 配線層
１００ 不揮発性半導体記憶装置（メモリセル）
１２０ 絶縁層
１２２ 第３ゲート絶縁層
１４０ ゲート層
１４０ａ ワードゲート層
１４０ｂ 境界部
１４２ ゲート電極
１６０，１８０ 開口部
１６２，１８２ 不純物層
２００ 共通コンタクト部
２１０ 第２コンタクト絶縁層
２１２ 第１コンタクト絶縁層
２１４ 第１コンタクト導電層
２００ａ 共通コンタクト部の形成領域
２２０ ＯＮＯ膜
２３０ ドープドポリシリコン層（第２導電層）
２３２ 第２コンタクト導電層
２５２ 第３コンタクト絶縁層
２６０ 第３コンタクト導電層
２７０ 絶縁層
２８０ 第１保護絶縁層
２９０ 第２保護絶縁層
３００ 素子分離領域
４００ コンタクト用不純物層
５００ ＭＯＳトランジスタ
Ｓ１００ ストッパ層
Ｒ１００、Ｒ２００、Ｒ３００、Ｒ４００ レジスト層
１０００ メモリ領域
２０００ ロジック回路領域
Claims (3)
- 不揮発性記憶装置を含むメモリ領域と、該不揮発性記憶装置の周辺回路を含むロジック回路領域とを含む半導体装置の製造方法であって、以下の工程をこの順序で含む、半導体装置の製造方法。
半導体層の上方に第１絶縁層を形成する工程、
前記第１絶縁層の上方に第１導電層を形成する工程、
前記第１導電層の上方にストッパ層を形成する工程、
前記ロジック回路領域内の前記ストッパ層を除去する工程、
前記ロジック回路領域内の前記第１導電層をパターニングして、該ロジック回路領域内に絶縁ゲート電界効果トランジスタのゲート電極を形成する工程、
少なくとも前記ゲート電極の両側面にサイドウォール絶縁層を形成する工程、
少なくとも前記ゲート電極を覆うように前記ロジック回路領域内に保護絶縁層を形成する工程、
前記メモリ領域内の前記ストッパ層と前記第１導電層とをパターニングする工程、
前記メモリ領域と前記ロジック回路領域との全面にＯＮＯ膜を形成する工程、
前記ＯＮＯ膜の上方に第２導電層を形成する工程、
前記第２導電層を異方性エッチングすることにより、少なくとも前記メモリ領域内の前記第１導電層の両側面に、前記ＯＮＯ膜を介してサイドウォール状のコントロールゲートを形成する工程、
前記ロジック回路領域内の前記保護絶縁層を除去する工程、
前記不揮発性記憶装置のソース領域またはドレイン領域となる第１不純物層と、前記絶縁ゲート電界効果トランジスタのソース領域またはドレイン領域となる第２不純物層とを形成する工程、
前記第１不純物層と前記第２不純物層と前記ゲート電極との表面にシリサイド層を形成する工程、
前記メモリ領域と前記ロジック回路領域との全面に第２絶縁層を形成する工程、
前記メモリ領域内の前記ストッパ層は露出し、かつ、前記ロジック回路領域内の前記ゲート電極は露出しないように、前記第２絶縁層を研磨する工程、
前記メモリ領域内の前記ストッパ層を除去する工程、
前記メモリ領域内の前記第１導電層をパターニングして、該メモリ領域内に前記不揮発性記憶装置のワードゲートを形成する工程。 - 不揮発性記憶装置を含むメモリ領域と、該不揮発性記憶装置の周辺回路を含むロジック回路領域とを含む半導体装置の製造方法であって、以下の工程をこの順序で含む、半導体装置の製造方法。
半導体層の上方に第１絶縁層を形成する工程、
前記第１絶縁層の上方に第１導電層を形成する工程、
前記第１導電層の上方にストッパ層を形成する工程、
前記ロジック回路領域内の前記ストッパ層を除去する工程、
前記ロジック回路領域内の前記第１導電層をパターニングして、該ロジック回路領域内に絶縁ゲート電界効果トランジスタのゲート電極を形成する工程、
少なくとも前記ゲート電極の両側面にサイドウォール絶縁層を形成する工程、
少なくとも前記ゲート電極を覆うように第１保護絶縁層を形成する工程、
前記メモリ領域と前記ロジック回路領域との全面に第２保護絶縁層を形成する工程、
前記メモリ領域内の前記ストッパ層が露出するまで前記第２保護絶縁層を研磨する工程、
前記メモリ領域内の前記ストッパ層と前記第１導電層とをパターニングする工程、
前記メモリ領域と前記ロジック回路領域との全面にＯＮＯ膜を形成する工程、
前記ＯＮＯ膜の上方に第２導電層を形成する工程、
前記第２導電層を異方性エッチングすることにより、少なくとも前記メモリ領域内の前記第１導電層の両側面に、前記ＯＮＯ膜を介してサイドウォール状のコントロールゲートを形成する工程、
前記メモリ領域と前記ロジック回路領域との全面に第２絶縁層を形成する工程、
前記メモリ領域内の前記半導体基板の一部は露出し、かつ、前記コントロールゲートは露出しないように、前記第２絶縁層を除去する工程、
前記ロジック回路領域内の前記第２保護絶縁層と前記第１保護絶縁層とを除去する工程、
前記不揮発性記憶装置のソース領域またはドレイン領域となる第１不純物層と、前記絶縁ゲート電界効果トランジスタのソース領域またはドレイン領域となる第２不純物層とを形成する工程、
前記第１不純物層と前記第２不純物層と前記ゲート電極との表面にシリサイド層を形成する工程、
前記メモリ領域と前記ロジック回路領域との全面に第３絶縁層を形成する工程、
前記メモリ領域内の前記ストッパ層は露出し、かつ、前記ロジック回路領域内の前記ゲート電極は露出しないように、前記第３絶縁層を研磨する工程、
前記メモリ領域内の前記ストッパ層を除去する工程、
前記メモリ領域内の前記第１導電層をパターニングして、該メモリ領域内に前記不揮発性記憶装置のワードゲートを形成する工程。 - 請求項１または２において、
前記ワードゲートを形成した後に、さらに前記第１不純物層の延在方向に隣り合う前記ワードゲートの相互間に素子分離用不純物層を形成する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285256A JP3653540B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285256A JP3653540B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003092369A JP2003092369A (ja) | 2003-03-28 |
| JP3653540B2 true JP3653540B2 (ja) | 2005-05-25 |
Family
ID=19108436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001285256A Expired - Lifetime JP3653540B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3653540B2 (ja) |
-
2001
- 2001-09-19 JP JP2001285256A patent/JP3653540B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003092369A (ja) | 2003-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3674564B2 (ja) | 半導体装置およびその製造方法 | |
| US6413821B1 (en) | Method of fabricating semiconductor device including nonvolatile memory and peripheral circuit | |
| JP3452056B2 (ja) | 半導体装置の製造方法 | |
| JP3726760B2 (ja) | 半導体装置の製造方法 | |
| JP4325972B2 (ja) | 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法 | |
| US6518124B1 (en) | Method of fabricating semiconductor device | |
| JP3671889B2 (ja) | 半導体装置およびその製造方法 | |
| JP3671890B2 (ja) | 半導体装置およびその製造方法 | |
| JP3956709B2 (ja) | 半導体装置の製造方法 | |
| JP3531641B2 (ja) | 半導体装置の製造方法 | |
| JP3640186B2 (ja) | 半導体装置の製造方法 | |
| JP2003243618A (ja) | 半導体装置の製造方法 | |
| JP2003243617A (ja) | 半導体装置の製造方法 | |
| JP3812645B2 (ja) | 半導体装置 | |
| JP2003218244A (ja) | 半導体装置の製造方法 | |
| JP3849759B2 (ja) | 半導体装置 | |
| US6849500B2 (en) | Method for manufacturing a nonvolatile memory device including an opening formed into an inverse-tapered shape | |
| JP2003243616A (ja) | 半導体装置の製造方法 | |
| JP3622741B2 (ja) | 半導体装置の製造方法 | |
| JP2003258132A (ja) | 不揮発性記憶装置の製造方法 | |
| JP4300394B2 (ja) | 半導体装置の製造方法 | |
| US7087487B2 (en) | Method for fabricating nonvolatile memory device and method for fabricating semiconductor device | |
| JP3675381B2 (ja) | 半導体装置の製造方法 | |
| JP3653540B2 (ja) | 半導体装置の製造方法 | |
| JP4314452B2 (ja) | 不揮発性記憶装置の製造方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |