JP3849759B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3849759B2 JP3849759B2 JP2001231639A JP2001231639A JP3849759B2 JP 3849759 B2 JP3849759 B2 JP 3849759B2 JP 2001231639 A JP2001231639 A JP 2001231639A JP 2001231639 A JP2001231639 A JP 2001231639A JP 3849759 B2 JP3849759 B2 JP 3849759B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- conductive layer
- contact
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 131
- 239000012535 impurity Substances 0.000 claims description 37
- 238000002955 isolation Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 400
- 239000000758 substrate Substances 0.000 description 36
- 238000004519 manufacturing process Methods 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、抵抗素子を含む新規な半導体装置に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
不揮発性半導体記憶装置のひとつのタイプとして、チャネルとゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS（Metal Oxide Nitride Oxide Substrate）型がある。
【０００３】
MONOS型の不揮発性半導体記憶装置として、図１７に示すデバイスが知られている（文献：Ｙ．Hayashi，et al ，2000 Symposium on VLSI Technology Digest of Technical Papers ｐ．１２２−ｐ．１２３）。
【０００４】
このMONOS型のメモリセル１００は、半導体基板１０上に第１ゲート絶縁層１２を介してワードゲート１４が形成されている。そして、ワードゲート１４の両サイドには、それぞれサイドウォール状の第１コントロールゲート２０および第２コントロールゲート３０が配置されている。第１コントロールゲート２０の底部と半導体基板１０との間には、第２ゲート絶縁層２２が存在し、第１コントロールゲート２０の側面とワードゲート１４との間には絶縁層２４が存在する。同様に、第２コントロールゲート３０の底部と半導体基板１０との間には、第２ゲート絶縁層３２が存在し、第２コントロールゲート３０の側面とワードゲート１４との間には絶縁層３４が存在する。そして、隣り合うメモリセルの、対向するコントロールゲート２０とコントロールゲート３０との間の半導体基板１０には、ソース領域またはドレイン領域を構成する不純物層１６，１８が形成されている。
【０００５】
このように、ひとつのメモリセル１００は、ワードゲート１４の側面に２つのMONOS型メモリ素子を有する。そして、これらの２つのMONOS型メモリ素子は独立に制御でき、したがって、メモリセル１００は、２ビットの情報を記憶することができる。
【０００６】
このMONOS型のメモリセルの動作は、以下のようにして行われる。メモリセル１００の一方のコントロールゲートは、他方のコントロールゲートをオーバーライド電圧にバイアスすることで、書き込みおよび読み出しをそれぞれ独立に選択することができる。
【０００７】
書き込み（プログラム）については、図１７に示すＣＧ［ｉ＋１］の左側の第２ゲート絶縁層（ＯＮＯ膜）３２に電子を注入する場合を用いて説明する。この場合、ビット線（不純物層）１８（Ｄ［ｉ＋１］）は、４〜５Ｖのドレイン電圧にバイアスされている。コントロールゲート３０（ＣＧ［ｉ＋１］）は、ホットエレクトロンをコントロールゲート３０（ＣＧ［ｉ＋１］）の左側の第２ゲート絶縁層３２に注入させるために、５〜７Ｖにバイアスされる。ワードゲート１４（Ｇｗ［ｉ］およびＧｗ［ｉ＋１］）に接続されるワード線は、書き込み電流を所定値（〜１０μＡ）に限定するために、ワードゲートのしきい値より少し高い電圧にバイアスされる。コントロールゲート２０（ＣＧ［ｉ］）は、オーバーライド電圧にバイアスされる。このオーバーライド電圧によって、記憶状態に関係なく、コントロールゲート２０（ＣＧ［ｉ］）の下のチャネルを導通させることができる。左側のビット線１６（Ｄ［ｉ］）は、グランド電位にバイアスされる。そして、他の選択されないメモリセルのコントロールゲートおよび不純物層は、グランド電位に設定される。
【０００８】
消去では、蓄積された電荷（電子）は、ホットホールの注入によってうち消される。ホットホールは、ビット不純物層１８の表面でＢ−Ｂトンネリングによって発生させることができる。このとき、コントロールゲートの電圧Ｖｃｇは負電圧（−５〜−６Ｖ）に、ビット不純物層の電圧は５〜６Ｖにバイアスされる。
【０００９】
この文献では、上述したMONOS型のメモリセルによれば、ひとつのメモリセル内に独立に制御可能な２つのプログラミングサイトを有し、３Ｆ2のビット密度（bit density）を達成できることが記載されている。
【００１０】
ところで、半導体記憶装置の微細化に伴い、例えば半導体記憶装置の周辺回路部のアナログＩＣに含まれる抵抗素子の面積の縮小化が求められている。
【００１１】
本発明の目的は、面積が縮小化され、且つ高抵抗値を有する抵抗導電層を含む半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の半導体装置は、半導体層に形成された素子分離領域と、サイドウォール状の抵抗導電層とを含む。
【００１３】
ここで、サイドウォール状とは、前記抵抗導電層を前記素子分離領域の表面と平行な方向で切断した場合の断面の面積が、前記素子分離領域の表面からの距離が大きくなるにつれて、小さくなる形状をいう。
【００１４】
本発明の半導体装置によれば、サイドウォール状の前記抵抗導電層を含むことにより、微小面積で高抵抗値を有する抵抗導電層を得ることができる。
【００１５】
また、本発明の半導体装置は、半導体層に形成された素子分離領域と、前記素子分離領域上に形成された抵抗素子とを含み、前記抵抗素子は、サイドウォール状の抵抗導電層を含む。
【００１６】
本発明の半導体装置によれば、前記抵抗素子がサイドウォール状の前記抵抗導電層を含むことにより、微小面積で且つ高抵抗値を有する抵抗素子を得ることができる。
【００１７】
前述した本発明の半導体装置は、以下の各種態様をとりうる。
【００１８】
（Ａ）さらに、前記抵抗導電層の一側面に形成された第１サイド絶縁層と、前記抵抗導電層の底面に形成されたボトム絶縁層とを含むことができる。
【００１９】
この場合、前記第１サイド絶縁層および前記ボトム絶縁層は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層体からなることができる。
【００２０】
（Ｂ）前記抵抗導電層を、埋め込み絶縁層で覆うことができる。
【００２１】
（Ｃ）前記半導体層にはさらに、ドープト層からなるコンタクト領域が形成され、前記コンタクト領域を、前記素子分離領域の周囲に形成することができる。
【００２２】
この場合、前記コンタクト領域を、基準電源電圧に接続することができる。
【００２３】
（Ｄ）前記抵抗導電層を複数含み、前記複数の抵抗導電層は、第１方向に配列し、かつ、その各々が第２方向に延びることができる。
【００２４】
（Ｅ）さらに、前記抵抗導電層と接続するコンタクト部を含むことができる。
【００２５】
この場合、１つの前記抵抗素子は、２つの前記抵抗導電層を含み、１つの前記コンタクト部は、前記２つの前記抵抗導電層に接続させることができる。
【００２６】
また、この場合、１つの前記抵抗素子に、２つの前記コンタクト部を接続させることができる。
【００２７】
さらに、この場合、前記コンタクト部は、第１コンタクト導電層、およびパッド状の第２コンタクト導電層を含み、前記第１コンタクト導電層は、前記抵抗導電層と連続し、前記第２コンタクト導電層は、前記第１コンタクト導電層上に配置されていることができる。ここで、１つの前記抵抗素子は、２つの前記抵抗導電層を含み、かつ、２つの前記コンタクト部に接続され、前記２つの前記抵抗導電層が、前記２つの前記コンタクト部にそれぞれ含まれる前記第１コンタクト導電層に接続されてループ状の形状を構成することができる。
【００２８】
さらに、この場合、前記第１コンタクト導電層は凹部を構成し、該凹部に絶縁層を埋め込むことができる。
【００２９】
また、この場合、前記コンタクト部はさらに、第３コンタクト導電層を含み、前記第１コンタクト導電層を、前記第３コンタクト導電層の内側に配置させることができる。
【００３０】
（Ｆ）さらに、不揮発性半導体記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを有し、
前記不揮発性半導体記憶装置は、
前記半導体層上に第１ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成された、サイドウォール状の第１および第２コントロールゲートと、を含み、
前記第１コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対して第２サイド絶縁層を介して配置され、
前記第２コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対して第２サイド絶縁層を介して配置されていることができる。
【００３１】
この場合、前記不揮発性半導体記憶装置を構成する前記第１および第２コントロールゲートは、前記抵抗導電層と同じ形状を有し、かつ同じ材質からなることができる。
【００３２】
また、この場合、前記抵抗導電層の一側面に形成された前記第１サイド絶縁層、および前記抵抗導電層の底面に形成された前記ボトム絶縁層と同じ材質からなることができる。
【００３３】
さらに、この場合、前記不揮発性半導体記憶装置を構成する前記ワードゲートに接続されるワード線を含み、前記ワード線は、前記コンタクト部を構成する第２コンタクト導電層と同じ材質からなることができる。
【００３４】
あるいは、この場合、前記不揮発性半導体記憶装置を構成する前記ワードゲートは、前記コンタクト部を構成する第３コンタクト導電層と同じ材質からなることができる。
【００３５】
【発明の実施の形態】
図１は、本発明の実施の形態の半導体装置のレイアウトを模式的に示す平面図である。図２は、本発明の実施の形態の半導体装置を構成するメモリセルアレイ１０００のレイアウトを模式的に示す平面図である。図３は、図１のＡ−Ａ線における断面およびＢ−Ｂ線における断面を模式的に示す断面図である。図４は、図１のＣ−Ｃ線における断面を模式的に示す断面図である。
【００３６】
（デバイスの構造）
まず、図１を参照しながら、本実施の形態の半導体装置のレイアウトについて説明する。本実施の形態の半導体装置は、図１に示すように、前述した公知の不揮発性半導体記憶装置（メモリセル）１０２が複数の行および列に格子状に配列されて構成されるメモリセルアレイ１０００と、抵抗素子１００を含む周辺回路部２０００とを含む。メモリセルアレイ１０００は、図２に示すように、複数のブロック（図２ではＢ１，Ｂ２）に分割されている。周辺回路部２０００は、素子分離領域３００上に形成された抵抗素子１００を含む。周辺回路部２０００は、例えばアナログ回路であり、メモリセルアレイ１０００の近傍に形成することができる。
【００３７】
次に、本実施の形態の半導体装置を構成する抵抗素子１００について説明する。本実施の形態の半導体装置においては、図１に示すように、周辺回路部２０００において抵抗素子１００が複数形成されている例を示す。また、図３および図４に示すように、半導体基板１０にはウエル１１が形成されており、抵抗素子１００は、このウエル１１に形成された素子分離領域３００上に形成されている。
【００３８】
ウエル１１には、ドープト層からなるリング状のコンタクト領域１１６が形成されている。コンタクト領域１１６は図４に示すように、それぞれ基準電源電圧（グランド電位）に接続されている。コンタクト領域１１６は、ウエル１１がＰ型ウエルの場合Ｐ+型に形成され、ウエル１１がＮ型ウエルの場合Ｎ+型に形成される。
【００３９】
抵抗素子１００は、図３および図４に示すように、サイドウォール状の抵抗導電層３３０と、抵抗導電層３３０の側面に形成された第１サイド絶縁層１２４と、抵抗導電層３３０の底面に形成されたボトム絶縁層１１０とを含む。１つの抵抗素子１００は、図１に示すように、コンタクト部２００，２０１に接続されている。また、抵抗導電層３３０は、埋め込み絶縁層７０で覆われており、かつ、後述するコンタクト部２００，２０１と接続している。
【００４０】
本実施の形態の半導体装置においては、１つの抵抗素子１００は、２つの抵抗導電層３３０を含み、かつコンタクト部２００，２０１に接続されている。コンタクト部２００，２０１はそれぞれ、この２つの抵抗導電層３３０に接続されている。すなわち、図１に示すように、１つの抵抗素子１００に含まれる２つの抵抗導電層３３０が、コンタクト部２００，２０１を構成する第１コンタクト導電層２３２，１３２と接続されて、ループ状形状を構成している。
【００４１】
第１サイド絶縁層１２４は、半導体基板１０の表面と垂直方向に延びている。ここで、半導体基板１０の表面とは、半導体基板１０において抵抗素子１００が形成されている面をいう。抵抗導電層３３０は、第１サイド絶縁層１２４の側面に沿って、サイドウォール状に形成されている。すなわち、抵抗導電層３３０は、この抵抗導電層３３０を半導体基板１０の表面と平行な方向で切断した場合の断面の面積が、半導体基板１０の表面からの距離が大きくなるにつれて、小さくなる形状を有する。ここで、抵抗導電層３３０の断面積および長さが所定の値になるように形成することにより、抵抗値を所定の値に設定することができる。
【００４２】
本実施の形態の半導体装置においては、複数の抵抗素子１００をそれぞれ構成する抵抗導電層３３０は、図１に示すように、行方向（Ｘ方向；第１方向）に配列し、かつ、その各々が列方向（Ｙ方向；第２方向）に延びている。また、この抵抗導電層３３０は、メモリセル１０２を構成する第１および第２コントロールゲート２０，３０（後述する）と同様の形状を有する。
【００４３】
抵抗導電層３３０は、素子分離領域３００上にボトム絶縁層１１０を介して配置されている。また、前述したように、抵抗導電層３３０の一側面には第１サイド絶縁層１２４が形成されている。ここで、抵抗導電層３３０の一側面とは、１つの抵抗素子１００を構成する抵抗導電層３３０において、隣接する抵抗素子１００の抵抗導電層３３０と対向する側の面をいう。
【００４４】
第１サイド絶縁層１２４およびボトム絶縁層１１０は、連続しており、かつ、同じ材料からなる。この第１サイド絶縁層１２４およびボトム絶縁層１１０は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層体から形成することができる。
【００４５】
抵抗素子１００は、コンタクト部２００と電気的に接続される。すなわち、図１に示すように、抵抗素子１００を構成する抵抗導電層３３０が、コンタクト部２００，２０１を構成する第１コンタクト導電層１３２，２３２と連続していることにより、抵抗素子１００とコンタクト部２００とが電気的に接続されている。
【００４６】
具体的には、本実施の形態においては、図１に示すように、１つのコンタクト部２００を構成する第１コンタクト導電層２３２は、隣接する２つの抵抗導電層３３０と連続している。また、１つのコンタクト部２０１を構成する第１コンタクト導電層１３２は、コンタクト部２００と同様に、隣接する２つの抵抗導電層３３０と連続している。
【００４７】
コンタクト部２００は、第１コンタクト導電層２３２、およびパッド状の第２コンタクト導電層２５０を含む。前述したように、第１コンタクト導電層２３２は、図１に示すように、抵抗素子１００を構成する抵抗導電層３３０と連続している。この場合、この第１コンタクト導電層２３２は、抵抗導電層３３０と同じ材質から形成することができる。
【００４８】
第２コンタクト導電層２５０は、第１コンタクト導電層２３２上に配置されている。第１コンタクト導電層２３２は凹部７４を構成し、凹部７４には絶縁層７０が埋め込まれている。
【００４９】
また、抵抗導電層３３０は、図１に示すように、コンタクト部２０１と電気的に接続される。コンタクト部２０１は、第１コンタクト導電層１３２およびパッド状の第２コンタクト導電層１５０を含む。コンタクト部２０１は、コンタクト部２００と同様の構造を有し、かつ同一の製造工程にて形成することができる。すなわち、第１コンタクト導電層１３２および第２コンタクト導電層１５０はそれぞれ、コンタクト部２００を構成する第１コンタクト導電層２３２および第２コンタクト導電層２５０と同様の構造を有し、かつ同一の製造工程にて形成することができる。第１コンタクト導電層１３２は、図１に示すように、抵抗素子１００を構成する抵抗導電層３３０と連続している。
【００５０】
本実施の形態の半導体装置においては、コンタクト部２００はさらに、第３コンタクト導電層２１４を含む。第３コンタクト導電層２１４は、第１コンタクト絶縁層２１２を介して素子分離領域３００上に形成されている。この第３コンタクト導電層２１４は、メモリセル１０２を構成するワードゲート１４と同じ材質から形成することができる。また、第１コンタクト導電層２３２は、第３サイド絶縁層２２４を介して、第３コンタクト導電層２１４の内側に配置されている。
【００５１】
さらに、抵抗素子１００が形成された半導体基板１０上には、層間絶縁層７２が形成されている。そして、周辺回路部２０００において、層間絶縁層７２には、コンタクトＣ１８０（図示せず），Ｃ２８０が形成されている。コンタクトＣ２８０は、図３に示すように、コンタクト部２００の一部を構成し、第２コンタクト導電層２５０に到達するコンタクトホール２８４と、第２コンタクト導電層２５０に接続し、コンタクトホール２８４内にタングステンまたはアルミニウムを充填することにより形成された導電層２８２とからなる。コンタクトＣ２８０の上には、配線層２８０が形成されている。この配線層２８０は、層間絶縁層７２上に形成され、かつ、導電層２８２に接続している。また、コンタクトＣ１８０は、コンタクト部２０１の一部を構成し、コンタクトＣ２８０と同様の構造を有する。
【００５２】
続いて、本実施の形態の半導体装置のメモリセルアレイ１０００を構成するメモリセル１０２のレイアウトについて説明する。
【００５３】
図２においては、第１のブロックＢ１と、これに隣接する第２のブロックＢ２とが示されている。第１のブロックＢ１と第２のブロックＢ２とは素子分離領域３００によって分離されている。各ブロックＢ１，Ｂ２においては、行方向（Ｘ方向）に延びる複数のワード線５０（ＷＬ）と、列方向（Ｙ方向）に延びる複数のビット線６０（ＢＬ）とが設けられている。ワード線５０は、Ｘ方向に配列された複数のワードゲート１４に接続され、ビット線６０は不純物層１６，１８によって構成されている。本実施の形態の半導体装置では、ワード線５０は、周辺回路部２０００のコンタクト部２００，２０１を構成する第２コンタクト導電層１５０，２５０と同じ材質から形成することができる。
【００５４】
第１および第２コントロールゲート２０，３０は、それぞれ、ワードゲート１４のＹ方向の側面に沿って伸びる連続した導電層４０から構成されている。本実施の形態の半導体装置では、各不純物層１６，１８を囲むように、第１，第２コントロールゲート２０，３０を構成する導電層４０が形成されている。すなわち、１組の第１，第２コントロールゲート２０，３０の一方の端部はＸ方向に延びる導電層によって連続している。また、１組の第１，第２コントロールゲート２０，３０の他方の端部は、１つの共通コンタクト部２０２に接続されている。したがって、各第１，第２コントロールゲート２０，３０は、メモリセルのコントロールゲートの機能と、Ｙ方向に配列された各コントロールゲートを接続する配線としての機能を有する。
【００５５】
また、この共通コンタクト部２０２は、図１に示すように、不純物層１６，１８の端部に隣接して設けられている。さらに、この共通コンタクト部２０２は、不純物層１６，１８に対して、不純物層１６，１８の一方の側の端部と他方の側の端部とにおいて交互に設けられている。この共通コンタクト部２０２は、第１，第２コントロールゲート２０，３０に電圧を印加させるために設置されている。
【００５６】
単一のメモリセル１０２は、１つのワードゲート１４と、このワードゲート１４の両側にある第１，第２コントロールゲート２０，３０と、半導体基板１０内において、これらのコントロールゲート２０，３０の外側に位置する部分に形成された不純物層１６，１８とを有する。そして、不純物層１６，１８は、それぞれ隣り合うメモリセル１０２によって共有される。
【００５７】
Ｙ方向に隣接するブロックＢ１およびＢ２において、不純物層１６は、共通コンタクト部２０２を有さない側において、半導体基板１０内に形成されたコンタクト用不純物層４００によって接続されている。このコンタクト用不純物層４００上には、ビット線６０とのコンタクト３５０が形成されている。同様に、Ｙ方向に隣接する不純物層１８は、共通コンタクト部２０２を有さない側において、図示しないコンタクト用不純物層によって接続されている。
【００５８】
次に、図１〜図３を参照しながら、メモリセル１０２の平面構造および断面構造について説明する。
【００５９】
メモリセル１０２は、半導体基板１０の主面上に第１ゲート絶縁層１２を介して形成されたワードゲート１４と、半導体基板１０内に形成された、ソース領域またはドレイン領域を構成する不純物層１６，１８と、ワードゲート１４の両側に沿ってそれぞれ形成された、サイドウォール状の第１および第２のコントロールゲート２０，３０とを有する。また、不純物層１６，１８上には、シリサイド層９２が形成されている。本実施の形態の半導体装置では、ワードゲート１４は、抵抗素子１００に接続されるコンタクト部２００，２０１を構成する第３コンタクト導電層と同じ材質からなる。
【００６０】
本実施の形態の半導体装置では、半導体基板１０は、特に限定されないが、たとえばＮ型の第１ウエルと、この第１ウエル内に形成されたＰ型の第２ウエルとを有することができる。第１ウエルは、第２ウエルを半導体基板１０の他の領域から電気的に分離する機能を有する。
【００６１】
第１コントロールゲート２０は、半導体基板１０に対して第２ゲート絶縁層２２を介して配置され、かつ、ワードゲート１４の一方の側面に対して第２サイド絶縁層２４を介して配置されている。同様に、第２コントロールゲート３０は、半導体基板１０に対して第２ゲート絶縁層３２を介して配置され、かつ、ワードゲート１４の他方の側面に対して第２サイド絶縁層３４を介して配置されている。この第１，第２コントロールゲート２０，３０は、抵抗素子１００を構成する抵抗導電層３３０と同じ形状を有し、かつ同じ材質から構成される。
【００６２】
第２ゲート絶縁層２２，３２および第２サイド絶縁層２４，３４は、抵抗導電層３３０の側面に形成された第１サイド絶縁層１２４、ならびに抵抗導電層３３０の底面に形成されたボトム絶縁層１１０と同じ材質から形成することができる。すなわち、本実施の形態の半導体装置においては、第２ゲート絶縁層２２，３２および第２サイド絶縁層２４，３４は、ＯＮＯ膜、具体的には、半導体基板１０側から、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層が順次積層された層から構成することができる。
【００６３】
第２ゲート絶縁層２２，３２は、電荷の蓄積領域として機能する。そして、第１酸化シリコン層は、主としてキャリア（たとえば電子）が通過するトンネル膜として機能し、窒化シリコン層は、主としてキャリアをトラップする電荷蓄積層として機能する。さらに、ワードゲート１４の両側に形成された第２サイド絶縁層２４，３４は、ワードゲート１４と、第１，第２コントロールゲート２０，３０とをそれぞれ電気的に分離する機能を有する。そのため、第２サイド絶縁層２４，３４はかかる機能を有していれば、その構造は特に限定されない。
【００６４】
本実施の形態の半導体装置では、第２サイド絶縁層２４，３４と第２ゲート絶縁層２２，３２とは、同じ成膜工程で形成され、同じ層構造を有する。さらに、第２サイド絶縁層２４，３４は、その上端が半導体基板１０に対して第１，第２コントロールゲート２０，３０より上に位置するように形成されている。そして、隣り合うメモリセル１０２において、隣接する第１コントロールゲート２０と第２コントロールゲート３０との間には、埋め込み絶縁層７０が形成されている。本実施の形態の半導体装置においては、第１，第２コントロールゲート２０，３０は埋め込み絶縁層７０によって埋め込まれている。この埋め込み絶縁層７０は、少なくとも第１，第２コントロールゲート２０，３０が露出しないようにこれを覆っている。具体的には、埋め込み絶縁層７０は、第２サイド絶縁層２４，３４の上端より上に突出する状態で形成されている。埋め込み絶縁層７０をこのように形成することで、第１，第２コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００６５】
共通コンタクト部２０２は、第１，第２コントロールゲート２０，３０に電圧を印加させるために設置されている。
【００６６】
メモリセルアレイ１０００において、メモリセル１０２が形成された半導体基板１０上には、周辺回路部２０００と同様に、層間絶縁層７２が形成されている。
【００６７】
本実施の形態にかかる半導体装置によれば、サイドウォール状の抵抗導電層３３０を含むことにより、微小面積で高抵抗値を有する抵抗導電層を得ることができる。
【００６８】
また、本実施の形態にかかる半導体装置によれば、素子分離領域３００上に形成された抵抗素子１００を含み、この抵抗素子１００が、サイドウォール状の抵抗導電層３３０を含むことにより、微小面積で且つ高抵抗値を有する抵抗素子を得ることができる。特に、本実施の形態にかかる半導体装置においては、１つの抵抗素子１００が２つの抵抗導電層３３０を含み、かつ２つのコンタクト部２００，２０１に接続され、この２つの抵抗導電層３３０が２つのコンタクト部２００，２０１にそれぞれ含まれる第１コンタクト導電層２３２，１３２に接続されてループ状の形状を構成することにより、微小面積で且つ高抵抗値を有する抵抗導電層を得ることができる。
【００６９】
（半導体装置の製造方法）
次に、図５〜図１６を参照しながら、本実施の形態の半導体装置の製造方法について説明する。図５、図７、および図９〜図１６の断面図は、図１のＡ−Ａ線およびＢ−Ｂ線における断面に対応する。また、図６の断面図は、図１のＣ−Ｃ線における断面に対応する。さらに、図８の平面図は、図１と同様の部分における平面に対応する。なお、図５〜図１６において、図１〜図４で示す部分と実質的に同じ部分には同じ符号を付し、重複する記載は省略する。
【００７０】
（１）図５および図６に示すように、まず、周辺回路部２０００が形成される領域（以下、「周辺回路部の形成領域」という）２０００ａにおいて、半導体基板１０の所定領域に、ＬＯＣＯＳ法あるいはトレンチアイソレーション法などによって素子分離領域３００を形成する。ついで、ウエル、たとえば深いＮ型の第１ウエル（図示せず）および第１ウエルより浅いＰ型の第２ウエル１１を形成する。ついで、ビット線６０のコンタクト３５０（図２参照）を形成するためのコンタクト用不純物層４００（図２参照）を、図１に示すメモリセルアレイ１０００が形成される領域（以下、「メモリセルアレイの形成領域」という）１０００ａにおいて、半導体基板１０に形成する。
【００７１】
ついで、半導体基板１０上に、第１絶縁層１２０、ドープトポリシリコンからなる第１導電層１４０、および後のＣＭＰ工程におけるストッパ層Ｓ１００を形成する。ストッパ層Ｓ１００としては、たとえば窒化シリコン層などを用いることができる。
【００７２】
（２）ついで、図７に示すように、公知のリソグラフィーおよびエッチングによって、第１絶縁層１２０、第１導電層１４０およびストッパ層Ｓ１００をパターニングする。この工程により、第１絶縁層１２０ａおよびゲート層１４０ａが形成される。このゲート層１４０ａから、後の工程において、コンタクト部２００，２０１を構成する第３コンタクト導電層、ならびにメモリセル１０２を構成するワードゲート１４が形成される。
【００７３】
このパターニングにおいては、図８に示すように、周辺回路部の形成領域２０００ａにおいて、第１絶縁層１２０ａ、ゲート層１４０ａおよびストッパ層Ｓ１００の積層体は、開口部２６０を除いて、半導体基板１０上に全面的に形成される。開口部２６０は、後の工程において、第１サイド絶縁層１２４およびボトム絶縁層１１０が形成される領域にほぼ対応している。そして、後の工程で、開口部２６０の縁部に沿って抵抗導電層３３０が形成される。また、メモリセルアレイの形成領域１０００ａにおいて、第１絶縁層１２０ａ、ゲート層１４０ａおよびストッパ層Ｓ１００の積層体は、開口部１６０，１８０を除いて、半導体基板１０上に全面的に形成される。開口部１６０，１８０は、後のイオン注入によって不純物層１６，１８が形成される領域にほぼ対応している。そして、後の工程で、開口部１６０，１８０の縁部に沿って第２サイド絶縁層２４，３４と第１，第２コントロールゲート２０，３０とが形成される。
【００７４】
（３）図９に示すように、第１絶縁層１２０ａ、ゲート層１４０ａおよびストッパ層Ｓ１００の積層体が形成された半導体基板１０上に、ＯＮＯ膜（誘電体層）２２０を全面的に形成する。ＯＮＯ膜２２０は、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層を順次堆積させて形成される。第１酸化シリコン層は、たとえば熱酸化法、ＣＶＤ法を用いて成膜することができる。窒化シリコン層は、たとえばアンモニア雰囲気においてアニール処理した後、ＣＶＤ法などによって成膜することができる。第２酸化シリコン層は、ＣＶＤ法、たとえば高温酸化法を用いて成膜することができる。これらの各層を成膜した後アニール処理を行い、各層を緻密化することが好ましい。
【００７５】
これらの第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層からなるＯＮＯ膜２２０に対して、後の工程でパターニングすることにより、図３に示すように、周辺回路部２０００において、抵抗素子１００を構成する第１サイド絶縁層１２４およびボトム絶縁層１１０が形成されるとともに、コンタクト部２００，２０１を構成する第２コンタクト絶縁層２１０および第３サイド絶縁層２２４が形成される。さらに、このＯＮＯ膜２２０は、メモリセル１０２において第１，第２コントロールゲート２０，３０のための第２ゲート絶縁層２２，３２および第２サイド絶縁層２４，３４を構成する。
【００７６】
（４）つづいて、図１０に示すように、ドープトポリシリコン層（第２導電層）２３０を、ＯＮＯ膜２２０上に全面的に形成する。ドープトポリシリコン層２３０に対して、後の工程でパターニングすることにより、抵抗素子１００を構成する抵抗導電層３３０、コンタクト部２００，２０１を構成する第１コンタクト導電層１３２，２３２（図１参照）、ならびに第１，第２コントロールゲート２０，３０を構成する導電層４０（図２参照）が形成される。
【００７７】
ついで、コンタクト部２００が形成される領域（以下、「コンタクト部の形成領域」という）２００ａに、レジスト層Ｒ１００を形成する。本実施の形態では、このレジスト層Ｒ１００は、図１０に示すように、コンタクト部２００，２０１が形成される領域にほぼ対応した位置に設けられている。このレジスト層Ｒ１００は少なくとも、後の工程において第１コンタクト導電層が形成される領域上に形成される。
【００７８】
（５）図１１に示すように、ドープトポリシリコン層２３０（図１０参照）を異方性エッチングによって全面的にエッチングすることにより、コンタクト部の形成領域２００ａに、コンタクト導電層２３０ａを形成するとともに、メモリセルアレイの形成領域１０００ａにおいて、第１，第２コントロールゲート２０，３０を形成する。すなわち、この工程では、周辺回路部の形成領域２０００ａにおいて、露出した開口部２６０（図８参照）の側面に沿って、第１サイド絶縁層１２４を介在させた状態で、ボトム絶縁層１１０上に、サイドウォール状の抵抗導電層３３０が形成される。そして、これと同時に、レジスト層Ｒ１００でマスクされた部分には、抵抗導電層３３０と連続する、コンタクト部２００，２０１を形成するためのコンタクト導電層２３０ａが形成される。同様に、メモリセルアレイの形成領域１０００ａにおいて、露出した開口部１６０，１８０（図８参照）の側面に沿って、第２サイド絶縁層２４，３４を介在させた状態で、ＯＮＯ膜２２０上に、サイドウォール状の第１，第２コントロールゲート２０，３０が形成される。ついで、レジスト層Ｒ１００は、溶解あるいはアッシングなどの公知の方法で除去される。
【００７９】
（６）つづいて、図１２に示すように、後の工程でコンタクト領域１１６を形成するために、フォトリソグラフィ工程によって、ストッパ層Ｓ１００およびＯＮＯ膜２２０の所定の領域をエッチングにより除去する。次いで、図１３に示すように、第１導電層１４０ａのうち、図１２に示す工程でストッパ層Ｓ１００およびＯＮＯ膜２２０が除去された部分をエッチングにより除去する。このエッチング工程では、第１導電層１４０ａの下部に形成されていた第１絶縁層１２０も除去される。
【００８０】
（７）さらに、図１４に示すように、不純物、たとえばＮ型不純物を全面的にイオン注入することにより、メモリセルアレイの形成領域１０００ａにおいて、半導体基板１０内の所定領域に、ソース領域またはドレイン領域を構成する不純物層１６，１８を形成する。また、周辺回路部の形成領域２０００ａにおいて、半導体基板１０のうち抵抗素子１００を囲む領域（図１参照）に、不純物、たとえばＰ型不純物をイオン注入することにより、コンタクト領域１１６を形成する。すなわち、図１４に示すように、コンタクト領域１１６は、図１２および図１３に示す工程において、ストッパ層Ｓ１００、ＯＮＯ膜２２０、第１導電層１４０ａ、および第１絶縁層１２０が除去された領域に形成される。
【００８１】
さらに、不純物層１６，１８の露出面に、公知の方法により、チタン，コバルトなどのシリサイド層９２を形成することができる。
【００８２】
ついで、図１４に示すように、酸化シリコン、窒化酸化シリコンなどの絶縁層（第２絶縁層）７０を全面的に形成する。絶縁層７０は、ストッパ層Ｓ１００を覆い、かつ第１，第２コントロールゲート２０，３０の間やコンタクト導電層２３０ａの隙間を埋め込むように形成される。
【００８３】
（８）図１５に示すように、ＣＭＰ法を用いて、絶縁層７０をストッパ層Ｓ１００が露出するまで研磨し、絶縁層７０を平坦化する。この工程により、コンタクト部２００の形成領域内に、第１コンタクト導電層２３２が形成される。同様に、コンタクト部２０１の形成領域内に、第１コンタクト導電層１３２（図１参照）が形成される。また、ゲート層１４０ａおよびストッパ層Ｓ１００の側面に形成されたＯＮＯ膜２２０は、第１，第２コントロールゲート２０，３０より上に突出する状態で残される。
【００８４】
この工程によって、第１，第２コントロールゲート２０，３０ならびに抵抗導電層３３０は埋め込み絶縁層７０によって完全に覆われる。また、図１５に示すように、コンタクト部の形成領域２００ａにおいて、第１コンタクト導電層２３２の上面が露出した状態となる。さらに、第１コンタクト導電層２３２から構成される凹部７４は、埋め込み絶縁層７０で埋め込まれた状態となる。
【００８５】
（９）次いで、ゲート層１４０ａ上に形成されたストッパ層Ｓ１００を除去した後、第３導電層（図示せず）を全面に形成し、続いて図１６に示すように、レジスト層Ｒ２００を形成した後、前記第３導電層をパターニングして、ワード線５０を形成するとともに、コンタクト部の形成領域２００ａ内に、第２コンタクト導電層２５０を形成する。同様に、コンタクト部２０１の形成領域内に、第２コンタクト導電層１５０（図１参照）を形成する。上記工程によって、抵抗導電層３３０の側面に第１サイド絶縁層１２４が、第１コンタクト導電層１３２，２３２の側面に第３サイド絶縁層２２４が、第１および第２コントロールゲート２０，３０の側面に第２サイド絶縁層２４，３４がそれぞれ形成される。同時に、抵抗導電層３３０の底面にボトム絶縁層１１０が、第１コンタクト導電層１３２，２３２の底面に第２コンタクト絶縁層２１０が、第１および第２コントロールゲート２０，３０の底面に第２ゲート絶縁層２２，３２がそれぞれ形成される。第１サイド絶縁層１２４、第３サイド絶縁層２２４、第２サイド絶縁層２４，３４、ボトム絶縁層１１０、第２コンタクト絶縁層２１０、および第２ゲート絶縁層２２，３２はいずれも、ＯＮＯ膜２２０から形成されたものである。すなわち、これらの層は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層体からなる。
【００８６】
また、前記第３導電層としては、ドープトポリシリコン層、金属層、シリサイドなどの合金層、あるいはこれらのうちの２層以上を積層した層を用いることができる。さらに、レジスト層Ｒ２００をマスクとして、周辺回路部の形成領域２０００ａにおいて、抵抗導電層３３０間に存在するゲート層１４０ａを除去するとともに、メモリセルアレイの形成領域１０００ａにおいて、ゲート層１４０ａをパターニングすることにより、アレイ状に配列したワードゲート１４（図１参照）を形成する。また、上記工程により、第３絶縁層１１２、第１コンタクト絶縁層２１２、および第１ゲート絶縁層１２がそれぞれ形成される。第３絶縁層１１２、第１コンタクト絶縁層２１２、および第１ゲート絶縁層１２はいずれも第１絶縁層１２０から形成されたものである。
【００８７】
さらに、必要に応じて、Ｐ型不純物を半導体基板１０に全面的にドープする。これにより、Ｙ方向におけるワードゲート１４の相互間の領域にＰ型不純物層（素子分離用不純物層）１５（図１参照）が形成される。この素子分離用不純物層１５は、不揮発性半導体記憶装置の導電型と逆の導電型からなる。このＰ型不純物層１５によって、メモリセル１０２相互の素子分離がより確実に行われる。
【００８８】
（１０）ついで、層間絶縁層を積層した後、公知の方法でコンタクトホールを形成し、コンタクトホール内に導電層を形成した後、該導電層と電気的に接続される配線層を形成することができる。たとえば、図３に示すように、層間絶縁層７２にコンタクトホール２８４を形成した後、導電層２８２をコンタクトホール２８４に埋め込むことにより、コンタクトＣ２８０を形成した後、このコンタクトＣ２８０と接続される配線層２８０を形成する。
【００８９】
以上の工程により、図１〜図４に示すように、抵抗素子１００およびコンタクト部２００，２０１を含む周辺回路部２０００と、メモリセル１０２を含むメモリセルアレイ１０００とを含む本実施の形態の半導体装置を製造することができる。
【００９０】
以上に示した本実施の形態の製造方法によれば、サイドウォール状の抵抗導電層３３０を含む抵抗素子１００を簡便な方法にて形成することができる。
【００９１】
また、本実施の形態の製造方法によれば、サイドウォール状の抵抗導電層３３０を、サイドウォール状の第１，第２コントロールゲート２０，３０とともに形成できるため、抵抗素子を形成するための工程が別途必要でなくなるので、工程数の短縮を図ることができる。
【００９２】
さらに、本実施の形態の半導体装置の製造方法によれば、抵抗素子１００に接続されるコンタクト部２００において、第１コンタクト導電層２３２上に第２コンタクト導電層２５０が設置され、この第２コンタクト導電層２５０上に導電層２８２が設置されている。この構成によれば、この導電層２８２を形成する際におけるアライメント余裕を確保することができる。
【００９３】
以上、本発明の一実施の形態について述べたが、本発明はこれに限定されず、本発明の発明の要旨の範囲内で種々の態様をとりうる。たとえば、上記実施の形態では、半導体層としてバルク状の半導体基板を用いたが、ＳＯＩ基板の半導体層を用いてもよい。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置のレイアウトを模式的に示す平面図である。
【図２】本発明の実施の形態の半導体装置を構成する半導体集積回路装置の要部を模式的に示す平面図である。
【図３】図１のＡ−Ａ線における断面およびＢ−Ｂ線における断面を模式的に示す断面図である。
【図４】図１のＣ−Ｃ線における断面を模式的に示す断面図である。
【図５】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図６】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図７】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図８】図７に示す半導体装置の製造方法の一工程を示す平面図である。
【図９】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１０】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１１】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１２】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１３】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１４】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１５】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１６】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１７】公知のMONOS型メモリセルを示す断面図である。
【符号の説明】
１０ 半導体基板
１１ ウエル
１２ 第１ゲート絶縁層
１４ ワードゲート
１６，１８ 不純物層
２０ 第１コントロールゲート
２２，３２ 第２ゲート絶縁層
２４，３４ 第２サイド絶縁層
３０ 第２コントロールゲート
４０ 導電層
５０ ワード線
６０ ビット線
７０ 埋め込み絶縁層（第２絶縁層）
７２ 層間絶縁層
７４ 凹部
９２ シリサイド層
１００ 抵抗素子
１０２ メモリセル
１１０ ボトム絶縁層
１１２ 第３絶縁層
１１６ コンタクト領域
１２０，１２０ａ 第１絶縁層
１２４ 第１サイド絶縁層
１３２，２３２ 第１コンタクト導電層
１４０，１４０ａ ゲート層（第１導電層）
１５０，２５０ 第２コンタクト導電層
１６０，１８０，２６０ 開口部
２００，２０１ コンタクト部
２００ａ コンタクト部の形成領域
２０２ 共通コンタクト部
２１０ 第２コンタクト絶縁層
２１２ 第１コンタクト絶縁層
２１４ 第３コンタクト導電層
２２０ ＯＮＯ膜（誘電体層）
２２４ 第３サイド絶縁層
２３０ ドープドポリシリコン層（第２導電層）
２３０ａ コンタクト導電層
２８０ 配線層
２８２ 導電層
２８４ コンタクトホール
３００ 素子分離領域
３３０ 抵抗導電層
３５０ コンタクト
４００ コンタクト用不純物層
Ｃ１８０，Ｃ２８０ コンタクト
Ｓ１００ ストッパ層
Ｒ１００、Ｒ２００ レジスト層
１０００ メモリセルアレイ
１０００ａ メモリセルアレイの形成領域
２０００ 周辺回路部
２０００ａ 周辺回路部の形成領域
【発明の属する技術分野】
本発明は、抵抗素子を含む新規な半導体装置に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
不揮発性半導体記憶装置のひとつのタイプとして、チャネルとゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS（Metal Oxide Nitride Oxide Substrate）型がある。
【０００３】
MONOS型の不揮発性半導体記憶装置として、図１７に示すデバイスが知られている（文献：Ｙ．Hayashi，et al ，2000 Symposium on VLSI Technology Digest of Technical Papers ｐ．１２２−ｐ．１２３）。
【０００４】
このMONOS型のメモリセル１００は、半導体基板１０上に第１ゲート絶縁層１２を介してワードゲート１４が形成されている。そして、ワードゲート１４の両サイドには、それぞれサイドウォール状の第１コントロールゲート２０および第２コントロールゲート３０が配置されている。第１コントロールゲート２０の底部と半導体基板１０との間には、第２ゲート絶縁層２２が存在し、第１コントロールゲート２０の側面とワードゲート１４との間には絶縁層２４が存在する。同様に、第２コントロールゲート３０の底部と半導体基板１０との間には、第２ゲート絶縁層３２が存在し、第２コントロールゲート３０の側面とワードゲート１４との間には絶縁層３４が存在する。そして、隣り合うメモリセルの、対向するコントロールゲート２０とコントロールゲート３０との間の半導体基板１０には、ソース領域またはドレイン領域を構成する不純物層１６，１８が形成されている。
【０００５】
このように、ひとつのメモリセル１００は、ワードゲート１４の側面に２つのMONOS型メモリ素子を有する。そして、これらの２つのMONOS型メモリ素子は独立に制御でき、したがって、メモリセル１００は、２ビットの情報を記憶することができる。
【０００６】
このMONOS型のメモリセルの動作は、以下のようにして行われる。メモリセル１００の一方のコントロールゲートは、他方のコントロールゲートをオーバーライド電圧にバイアスすることで、書き込みおよび読み出しをそれぞれ独立に選択することができる。
【０００７】
書き込み（プログラム）については、図１７に示すＣＧ［ｉ＋１］の左側の第２ゲート絶縁層（ＯＮＯ膜）３２に電子を注入する場合を用いて説明する。この場合、ビット線（不純物層）１８（Ｄ［ｉ＋１］）は、４〜５Ｖのドレイン電圧にバイアスされている。コントロールゲート３０（ＣＧ［ｉ＋１］）は、ホットエレクトロンをコントロールゲート３０（ＣＧ［ｉ＋１］）の左側の第２ゲート絶縁層３２に注入させるために、５〜７Ｖにバイアスされる。ワードゲート１４（Ｇｗ［ｉ］およびＧｗ［ｉ＋１］）に接続されるワード線は、書き込み電流を所定値（〜１０μＡ）に限定するために、ワードゲートのしきい値より少し高い電圧にバイアスされる。コントロールゲート２０（ＣＧ［ｉ］）は、オーバーライド電圧にバイアスされる。このオーバーライド電圧によって、記憶状態に関係なく、コントロールゲート２０（ＣＧ［ｉ］）の下のチャネルを導通させることができる。左側のビット線１６（Ｄ［ｉ］）は、グランド電位にバイアスされる。そして、他の選択されないメモリセルのコントロールゲートおよび不純物層は、グランド電位に設定される。
【０００８】
消去では、蓄積された電荷（電子）は、ホットホールの注入によってうち消される。ホットホールは、ビット不純物層１８の表面でＢ−Ｂトンネリングによって発生させることができる。このとき、コントロールゲートの電圧Ｖｃｇは負電圧（−５〜−６Ｖ）に、ビット不純物層の電圧は５〜６Ｖにバイアスされる。
【０００９】
この文献では、上述したMONOS型のメモリセルによれば、ひとつのメモリセル内に独立に制御可能な２つのプログラミングサイトを有し、３Ｆ2のビット密度（bit density）を達成できることが記載されている。
【００１０】
ところで、半導体記憶装置の微細化に伴い、例えば半導体記憶装置の周辺回路部のアナログＩＣに含まれる抵抗素子の面積の縮小化が求められている。
【００１１】
本発明の目的は、面積が縮小化され、且つ高抵抗値を有する抵抗導電層を含む半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の半導体装置は、半導体層に形成された素子分離領域と、サイドウォール状の抵抗導電層とを含む。
【００１３】
ここで、サイドウォール状とは、前記抵抗導電層を前記素子分離領域の表面と平行な方向で切断した場合の断面の面積が、前記素子分離領域の表面からの距離が大きくなるにつれて、小さくなる形状をいう。
【００１４】
本発明の半導体装置によれば、サイドウォール状の前記抵抗導電層を含むことにより、微小面積で高抵抗値を有する抵抗導電層を得ることができる。
【００１５】
また、本発明の半導体装置は、半導体層に形成された素子分離領域と、前記素子分離領域上に形成された抵抗素子とを含み、前記抵抗素子は、サイドウォール状の抵抗導電層を含む。
【００１６】
本発明の半導体装置によれば、前記抵抗素子がサイドウォール状の前記抵抗導電層を含むことにより、微小面積で且つ高抵抗値を有する抵抗素子を得ることができる。
【００１７】
前述した本発明の半導体装置は、以下の各種態様をとりうる。
【００１８】
（Ａ）さらに、前記抵抗導電層の一側面に形成された第１サイド絶縁層と、前記抵抗導電層の底面に形成されたボトム絶縁層とを含むことができる。
【００１９】
この場合、前記第１サイド絶縁層および前記ボトム絶縁層は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層体からなることができる。
【００２０】
（Ｂ）前記抵抗導電層を、埋め込み絶縁層で覆うことができる。
【００２１】
（Ｃ）前記半導体層にはさらに、ドープト層からなるコンタクト領域が形成され、前記コンタクト領域を、前記素子分離領域の周囲に形成することができる。
【００２２】
この場合、前記コンタクト領域を、基準電源電圧に接続することができる。
【００２３】
（Ｄ）前記抵抗導電層を複数含み、前記複数の抵抗導電層は、第１方向に配列し、かつ、その各々が第２方向に延びることができる。
【００２４】
（Ｅ）さらに、前記抵抗導電層と接続するコンタクト部を含むことができる。
【００２５】
この場合、１つの前記抵抗素子は、２つの前記抵抗導電層を含み、１つの前記コンタクト部は、前記２つの前記抵抗導電層に接続させることができる。
【００２６】
また、この場合、１つの前記抵抗素子に、２つの前記コンタクト部を接続させることができる。
【００２７】
さらに、この場合、前記コンタクト部は、第１コンタクト導電層、およびパッド状の第２コンタクト導電層を含み、前記第１コンタクト導電層は、前記抵抗導電層と連続し、前記第２コンタクト導電層は、前記第１コンタクト導電層上に配置されていることができる。ここで、１つの前記抵抗素子は、２つの前記抵抗導電層を含み、かつ、２つの前記コンタクト部に接続され、前記２つの前記抵抗導電層が、前記２つの前記コンタクト部にそれぞれ含まれる前記第１コンタクト導電層に接続されてループ状の形状を構成することができる。
【００２８】
さらに、この場合、前記第１コンタクト導電層は凹部を構成し、該凹部に絶縁層を埋め込むことができる。
【００２９】
また、この場合、前記コンタクト部はさらに、第３コンタクト導電層を含み、前記第１コンタクト導電層を、前記第３コンタクト導電層の内側に配置させることができる。
【００３０】
（Ｆ）さらに、不揮発性半導体記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを有し、
前記不揮発性半導体記憶装置は、
前記半導体層上に第１ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成された、サイドウォール状の第１および第２コントロールゲートと、を含み、
前記第１コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対して第２サイド絶縁層を介して配置され、
前記第２コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対して第２サイド絶縁層を介して配置されていることができる。
【００３１】
この場合、前記不揮発性半導体記憶装置を構成する前記第１および第２コントロールゲートは、前記抵抗導電層と同じ形状を有し、かつ同じ材質からなることができる。
【００３２】
また、この場合、前記抵抗導電層の一側面に形成された前記第１サイド絶縁層、および前記抵抗導電層の底面に形成された前記ボトム絶縁層と同じ材質からなることができる。
【００３３】
さらに、この場合、前記不揮発性半導体記憶装置を構成する前記ワードゲートに接続されるワード線を含み、前記ワード線は、前記コンタクト部を構成する第２コンタクト導電層と同じ材質からなることができる。
【００３４】
あるいは、この場合、前記不揮発性半導体記憶装置を構成する前記ワードゲートは、前記コンタクト部を構成する第３コンタクト導電層と同じ材質からなることができる。
【００３５】
【発明の実施の形態】
図１は、本発明の実施の形態の半導体装置のレイアウトを模式的に示す平面図である。図２は、本発明の実施の形態の半導体装置を構成するメモリセルアレイ１０００のレイアウトを模式的に示す平面図である。図３は、図１のＡ−Ａ線における断面およびＢ−Ｂ線における断面を模式的に示す断面図である。図４は、図１のＣ−Ｃ線における断面を模式的に示す断面図である。
【００３６】
（デバイスの構造）
まず、図１を参照しながら、本実施の形態の半導体装置のレイアウトについて説明する。本実施の形態の半導体装置は、図１に示すように、前述した公知の不揮発性半導体記憶装置（メモリセル）１０２が複数の行および列に格子状に配列されて構成されるメモリセルアレイ１０００と、抵抗素子１００を含む周辺回路部２０００とを含む。メモリセルアレイ１０００は、図２に示すように、複数のブロック（図２ではＢ１，Ｂ２）に分割されている。周辺回路部２０００は、素子分離領域３００上に形成された抵抗素子１００を含む。周辺回路部２０００は、例えばアナログ回路であり、メモリセルアレイ１０００の近傍に形成することができる。
【００３７】
次に、本実施の形態の半導体装置を構成する抵抗素子１００について説明する。本実施の形態の半導体装置においては、図１に示すように、周辺回路部２０００において抵抗素子１００が複数形成されている例を示す。また、図３および図４に示すように、半導体基板１０にはウエル１１が形成されており、抵抗素子１００は、このウエル１１に形成された素子分離領域３００上に形成されている。
【００３８】
ウエル１１には、ドープト層からなるリング状のコンタクト領域１１６が形成されている。コンタクト領域１１６は図４に示すように、それぞれ基準電源電圧（グランド電位）に接続されている。コンタクト領域１１６は、ウエル１１がＰ型ウエルの場合Ｐ+型に形成され、ウエル１１がＮ型ウエルの場合Ｎ+型に形成される。
【００３９】
抵抗素子１００は、図３および図４に示すように、サイドウォール状の抵抗導電層３３０と、抵抗導電層３３０の側面に形成された第１サイド絶縁層１２４と、抵抗導電層３３０の底面に形成されたボトム絶縁層１１０とを含む。１つの抵抗素子１００は、図１に示すように、コンタクト部２００，２０１に接続されている。また、抵抗導電層３３０は、埋め込み絶縁層７０で覆われており、かつ、後述するコンタクト部２００，２０１と接続している。
【００４０】
本実施の形態の半導体装置においては、１つの抵抗素子１００は、２つの抵抗導電層３３０を含み、かつコンタクト部２００，２０１に接続されている。コンタクト部２００，２０１はそれぞれ、この２つの抵抗導電層３３０に接続されている。すなわち、図１に示すように、１つの抵抗素子１００に含まれる２つの抵抗導電層３３０が、コンタクト部２００，２０１を構成する第１コンタクト導電層２３２，１３２と接続されて、ループ状形状を構成している。
【００４１】
第１サイド絶縁層１２４は、半導体基板１０の表面と垂直方向に延びている。ここで、半導体基板１０の表面とは、半導体基板１０において抵抗素子１００が形成されている面をいう。抵抗導電層３３０は、第１サイド絶縁層１２４の側面に沿って、サイドウォール状に形成されている。すなわち、抵抗導電層３３０は、この抵抗導電層３３０を半導体基板１０の表面と平行な方向で切断した場合の断面の面積が、半導体基板１０の表面からの距離が大きくなるにつれて、小さくなる形状を有する。ここで、抵抗導電層３３０の断面積および長さが所定の値になるように形成することにより、抵抗値を所定の値に設定することができる。
【００４２】
本実施の形態の半導体装置においては、複数の抵抗素子１００をそれぞれ構成する抵抗導電層３３０は、図１に示すように、行方向（Ｘ方向；第１方向）に配列し、かつ、その各々が列方向（Ｙ方向；第２方向）に延びている。また、この抵抗導電層３３０は、メモリセル１０２を構成する第１および第２コントロールゲート２０，３０（後述する）と同様の形状を有する。
【００４３】
抵抗導電層３３０は、素子分離領域３００上にボトム絶縁層１１０を介して配置されている。また、前述したように、抵抗導電層３３０の一側面には第１サイド絶縁層１２４が形成されている。ここで、抵抗導電層３３０の一側面とは、１つの抵抗素子１００を構成する抵抗導電層３３０において、隣接する抵抗素子１００の抵抗導電層３３０と対向する側の面をいう。
【００４４】
第１サイド絶縁層１２４およびボトム絶縁層１１０は、連続しており、かつ、同じ材料からなる。この第１サイド絶縁層１２４およびボトム絶縁層１１０は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層体から形成することができる。
【００４５】
抵抗素子１００は、コンタクト部２００と電気的に接続される。すなわち、図１に示すように、抵抗素子１００を構成する抵抗導電層３３０が、コンタクト部２００，２０１を構成する第１コンタクト導電層１３２，２３２と連続していることにより、抵抗素子１００とコンタクト部２００とが電気的に接続されている。
【００４６】
具体的には、本実施の形態においては、図１に示すように、１つのコンタクト部２００を構成する第１コンタクト導電層２３２は、隣接する２つの抵抗導電層３３０と連続している。また、１つのコンタクト部２０１を構成する第１コンタクト導電層１３２は、コンタクト部２００と同様に、隣接する２つの抵抗導電層３３０と連続している。
【００４７】
コンタクト部２００は、第１コンタクト導電層２３２、およびパッド状の第２コンタクト導電層２５０を含む。前述したように、第１コンタクト導電層２３２は、図１に示すように、抵抗素子１００を構成する抵抗導電層３３０と連続している。この場合、この第１コンタクト導電層２３２は、抵抗導電層３３０と同じ材質から形成することができる。
【００４８】
第２コンタクト導電層２５０は、第１コンタクト導電層２３２上に配置されている。第１コンタクト導電層２３２は凹部７４を構成し、凹部７４には絶縁層７０が埋め込まれている。
【００４９】
また、抵抗導電層３３０は、図１に示すように、コンタクト部２０１と電気的に接続される。コンタクト部２０１は、第１コンタクト導電層１３２およびパッド状の第２コンタクト導電層１５０を含む。コンタクト部２０１は、コンタクト部２００と同様の構造を有し、かつ同一の製造工程にて形成することができる。すなわち、第１コンタクト導電層１３２および第２コンタクト導電層１５０はそれぞれ、コンタクト部２００を構成する第１コンタクト導電層２３２および第２コンタクト導電層２５０と同様の構造を有し、かつ同一の製造工程にて形成することができる。第１コンタクト導電層１３２は、図１に示すように、抵抗素子１００を構成する抵抗導電層３３０と連続している。
【００５０】
本実施の形態の半導体装置においては、コンタクト部２００はさらに、第３コンタクト導電層２１４を含む。第３コンタクト導電層２１４は、第１コンタクト絶縁層２１２を介して素子分離領域３００上に形成されている。この第３コンタクト導電層２１４は、メモリセル１０２を構成するワードゲート１４と同じ材質から形成することができる。また、第１コンタクト導電層２３２は、第３サイド絶縁層２２４を介して、第３コンタクト導電層２１４の内側に配置されている。
【００５１】
さらに、抵抗素子１００が形成された半導体基板１０上には、層間絶縁層７２が形成されている。そして、周辺回路部２０００において、層間絶縁層７２には、コンタクトＣ１８０（図示せず），Ｃ２８０が形成されている。コンタクトＣ２８０は、図３に示すように、コンタクト部２００の一部を構成し、第２コンタクト導電層２５０に到達するコンタクトホール２８４と、第２コンタクト導電層２５０に接続し、コンタクトホール２８４内にタングステンまたはアルミニウムを充填することにより形成された導電層２８２とからなる。コンタクトＣ２８０の上には、配線層２８０が形成されている。この配線層２８０は、層間絶縁層７２上に形成され、かつ、導電層２８２に接続している。また、コンタクトＣ１８０は、コンタクト部２０１の一部を構成し、コンタクトＣ２８０と同様の構造を有する。
【００５２】
続いて、本実施の形態の半導体装置のメモリセルアレイ１０００を構成するメモリセル１０２のレイアウトについて説明する。
【００５３】
図２においては、第１のブロックＢ１と、これに隣接する第２のブロックＢ２とが示されている。第１のブロックＢ１と第２のブロックＢ２とは素子分離領域３００によって分離されている。各ブロックＢ１，Ｂ２においては、行方向（Ｘ方向）に延びる複数のワード線５０（ＷＬ）と、列方向（Ｙ方向）に延びる複数のビット線６０（ＢＬ）とが設けられている。ワード線５０は、Ｘ方向に配列された複数のワードゲート１４に接続され、ビット線６０は不純物層１６，１８によって構成されている。本実施の形態の半導体装置では、ワード線５０は、周辺回路部２０００のコンタクト部２００，２０１を構成する第２コンタクト導電層１５０，２５０と同じ材質から形成することができる。
【００５４】
第１および第２コントロールゲート２０，３０は、それぞれ、ワードゲート１４のＹ方向の側面に沿って伸びる連続した導電層４０から構成されている。本実施の形態の半導体装置では、各不純物層１６，１８を囲むように、第１，第２コントロールゲート２０，３０を構成する導電層４０が形成されている。すなわち、１組の第１，第２コントロールゲート２０，３０の一方の端部はＸ方向に延びる導電層によって連続している。また、１組の第１，第２コントロールゲート２０，３０の他方の端部は、１つの共通コンタクト部２０２に接続されている。したがって、各第１，第２コントロールゲート２０，３０は、メモリセルのコントロールゲートの機能と、Ｙ方向に配列された各コントロールゲートを接続する配線としての機能を有する。
【００５５】
また、この共通コンタクト部２０２は、図１に示すように、不純物層１６，１８の端部に隣接して設けられている。さらに、この共通コンタクト部２０２は、不純物層１６，１８に対して、不純物層１６，１８の一方の側の端部と他方の側の端部とにおいて交互に設けられている。この共通コンタクト部２０２は、第１，第２コントロールゲート２０，３０に電圧を印加させるために設置されている。
【００５６】
単一のメモリセル１０２は、１つのワードゲート１４と、このワードゲート１４の両側にある第１，第２コントロールゲート２０，３０と、半導体基板１０内において、これらのコントロールゲート２０，３０の外側に位置する部分に形成された不純物層１６，１８とを有する。そして、不純物層１６，１８は、それぞれ隣り合うメモリセル１０２によって共有される。
【００５７】
Ｙ方向に隣接するブロックＢ１およびＢ２において、不純物層１６は、共通コンタクト部２０２を有さない側において、半導体基板１０内に形成されたコンタクト用不純物層４００によって接続されている。このコンタクト用不純物層４００上には、ビット線６０とのコンタクト３５０が形成されている。同様に、Ｙ方向に隣接する不純物層１８は、共通コンタクト部２０２を有さない側において、図示しないコンタクト用不純物層によって接続されている。
【００５８】
次に、図１〜図３を参照しながら、メモリセル１０２の平面構造および断面構造について説明する。
【００５９】
メモリセル１０２は、半導体基板１０の主面上に第１ゲート絶縁層１２を介して形成されたワードゲート１４と、半導体基板１０内に形成された、ソース領域またはドレイン領域を構成する不純物層１６，１８と、ワードゲート１４の両側に沿ってそれぞれ形成された、サイドウォール状の第１および第２のコントロールゲート２０，３０とを有する。また、不純物層１６，１８上には、シリサイド層９２が形成されている。本実施の形態の半導体装置では、ワードゲート１４は、抵抗素子１００に接続されるコンタクト部２００，２０１を構成する第３コンタクト導電層と同じ材質からなる。
【００６０】
本実施の形態の半導体装置では、半導体基板１０は、特に限定されないが、たとえばＮ型の第１ウエルと、この第１ウエル内に形成されたＰ型の第２ウエルとを有することができる。第１ウエルは、第２ウエルを半導体基板１０の他の領域から電気的に分離する機能を有する。
【００６１】
第１コントロールゲート２０は、半導体基板１０に対して第２ゲート絶縁層２２を介して配置され、かつ、ワードゲート１４の一方の側面に対して第２サイド絶縁層２４を介して配置されている。同様に、第２コントロールゲート３０は、半導体基板１０に対して第２ゲート絶縁層３２を介して配置され、かつ、ワードゲート１４の他方の側面に対して第２サイド絶縁層３４を介して配置されている。この第１，第２コントロールゲート２０，３０は、抵抗素子１００を構成する抵抗導電層３３０と同じ形状を有し、かつ同じ材質から構成される。
【００６２】
第２ゲート絶縁層２２，３２および第２サイド絶縁層２４，３４は、抵抗導電層３３０の側面に形成された第１サイド絶縁層１２４、ならびに抵抗導電層３３０の底面に形成されたボトム絶縁層１１０と同じ材質から形成することができる。すなわち、本実施の形態の半導体装置においては、第２ゲート絶縁層２２，３２および第２サイド絶縁層２４，３４は、ＯＮＯ膜、具体的には、半導体基板１０側から、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層が順次積層された層から構成することができる。
【００６３】
第２ゲート絶縁層２２，３２は、電荷の蓄積領域として機能する。そして、第１酸化シリコン層は、主としてキャリア（たとえば電子）が通過するトンネル膜として機能し、窒化シリコン層は、主としてキャリアをトラップする電荷蓄積層として機能する。さらに、ワードゲート１４の両側に形成された第２サイド絶縁層２４，３４は、ワードゲート１４と、第１，第２コントロールゲート２０，３０とをそれぞれ電気的に分離する機能を有する。そのため、第２サイド絶縁層２４，３４はかかる機能を有していれば、その構造は特に限定されない。
【００６４】
本実施の形態の半導体装置では、第２サイド絶縁層２４，３４と第２ゲート絶縁層２２，３２とは、同じ成膜工程で形成され、同じ層構造を有する。さらに、第２サイド絶縁層２４，３４は、その上端が半導体基板１０に対して第１，第２コントロールゲート２０，３０より上に位置するように形成されている。そして、隣り合うメモリセル１０２において、隣接する第１コントロールゲート２０と第２コントロールゲート３０との間には、埋め込み絶縁層７０が形成されている。本実施の形態の半導体装置においては、第１，第２コントロールゲート２０，３０は埋め込み絶縁層７０によって埋め込まれている。この埋め込み絶縁層７０は、少なくとも第１，第２コントロールゲート２０，３０が露出しないようにこれを覆っている。具体的には、埋め込み絶縁層７０は、第２サイド絶縁層２４，３４の上端より上に突出する状態で形成されている。埋め込み絶縁層７０をこのように形成することで、第１，第２コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００６５】
共通コンタクト部２０２は、第１，第２コントロールゲート２０，３０に電圧を印加させるために設置されている。
【００６６】
メモリセルアレイ１０００において、メモリセル１０２が形成された半導体基板１０上には、周辺回路部２０００と同様に、層間絶縁層７２が形成されている。
【００６７】
本実施の形態にかかる半導体装置によれば、サイドウォール状の抵抗導電層３３０を含むことにより、微小面積で高抵抗値を有する抵抗導電層を得ることができる。
【００６８】
また、本実施の形態にかかる半導体装置によれば、素子分離領域３００上に形成された抵抗素子１００を含み、この抵抗素子１００が、サイドウォール状の抵抗導電層３３０を含むことにより、微小面積で且つ高抵抗値を有する抵抗素子を得ることができる。特に、本実施の形態にかかる半導体装置においては、１つの抵抗素子１００が２つの抵抗導電層３３０を含み、かつ２つのコンタクト部２００，２０１に接続され、この２つの抵抗導電層３３０が２つのコンタクト部２００，２０１にそれぞれ含まれる第１コンタクト導電層２３２，１３２に接続されてループ状の形状を構成することにより、微小面積で且つ高抵抗値を有する抵抗導電層を得ることができる。
【００６９】
（半導体装置の製造方法）
次に、図５〜図１６を参照しながら、本実施の形態の半導体装置の製造方法について説明する。図５、図７、および図９〜図１６の断面図は、図１のＡ−Ａ線およびＢ−Ｂ線における断面に対応する。また、図６の断面図は、図１のＣ−Ｃ線における断面に対応する。さらに、図８の平面図は、図１と同様の部分における平面に対応する。なお、図５〜図１６において、図１〜図４で示す部分と実質的に同じ部分には同じ符号を付し、重複する記載は省略する。
【００７０】
（１）図５および図６に示すように、まず、周辺回路部２０００が形成される領域（以下、「周辺回路部の形成領域」という）２０００ａにおいて、半導体基板１０の所定領域に、ＬＯＣＯＳ法あるいはトレンチアイソレーション法などによって素子分離領域３００を形成する。ついで、ウエル、たとえば深いＮ型の第１ウエル（図示せず）および第１ウエルより浅いＰ型の第２ウエル１１を形成する。ついで、ビット線６０のコンタクト３５０（図２参照）を形成するためのコンタクト用不純物層４００（図２参照）を、図１に示すメモリセルアレイ１０００が形成される領域（以下、「メモリセルアレイの形成領域」という）１０００ａにおいて、半導体基板１０に形成する。
【００７１】
ついで、半導体基板１０上に、第１絶縁層１２０、ドープトポリシリコンからなる第１導電層１４０、および後のＣＭＰ工程におけるストッパ層Ｓ１００を形成する。ストッパ層Ｓ１００としては、たとえば窒化シリコン層などを用いることができる。
【００７２】
（２）ついで、図７に示すように、公知のリソグラフィーおよびエッチングによって、第１絶縁層１２０、第１導電層１４０およびストッパ層Ｓ１００をパターニングする。この工程により、第１絶縁層１２０ａおよびゲート層１４０ａが形成される。このゲート層１４０ａから、後の工程において、コンタクト部２００，２０１を構成する第３コンタクト導電層、ならびにメモリセル１０２を構成するワードゲート１４が形成される。
【００７３】
このパターニングにおいては、図８に示すように、周辺回路部の形成領域２０００ａにおいて、第１絶縁層１２０ａ、ゲート層１４０ａおよびストッパ層Ｓ１００の積層体は、開口部２６０を除いて、半導体基板１０上に全面的に形成される。開口部２６０は、後の工程において、第１サイド絶縁層１２４およびボトム絶縁層１１０が形成される領域にほぼ対応している。そして、後の工程で、開口部２６０の縁部に沿って抵抗導電層３３０が形成される。また、メモリセルアレイの形成領域１０００ａにおいて、第１絶縁層１２０ａ、ゲート層１４０ａおよびストッパ層Ｓ１００の積層体は、開口部１６０，１８０を除いて、半導体基板１０上に全面的に形成される。開口部１６０，１８０は、後のイオン注入によって不純物層１６，１８が形成される領域にほぼ対応している。そして、後の工程で、開口部１６０，１８０の縁部に沿って第２サイド絶縁層２４，３４と第１，第２コントロールゲート２０，３０とが形成される。
【００７４】
（３）図９に示すように、第１絶縁層１２０ａ、ゲート層１４０ａおよびストッパ層Ｓ１００の積層体が形成された半導体基板１０上に、ＯＮＯ膜（誘電体層）２２０を全面的に形成する。ＯＮＯ膜２２０は、第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層を順次堆積させて形成される。第１酸化シリコン層は、たとえば熱酸化法、ＣＶＤ法を用いて成膜することができる。窒化シリコン層は、たとえばアンモニア雰囲気においてアニール処理した後、ＣＶＤ法などによって成膜することができる。第２酸化シリコン層は、ＣＶＤ法、たとえば高温酸化法を用いて成膜することができる。これらの各層を成膜した後アニール処理を行い、各層を緻密化することが好ましい。
【００７５】
これらの第１酸化シリコン層、窒化シリコン層および第２酸化シリコン層からなるＯＮＯ膜２２０に対して、後の工程でパターニングすることにより、図３に示すように、周辺回路部２０００において、抵抗素子１００を構成する第１サイド絶縁層１２４およびボトム絶縁層１１０が形成されるとともに、コンタクト部２００，２０１を構成する第２コンタクト絶縁層２１０および第３サイド絶縁層２２４が形成される。さらに、このＯＮＯ膜２２０は、メモリセル１０２において第１，第２コントロールゲート２０，３０のための第２ゲート絶縁層２２，３２および第２サイド絶縁層２４，３４を構成する。
【００７６】
（４）つづいて、図１０に示すように、ドープトポリシリコン層（第２導電層）２３０を、ＯＮＯ膜２２０上に全面的に形成する。ドープトポリシリコン層２３０に対して、後の工程でパターニングすることにより、抵抗素子１００を構成する抵抗導電層３３０、コンタクト部２００，２０１を構成する第１コンタクト導電層１３２，２３２（図１参照）、ならびに第１，第２コントロールゲート２０，３０を構成する導電層４０（図２参照）が形成される。
【００７７】
ついで、コンタクト部２００が形成される領域（以下、「コンタクト部の形成領域」という）２００ａに、レジスト層Ｒ１００を形成する。本実施の形態では、このレジスト層Ｒ１００は、図１０に示すように、コンタクト部２００，２０１が形成される領域にほぼ対応した位置に設けられている。このレジスト層Ｒ１００は少なくとも、後の工程において第１コンタクト導電層が形成される領域上に形成される。
【００７８】
（５）図１１に示すように、ドープトポリシリコン層２３０（図１０参照）を異方性エッチングによって全面的にエッチングすることにより、コンタクト部の形成領域２００ａに、コンタクト導電層２３０ａを形成するとともに、メモリセルアレイの形成領域１０００ａにおいて、第１，第２コントロールゲート２０，３０を形成する。すなわち、この工程では、周辺回路部の形成領域２０００ａにおいて、露出した開口部２６０（図８参照）の側面に沿って、第１サイド絶縁層１２４を介在させた状態で、ボトム絶縁層１１０上に、サイドウォール状の抵抗導電層３３０が形成される。そして、これと同時に、レジスト層Ｒ１００でマスクされた部分には、抵抗導電層３３０と連続する、コンタクト部２００，２０１を形成するためのコンタクト導電層２３０ａが形成される。同様に、メモリセルアレイの形成領域１０００ａにおいて、露出した開口部１６０，１８０（図８参照）の側面に沿って、第２サイド絶縁層２４，３４を介在させた状態で、ＯＮＯ膜２２０上に、サイドウォール状の第１，第２コントロールゲート２０，３０が形成される。ついで、レジスト層Ｒ１００は、溶解あるいはアッシングなどの公知の方法で除去される。
【００７９】
（６）つづいて、図１２に示すように、後の工程でコンタクト領域１１６を形成するために、フォトリソグラフィ工程によって、ストッパ層Ｓ１００およびＯＮＯ膜２２０の所定の領域をエッチングにより除去する。次いで、図１３に示すように、第１導電層１４０ａのうち、図１２に示す工程でストッパ層Ｓ１００およびＯＮＯ膜２２０が除去された部分をエッチングにより除去する。このエッチング工程では、第１導電層１４０ａの下部に形成されていた第１絶縁層１２０も除去される。
【００８０】
（７）さらに、図１４に示すように、不純物、たとえばＮ型不純物を全面的にイオン注入することにより、メモリセルアレイの形成領域１０００ａにおいて、半導体基板１０内の所定領域に、ソース領域またはドレイン領域を構成する不純物層１６，１８を形成する。また、周辺回路部の形成領域２０００ａにおいて、半導体基板１０のうち抵抗素子１００を囲む領域（図１参照）に、不純物、たとえばＰ型不純物をイオン注入することにより、コンタクト領域１１６を形成する。すなわち、図１４に示すように、コンタクト領域１１６は、図１２および図１３に示す工程において、ストッパ層Ｓ１００、ＯＮＯ膜２２０、第１導電層１４０ａ、および第１絶縁層１２０が除去された領域に形成される。
【００８１】
さらに、不純物層１６，１８の露出面に、公知の方法により、チタン，コバルトなどのシリサイド層９２を形成することができる。
【００８２】
ついで、図１４に示すように、酸化シリコン、窒化酸化シリコンなどの絶縁層（第２絶縁層）７０を全面的に形成する。絶縁層７０は、ストッパ層Ｓ１００を覆い、かつ第１，第２コントロールゲート２０，３０の間やコンタクト導電層２３０ａの隙間を埋め込むように形成される。
【００８３】
（８）図１５に示すように、ＣＭＰ法を用いて、絶縁層７０をストッパ層Ｓ１００が露出するまで研磨し、絶縁層７０を平坦化する。この工程により、コンタクト部２００の形成領域内に、第１コンタクト導電層２３２が形成される。同様に、コンタクト部２０１の形成領域内に、第１コンタクト導電層１３２（図１参照）が形成される。また、ゲート層１４０ａおよびストッパ層Ｓ１００の側面に形成されたＯＮＯ膜２２０は、第１，第２コントロールゲート２０，３０より上に突出する状態で残される。
【００８４】
この工程によって、第１，第２コントロールゲート２０，３０ならびに抵抗導電層３３０は埋め込み絶縁層７０によって完全に覆われる。また、図１５に示すように、コンタクト部の形成領域２００ａにおいて、第１コンタクト導電層２３２の上面が露出した状態となる。さらに、第１コンタクト導電層２３２から構成される凹部７４は、埋め込み絶縁層７０で埋め込まれた状態となる。
【００８５】
（９）次いで、ゲート層１４０ａ上に形成されたストッパ層Ｓ１００を除去した後、第３導電層（図示せず）を全面に形成し、続いて図１６に示すように、レジスト層Ｒ２００を形成した後、前記第３導電層をパターニングして、ワード線５０を形成するとともに、コンタクト部の形成領域２００ａ内に、第２コンタクト導電層２５０を形成する。同様に、コンタクト部２０１の形成領域内に、第２コンタクト導電層１５０（図１参照）を形成する。上記工程によって、抵抗導電層３３０の側面に第１サイド絶縁層１２４が、第１コンタクト導電層１３２，２３２の側面に第３サイド絶縁層２２４が、第１および第２コントロールゲート２０，３０の側面に第２サイド絶縁層２４，３４がそれぞれ形成される。同時に、抵抗導電層３３０の底面にボトム絶縁層１１０が、第１コンタクト導電層１３２，２３２の底面に第２コンタクト絶縁層２１０が、第１および第２コントロールゲート２０，３０の底面に第２ゲート絶縁層２２，３２がそれぞれ形成される。第１サイド絶縁層１２４、第３サイド絶縁層２２４、第２サイド絶縁層２４，３４、ボトム絶縁層１１０、第２コンタクト絶縁層２１０、および第２ゲート絶縁層２２，３２はいずれも、ＯＮＯ膜２２０から形成されたものである。すなわち、これらの層は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層体からなる。
【００８６】
また、前記第３導電層としては、ドープトポリシリコン層、金属層、シリサイドなどの合金層、あるいはこれらのうちの２層以上を積層した層を用いることができる。さらに、レジスト層Ｒ２００をマスクとして、周辺回路部の形成領域２０００ａにおいて、抵抗導電層３３０間に存在するゲート層１４０ａを除去するとともに、メモリセルアレイの形成領域１０００ａにおいて、ゲート層１４０ａをパターニングすることにより、アレイ状に配列したワードゲート１４（図１参照）を形成する。また、上記工程により、第３絶縁層１１２、第１コンタクト絶縁層２１２、および第１ゲート絶縁層１２がそれぞれ形成される。第３絶縁層１１２、第１コンタクト絶縁層２１２、および第１ゲート絶縁層１２はいずれも第１絶縁層１２０から形成されたものである。
【００８７】
さらに、必要に応じて、Ｐ型不純物を半導体基板１０に全面的にドープする。これにより、Ｙ方向におけるワードゲート１４の相互間の領域にＰ型不純物層（素子分離用不純物層）１５（図１参照）が形成される。この素子分離用不純物層１５は、不揮発性半導体記憶装置の導電型と逆の導電型からなる。このＰ型不純物層１５によって、メモリセル１０２相互の素子分離がより確実に行われる。
【００８８】
（１０）ついで、層間絶縁層を積層した後、公知の方法でコンタクトホールを形成し、コンタクトホール内に導電層を形成した後、該導電層と電気的に接続される配線層を形成することができる。たとえば、図３に示すように、層間絶縁層７２にコンタクトホール２８４を形成した後、導電層２８２をコンタクトホール２８４に埋め込むことにより、コンタクトＣ２８０を形成した後、このコンタクトＣ２８０と接続される配線層２８０を形成する。
【００８９】
以上の工程により、図１〜図４に示すように、抵抗素子１００およびコンタクト部２００，２０１を含む周辺回路部２０００と、メモリセル１０２を含むメモリセルアレイ１０００とを含む本実施の形態の半導体装置を製造することができる。
【００９０】
以上に示した本実施の形態の製造方法によれば、サイドウォール状の抵抗導電層３３０を含む抵抗素子１００を簡便な方法にて形成することができる。
【００９１】
また、本実施の形態の製造方法によれば、サイドウォール状の抵抗導電層３３０を、サイドウォール状の第１，第２コントロールゲート２０，３０とともに形成できるため、抵抗素子を形成するための工程が別途必要でなくなるので、工程数の短縮を図ることができる。
【００９２】
さらに、本実施の形態の半導体装置の製造方法によれば、抵抗素子１００に接続されるコンタクト部２００において、第１コンタクト導電層２３２上に第２コンタクト導電層２５０が設置され、この第２コンタクト導電層２５０上に導電層２８２が設置されている。この構成によれば、この導電層２８２を形成する際におけるアライメント余裕を確保することができる。
【００９３】
以上、本発明の一実施の形態について述べたが、本発明はこれに限定されず、本発明の発明の要旨の範囲内で種々の態様をとりうる。たとえば、上記実施の形態では、半導体層としてバルク状の半導体基板を用いたが、ＳＯＩ基板の半導体層を用いてもよい。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置のレイアウトを模式的に示す平面図である。
【図２】本発明の実施の形態の半導体装置を構成する半導体集積回路装置の要部を模式的に示す平面図である。
【図３】図１のＡ−Ａ線における断面およびＢ−Ｂ線における断面を模式的に示す断面図である。
【図４】図１のＣ−Ｃ線における断面を模式的に示す断面図である。
【図５】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図６】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図７】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図８】図７に示す半導体装置の製造方法の一工程を示す平面図である。
【図９】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１０】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１１】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１２】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１３】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１４】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１５】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１６】図１から図４に示す半導体装置の製造方法の一工程を示す断面図である。
【図１７】公知のMONOS型メモリセルを示す断面図である。
【符号の説明】
１０ 半導体基板
１１ ウエル
１２ 第１ゲート絶縁層
１４ ワードゲート
１６，１８ 不純物層
２０ 第１コントロールゲート
２２，３２ 第２ゲート絶縁層
２４，３４ 第２サイド絶縁層
３０ 第２コントロールゲート
４０ 導電層
５０ ワード線
６０ ビット線
７０ 埋め込み絶縁層（第２絶縁層）
７２ 層間絶縁層
７４ 凹部
９２ シリサイド層
１００ 抵抗素子
１０２ メモリセル
１１０ ボトム絶縁層
１１２ 第３絶縁層
１１６ コンタクト領域
１２０，１２０ａ 第１絶縁層
１２４ 第１サイド絶縁層
１３２，２３２ 第１コンタクト導電層
１４０，１４０ａ ゲート層（第１導電層）
１５０，２５０ 第２コンタクト導電層
１６０，１８０，２６０ 開口部
２００，２０１ コンタクト部
２００ａ コンタクト部の形成領域
２０２ 共通コンタクト部
２１０ 第２コンタクト絶縁層
２１２ 第１コンタクト絶縁層
２１４ 第３コンタクト導電層
２２０ ＯＮＯ膜（誘電体層）
２２４ 第３サイド絶縁層
２３０ ドープドポリシリコン層（第２導電層）
２３０ａ コンタクト導電層
２８０ 配線層
２８２ 導電層
２８４ コンタクトホール
３００ 素子分離領域
３３０ 抵抗導電層
３５０ コンタクト
４００ コンタクト用不純物層
Ｃ１８０，Ｃ２８０ コンタクト
Ｓ１００ ストッパ層
Ｒ１００、Ｒ２００ レジスト層
１０００ メモリセルアレイ
１０００ａ メモリセルアレイの形成領域
２０００ 周辺回路部
２０００ａ 周辺回路部の形成領域
Claims (15)
- 半導体層に形成された素子分離領域と、サイドウォール状の抵抗導電層と、前記抵抗導電層の一側面に形成された第１サイド絶縁層と、前記抵抗導電層の底面に形成されたボトム絶縁層とを含み、
前記第１サイド絶縁層および前記ボトム絶縁層は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層体からなる、半導体装置。 - 半導体層に形成された素子分離領域と、前記素子分離領域上に形成された抵抗素子とを含み、
前記抵抗素子は、サイドウォール状の抵抗導電層を含み、
前記抵抗導電層の一側面に形成された第１サイド絶縁層と、前記抵抗導電層の底面に形成されたボトム絶縁層と、をさらに含み、
前記第１サイド絶縁層および前記ボトム絶縁層は、第１酸化シリコン層、窒化シリコン層、および第２酸化シリコン層の積層体からなる、半導体装置。 - 請求項１または２において、
前記抵抗導電層は、埋め込み絶縁層で覆われている、半導体装置。 - 請求項１ないし３のいずれかにおいて、
前記抵抗導電層を複数含み、
前記複数の抵抗導電層は、第１方向に配列し、かつ、その各々が第２方向に延びる、半導体装置。 - 請求項１ないし４のいずれかにおいて、
さらに、前記抵抗導電層と接続するコンタクト部を含む、半導体装置。 - 請求項２において、
前記抵抗導電層を複数含み、
前記複数の抵抗導電層は、第１方向に配列し、かつ、その各々が第２方向に延び、
さらに、前記抵抗導電層と接続するコンタクト部を含み、
１つの前記抵抗素子に、２つの前記コンタクト部が接続され、
１つの前記抵抗素子は、２つの前記抵抗導電層を含み、
１つの前記コンタクト部は、前記２つの前記抵抗導電層に接続され、
１つの前記抵抗導電層と、１つの前記コンタクト部の一方の端部とが接続され、
別の前記抵抗導電層と、１つの前記コンタクト部の他方の端部とが接続され、
前記２つの前記抵抗導電層は、前記第１サイド絶縁層が形成されていない側面が対向するように配置されている、半導体装置。 - 請求項６において、
前記コンタクト部は、第１コンタクト導電層、およびパッド状の第２コンタクト導電層を含み、
前記第１コンタクト導電層は、前記抵抗導電層と連続し、
前記第２コンタクト導電層は、前記第１コンタクト導電層上に該第１コンタクト導電層と接続して配置され、かつ、前記抵抗導電層と電気的に接続されている、半導体装置。 - 請求項７において、
前記２つの前記抵抗導電層が、前記２つの前記コンタクト部にそれぞれ含まれる前記第１コンタクト導電層に接続されてループ状の形状を構成する、
半導体装置。 - 請求項７または８において、
前記第１コンタクト導電層は、前記半導体層に対して凸となるような凹部を構成し、該凹部には絶縁層が埋め込まれている、半導体装置。 - 請求項１ないし６のいずれかにおいて、
さらに、不揮発性半導体記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを有し、
前記不揮発性半導体記憶装置は、
前記半導体層上に第１ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成された、サイドウォール状の第１および第２コントロールゲートと、を含み、
前記第１コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対して第２サイド絶縁層を介して配置され、
前記第２コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対して第２サイド絶縁層を介して配置され、
前記不揮発性半導体記憶装置を構成する前記第１および第２コントロールゲートは、前記抵抗導電層と同じ形状を有し、かつ同じ材質からなる、半導体装置。 - 請求項７ないし９のいずれかにおいて、
さらに、不揮発性半導体記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを有し、
前記不揮発性半導体記憶装置は、
前記半導体層上に第１ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成された、サイドウォール状の第１および第２コントロールゲートと、を含み、
前記第１コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対して第２サイド絶縁層を介して配置され、
前記第２コントロールゲートは、前記半導体層に対して第２ゲート絶縁層を介して、かつ、前記ワードゲートに対して第２サイド絶縁層を介して配置され、
前記不揮発性半導体記憶装置を構成する前記第１および第２コントロールゲートは、前記抵抗導電層と同じ形状を有し、かつ同じ材質からなる、半導体装置。 - 請求項１０において、
前記第２ゲート絶縁層および前記第２サイド絶縁層は、前記第１サイド絶縁層および前記ボトム絶縁層と同じ材質からなる、半導体装置。 - 請求項１１において、
前記第２ゲート絶縁層および前記第２サイド絶縁層は、前記第１サイド絶縁層および前記ボトム絶縁層と同じ材質からなる、半導体装置。 - 請求項１１または１３において、
さらに、前記ワードゲートに接続されるワード線を含み、
前記ワード線は、前記第２コンタクト導電層と同じ材質からなる、半導体装置。 - 請求項１４において、
前記コンタクト部はさらに、第３コンタクト導電層を含み、
前記第１コンタクト導電層は、前記第３コンタクト導電層の内側に配置され、
前記第２コンタクト導電層は、前記第３コンタクト導電層上に配置され、
前記ワードゲートは、前記第３コンタクト導電層と同じ材質からなる、半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231639A JP3849759B2 (ja) | 2001-07-31 | 2001-07-31 | 半導体装置 |
| US10/193,602 US6894361B2 (en) | 2001-07-31 | 2002-07-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231639A JP3849759B2 (ja) | 2001-07-31 | 2001-07-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003045980A JP2003045980A (ja) | 2003-02-14 |
| JP3849759B2 true JP3849759B2 (ja) | 2006-11-22 |
Family
ID=19063666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001231639A Expired - Fee Related JP3849759B2 (ja) | 2001-07-31 | 2001-07-31 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6894361B2 (ja) |
| JP (1) | JP3849759B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821032B2 (ja) | 2002-03-20 | 2006-09-13 | セイコーエプソン株式会社 | ファイルストレージ型不揮発性半導体記憶装置 |
| JP3815381B2 (ja) * | 2002-06-06 | 2006-08-30 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置およびその駆動方法 |
| JP3867624B2 (ja) * | 2002-06-06 | 2007-01-10 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置およびその駆動方法 |
| JP2004199738A (ja) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | 不揮発性記憶装置 |
| JP3985689B2 (ja) * | 2003-02-21 | 2007-10-03 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置 |
| JP3786095B2 (ja) * | 2003-02-28 | 2006-06-14 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置 |
| JP3786096B2 (ja) * | 2003-02-28 | 2006-06-14 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置 |
| JP3873908B2 (ja) * | 2003-02-28 | 2007-01-31 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US7064414B2 (en) * | 2004-11-12 | 2006-06-20 | International Business Machines Corporation | Heater for annealing trapped charge in a semiconductor device |
| KR100697278B1 (ko) | 2005-01-27 | 2007-03-20 | 삼성전자주식회사 | 저항소자를 가지는 반도체 집적회로 |
| JP2010092929A (ja) * | 2008-10-03 | 2010-04-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP4994437B2 (ja) * | 2009-11-18 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5236857A (en) * | 1991-10-30 | 1993-08-17 | Texas Instruments Incorporated | Resistor structure and process |
| JPH07161851A (ja) | 1993-12-10 | 1995-06-23 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| US5408115A (en) | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
| US5422504A (en) | 1994-05-02 | 1995-06-06 | Motorola Inc. | EEPROM memory device having a sidewall spacer floating gate electrode and process |
| US5705409A (en) * | 1995-09-28 | 1998-01-06 | Motorola Inc. | Method for forming trench transistor structure |
| US5969383A (en) | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
| JP2978477B1 (ja) | 1998-06-12 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| JP3973819B2 (ja) | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6255166B1 (en) | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
| US6177318B1 (en) | 1999-10-18 | 2001-01-23 | Halo Lsi Design & Device Technology, Inc. | Integration method for sidewall split gate monos transistor |
| US6248633B1 (en) | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
-
2001
- 2001-07-31 JP JP2001231639A patent/JP3849759B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-12 US US10/193,602 patent/US6894361B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6894361B2 (en) | 2005-05-17 |
| US20030027411A1 (en) | 2003-02-06 |
| JP2003045980A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4325972B2 (ja) | 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法 | |
| JP3496932B2 (ja) | 不揮発性半導体記憶装置を含む半導体集積回路装置 | |
| US7005328B2 (en) | Non-volatile memory device | |
| US7126203B2 (en) | Semiconductor device having a capacitance device | |
| US6995420B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3726760B2 (ja) | 半導体装置の製造方法 | |
| JP3452056B2 (ja) | 半導体装置の製造方法 | |
| JP3671890B2 (ja) | 半導体装置およびその製造方法 | |
| JP3531641B2 (ja) | 半導体装置の製造方法 | |
| JP3849759B2 (ja) | 半導体装置 | |
| JP2003243617A (ja) | 半導体装置の製造方法 | |
| JP2004152954A (ja) | 半導体装置およびその製造方法 | |
| US20040072402A1 (en) | Semiconductor device and method of fabricating the same | |
| JP3622741B2 (ja) | 半導体装置の製造方法 | |
| JP3743514B2 (ja) | 半導体装置およびその製造方法 | |
| JP3675381B2 (ja) | 半導体装置の製造方法 | |
| JP3653540B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |