JP6419407B1

JP6419407B1 - 半導体装置

Info

Publication number: JP6419407B1
Application number: JP2018543403A
Authority: JP
Inventors: 三輪　真一; 真一三輪
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-04-06
Filing date: 2018-04-06
Publication date: 2018-11-07
Anticipated expiration: 2038-04-06
Also published as: WO2019193750A1; US11569142B2; CN111937137A; JPWO2019193750A1; DE112018007440T5; US20210057295A1

Abstract

高周波を増幅するトランジスタを含む半導体回路が形成されたデバイス基板（１）と、キャップ基板（２）と、デバイス基板（１）とキャップ基板（２）との間に、半導体回路が形成された領域を囲む空間を形成して気密封止する導電体の封止枠（３０）とを備えた半導体装置において、封止枠（３０）が高周波回路の部材として動作するように構成した。

Description

本願は、高周波動作する中空構造の半導体装置に関する。

一般に、半導体チップは、大気中の水分により電極の腐食等が生じて動作不良となることがあるため、中空気密構造をもつようにパッケージ化されることがある。また、高周波動作する半導体チップにおいては、外部電波の影響による動作の不安定化及び半導体自身からの不要輻射の問題を防止するため、パッケージに電磁シールド機能をもたせることが要求される。このようなチップのパッケージ材は、ＣｕＷ等のベース材にメタルキャップを行うのが一般的であるが、高価であり、コストアップの要因となっていた。これに対し、近年では、半導体チップをチップスケールでパッケージ化（ＣＳＰ（Chip Scale Package）構造化）して、パッケージ化のコストを削減する方法が盛んに開発されている。

従来の中空構造（キャビティ）を有する半導体装置においては、導電性材料による封止枠でデバイス基板とキャップ基板を接合（特許文献１参照）、あるいは第一のパッケージの壁と第二のパッケージを接合（特許文献２、３参照）することで、キャビティを実現している。封止枠あるいは壁は、キャビティの実現のみのために実装されており、整合回路を実装する場合は、封止枠あるいは壁の内側、すなわちキャビティ内に、封止枠あるいは壁とは分けて配置された構成にしている。

国際公開ＷＯ２０１７／０２９８２２号特開２００３−２３４４５２号公報特開２００３−１９７８６３号公報

従来の中空構造を有する半導体装置において、装置の小型化、そして装置をシステムに実装する際の実装面積の縮小化のために、キャビティの実現のために実装されたキャップ基板あるいはパッケージ上に整合回路を配置している。しかしながら、例えばドハティ構成の増幅器のように２つ以上の増幅器を並列合成して構成する半導体装置の場合、それぞれの増幅器の入力側および出力側の整合回路に加えて、入力側には電力分配回路、出力側には電力合成回路を配置する必要があり、キャップ基板上に全ての回路を実装できるほどのスペースはなかった。そのため電力分配回路、電力合成回路などは中空構造を有する半導体装置とは別に、例えば樹脂基板上に構成する必要があり、実装面積はその分だけ拡大するという問題があった。

本願は、上記のような課題を解決するための技術を開示するものであり、簡単な構成で、装置全体の実装面積をさらに縮小することを目的とする。

本願に開示される半導体装置は、高周波を増幅するトランジスタを含む半導体回路が形成されたデバイス基板と、キャップ基板と、デバイス基板とキャップ基板との間に、半導体回路が形成された領域を囲む空間を形成して気密封止する導電体の封止枠とを備え、半導体回路は２個の高周波増幅器を含み、封止枠が９０度ハイブリッド回路の線路として構成されるものである。
また、高周波を増幅するトランジスタを含む半導体回路が形成されたデバイス基板と、キャップ基板と、デバイス基板とキャップ基板との間に、半導体回路が形成された領域を囲む空間を形成して気密封止する導電体の封止枠とを備え、半導体回路は２個の高周波増幅器を含み、封止枠がラットレース回路の線路として構成されるものである。

本願に開示される半導体装置によれば、気密封止するための封止枠を、高周波回路の部材としても用いるようにしたため、半導体装置の部材点数を減少することができ、簡単な構成で、装置全体の実装面積を従来よりもさらに縮小することができる。

実施の形態１による半導体装置のデバイス基板の基本構成を示す平面図である。実施の形態１による半導体装置の基本構成を、デバイス基板とキャップ基板とを分離して示す斜視図である。実施の形態１による半導体装置のデバイス基板の実構成の一例を示す平面図である。実施の形態１による半導体装置の実構成の一例を、デバイス基板とキャップ基板とを分離して示す斜視図である。実施の形態２による半導体装置のデバイス基板の基本構成を示す平面図である。実施の形態２による半導体装置の基本構成を、デバイス基板とキャップ基板とを分離して示す斜視図である。実施の形態２による半導体装置のデバイス基板の実構成の一例を示す平面図である。実施の形態による半導体装置の実構成の一例を、デバイス基板とキャップ基板とを分離して示す斜視図である。

実施の形態１．
図１は実施の形態１による半導体装置のデバイス基板１を真上から見た平面図であり、半導体装置の内部構成を示している。図２は、図１のデバイス基板１と、デバイス基板１に蓋をして気密にするためのキャップ基板２とを分離して示す斜視図である。デバイス基板１にはトランジスタ５０、トランジスタ５１などの素子を主体とする半導体回路が実装されており、半導体回路が実装されている面の周辺部には導電体のデバイス基板側封止枠３０１が形成されている。半導体回路上には、デバイス基板１上の回路以外への接続が必要な個所にバンプが形成されている。図１、図２の例では、トランジスタ５０のゲート電極にバンプ１１０、ドレイン電極にバンプ１４０が形成され、トランジスタ５１のゲート電極にバンプ１２０、ドレイン電極にバンプ１３０が形成されている。各トランジスタのソース電極は、デバイス基板１の表面と裏面との間を貫通するビア部を介して、裏面に形成されている接地電極に接続されている。トランジスタ５０およびトランジスタ５１は、それぞれが高周波増幅器を構成している。すなわち、図１の構成の半導体装置は、２個の高周波増幅器を備えている。

一方、キャップ基板２には、キャップ基板２上に配置した電極パッドと、キャップ基板２の表面と裏面との間を貫通する導電体のビア部で構成された、ポート７、ポート８、ポート９、およびポート１０が形成されている。また、デバイス基板１のデバイス基板側封止枠３０１が接合されるキャップ基板２の部分、すなわちデバイス基板１側の面である裏面の周辺部には導電体のキャップ基板側封止枠３０２が形成されている。さらにはポート１１、ポート１２、ポート１３、およびポート１４が形成されている。なお、周辺部に形成されているポート７、ポート８、ポート９、およびポート１０は、キャップ基板側封止枠３０２に電気的に接続されており、キャップ基板側封止枠３０２を貫通していない。

デバイス基板側封止枠３０１とキャップ基板側封止枠３０２とは、例えばはんだのような導電性接合材で気密接合される。気密接合されることで、デバイス基板１とキャップ基板２の間にデバイス基板側封止枠３０１の厚さ（例えば２０μｍ）とキャップ基板側封止枠３０２の厚さ（例えば２μｍ）をプラスした厚さの空間が形成され、この空間、すなわちトランジスタ５０およびトランジスタ５１など、半導体回路が実装されている領域を気密状態とすることができる。デバイス基板側封止枠３０１とキャップ基板側封止枠３０２が接合された接合体が封止枠の作用を有するため、この接合体を封止枠３０と称することとする。封止枠３０は、例えばデバイス基板側封止枠３０１の厚さが２μｍ、キャップ基板側封止枠３０２の厚さが２０μｍのように、キャップ基板側封止枠３０２の方が厚くてもよく、デバイス基板１とキャップ基板２との間に設けられた封止枠３０により、半導体回路が実装されている領域に空間を形成して中空構造の半導体装置が構成されていればよい。図２の斜視図において破線矢印で示すように、キャップ基板２に設けられたポート７は、図１および図２において黒丸７０で示しているポート部７０の位置で封止枠３０と電気的に接続されることになる。同様に、ポート８はポート部８０の位置で、ポート９はポート部９０の位置で、ポート１０はポート部１００の位置で、それぞれ封止枠３０と電気的に接続される。また、キャップ基板２のポート１１はデバイス基板１のバンプ１１０と、ポート１２はバンプ１２０と、ポート１３はバンプ１３０と、ポート１４はバンプ１４０と、それぞれ接続される。

本願では、封止枠３０を、高周波を伝送する線路などの高周波回路部材として用いる。封止枠３０を線路として用いるときの線路のインピーダンスは、デバイス基板１およびキャップ基板２の誘電率と厚さ、および線路を構成する導体である封止枠３０の幅で決まる。接合体としての封止枠３０のうち、ポート７と電気的に接続されるポート部７０から、ポート１０と電気的に接続されるポート部１００までの符号３１で示す区間の部分を封止枠部３１とする。同様にポート部７０からポート部８０までの部分を封止枠部３２、ポート部８０からポート部９０までの部分を封止枠部３３、ポート部９０からポート部１００までの部分を封止枠部３４とする。例えば半導体回路の線路の設計特性インピーダンスをＺ_０とした場合、各封止枠部の特性を次のように設定する。封止枠部３１および封止枠部３３の部分は、インピーダンスがＺ_０／√２となるように調整された幅で、かつ線路の長さが半導体回路の動作周波数でλ／４となるように調整されている。封止枠部３２および封止枠部３４の部分は、インピーダンスがＺ_０となるように調整された幅で、かつ線路の長さが動作周波数でλ／４となるように調整されている。以上の封止枠部の構成を有する封止枠３０と、封止枠３０に接続される、ポート７、ポート８、ポート９、およびポート１０の４個のポートとによる構成は、いわゆる９０度ハイブリッド回路と称されている構成である。

実際に使用する場合には、図３および図４に示すように、ポート部７０、すなわちポート７は、例えばキャップ基板２側に設けられた抵抗体１９を介して、例えばトランジスタのソース電極とともに接地される。また、ポート９とポート１２とが、例えばキャップ基板２の表面あるいは裏面に形成された整合回路を介して接続され、ポート１０とポート１１とが例えばキャップ基板２の表面あるいは裏面に形成された整合回路を介して接続され、ポート８から高周波が入力されるように構成される。これに限らず、ポート７、ポート８、ポート９、ポート１０のいずれか一つのポートを高周波を入力するポートとし、この入力のポートから右回りで伝送される高周波と左回りで伝送される高周波とが逆位相（１８０度異なる位相）となるポートを抵抗を介して接地し、他の二つのポートの一方のポートとポート１１との間、および他のポートとポート１２との間に整合回路が挿入されて接続される構成とすることもできる。

例えば、図３および図４に示すように抵抗体１９を介してポート７を接地し、ポート８から高周波を入力した場合、ポート９とポート１０に、位相が９０度異なり、かつ電力が等しい高周波が分配される。つまり、接合体としての封止枠３０を、封止枠部３１、封止枠部３２、封止枠部３３、封止枠部３４の幅と長さを前述の条件を満たすように形成し、封止枠３０に、ポート７、ポート８、ポート９、ポート１０の各ポートを直接接続することで、気密状態を保ったまま中空構造を実現しつつ、封止枠自体を９０度ハイブリッド回路の部材として機能させることができる。なお、トランジスタ５０のドレインが接続されたポート１４、およびトランジスタ５１のドレインが接続されたポート１３は、トランジスタで増幅された高周波を取り出すポートとなる。

上記では、キャップ基板２にポート７、ポート８、ポート９およびポート１０を設け、これらポートに、キャップ基板２に設けられた抵抗および整合回路を接続する構成を説明した。しかし、整合回路などをデバイス基板１上に設けることにより、高周波を入力するポート以外のポートは設けず、デバイス基板１上で、例えば図３で示すデバイス基板側封止枠３０１のポート部７０に抵抗を接続し、ポート部９０とトランジスタ５１のゲート電極との間、およびポート部１００とトランジスタ５０のゲート電極との間に整合回路を接続する構成としてもよい。このような、キャップ基板２に封止枠と接続するポートを設けずに、デバイス基板１上に設けた整合回路などと封止枠を接続する構成としてもよいのは、以降で説明する構成にあっても同様である。

上記の接続例は、封止枠３０を分配器の回路部材として使用する例であるが、封止枠３０を合成器の回路部材として用いることもできる。図３および図４に示す構成で、ポート９とポート１０に位相が９０度異なる同一周波数の高周波を入力すると、ポート８から電力合成された高周波を出力することができる。すなわち、抵抗体１９を介してポート７を接地し、例えば、ポート１４とポート１０とを整合回路を介して接続し、ポート１３とポート９とを整合回路を介して接続することにより、トランジスタ５０とトランジスタ５１で増幅された高周波を電力合成する合成器として使用でき、ポート８から電力合成された高周波出力を取り出すことができる。合成する２つの高周波は、ポート９およびポート１０の位置での位相が９０度異なる高周波とする必要がある。これに限らず、ポート７、ポート８、ポート９、ポート１０のいずれか一つのポートを高周波を出力するポートとし、その他の三つのポートの内２つのポートから位相が９０度異なる高周波を入力し、他のポートを抵抗を介して接地することで出力のポートから合成された高周波を取り出すことができる。

上記では、封止枠３０を高周波の線路として用い、この封止枠３０に接続されるポートを４個設けた構成とし、封止枠３０と４個のポートで構成される回路が、２個の高周波増幅器に高周波を分配する分配器、あるいは２個の高周波増幅器からの高周波を合成する合成器として機能するようにした。これに限らず、例えば、封止枠で気密封止される領域に３個の高周波増幅器を配置し、封止枠に接続されるポートを６個備えるようにすることで、３個の高周波増幅器に高周波を分配する、あるいは３個の高周波増幅器からの高周波を合成する構成にすることも可能である。

以上のように、実装スペースの問題から、従来別々に実装されていた中空構造を有した半導体装置と分配器、あるいは合成器において、封止枠自体に９０度ハイブリッド回路としての機能を付加することで、実装面積の大幅な縮小、および分配器あるいは合成器の実装の手間の削減を実現する。またプロセス用のマスク変更のみで機能を付加できるため、外付けの分配器あるいは合成器を購入するよりも低コストで実装できる。特にＫｕ帯などの高周波帯になるほど、回路サイズが小さくなり、外部基板上に配置するよりも小型化の効果が大きくなる。

実施の形態２．
図５は実施の形態２による半導体装置のデバイス基板１を真上から見た平面図であり、半導体装置の内部構成を示している。図６は、図５のデバイス基板１と、デバイス基板１に蓋をして気密にするためのキャップ基板２とを分離して示す斜視図である。実施の形態１と同様、デバイス基板１にはトランジスタ５０およびトランジスタ５１などの素子を主体とする半導体回路が実装されており、半導体回路が実装されている面には導電体のデバイス基板側封止枠４０１が形成されている。半導体回路上には、デバイス基板１上の回路以外への接続が必要な個所にバンプが形成されている。図５、図６の例では、トランジスタ５０のゲート電極にバンプ１１０、ドレイン電極にバンプ１４０が形成され、トランジスタ５１のゲート電極にバンプ１２０、ドレイン電極にバンプ１３０が形成されている。各トランジスタのソース電極は、デバイス基板１の表面と裏面との間を貫通するビア部を介して、裏面に形成されている接地電極に接続されている。

一方、キャップ基板２には、実施の形態１と同様、キャップ基板２上に配置した電極パッドと、キャップ基板２の表面と裏面との間を貫通する導電体のビア部で構成された、ポート７、ポート８、ポート９、およびポート１０が形成されている。また、デバイス基板１のデバイス基板側封止枠４０１が接合されるキャップ基板２の部分、すなわちキャップ基板２の裏面のデバイス基板側封止枠４０１に対応する部分には、導電体のキャップ基板側封止枠４０２が形成されている。さらにはポート１１、ポート１２、ポート１３、およびポート１４が形成されている。なお、ポート７、ポート８、ポート９、およびポート１０は、キャップ基板側封止枠４０２に電気的に接続されており、キャップ基板側封止枠４０２を貫通していない。

デバイス基板側封止枠４０１とキャップ基板側封止枠４０２とは、例えばはんだのような導電性接合材で気密接合される。気密接合されることで、デバイス基板１とキャップ基板２の間にデバイス基板側封止枠４０１の厚さとキャップ基板側封止枠４０２の厚さをプラスした厚さの空間が形成され、この空間、すなわちトランジスタ５０およびトランジスタ５１など、半導体回路が実装されている領域を気密状態とすることができる。デバイス基板側封止枠４０１とキャップ基板側封止枠４０２が接合された接合体が封止枠の作用を有するため、この接合体を封止枠４０と称することとする。図６の斜視図において破線矢印で示すように、キャップ基板２に設けられたポート７は、図５および図６において黒丸７０で示しているポート部７０の位置で封止枠３０と電気的に接続されることになる。同様に、ポート８はポート部８０の位置で、ポート９はポート部９０の位置で、ポート１０はポート部１００の位置で、それぞれ封止枠４０と電気的に接続される。また、キャップ基板２のポート１１はデバイス基板１のバンプ１１０と、ポート１２はバンプ１２０と、ポート１３はバンプ１３０と、ポート１４はバンプ１４０と、それぞれ接続される。

封止枠４０を高周波の線路として用い、封止枠４０は、高周波の線路として以下のような特性で形成されている。封止枠４０のうち、ポート７と接続されるポート部７０から、ポート１０と接続されるポート部１００までの、符号４１で示す区間の部分を封止枠部４１とする。同様にポート部７０からポート部８０までの部分を封止枠部４２、ポート部８０からポート部９０までの部分を封止枠部４３、ポート部９０からポート部１００までの部分を封止枠部４４とする。封止枠４０のうち、封止枠部４１、封止枠部４２および封止枠部４３の部分は、例えば半導体回路の線路の設計特性インピーダンスをＺ_０とした場合に、インピーダンスが√２×Ｚ_０となるように調整された幅で、かつ線路の長さが半導体回路の動作周波数でλ／４となるように調整されている。封止枠４０のうち、封止枠部４４の部分は、線路の特性インピーダンスをＺ_０とした場合に、インピーダンスが√２×Ｚ_０となるように調整された幅で、かつ線路の長さが動作周波数でλ×（３／４）となるように調整されている。以上の封止枠部の構成を有する封止枠４０と、封止枠４０に電気的に接続される、ポート７、ポート８、ポート９、およびポート１０の４個のポートとによる構成は、いわゆるラットレース回路と称されている構成である。なお、封止枠部４４の部分は長さが長いため、図に示すように折り返した線路となるよう構成されている。この構成においても、デバイス基板１とキャップ基板２との間の封止枠４０全体で囲まれた空間を、封止枠４０により気密封止することで、トランジスタ５０およびトランジスタ５１が実装されている領域を気密状態とすることができる。

実際に使用する場合には、図７および図８に示すように、ポート部１００、すなわちポート１０は、例えばキャップ基板２側に設けられた抵抗体２４を介して、例えばデバイス基板１の裏面の接地電極に接続することにより接地される。また、ポート９とポート１２とが整合回路を介して接続され、ポート７とポート１１とが整合回路を介して接続され、ポート８から高周波が入力されるように構成される。これに限らず、ポート７、ポート８、ポート９、ポート１０のいずれか一つのポートが抵抗体を介して接地され、それ以外の３つのポートのうち、いずれか一つのポートとポート１１との間、および他のいずれか一つのポートとポート１２の間に整合回路が挿入されて接続され、残りのポートから高周波を入力するように構成しても良い。

例えば、図７および図８に示すように抵抗体２４を介してポート１０を接地し、ポート８から高周波を入力した場合、ポート７とポート９に位相が同相、かつ電力が等しい高周波が分配される。つまり、封止枠４０の各封止枠部の幅と長さを前記の条件を満たすように形成し、封止枠４０にポート７、ポート８、ポート９、およびポート１０の各ポートを直接接続することで、気密状態を保ったまま中空構造を実現しつつ、封止枠４０自体がラットレース回路の部材として機能する。なお、トランジスタ５０のドレインが接続されたポート１４、およびトランジスタ５１のドレインが接続されたポート１３は、トランジスタで増幅された高周波を取り出すポートとなる。

上記の接続例は、封止枠４０を分配器の回路部材として使用する例であるが、封止枠４０を合成器の回路部材として用いることもできる。抵抗体２４を介してポート１０を接地し、例えば、ポート７とポート１４とを整合回路を介して接続し、ポート９とポート１３とを整合回路として接続することにより、トランジスタ５０とトランジスタ５１で増幅された高周波を電力合成する合成器として使用でき、ポート８から電力合成された高周波出力を取り出すことができる。合成する２つの高周波は、封止枠４０に接続されたポート７およびポート９の位置での位相が同相の高周波とする必要がある。これに限らず、ポート７、ポート８、ポート９、ポート１０のいずれか一つのポートを高周波を出力するポートとし、その他の三つのポートの内２つのポートから、ポートの構成に合わせて位相が同相、あるいは１８０度異なる位相の高周波を入力し、他のポートを抵抗を介して接地することで出力のポートから合成された高周波を取り出すことができる。

実装スペースの問題から、従来別々に実装されていた中空構造を有した半導体装置と分配器、あるいは合成器において、封止枠自体にラットレース回路としての機能を付加することで、実装面積の大幅な縮小、および分配器あるいは合成器の実装の手間の削減を実現する。またプロセス用のマスク変更のみで機能を付加できるため、外付けの分配器あるいは合成器を購入するよりも低コストで実装できる。特にＫｕ帯などの高周波帯になるほど、回路サイズが小さくなり、外部基板上に配置するよりも小型化の効果が大きくなる。

実施の形態１では、封止枠３０と４個のポートにより９０度ハイブリッド回路を構成する例について、実施の形態２では、封止枠４０と４個のポートによりラットレース回路を構成する例について説明した、これに限らず封止枠に高周波を伝送するようにして、封止枠を９０度ハイブリッド回路あるいはラットレース回路以外の高周波の回路部材として動作させることもできる。

このように、本願が開示する半導体装置によれば、封止枠を高周波の回路部材として動作させるようにしたため、封止枠とは別に実装されていた高周波の回路部材を封止枠が兼用する構成にでき、半導体装置を小型化できるという効果がある。

本願には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１デバイス基板、２キャップ基板、７、８、９、１０ポート、３０、４０封止枠、５０、５１トランジスタ

Claims

高周波を増幅するトランジスタを含む半導体回路が形成されたデバイス基板と、キャップ基板と、前記デバイス基板と前記キャップ基板との間に、前記半導体回路が形成された領域を囲む空間を形成して気密封止する導電体の封止枠とを備えた半導体装置において、
前記半導体回路は２個の高周波増幅器を含み、前記封止枠が９０度ハイブリッド回路の線路として構成されることを特徴とする半導体装置。
高周波を増幅するトランジスタを含む半導体回路が形成されたデバイス基板と、キャップ基板と、前記デバイス基板と前記キャップ基板との間に、前記半導体回路が形成された領域を囲む空間を形成して気密封止する導電体の封止枠とを備えた半導体装置において、
前記半導体回路は２個の高周波増幅器を含み、前記封止枠がラットレース回路の線路として構成されることを特徴とする半導体装置。
前記封止枠が、分配器の回路部材として構成されることを特徴とする請求項１または２に記載の半導体装置。
前記封止枠が、合成器の回路部材として構成されることを特徴とする請求項１または２に記載の半導体装置。
前記封止枠の幅が、一部で異なる幅であることを特徴とする請求項１に記載の半導体装置。
前記キャップ基板に、ビア部により表面と裏面とを貫通する導電体のポートを備え、前記ポートと前記封止枠とが電気的に接続され、前記ポートを介して封止枠に高周波が伝送されることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。