JP6419407B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6419407B1 JP6419407B1 JP2018543403A JP2018543403A JP6419407B1 JP 6419407 B1 JP6419407 B1 JP 6419407B1 JP 2018543403 A JP2018543403 A JP 2018543403A JP 2018543403 A JP2018543403 A JP 2018543403A JP 6419407 B1 JP6419407 B1 JP 6419407B1
- Authority
- JP
- Japan
- Prior art keywords
- port
- sealing frame
- substrate
- circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
また、高周波を増幅するトランジスタを含む半導体回路が形成されたデバイス基板と、キャップ基板と、デバイス基板とキャップ基板との間に、半導体回路が形成された領域を囲む空間を形成して気密封止する導電体の封止枠とを備え、半導体回路は2個の高周波増幅器を含み、封止枠がラットレース回路の線路として構成されるものである。
図1は実施の形態1による半導体装置のデバイス基板1を真上から見た平面図であり、半導体装置の内部構成を示している。図2は、図1のデバイス基板1と、デバイス基板1に蓋をして気密にするためのキャップ基板2とを分離して示す斜視図である。デバイス基板1にはトランジスタ50、トランジスタ51などの素子を主体とする半導体回路が実装されており、半導体回路が実装されている面の周辺部には導電体のデバイス基板側封止枠301が形成されている。半導体回路上には、デバイス基板1上の回路以外への接続が必要な個所にバンプが形成されている。図1、図2の例では、トランジスタ50のゲート電極にバンプ110、ドレイン電極にバンプ140が形成され、トランジスタ51のゲート電極にバンプ120、ドレイン電極にバンプ130が形成されている。各トランジスタのソース電極は、デバイス基板1の表面と裏面との間を貫通するビア部を介して、裏面に形成されている接地電極に接続されている。トランジスタ50およびトランジスタ51は、それぞれが高周波増幅器を構成している。すなわち、図1の構成の半導体装置は、2個の高周波増幅器を備えている。
図5は実施の形態2による半導体装置のデバイス基板1を真上から見た平面図であり、半導体装置の内部構成を示している。図6は、図5のデバイス基板1と、デバイス基板1に蓋をして気密にするためのキャップ基板2とを分離して示す斜視図である。実施の形態1と同様、デバイス基板1にはトランジスタ50およびトランジスタ51などの素子を主体とする半導体回路が実装されており、半導体回路が実装されている面には導電体のデバイス基板側封止枠401が形成されている。半導体回路上には、デバイス基板1上の回路以外への接続が必要な個所にバンプが形成されている。図5、図6の例では、トランジスタ50のゲート電極にバンプ110、ドレイン電極にバンプ140が形成され、トランジスタ51のゲート電極にバンプ120、ドレイン電極にバンプ130が形成されている。各トランジスタのソース電極は、デバイス基板1の表面と裏面との間を貫通するビア部を介して、裏面に形成されている接地電極に接続されている。
Claims (6)
- 高周波を増幅するトランジスタを含む半導体回路が形成されたデバイス基板と、キャップ基板と、前記デバイス基板と前記キャップ基板との間に、前記半導体回路が形成された領域を囲む空間を形成して気密封止する導電体の封止枠とを備えた半導体装置において、
前記半導体回路は2個の高周波増幅器を含み、前記封止枠が90度ハイブリッド回路の線路として構成されることを特徴とする半導体装置。 - 高周波を増幅するトランジスタを含む半導体回路が形成されたデバイス基板と、キャップ基板と、前記デバイス基板と前記キャップ基板との間に、前記半導体回路が形成された領域を囲む空間を形成して気密封止する導電体の封止枠とを備えた半導体装置において、
前記半導体回路は2個の高周波増幅器を含み、前記封止枠がラットレース回路の線路として構成されることを特徴とする半導体装置。 - 前記封止枠が、分配器の回路部材として構成されることを特徴とする請求項1または2に記載の半導体装置。
- 前記封止枠が、合成器の回路部材として構成されることを特徴とする請求項1または2に記載の半導体装置。
- 前記封止枠の幅が、一部で異なる幅であることを特徴とする請求項1に記載の半導体装置。
- 前記キャップ基板に、ビア部により表面と裏面とを貫通する導電体のポートを備え、前記ポートと前記封止枠とが電気的に接続され、前記ポートを介して封止枠に高周波が伝送されることを特徴とする請求項1から5のいずれか1項に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/014749 WO2019193750A1 (ja) | 2018-04-06 | 2018-04-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6419407B1 true JP6419407B1 (ja) | 2018-11-07 |
JPWO2019193750A1 JPWO2019193750A1 (ja) | 2020-04-30 |
Family
ID=64098711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018543403A Active JP6419407B1 (ja) | 2018-04-06 | 2018-04-06 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11569142B2 (ja) |
JP (1) | JP6419407B1 (ja) |
CN (1) | CN111937137A (ja) |
DE (1) | DE112018007440T5 (ja) |
WO (1) | WO2019193750A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027762A (ja) * | 2005-07-19 | 2007-02-01 | Samsung Electronics Co Ltd | インダクタを具備したパッケージングチップ |
JP2007067400A (ja) * | 2005-08-30 | 2007-03-15 | Commissariat A L'energie Atomique | 改良したはんだシームによる、部材、特に電気又は電子部材の被覆方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3662219B2 (ja) | 2001-12-27 | 2005-06-22 | 三菱電機株式会社 | 積層高周波モジュール |
JP3914059B2 (ja) | 2002-02-06 | 2007-05-16 | 三菱電機株式会社 | 高周波回路モジュール |
JP2004200346A (ja) * | 2002-12-18 | 2004-07-15 | Sumitomo Electric Ind Ltd | 半導体素子収納用パッケージ、その製造方法及び半導体装置 |
JP2005317660A (ja) * | 2004-04-27 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 電力増幅半導体装置用パッケージ及びそれを用いた電力増幅半導体装置 |
JP5338262B2 (ja) * | 2008-11-05 | 2013-11-13 | 日本電気株式会社 | 電力増幅器およびその増幅方法 |
US8830710B2 (en) * | 2012-06-25 | 2014-09-09 | Eta Devices, Inc. | RF energy recovery system |
DE112016003737T5 (de) | 2015-08-18 | 2018-05-03 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
JP6273247B2 (ja) * | 2015-12-03 | 2018-01-31 | 株式会社東芝 | 高周波半導体増幅器 |
-
2018
- 2018-04-06 JP JP2018543403A patent/JP6419407B1/ja active Active
- 2018-04-06 DE DE112018007440.4T patent/DE112018007440T5/de not_active Ceased
- 2018-04-06 CN CN201880092138.5A patent/CN111937137A/zh active Pending
- 2018-04-06 US US16/962,211 patent/US11569142B2/en active Active
- 2018-04-06 WO PCT/JP2018/014749 patent/WO2019193750A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027762A (ja) * | 2005-07-19 | 2007-02-01 | Samsung Electronics Co Ltd | インダクタを具備したパッケージングチップ |
JP2007067400A (ja) * | 2005-08-30 | 2007-03-15 | Commissariat A L'energie Atomique | 改良したはんだシームによる、部材、特に電気又は電子部材の被覆方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2019193750A1 (ja) | 2019-10-10 |
US11569142B2 (en) | 2023-01-31 |
CN111937137A (zh) | 2020-11-13 |
JPWO2019193750A1 (ja) | 2020-04-30 |
DE112018007440T5 (de) | 2020-12-17 |
US20210057295A1 (en) | 2021-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201412036A (zh) | 高頻電路模組 | |
US8035994B2 (en) | High frequency storing case and high frequency module | |
JP2021052377A (ja) | 高周波モジュールおよび通信装置 | |
CN111696952A (zh) | 微波集成电路 | |
US20240154575A1 (en) | High frequency amplifier | |
US11588441B2 (en) | Semiconductor amplifier | |
JP6419407B1 (ja) | 半導体装置 | |
US20230261682A1 (en) | Radio frequency module and communication device | |
WO2022186132A1 (ja) | 高周波モジュール及び通信装置 | |
JP4703391B2 (ja) | 高周波電力増幅器 | |
US11483023B2 (en) | Radio-frequency module and communication device | |
JP2019176281A (ja) | 増幅器及びドハティ増幅回路 | |
JP2007189062A (ja) | Hpaパッケージ | |
JPH02156702A (ja) | マイクロ波デバイス用パッケージ | |
JP2021027292A (ja) | 半導体装置及び電子機器 | |
JP2021093617A (ja) | 高周波モジュールおよび通信装置 | |
JP2021048561A (ja) | 高周波モジュールおよび通信装置 | |
JP2020088468A (ja) | 増幅器及び増幅装置 | |
WO2022130733A1 (ja) | 高周波モジュール及び通信装置 | |
JP6996385B2 (ja) | 増幅器 | |
JP7031792B1 (ja) | ドハティ増幅器 | |
WO2022186131A1 (ja) | 高周波モジュール及び通信装置 | |
TWI819207B (zh) | 半導體晶片 | |
CN112271171B (zh) | 半导体器件和放大器组件 | |
US20230308122A1 (en) | Radio-frequency module and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180816 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180816 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180816 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181009 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6419407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |