JP2643858B2 - 複合マイクロ波集積回路 - Google Patents
複合マイクロ波集積回路Info
- Publication number
- JP2643858B2 JP2643858B2 JP23655694A JP23655694A JP2643858B2 JP 2643858 B2 JP2643858 B2 JP 2643858B2 JP 23655694 A JP23655694 A JP 23655694A JP 23655694 A JP23655694 A JP 23655694A JP 2643858 B2 JP2643858 B2 JP 2643858B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- integrated circuit
- microwave integrated
- base plate
- composite microwave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguides (AREA)
Description
【0001】
【産業上の利用分野】本発明はマイクロ波集積回路に関
し、特に誘電体多層基板を用いた複数の半導体チップを
搭載したマイクロ波通信機器などに使用される複合マイ
クロ波集積回路に関する。
し、特に誘電体多層基板を用いた複数の半導体チップを
搭載したマイクロ波通信機器などに使用される複合マイ
クロ波集積回路に関する。
【0002】
【従来の技術】従来の誘電体基板を用いたマイクロ波集
積回路の全体を図4に示す。
積回路の全体を図4に示す。
【0003】本図において、多層に重ね合わせたセラミ
ック等の積層多層誘電体基板(SUB)1は金属のベー
スプレート2に溶接されている。ベースプレート2は、
シールド強化のためだけではなく放熱特性の改善、機械
的強度の役割もかねている。
ック等の積層多層誘電体基板(SUB)1は金属のベー
スプレート2に溶接されている。ベースプレート2は、
シールド強化のためだけではなく放熱特性の改善、機械
的強度の役割もかねている。
【0004】このSUB1の中にモノリシックマイクロ
波集積回路(MMIC),IC,トランジスタ,ダイオ
ードなどの能動機素子により構成した電圧制御発振器
(VCO)3,増幅器(AMP)4,プリスケーラ(P
SC)5,ミキサー(MIX)6,可変減衰器(AT
T)7,電力増幅器(PA)8,検波器(DET)9等
の能動回路と、ストリップライン,マイクロストリップ
ライン,コプレーナ線路などのパターンにより形成され
た方向性結合器(DC)10,バンドパスフィルタ(B
PF)11,ローパスフィルタ(LPF)12などの受
動回路が収容されて、互いに電気的に接続され、能動回
路部分は導体蓋(CAP)13によりシールドされてい
る。
波集積回路(MMIC),IC,トランジスタ,ダイオ
ードなどの能動機素子により構成した電圧制御発振器
(VCO)3,増幅器(AMP)4,プリスケーラ(P
SC)5,ミキサー(MIX)6,可変減衰器(AT
T)7,電力増幅器(PA)8,検波器(DET)9等
の能動回路と、ストリップライン,マイクロストリップ
ライン,コプレーナ線路などのパターンにより形成され
た方向性結合器(DC)10,バンドパスフィルタ(B
PF)11,ローパスフィルタ(LPF)12などの受
動回路が収容されて、互いに電気的に接続され、能動回
路部分は導体蓋(CAP)13によりシールドされてい
る。
【0005】また、外部との接続端子は裏面に設けられ
た凹部に接続用のコンタクトが形成されており、バネで
圧力を与えられた専用の接続ピンをもつ接続器を介して
外部と接続されている。
た凹部に接続用のコンタクトが形成されており、バネで
圧力を与えられた専用の接続ピンをもつ接続器を介して
外部と接続されている。
【0006】次に、本構造の電気的接続に関しては、誘
電体基板1は上層と下層にグランド面が形成されてお
り、中層部に、信号伝送のための導体層からなる信号回
路が形成され、信号回路に沿って二つのグランド面を互
いに短絡するスルーホールとビアホールによりこの信号
回路を取り囲んでシールドが形成されている。この中
に、能動機能素子や受動素子が電気的に接続され、一体
化されている。この従来の誘電体多層基板を用いたマイ
クロ波集積回路は、例えば平成5年特許願第26921
7号に記載されている。以上説明した構造において、信
号伝送のための中層より上の誘電体を切削して穴を形成
し、MMIC等の半導体素子を実装し、除去された上面
のグランド面を導体板13によって覆い(キャビティ構
造)、電気的なシールドをとる構造になっている。この
キャビティ構造が直方体形状の場合に、キャビティ内の
信号伝搬方向に対して直交する方向におけるキャビティ
の幅(W)は、使用周波数f0 の波長をλ0 とするとキ
ャビティ内伝搬の導波管モードを抑圧するためW<2λ
0 としなくてはならない。この大きさの制限のため複合
マイクロ波集積回路の様に多くの機能素子を実装するた
めには素子毎にキャビティを分離し、多くのキャビティ
が必要となる。
電体基板1は上層と下層にグランド面が形成されてお
り、中層部に、信号伝送のための導体層からなる信号回
路が形成され、信号回路に沿って二つのグランド面を互
いに短絡するスルーホールとビアホールによりこの信号
回路を取り囲んでシールドが形成されている。この中
に、能動機能素子や受動素子が電気的に接続され、一体
化されている。この従来の誘電体多層基板を用いたマイ
クロ波集積回路は、例えば平成5年特許願第26921
7号に記載されている。以上説明した構造において、信
号伝送のための中層より上の誘電体を切削して穴を形成
し、MMIC等の半導体素子を実装し、除去された上面
のグランド面を導体板13によって覆い(キャビティ構
造)、電気的なシールドをとる構造になっている。この
キャビティ構造が直方体形状の場合に、キャビティ内の
信号伝搬方向に対して直交する方向におけるキャビティ
の幅(W)は、使用周波数f0 の波長をλ0 とするとキ
ャビティ内伝搬の導波管モードを抑圧するためW<2λ
0 としなくてはならない。この大きさの制限のため複合
マイクロ波集積回路の様に多くの機能素子を実装するた
めには素子毎にキャビティを分離し、多くのキャビティ
が必要となる。
【0007】
【発明が解決しようとする課題】しかし、この従来の構
造の場合、電気的なシールドと半導体の信頼度を確保す
るための気密封止構造を同時にこの導体板による封止に
よってとっているため、導体板による封止の条件は電気
的に必要なシールド条件より厳しい気密封止条件をみた
す様に行う必要がある。このためキャビティの数が多い
複合マイクロ波集積回路では誘電体多層基板の上に溶接
等の封止方法がとり難く、気密封止性の悪いロウ付けに
しなければならないことも相侯って、複合マイクロ波集
積回路の製造上の歩留り低下の原因となっていた。
造の場合、電気的なシールドと半導体の信頼度を確保す
るための気密封止構造を同時にこの導体板による封止に
よってとっているため、導体板による封止の条件は電気
的に必要なシールド条件より厳しい気密封止条件をみた
す様に行う必要がある。このためキャビティの数が多い
複合マイクロ波集積回路では誘電体多層基板の上に溶接
等の封止方法がとり難く、気密封止性の悪いロウ付けに
しなければならないことも相侯って、複合マイクロ波集
積回路の製造上の歩留り低下の原因となっていた。
【0008】
【課題を解決するための手段】本発明は電気的に必要な
シールドと半導体の気密封止を分ける構造としたことを
特徴とする。電気的なシールドは従来構造と同様に信号
伝送のための中層より上の誘電体を切削して穴を形成
し、半導体素子を実装し、除去された上面のグランド面
を導体板によって覆う構造で形成し、気密封止の構造は
ベースプレートに金属キャップを溶接するシールリング
等を形成して電気的シールド部を上から覆う構造として
構成する。
シールドと半導体の気密封止を分ける構造としたことを
特徴とする。電気的なシールドは従来構造と同様に信号
伝送のための中層より上の誘電体を切削して穴を形成
し、半導体素子を実装し、除去された上面のグランド面
を導体板によって覆う構造で形成し、気密封止の構造は
ベースプレートに金属キャップを溶接するシールリング
等を形成して電気的シールド部を上から覆う構造として
構成する。
【0009】
【実施例】本発明の一実施例を図1に示す。本図におい
て従来の技術と変わらない部分については、同一符号を
付してあり、その詳細な説明は省略する。誘電体基板1
において、電気的なシールドをとるため信号伝送のため
の中層より上の誘電体をうがって穴を形成し、MMIC
の半導体素子を内部に実装し、除去された上面のグラン
ド面を導体板13によって覆われている。一方、気密シ
ールドのためには金属キャップ15によってベースプレ
ート2に溶接等の手段によって構成する。この結果、導
体板13は電気的シールドがとれれば良いため、従来の
ように厳しい気密封止条件を満たす必要はなく、導電性
接着剤等を用いて簡単な取り付けで良い。一方、金属キ
ャップ15は、溶接等で完全な気密封止構造をとること
ができる。尚、この際に出力のRFインターフェイス、
また電源インターフェイス等は気密封止が必要なキャビ
ティ面とは反対面の誘電体多層基板を介してベースプレ
ート2の搭載面に引出し、出力を得る構造となってい
る。
て従来の技術と変わらない部分については、同一符号を
付してあり、その詳細な説明は省略する。誘電体基板1
において、電気的なシールドをとるため信号伝送のため
の中層より上の誘電体をうがって穴を形成し、MMIC
の半導体素子を内部に実装し、除去された上面のグラン
ド面を導体板13によって覆われている。一方、気密シ
ールドのためには金属キャップ15によってベースプレ
ート2に溶接等の手段によって構成する。この結果、導
体板13は電気的シールドがとれれば良いため、従来の
ように厳しい気密封止条件を満たす必要はなく、導電性
接着剤等を用いて簡単な取り付けで良い。一方、金属キ
ャップ15は、溶接等で完全な気密封止構造をとること
ができる。尚、この際に出力のRFインターフェイス、
また電源インターフェイス等は気密封止が必要なキャビ
ティ面とは反対面の誘電体多層基板を介してベースプレ
ート2の搭載面に引出し、出力を得る構造となってい
る。
【0010】即ち、同軸コネクタ16は、ベースプレー
ト2の裏面に取り付けられている。この同軸コネクタの
中心導体はベースプレートと誘電体基板1を介して各高
周波信号と接続される。
ト2の裏面に取り付けられている。この同軸コネクタの
中心導体はベースプレートと誘電体基板1を介して各高
周波信号と接続される。
【0011】また、コネクタ17は、同様にベースプレ
ート2の裏面に取り付けられ電源もしくは、制御信号と
接続される。
ート2の裏面に取り付けられ電源もしくは、制御信号と
接続される。
【0012】尚、コネクタ17を取り付けることにより
高周波信号のリークが問題となる可能性があるため、高
周波波信号と電源、制御信号とを周波数多重してその多
重化された信号を同軸コネクタ16にて伝送することも
できる。
高周波信号のリークが問題となる可能性があるため、高
周波波信号と電源、制御信号とを周波数多重してその多
重化された信号を同軸コネクタ16にて伝送することも
できる。
【0013】また、本構造の電気的接続に関しては、従
来の技術と同様に誘電体基板1に上層、下層のグランド
面を形成し、中層部に信号伝送のための導体層からなる
信号回路が形成される。この信号回路に沿って、二つの
グランド面を互いに短絡するスルーホールとビアホール
によってこの信号回路を取り囲むシールドが形成されて
いる。この中に、能動機能素子や受動素子が電気的に接
続され、一体化される構造となっている。
来の技術と同様に誘電体基板1に上層、下層のグランド
面を形成し、中層部に信号伝送のための導体層からなる
信号回路が形成される。この信号回路に沿って、二つの
グランド面を互いに短絡するスルーホールとビアホール
によってこの信号回路を取り囲むシールドが形成されて
いる。この中に、能動機能素子や受動素子が電気的に接
続され、一体化される構造となっている。
【0014】以上説明した導体板13は、複数の電気回
路毎に異なる形状をしていたため多数必要としていた
が、本発明によると電磁シールドをとれれば気密封止の
必要性がないため1枚の電磁シールドキャップを用いる
こともできる。
路毎に異なる形状をしていたため多数必要としていた
が、本発明によると電磁シールドをとれれば気密封止の
必要性がないため1枚の電磁シールドキャップを用いる
こともできる。
【0015】図2は、1枚の電磁シールドキャップを用
いる本発明の他の実施例である。
いる本発明の他の実施例である。
【0016】本図において、誘電体基板1上に1枚の電
磁シールドキャップ18を取り付けて、誘電体基板の上
層のグランド面と接触することにより複数の電気回路の
シールドをとる構成を示している。図3に示すように電
磁シールドキャップ18は、誘電体基板の上層グランド
面と接触するよう図3に示すように接触面側(裏面側)
にシールド板19が取り付けられている。この場合に誘
電体基板1は、従来の構成のごとく各回路毎に異なる形
状の穴をもうけることもできるが、より汎用性をもたせ
るために複数の格子状の穴に各回路を搭載できる。
磁シールドキャップ18を取り付けて、誘電体基板の上
層のグランド面と接触することにより複数の電気回路の
シールドをとる構成を示している。図3に示すように電
磁シールドキャップ18は、誘電体基板の上層グランド
面と接触するよう図3に示すように接触面側(裏面側)
にシールド板19が取り付けられている。この場合に誘
電体基板1は、従来の構成のごとく各回路毎に異なる形
状の穴をもうけることもできるが、より汎用性をもたせ
るために複数の格子状の穴に各回路を搭載できる。
【0017】本実施例では、一定間隔で並ぶ格子状の穴
にPA8やDET9をSUB1の内部に実装し、部品の
実装の必要のない場合は、その部分は未実装にする。こ
の結果、誘電体基板1を種々の回路に対し汎用的に使用
できる効果を有している。
にPA8やDET9をSUB1の内部に実装し、部品の
実装の必要のない場合は、その部分は未実装にする。こ
の結果、誘電体基板1を種々の回路に対し汎用的に使用
できる効果を有している。
【0018】尚、以上説明した実施例では、誘電体基板
内に複数の高周波回路を搭載する構成を示したが、低周
波回路の場合には、電磁シールドの必要はない。この場
合には、導体板13や電磁シールドキャップ18を用い
ずに、金属キャップ15を用いて、気密シールドをとる
ことで良いのは勿論のことである。
内に複数の高周波回路を搭載する構成を示したが、低周
波回路の場合には、電磁シールドの必要はない。この場
合には、導体板13や電磁シールドキャップ18を用い
ずに、金属キャップ15を用いて、気密シールドをとる
ことで良いのは勿論のことである。
【0019】
【発明の効果】本発明により、電気的シールドと気密封
止シールドの方法を分けることにより複合マイクロ波集
積回路の歩留りを向上し、さらに気密封止性を確保でき
ることにより信頼度を高くすることが可能になる。
止シールドの方法を分けることにより複合マイクロ波集
積回路の歩留りを向上し、さらに気密封止性を確保でき
ることにより信頼度を高くすることが可能になる。
【図1】本発明の第一の実施例である。
【図2】本発明の第二の実施例である。
【図3】本発明の電磁シールドキャップを示す図であ
る。
る。
【図4】従来の発明の複合マイクロ波集積回路の図であ
る。
る。
1 積層多層誘電体基板 2 ベースプレート 3 電圧制御発振器(VCO) 4 増幅器(AMP) 5 プリスケーラ(PSC) 6 ミキサー(MIX) 7 可変減衰器(ATT) 8 電力増幅器(PA) 9 検波器(DET) 10 方向性結合器(DC) 11 バンドパスフィルタ(BPF) 12 ローパスフィルタ(LPF) 13 導体蓋(CAP) 14 キャビティ部 15 金属キャップ 16 RFコネクタ 17 電源コネクタ 18 電磁シールドキャップ 19 シールド板
Claims (6)
- 【請求項1】 多層に重ね合わせた誘電体基板内に複数
の高周波回路を搭載した複合マイクロ波集積回路におい
て、前記誘電体基板と溶接され前記誘電体基板を固定す
る金属性のベースプレートと、 前記誘電体基板の2つの層に導体層によるグランド面を
上層と下層に形成し、前記上層と下層の間の中間部より
上の誘電体を切削して得られた複数の穴と、 前記複数の穴毎に前記高周波回路を搭載した前記誘電体
基板の上層のグランド面を覆う導体板と、 前記ベースプレートと接続され、前記誘電体基板全体を
覆う金属キャップとを具備することを特徴とする複合マ
イクロ波集積回路。 - 【請求項2】 多層に重ね合わせた誘電体基板内に複数
の高周波回路を搭載した複合マイクロ波集積回路におい
て、 前記誘電体基板と溶接され前記誘電体基板を固定する金
属性のベースプレートと、 前記誘電体基板の2つの層に導体層によるグランド面を
上層と下層に形成し、前記上層と下層の間の中間部より
上の誘電体を切削して得られた複数の穴と、 前記複数の穴に前記高周波回路を搭載した誘電体基板の
上層のグランド面と接続し、誘電体基板全体を覆う電磁
シールドキャップと、 前記ベースプレートと接続され、前記誘電体基板全体を
覆う金属キャップとを具備することを特徴とする複合マ
イクロ波集積回路。 - 【請求項3】 前記金属キャップは、前記ベースプレー
トと溶接されて気密封止されることを特徴とする請求項
1又は2記載の複合マイクロ波集積回路。 - 【請求項4】 前記ベースプレートは、前記誘電体基板
取り付け面と反対面において、前記高周波回路と接続す
るためのコネクタを取り付けたことを特徴とする請求項
1又は2記載の複合マイクロ波集積回路。 - 【請求項5】前記導体板と前記電磁シールドキャップ
は、前記上層のグランド面と導電性接着剤を用いて取り
付けられることを特徴とする請求項1又は2記載の複合
マイクロ波集積回路。 - 【請求項6】 前記導体板と電磁シールドキャップは、
誘電体基板内に搭載される回路が低周波回路の場合に取
り付けないことを特徴とする請求項1記載の複合マイク
ロ波集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23655694A JP2643858B2 (ja) | 1994-09-30 | 1994-09-30 | 複合マイクロ波集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23655694A JP2643858B2 (ja) | 1994-09-30 | 1994-09-30 | 複合マイクロ波集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08102509A JPH08102509A (ja) | 1996-04-16 |
JP2643858B2 true JP2643858B2 (ja) | 1997-08-20 |
Family
ID=17002402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23655694A Expired - Lifetime JP2643858B2 (ja) | 1994-09-30 | 1994-09-30 | 複合マイクロ波集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2643858B2 (ja) |
-
1994
- 1994-09-30 JP JP23655694A patent/JP2643858B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08102509A (ja) | 1996-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0595346B1 (en) | Composite microwave module assembly and its connection structure | |
US6335669B1 (en) | RF circuit module | |
US6809931B2 (en) | Heat sink apparatus that provides electrical isolation for integrally shielded circuit | |
EP2463952B1 (en) | Transmission line substrate and semiconductor package | |
JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
US6307450B2 (en) | Millimeter wave module and radio apparatus | |
US5451818A (en) | Millimeter wave ceramic package | |
JP3457802B2 (ja) | 高周波用半導体装置 | |
US6255730B1 (en) | Integrated low cost thick film RF module | |
JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP2001085569A (ja) | 高周波回路装置 | |
US20030206083A1 (en) | Millimeter wave module and radio apparatus | |
US6549105B2 (en) | Millimeter wave module and radio apparatus | |
JP2616698B2 (ja) | 複合高周波回路モジュール | |
JP2798070B2 (ja) | 複合マイクロ波集積回路 | |
JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
JP2643858B2 (ja) | 複合マイクロ波集積回路 | |
JP3398282B2 (ja) | 高周波用半導体装置 | |
JP3556470B2 (ja) | 高周波用モジュール | |
JPH06232608A (ja) | 複合マイクロ波回路モジュール | |
JP2004297465A (ja) | 高周波用パッケージ | |
JP3569481B2 (ja) | ミリ波半導体装置 | |
JPH11345910A (ja) | 高周波用配線基板の接続構造 | |
JP3600729B2 (ja) | 高周波回路用パッケージ | |
JP3813946B2 (ja) | 高周波モジュール用ボード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970401 |