JP3556474B2 - 高周波素子搭載基板の実装構造および高周波用モジュール構造 - Google Patents

高周波素子搭載基板の実装構造および高周波用モジュール構造 Download PDF

Info

Publication number
JP3556474B2
JP3556474B2 JP18394698A JP18394698A JP3556474B2 JP 3556474 B2 JP3556474 B2 JP 3556474B2 JP 18394698 A JP18394698 A JP 18394698A JP 18394698 A JP18394698 A JP 18394698A JP 3556474 B2 JP3556474 B2 JP 3556474B2
Authority
JP
Japan
Prior art keywords
frequency
substrate
line
frequency element
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18394698A
Other languages
English (en)
Other versions
JP2000022043A (ja
Inventor
義信 澤
謙治 北澤
慎一 郡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP18394698A priority Critical patent/JP3556474B2/ja
Publication of JP2000022043A publication Critical patent/JP2000022043A/ja
Application granted granted Critical
Publication of JP3556474B2 publication Critical patent/JP3556474B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Waveguides (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロ波帯からミリ波帯領域の高周波素子を搭載した高周波素子搭載基板を所定の外部基板に実装してなる構造、および複数の高周波素子搭載基板を所定の外部基板に配列実装してなる高周波用モジュール構造に関し、高周波信号の特性劣化を低減して外部基板に接続するための改良に関するものである。
【0002】
【従来技術】
従来、マイクロ波やミリ波の信号を取り扱う高周波用パッケージ30は、図6(a)に示すように、誘電体基板31と、枠体32および蓋体33により形成されるキャビティ34内に高周波素子35が搭載されて気密に封止され、高周波信号の入出力及び他の高周波用パッケージとの接続は、誘電体基板31の表面に形成され、一端が高周波素子35と接続されたマイクロストリップ線路等の高周波用線路36を枠体32を通してキャビティ34外に引き出し、これを誘電体基板31の側面を経由して裏面に引回して形成し、パッケージ30の裏面の高周波用線路36と外部回路基板37の高周波用線路38とを半田等の接着材を介して接続していた。また、モジュール化する場合も、外部回路基板37の高周波用線路38を経由して他の高周波用パッケージ30’と相互接続していた。
【0003】
また、他の高周波用パッケージ40は、図6(b)に示すように、キャビティ34内の誘電体基板31の表面に、一端が高周波素子35と接続された高周波用線路41を形成し、また誘電体基板31の裏面に高周波用線路42を形成し、高周波用線路41と42とをスルーホール導体43を介して接続していた。そして、この高周波用パッケージ40も図4(a)の高周波用パッケージ30と同様に、外部回路基板37の高周波用線路38とを半田等の接着材39を介して接続され、またこの高周波用線路38を介して他の高周波用パッケージ40’と相互接続していた。
【0004】
【発明が解決しようとする課題】
しかしながら、図6(a)において、高周波用線路36が枠体32内を通過する場合、通過部で線路がマイクロストリップ線路からストリップ線路へと変換されるため、信号線路幅を狭くする必要があり、その結果、通過部で反射損、放射損が発生しやすいため高周波信号の特性劣化が起こりやすくなるという問題があった。また、高周波用線路36が誘電体基板31の側面で曲折することから、ミリ波帯で用いた場合、伝送線路が曲折することにより反射が大きくなり信号を送受することが困難となる場合があった。
【0005】
これに対して、図6(b)は、スルーホール導体43によって接続されるために図6(a)のような枠体32通過部での反射損や放射損は低減されるが、信号周波数が40GHz以上になるとスルーホール導体43での透過損失が急激に大きくなるために、マイクロ波帯からミリ波帯領域の信号を特性劣化なく伝送することが困難であった。
【0006】
また、図6(a)(b)のように、高周波用パッケージの外部回路基板37への実装を、パッケージの底面に形成された高周波用線路36、42と高周波用線路38とを半田等の接着材39によって行うと、パッケージ側の高周波用線路と、外部回路基板側の高周波用線路とのパターンとのアライメントが難しく、信号の周波数によっては半田実装部でインピーダンス不整合によって反射損が生じ伝送損失が大きくなり、伝送自体が困難となる場合もあった。
【0007】
従って、本発明は、高周波素子を搭載する基板を気密に封止するとともに、外部基板への実装においてアライメントが容易に行うことができ、高周波信号の伝送損失を低減した高周波素子搭載基板の実装構造を提供することを目的とするものである。
【0008】
また、本発明は、高周波素子を搭載する基板を気密に封止するとともに、外部基板への実装と同時に他の高周波素子搭載基板の接続を容易にし、且つ高周波信号の伝送損失を低減したモジュール構造を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明者らは、上記の目的に対して検討を重ねた結果、高周波素子と接続された高周波用線路と、他の回路との接続を担う高周波用線路とを電磁的に結合すること、そして、高周波素子の気密封止を外部基板への実装によって行うことによって他の回路との接続用の高周波用線路を上面側に設けることにより、接続用の高周波用線路と、他の回路との接続を容易ならしめることができることを見いだし、本発明に至った。
【0010】
即ち、本発明の高周波素子搭載基板は、誘電体基板と、該誘電体基板の一方の表面に搭載された高周波素子と、前記誘電体基板の一方の表面に被着形成され一端が前記高周波素子と接続された第1の高周波用線路と、前記高周波素子および前記第1の高周波用線路の周囲に設けられた枠体と、前記誘電体基板の他方の表面に形成された第2の高周波用線路とを具備し、前記第1の高周波用線路と前記第2の高周波用線路とを電磁的に結合してなるものであって、かかる高周波素子搭載基板を、接続端子を具備する外部基板に実装するにあたり、前記高周波素子搭載基板の前記枠体を前記外部基板と接合することにより前記高周波素子を誘電体基板、枠体および外部基板によって形成されるキャビティ内に気密に封止するとともに、前記高周波素子搭載基板の前記第2の高周波用線路と前記接続端子とを接続してなることを特徴とするものである。
【0011】
また、複数の高周波素子搭載基板を相互接続してモジュール化するにあたり、前記高周波素子搭載基板における前記枠体をそれぞれ前記外部基板と接合することにより前記高周波素子を誘電体基板、枠体および外部基板によって形成されるキャビティ内に気密に封止するとともに、前記複数の高周波素子搭載基板の各第2の高周波用線路同士を相互接続してなることを特徴とするものである。
【0012】
なお、上記実装構造およびモジュール構造において、前記高周波素子搭載基板における前記誘電体基板内部にグランド層が形成され、前記第1の高周波用線路と前記第2の高周波用線路とが、前記グランド層内に形成されたスロット孔を介して電磁的に結合してなることが望ましい。
【0013】
また、前記実装構造における第2の高周波用線路と接続端子との接続、前記第2の高周波用線路同士の接続を、ワイヤボンディング、リボン、金属層付きテープのうちのいずれかによって接続することが望ましい。
【0014】
【作用】
本発明によれば、高周波素子搭載基板において、高周波素子と接続された高周波用線路と、他の回路との接続を担う高周波用線路とを電磁的に結合することによって、従来の図6(a)(b)に示したような高周波線路の引回しやスルーホール導体による接続に比較して反射損や透過損などによる伝送特性の劣化を大幅に低減することができる。
【0015】
また、外部基板への実装にあたり、高周波素子搭載基板の高周波素子搭載面側に枠体を形成し、この枠体を外部基板と接合することにより高周波素子を誘電体基板、枠体および外部基板によって形成されるキャビティ内に気密に封止することができる。
【0016】
しかも、外部基板への実装面を高周波素子搭載面側とすることにより、接続用の高周波用線路が上面に配置されるために、この接続用の高周波用線路と外部基板の接続端子や、モジュール構造においては、他の高周波素子搭載基板の接続用高周波用線路とを、リボン、ワイヤ、又はTAB(Tape Automated Bonding)テープなどの金属層付きテープなどで接続することができ、これによりアライメントを容易に行うことができるとともに、接続時の伝送損失をも低減できる。
【0017】
【発明の実施の形態】
本発明における高周波素子搭載基板の実装構造の一例を示す図1乃至図2をもとに説明する。図1は、本発明の実装構造の概略断面図、図2は、その平面図である。図1および図2によれば、高周波素子搭載基板Aは、誘電体材料からなる誘電体基板1の表面にMMIC,MICなどの高周波素子2が搭載されている。また、誘電体基板1の表面には、高周波素子2に対して信号の入出力を担う一対の第1の高周波用線路3が被着形成されている。
【0018】
また、図1の高周波素子搭載基板Aにおいては、誘電体基板1の内部には、グランド層4がほぼ全面にわたり形成されており、前記第1の高周波用線路3は、グランド層4とともにマイクロストリップ線路を形成している。なお、第1の高周波用線路の一端は、ワイヤボンディング、リボン、TAB(Tape Automated Bonding)用テープなどの金属層付きテープ(以下、単にTAB用テープという。)やフリップチップ実装等によって高周波素子2と電気的に接続されている。
【0019】
さらに、誘電体基板1の高周波素子2および第1の高周波用線路3の周囲には、所定の高さを有する枠体5が設けられている。この枠体5は、後述する外部基板への実装時に高周波素子2を気密に封止するためのキャビティを形成する部材である。この枠体5は、キャビティからの電磁波が外部に漏洩するのを防止できる材料から構成されることが望ましく、金属、セラミックス、セラミックス金属複合材料、ガラスセラミックス等が使用できるが、これらの材料中に電磁波を吸収させることのできるカーボン等の電磁波吸収物質を分散させたり、表面にこれらの電磁波吸収物質を塗布することもできる。特に枠体5は、金属からなることが最も望ましい。その場合、金属製枠体は、誘電体基板1の表面にロウ材6等によって接合されている。
【0020】
また、誘電体基板1の高周波素子2搭載面の反対側の表面には、一対の第2の高周波用線路7が被着形成されており、グランド層4とともにマイクロストリップ線路を形成している。
【0021】
さらに、グランド層4内には、導体層が形成されないスロット孔8が形成されている。このスロット孔8は、いずれも長辺L、短辺Mの略長方形、または長径L、短径Mの楕円径からなり、スロット孔8を介して第1の高周波用線路3と第2の高周波用線路7の各終端部を対照的に対峙する位置に形成することによって線路3と線路7とを電磁的に結合することができる。
【0022】
第1の高周波用線路3と第2の高周波用線路7とのスロット孔8による電磁結合構造は、図3に示すように、スロット孔8の長辺長さLは、信号の伝送効率を上げる点で伝送信号の波長λの1/2相当の長さにするのが望ましく、スロット孔8の短辺の長さMは伝送信号の波長λの1/5相当の長さから1/50相当の長さに設定するのが望ましい。
【0023】
そして、第1の高周波用線路3および第2の高周波用線路7の終端部を、スロット孔8に対して、平面的にみてスロット孔8の中心から、互いに長さXの分だけ突き出るように配設される。この突き出し長さXは伝送信号の波長λの約1/4相当の長さが望ましい。
【0024】
本発明における高周波素子搭載基板Aにおける誘電体基板1の底面において、第2の高周波用線路7端部には、図2に示すようにその両側にグランド層9が形成されたグランド付きコプレーナ線路からなる接続部が形成されている。この接続部は、基板Aと外部基板の回路と接続するためのものである。なお、グランド層9は、誘電体基板1内のグランド層4とビアホール導体10あるいは誘電体基板1の側面に形成したキャスタレーション(図示せず)によって電気的に接続され、グランド層4と同電位に保たれている。
【0025】
本発明の実装構造によれば、図1及び図2に示すように、外部基板Bに対して上記高周波素子搭載基板Aの枠体5を外部基板Bの実装部に、半田もしくはAuSn等の接着剤11を用いて接合することにより高周波素子2を誘電体基板1、枠体5および外部基板Bによって形成されるキャビティ12内に気密に封止される。
【0026】
かかる封止構造によれば、キャビティ12内は、電磁的にも封止された構造からなることが望ましく、そのために、外部基板Bにおける高周波素子搭載基板A実装部におけるキャビティ12形成部は、枠体5と同様に、電磁波が外部に漏洩するのを防止できる、金属、セラミックス、セラミックス金属複合材料、ガラスセラミックス等の材料から構成されることが望ましく、また、電磁波吸収物質をキャビティ12形成面の内壁に塗布することもできる。
【0027】
また、外部基板Bの高周波素子搭載基板Aにおける接続部と対向する箇所には、第3の高周波用線路13と、一対のグランド層14とからなる接続端子15が設けられており、高周波素子搭載基板Aの第2の高周波用線路7と接続端子15の第3の高周波用線路13と、また一対のグランド層9と一対のグランド層14とが、それぞれリボン、ワイヤ、TAB用テープ等の金属層付きテープ等の接続部材16によってそれぞれ電気的に接続されている。
【0028】
このように、本発明によれば、外部基板への実装によって、高周波素子2を気密に封止する構造となし、且つ高周波素子搭載基板Aと、外部基板Bとの接続を半田等の接着材を用いることなく、リボン、ワイヤ、TAB用テープ等の接続部材16によって接続することにより、両接続部間のアライメントを容易にならしめるとともに、半田などによる実装に比較して接続部における信号の反射損を低減することができる。
【0029】
次に、本発明の高周波用モジュール構造について図4の概略断面図および図5の平面図をもとに説明する。本発明によれば、高周波モジュール構造は、基本的に、前記図1乃至図3に示したような構造からなる2個以上の複数の高周波素子搭載基板Aをそれぞれ外部基板の表面に実装配列し、それらを相互接続してなるものである。
【0030】
図4および図5に示されるように、2つの高周波素子搭載基板A,A’は、外部基板Bにおける第2の高周波用線路7,7’の接続部が互いに近接する位置に、図1および図2にて説明したように2つの基板A、A’がそれぞれの枠体5、5’を外部基板Bと半田もしくはAuSn等の接着材11、11’によって接合されており、それぞれの高周波素子2、2’は、各誘電体基板1、1’、枠体5,5’および外部基板Bによって形成されるキャビティ12,12’内にそれぞれ気密に封止されている。
【0031】
そして、上記2つの高周波素子搭載基板A,A’は、その各第2の高周波用線路7、7’同士、および一対のグランド層9、9’同士をそれぞれリボン、ワイヤ、TAB用テープ等の接続部材16によってそれぞれ電気的に接続されている。
【0032】
かかるモジュール構造においても、各高周波素子搭載基板A、A’同士は、外部基板に対する実装によって、それぞれ高周波素子2を気密に封止する構造となし、且つ2つの高周波素子搭載基板A、A’との接続を半田等の接着材を用いることなく、リボン、ワイヤ、TAB用テープ等によって接続することにより、両接続部間のアライメントを容易にならしめるとともに、半田などによる実装に比較して接続部における信号の反射損を低減することができる。
【0033】
なお、上記の高周波素子搭載基板Aにおいては、入力用および出力用の1対の高周波用線路が形成された場合について説明したが、基板A内においては、高周波用線路は、3つ以上の高周波用線路が形成され、さらに3つ以上の電磁結合部が存在していてもよい。
【0034】
また、上記高周波素子搭載基板Aにおいては、信号伝送用の線路のみについて説明したが、この基板Aには、信号伝送用の線路のみならず、他の目的の線路あるいは高周波素子2に対する電源供給用等の低周波用配線層が形成されていてもよい。その場合、電源供給用配線層も誘電体基板1の第2の高周波用線路7形成面に引き回され、第2の高周波用線路7の接続部の接続形態と同様に、外部基板Bの電源回路とリボン、ワイヤ、TAB用テープ等によって接続すればよい。
【0035】
さらに、高周波素子搭載基板Aにおける第1の高周波用線路、第2の高周波用線路として、マイクロストリップ線路を例にして説明したが、かかる線路は、ストリップ線路、グランド付コプレーナ線路によって構成されていてもよい。
【0036】
さらに、本発明の実装構造およびモジュール構造においては、外部基板Bは、プリント基板などからなるマザーボード、ハウジング、ヒートシンク等の機能を兼ね備えていてもよい。
【0037】
【発明の効果】
以上詳述した通り、本発明の高周波素子搭載基板の実装構造およびモジュール構造においては、高周波素子搭載基板における信号伝送線路間を電磁結合させ、しかも高周波素子の気密封止を外部回路基板への枠体の接合によって行い、外部基板との接続部をワイヤ、リボン、TAB用テープなどによって接続することにより、アライメントを容易に行うことができるとともに従来の半田などによる実装での特性劣化を低減しながら高周波素子に入出力することが可能な高信頼性で実装およびモジュール化が容易な実装構造およびモジュール構造を提供できる。
【図面の簡単な説明】
【図1】本発明の高周波素子搭載基板の実装構造の概略断面図である。
【図2】図1の実装構造の平面図である。
【図3】本発明における高周波素子搭載基板の電磁結合部の構造を説明するための平面図(a)および断面図(b)である。
【図4】本発明の高周波素子搭載基板のモジュール構造の概略断面図である。
【図5】図4のモジュール構造の平面図である。
【図6】従来の高周波用パッケージの実装構造を説明するための概略断面図である。
【符号の説明】
A 高周波素子搭載基板
B 外部基板
1 誘電体基板
2 高周波素子
3 第1の高周波用線路
4 グランド層
5 枠体
7 第2の高周波用線路
8 スロット孔
12 キャビティ
13 接続端子
16 接続部材

Claims (6)

  1. 誘電体基板と、該誘電体基板の一方の表面に搭載された高周波素子と、前記誘電体基板の一方の表面に被着形成され一端が前記高周波素子と接続された第1の高周波用線路と、前記高周波素子および前記第1の高周波用線路の周囲に設けられた枠体と、前記誘電体基板の他方の表面に形成された第2の高周波用線路とを具備し、前記第1の高周波用線路と前記第2の高周波用線路とを電磁的に結合してなる高周波素子搭載基板を、接続端子を具備する外部基板に実装する構造であって、前記高周波素子搭載基板の前記枠体を前記外部基板と接合することにより前記高周波素子を誘電体基板、枠体および外部基板によって形成されるキャビティ内に気密に封止するとともに、前記高周波素子搭載基板の前記第2の高周波用線路と前記接続端子とを接続してなることを特徴とする高周波素子搭載基板の実装構造。
  2. 前記高周波素子搭載基板における前記誘電体基板内部にグランド層が形成され、前記第1の高周波用線路と前記第2の高周波用線路とが、前記グランド層内に形成されたスロット孔を介して電磁的に結合してなる請求項1記載の高周波素子搭載基板の実装構造。
  3. 前記第2の高周波用線路と、前記接続端子とを、ワイヤボンディング、リボン、金属層付きテープのうちのいずれかによって接続してなる請求項1または請求項2記載の高周波素子搭載基板の実装構造。
  4. 誘電体基板と、該誘電体基板の一方の表面に搭載された高周波素子と、前記誘電体基板の一方の表面に被着形成され一端が前記高周波素子と接続された第1の高周波用線路と、前記高周波素子および前記第1の高周波用線路の周囲に設けられた枠体と、前記誘電体基板の他方の表面に形成された第2の高周波用線路とを具備し、前記第1の高周波用線路と前記第2の高周波用線路とを電磁的に結合してなる複数の高周波素子搭載基板を外部基板の表面に実装配列してなる高周波用モジュール構造であって、
    前記高周波素子搭載基板における前記枠体をそれぞれ前記外部基板と接合することにより前記高周波素子を誘電体基板、枠体および外部基板によって形成されるキャビティ内に気密に封止するとともに、前記複数の高周波素子搭載基板の各第2の高周波用線路同士を相互接続してなることを特徴とする高周波用モジュール構造。
  5. 前記高周波素子搭載基板における前記誘電体基板内部にグランド層が形成され、前記第1の高周波用線路と前記第2の高周波用線路とが、前記グランド層内に形成されたスロット孔を介して電磁的に結合してなる請求項記載の高周波用モジュール構造。
  6. 前記第2の高周波用線路同士を、ワイヤボンディング、リボン、および金属層付きテープのうちのいずれかによって相互接続してなる請求項4または請求項5記載の高周波用モジュール構造。
JP18394698A 1998-06-30 1998-06-30 高周波素子搭載基板の実装構造および高周波用モジュール構造 Expired - Fee Related JP3556474B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18394698A JP3556474B2 (ja) 1998-06-30 1998-06-30 高周波素子搭載基板の実装構造および高周波用モジュール構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18394698A JP3556474B2 (ja) 1998-06-30 1998-06-30 高周波素子搭載基板の実装構造および高周波用モジュール構造

Publications (2)

Publication Number Publication Date
JP2000022043A JP2000022043A (ja) 2000-01-21
JP3556474B2 true JP3556474B2 (ja) 2004-08-18

Family

ID=16144589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18394698A Expired - Fee Related JP3556474B2 (ja) 1998-06-30 1998-06-30 高周波素子搭載基板の実装構造および高周波用モジュール構造

Country Status (1)

Country Link
JP (1) JP3556474B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308435B (zh) 2009-02-25 2014-07-30 京瓷株式会社 高频模块
JP5241591B2 (ja) * 2009-04-24 2013-07-17 京セラ株式会社 高周波回路と高周波線路との接続構造
JP5790481B2 (ja) * 2011-12-22 2015-10-07 三菱電機株式会社 接続装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457802B2 (ja) * 1996-04-26 2003-10-20 京セラ株式会社 高周波用半導体装置
JP3537626B2 (ja) * 1997-04-22 2004-06-14 京セラ株式会社 高周波用パッケージ

Also Published As

Publication number Publication date
JP2000022043A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
US6483406B1 (en) High-frequency module using slot coupling
US6239669B1 (en) High frequency package
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US8552304B2 (en) High-frequency circuit package and high-frequency circuit device
JP2002185203A (ja) 導波管接続部
JP3209183B2 (ja) 高周波信号用集積回路パッケージ及びその製造方法
US6255730B1 (en) Integrated low cost thick film RF module
JP3556474B2 (ja) 高周波素子搭載基板の実装構造および高周波用モジュール構造
JPH10303333A (ja) 高周波用パッケージ
JP3570887B2 (ja) 高周波用配線基板
JP3305589B2 (ja) 高周波用半導体装置の実装構造
JPH11112209A (ja) 高周波用パッケージおよびその接続構造
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JPH08250911A (ja) 高周波気密モジュール
JP3556470B2 (ja) 高周波用モジュール
JP3704440B2 (ja) 高周波用配線基板の接続構造
JPH1022415A (ja) 高周波用半導体装置
JP3071761B2 (ja) 高周波用半導体装置の実装構造
JP3112253B2 (ja) 高周波用半導体装置
JP2004297465A (ja) 高周波用パッケージ
JPH10173403A (ja) 高周波気密モジュール
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2000164764A (ja) 高周波用配線基板の実装構造
JPH06232608A (ja) 複合マイクロ波回路モジュール
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees