-
Die
vorliegende Erfindung betrifft ein Verfahren zum Wiederherstellen
eines digitalen Datensignals und eines Taktsignals aus einem empfangenen Datensignal,
das aus einer Mehrzahl aufeinander folgender Bits besteht, wobei
ein Taktsignal zuerst aus dem empfangenen Datensignal durch eine
Resonatorschaltung erzeugt wird, und wobei das wiederhergestellte
Taktsignal erzeugt wird durch Abtasten des empfangenen Datensignals
mit dem wiederhergestellten Taktsignal. Darüber hinaus betrifft die vorliegende
Erfindung eine entsprechende Schaltung.
-
Beim
Empfang schneller digitaler Datensignale in Form einer Mehrzahl
aufeinander folgender Bits, wie z.B. von einem optischen Übermittlungsabschnitt,
wird ein Taktsignal für
gewöhnlich
aus dem empfangenen Datensignal wiederhergestellt, und durch dieses
Taktsignal wird das eingehende Signal neu zeitgesteuert, wie z.B.
in einem Flip-Flop, wobei dies bedeutet, dass die einzelnen Bits
des Datensignals mit dem Taktsignal synchronisiert werden. Bekannt
sind mehrere Verfahren, um dies zu erreichen. Bei einem häufig verwendeten
Verfahren wird das Taktsignal wiederhergestellt oder extrahiert,
indem zuerst ein Signal mit einem Impuls für jede Verschiebung des empfangenen
Datensignals erzeugt und danach dieses Impulssignal durch eine Resonatorschaltung
gefiltert wird. Die Resonatorschaltung kann zum Beispiel einen SAW-Filter oder einen
dielektrischen Filter mit hohem Q umfassen. Eine der Vorteile dieses
Verfahrens ist es, dass ein sehr sauberes bzw. klares und deutlich
definiertes Taktsignal erreicht wird. Darüber hinaus weist das Verfahren
bei sehr hohen Datenübertragungsraten
gute Ergebnisse auf und wird verifiziert.
-
Bei
sehr hohen Datenraten sind die einzelnen Bitperioden auf natürliche Weise
sehr kurz; zum Beispiel entspricht die Bitperiode bei 2,5 Gigabit/Sek. nur
400 ps. Somit ist das empfangene Datensignal für jedes Bit nur über eine
sehr kurze Periode stabil, und somit ist es wichtig, dass das eingehende
Datensignal ziemlich genau in der Mitte der Bitperiode abgetastet
wird oder in der Mitte des Augendiagramms, wie dies auch bezeichnet
wird. Da die zeitlichen Eigenschaften sowohl des Datensignals als
auch des Taktsignals Schwankungen ausgesetzt sind, die von dem Übermittlungsabschnitt
stammen, als auch zum Beispiel Verfahrensschwankungen und Temperaturschwankungen,
ist es schwierig sicherzustellen, dass die Synchronisierung dazwischen
ausreicht, um die eigentliche Abtastung in der Mitte der Bitperiode
zu bewirken.
-
Dies
kann bis zu einem gewissen Grad dadurch korrigiert werden, dass
in eines der Signale ein anpassbares Zeitverzögerungselement eingefügt wird.
Für gewöhnlich wird
das Datensignal verzögert, da
das wiederhergestellte Taktsignal bereits einer gewissen Verzögerung ausgesetzt
worden ist, wie zum Beispiel in der Resonatorschaltung. Diese Lösung erfordert
jedoch eine Anpassung der betroffenen Schaltung, und da diese Anpassung
separat für
jede einzelne Schaltung während
der Herstellung vorgenommen werden muss, handelt es sich dabei um
einen Vorgang, der das Produkt in einem erheblichen Maße teuerer
und komplizierter bzw. komplexer gestaltet. Darüber hinaus ist es nur möglich, statische Schwankungen
bzw. Abweichungen auf diese Weise zu berücksichtigen, während dynamische
Schwankunger, wie sie zum Beispiel durch Temperaturschwankungen
verursacht werden können,
unberücksichtigt
bleiben.
-
Der
vorliegenden Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren
der vorstehenden Art zu entwickeln, wobei die zeitliche Abtastung,
während
der das Datensignal stabil ist, automatisch sichergestellt wird,
und wobei eine individuelle Anpassung der Synchronisation in den
bereits vorher existierenden Schaltungen somit verhindert werden kann.
-
Gemäß der vorliegenden
Erfindung wird dies durch eine Phasenverriegelung des empfangenen Datensignals
und des wiederhergestellten Taktsignals miteinander erreicht, wie
dies in dem kennzeichnenden Teil aus Anspruch 1 ausgeführt ist.
Durch die Phasenverriegelung der beiden Signale miteinander unmittelbar
vor der Abtastung wird der Effekt der variierenden zeitlichen Verzögerungen
neutralisiert, denen die beiden Signale auf ihrem Weg durch die Schaltung
ausgesetzt gewesen sind, und wobei jeder Abtastvorgang präzise innerhalb
des kurzen Zeitraums ausgeführt
werden kann, während
dem das Datensignal stabil ist.
-
Wie
dies in Anspruch 2 ausgeführt
ist, kann das wiederhergestellte Taktsignal zeitlich verzögert werden,
und zwar abhängig
von der gemessenen Phasendifferenz. Dies sorgt für eine sehr präzise zeitliche
Anpassung und ist darüber
hinaus dahingehend von Vorteil, dass nur die Zeitverzögerung auf
einer Einzelfrequenz implementiert werden muss, da das Taktsignal
nur eine Frequenzkomponente aufweist.
-
Gemäß den Ausführungen
in Anspruch 3 kann auch das empfangene Datensignal zeitlich verzögert werden,
abhängig
von der gemessenen Phasendifferenz.
-
Gemäß den Ausführungen
aus Anspruch 4 kann die zeitliche Verzögerung erzeugt werden, indem
die gemessene Phasendifferenz als Steuersignal einer steuerbaren
Verzögerungseinheit
zugeführt wird.
Somit erhält
man eine verhältnismäßig einfache Lösung, wobei
der gewünschte
Effekt mut nur einer Komponente erreicht werden kann, wie zum Beispiel einer
steuerbaren Verzögerungseinheit.
-
Gemäß den Ausführungen
aus Anspruch 5 kann die zeitliche Verzögerung erzeugt werden, indem
die gemessene Phasendifferenz als ein weiteres Steuersignal an eine
Frequenzregelschleife bereitgestellt wird, wobei ein gesteuerter
Oszillator das wiederhergestellte Taktsignal erzeugt wird, gesteuert durch
ein Signal, das erzeugt wird als ein Maß der Frequenzabweichung zwischen
dem wiederhergestellten Taktsignal und einem Ausgangssignal aus der
genannten Resonatorschaltung. Durch den Einsatz einer Frequenzregelschleife
zur Erzeugung des zeitlich verzögerten
Signals kann letzteres allgemein ohne Zittern erzeugt werden, wodurch
bewirkt wird, dass auch das neu getaktete Datensignal größtenteils
frei von Zittern bzw. Jittern ist.
-
Wie
dies beschrieben ist, ist gemäß der vorliegenden
Erfindung ferner eine Schaltung zur Wiederherstellung eines digitalen
Datensignals und eines Taktsignals aus einem empfangenen Datensignals
vorgesehen, welches eine Reihe aufeinander folgender Bits aufweist,
wobei die Schaltung eine Resonatorschaltung zur Erzeugung eines
Taktsignals aus dem empfangenen Datensignal umfasst, und wobei sie
so gestaltet ist, dass sie das wiederhergestellte Datensignal durch
Abtasten des empfangenen Datensignals mit dem wiederhergestellten
Taktsignal erzeugt. Die Schaltung ist durch die in dem kennzeichnenden
Teil aus Anspruch 6 definierten Merkmale gekennzeichnet. Der Effekt
der Variierung der zeitlichen Verzögerungen, denen die beiden
Signale auf ihrem Weg durch die Schaltung ausgesetzt werden, wird
gemäß der vorstehenden
Beschreibung neutralisiert, und jeder Abtastvorgang kann präzise innerhalb
des sehr kurzen Zeitraums ausgeführt
werden, während
dem das Datensignal stabil ist.
-
Gemäß den Ausführungen
aus Anspruch 7 kann das wiederhergestellte Taktsignal zeitlich verzögert werden,
abhängig
von der gemessenen Phasendifferenz durch eine Einrichtung, die der
Schaltung zugehörig
ist. Dadurch wird eine sehr genaue zeitliche Anpassung vorgesehen,
und darüber
hinaus ist es vorteilhaft, dass die Zeiterzögerung nur auf einer Frequenz
implementiert werden muss, da das Taktsignal nur eine Frequenzkomponente
aufweist.
-
Alternativ
kann gemäß den Ausführungen aus
Anspruch 8 das empfangene Datensignal zeitlich verzögert werden
durch eine Einrichtung der Schaltung, abhängig von der gemessenen Phasendifferenz.
-
Gemäß den Ausführungen
aus Anspruch 9 kann die Schaltung eine steuerbare Verzögerungseinheit
umfassen, um die genannte durch die gemessene Phasendifferenz gesteuerte
Zeitverzögerung
zu erzeugen. Somit wird eine verhältnismäßig einfache Lösung realisiert,
wobei der gewünschte
Effekt mit nur einer Komponente erreicht werden kann, d.h. einer
steuerbaren Verzögerungseinheit.
-
Gemäß den Ausführungen
aus Anspruch 10 kann die Schaltung alternativ eine Frequenzregelschleife
umfassen, wobei ein gesteuerter Oszillator so angeordnet ist, dass
er das wiederhergestellte Taktsignal gesteuert durch ein Signal
erzeugt, das als ein Maß einer
Frequenzschwankung zwischen dem wiederhergestellten Taktsignal und
einem Ausgangssignal von der genannten Resonatorschaltung erzeugt
wird, und wobei die Frequenzregelschleife ferner so gestaltet ist,
dass sie die genannte zeitliche Verzögerung erzeugt durch die Bereitstellung
der gemessenen Phasendifferenz als ein weiteres Steuersignal an
die genannte Schleife. Unter Verwendung einer Frequenzregelschleife
zur Erzeugung des zeitlich verzögerten
Signals kann letzteres allgemein ohne Zittern bzw. Jitter erzeugt
werden, was dazu führt, dass
das neu getaktete Datensignal größtenteils ebenfalls
frei von Zittern bzw. Jitter ist.
-
Weitere
Ausführungsbeispiele
der Erfindung werden nachstehend in Bezug auf die Zeichnungen näher beschrieben.
In den Zeichnungen zeigen:
-
1 eine
bekannte Schaltung zur Wiederherstellung eines digitalen Datensignals
und eines Taktsignals aus einem empfangenen Datensignal;
-
2 ein
erstes Ausführungsbeispiel
einer Schaltung gemäß der vorliegenden
Erfindung;
-
3 ein
Beispiel für
den Aufbau eines Phasendetektors zur Verwendung in der Schaltung
aus 2;
-
3 ein
zweites Ausführungsbeispiel
einer Schaltung gemäß der vorliegenden
Erfindung;
-
4 ein
zweites Ausführungsbeispiel
einer Schaltung gemäß der vorliegenden
Erfindung; und
-
5 ein
drittes Ausführungsbeispiel
einer Schaltung gemäß der vorliegenden
Erfindung.
-
Die
hierin offenbarten Schaltungen sind vorzugsweise in einer. oder
in mehreren integrierten Schaltungen integriert. Zur Unterstützung des
erforderlichen Hochgeschwindigkeitsbetriebs der vorliegenden Schaltungen
werden Logikgatter und Schaltungsblöcke vorzugsweise als CML-Logik
unter Verwendung bipolarer Transistoren implementiert. Das bevorzugte
Verfahren ist ein bipolares Verfahren mit 2,0 μm, das sich für digitale
Schaltungen eignet, die innerhalb des Frequenzbereichs von etwa
622 MHz bis 10 GHz arbeiten. Die durch dieses Verfahren bereitgestellten
NPN-Transistoren weisen fT Werte von etwa
25 GHz auf. Alternativ können
im Handel verfügbare
CMOS-Prozesse mit 0,13 bis 0,25 μm
mit ausreichend schnellen Transistoren in einigen Anwendungen der
vorliegenden Erfindung angewandt werden, zumindest für Schaltungen,
die auf niedrigeren Systemfrequenzen arbeiten.
-
Die
Abbildung aus 1 zeigt eine Schaltung 1,
in Bezug auf welche die Erfindung angewendet werden kann. Die Schaltung
ist als Teil einer Empfängerschaltung
dargestellt, die ein digitales Datensignal z.B. von einem optischen Übermittlungsabschnitt
empfangen kann. Nur das Datensignal selbst wird in dem optischen Übermittlungsabschnitt übertragen,
und folglich muss dafür
ein passendes Taktsignal in dem Empfänger aus dem empfangenen Datensignal
extrahiert werden. Das eingehende Datensignal Din wird über einen
Datenpuffer 2 zu einer XOR-Schaltung geleitet, teilweise
direkt und teilweise über
ein Verzögerungselement 4.
Wenn das Signal Din durch einen Datenstrom
von z.B. 2,5 Gigabit/Sek. konstituiert wird, beträgt die Bitperiode
T 400 ps, und die Verzögerung
des Verzögerungselements 4 kann
dabei T/2 bzw. 200 ps entsprechen. An dem Ausgang der XOR-Schaltung 3 tritt
für jede
Verschiebung des Datensignals ein Impulssignal mit einem Impuls
von 200 ps auf. Dieses Impulssignal wird zu dem Eingang einer Resonatorschaltung 5 geleitet, bei
der es sich um Beispiel um einen SAW-Filter oder um einen dielektrischen
Filter mit hohem Q bzw. mit hoher Qualität handeln kann. Die Schaltung 1 selbst wird
für gewöhnlich als
eine integrierte Schaltung gebildet, und die Resonanzschaltung 5 kann
dabei optional eine externe Komponente darstellen, die mit der integrierten
Schaltung gekoppelt ist.
-
Da
die Resonanzschaltung 5 ein sehr hohes Q aufweist, tritt
an dem Ausgang ein stabiles Taktsignal Ck von 2,5 GHz auf, und dieses
Taktsignal kann danach zur Abtastung des Datensignals Din in
einem Flip-Flop 6 verwendet werden, so dass ein neu getaktetes
Datensignal Dout, d.h. ein Datensignal,
das mit dem wiederhergestellten Taktsignal Ck synchronisiert ist,
an dem Ausgang der Schaltung auftritt (über einen Datenpuffer 7). Über einen
Taktsignalpuffer 8 ist das wiederhergestellte Taktsignal
auch als das Taktsignal Ckout an dem Ausgang
der Schaltung verfügbar,
wobei das genannte Taktsignal auch in den folgenden Schaltungen
verwendet wird. Ein Verzögerungselement 9 wird
in den Übertragungsweg
des empfangenen Datensignals Din aus dem
Puffer 2 zu dem Flip-Flop 6 zu dem Zweck der Kompensation
der Verzögerung
eingefügt,
der das Taktsignal unvermeidlich zum Beispiel in der XOR-Schaltung 3 und der
Resonatorschaltung 5 ausgesetzt ist, so dass das Abtasten
in dem Flip-Flop 6 ungefähr in der Mitte der Bitperiode
des Datensignals auftritt.
-
Das
Verzögerungselement 9 kann
optional so angepasst werden, dass es Produktions- bzw. Fertigungstoleranzen
ausgleicht; wobei dies jedoch eine individuelle Anpassung jeder
einzelnen Schaltung während
der Erzeugung erfordert, wodurch das Produkt in einem erheblichen
Maße teuerer
und komplexer wird. Da im Besonderen die Verzögerung in der Resonatorschaltung 5 ferner in
gewissem Maße abhängig von
der Temperatur variieren kann, ist das Verzögerungselement 9 bei
sehr hohen Datenübertragungsraten,
d.h. den sehr kurzen Bitperioden, allerdings nicht in der Lage sicherzustellen,
dass die Abtastung in dem Flip-Flop 6 genau innerhalb des sehr
kurzen Zeitraums auftritt, während
dem das Datensignal stabil ist.
-
Das
U.S. Patent US-A-3.916.084 offenbart ein System zur Wiederherstellung
eines digitalen Datensignals und eines Taktsignals aus einem empfangenen
Datensignal, wobei ein Taktsignal aus dem empfangenen Datensignal
durch eine Resonatorschaltung erzeugt wird, und wobei das wiederhergestellte
Datensignal durch Abtasten des empfangenen Datensignals mit dem
wiederhergestellten Signal erzeugt wird.
-
EP 312.671 offenbart eine
prädiktive
Taktwiederherstellungsschaltung, wobei das Taktsignal durch einen
phasenverriegelten Oszillator erzeugt wird.
-
Das
U.S. Patent US-A-5.793.823 offenbart eine Synchronisationsschaltung,
wobei ein internes Taktsignal um eine Verzögerungszeit verzögert wird, so
dass verzögerte
Taktsignale erzeugt werden. Ein verzögertes Taktsignal mit einem
Anstieg, der nahezu einem externen Datensignal entspricht, wird
zum Takten eines externen Datensignals verwendet.
-
Das
U.S. Patent offenbart eine phasenberichtigte Taktwiederherstellungsschaltung
für mehrstufige
digitale Signale.
-
Die
Abbildung aus 2 zeigt somit eine Schaltung 11 gemäß der vorliegenden
Erfindung, bei der dieses Problem gelöst ist.
-
Der
größte Teil
der Schaltung 11 entspricht der Schaltung 1 aus 1,
und wobei Komponenten, die in beiden Figuren enthalten sind, sind
mit den gleichen Bezugsziffern bezeichnet. Ein Phasendetektor 12,
dessen Betrieb nachstehend im Text näher beschrieben ist, vergleicht
das wiederhergestellte Taktsignal Ck mit dem Datensignal und erzeugt
an dessen Ausgang ein Signal, welches die Phasendifferenz zwischen
den beiden Signalen ausdrückt
und somit zwischen der optimalen Abtastzeit und der tatsächlichen
Abtastzeit. Das Ausgangssignal der Resonatorschaltung 5 wird
nicht direkt als das wiederhergestellte Taktsignal verwendet, sondern
vielmehr zu dem Eingang einer steuerbaren Verzögerungseinheit 13 geleitet,
die durch das Ausgangssignal von dem Phasendetektor 12 gesteuert
wird. Das Ausgangssignal von der Verzögerungseinheit 13 bildet dann
das wiederhergestellte Taktsignal Ck, das angepasst worden ist,
um die optimale Abtastzeit in dem Flip-Flop 6 zu erreichen.
Die Schaltung 11 zeigt ferner eine Verzögerungseinheit 9 in
dem Datensignalpfad. Letzterer kann sich weiterhin dazu eignen, die
größere Verzögerung des
Taktsignals in der Schaltung 3 und der Resonatorschaltung 5 zu
kompensieren, da das steuerbare Verzögerungselement 13 auf
natürliche
Weise nur positive Verzögerungen bereitstellt.
Hiermit wird festgestellt, dass die Verzögerungseinheit 13 grundsätzlich auch
aus einer festen und einer steuerbaren Verzögerung bestehen kann.
-
Die
Abbildung aus 3 zeigt ein Beispiel für die Struktur
bzw. den Aufbau des Phasendetektors 12. Wie dies bereits
vorstehend im Text beschrieben worden ist, vergleicht der Phasendetektor 12 das wiederhergestellte
Taktsignal Ck mit dem Datensignal Din und
erzeugt ein Signal an dessen Ausgang, wobei das genannte Signal
ein Maß der
Phasendifferenz zwischen den beiden Signalen darstellt und somit
zwischen der optimalen Abtastzeit und der tatsächlichen Abtastzeit. Dies wird
dadurch erreicht, dass das wiederhergestellte Taktsignal Ck zum
Abtasten des Datensignals Din in drei Flip-Flops 21, 22, 23 zu
drei unterschiedlichen Zeitpunkten verwendet wird. Wenn der eingesetzte
Flip-Flop-Typ so gestaltet ist, dass an einer positiven Taktsignalflanke
abgetastet wird, zeigen die Ausgaben der beiden Flip-Flops 21 und 22 den
aktuellen und den vorhergehenden Abtastwert des Datensignals entsprechend.
Der aktuelle Wert wird als Abtastwert C (SC) bezeichnet, während der
vorhergehende Wert als Abtastwert A (SA) bezeichnet wird. Die Verzögerung in
dem Flip-Flop 21 wird so gewählt, dass sie für einen
neuen Abtastwert an dem Ausgang (SC) ausreicht, bewirkt durch eine
positive Taktsignalflanke, die nicht auftritt, nachdem das Flip-Flop 22 dessen
Abtastung ausgeführt
hat, bewirkt durch die genannte Taktsignalflanke. Wenn dies nicht
der Fall ist, muss ein zusätzliches
Verzögerungselement
zwischen den beiden Flip-Flops eingefügt werden.
-
Aufgrund
des Inverters 24 tastet das Flip-Flop 23 das Datensignal
an der negativen Flanke des Taktsignals ab, was zu einem Abtastwert
(Abtastwert B, SB) zwischen den beiden anderen führt, d.h. etwa der Zeitpunkt,
wenn der Übergang
von der vorhergehenden Bitperiode zu der aktuellen Bitperiode auftritt,
wobei positive und negative Periodenhälften des Taktsignals mit gleicher
Länge eingesetzt
werden. Wenn dies nicht der Fall ist, kann der Inverter 24 durch
eine Verzögerungsschaltung
mit einer Verzögerung
ersetzt werden, welche der Hälfte
einer Taktsignalperiode entspricht.
-
An
den Ausgängen
der drei Flip-Flops werden somit drei aufeinander folgende Abtastwerte
präsentiert,
d.h. SA, welche ungefähr
in der Mitte der vorhergehenden Bitperiode ausgeführt worden
ist, SB, welche etwa zu dem Zeitpunkt ausgeführt worden ist, wenn der Übergang
von der vorhergehenden zu der aktuellen Bitperiode erfolgt, und
SC, welche ungefähr
in der Mitte der aktuellen Bitperiode ausgeführt worden ist. Ein Signal
SAC wird durch eine XOR-Schaltung 25 und einen folgenden
Inverter 26 erzeugt, wobei das Signal eine logische „1" ist, wenn die Abtastwerte
SA und SC identisch sind, und wobei das Signal eine logische „0" ist, wenn sie unterschiedlich
sind, d.h. es ist eine Verschiebung von der vorherigen zu der aktuellen
Bitperiode aufgetreten. In ähnlicher
Weise wird ein Signal SAB durch eine XOR-Schaltung 27 und
einen folgenden Inverter 28 erzeugt, wobei das genannte
Signal eine logische „1" ist, wenn die Abtastwerte
SA und SB identisch sind, und wobei es sich um eine logische „0" handelt, wenn sie
sich unterscheiden.
-
In
der Folge erzeugen zwei NOR-Schaltungen 29 und 30 zwei
Signale AUF und AB. Wenn SAC einer logischen „1" entspricht, was dem Zustand entspricht,
wenn die Abtastwerte SA und SC identisch sind, so handelt es sich
bei beiden Signalen, AUF und AB, um eine logische „0", unabhängig von
dem Wert von SAB, wobei der Abtastwert SB nicht signifikant ist,
da es in dieser Situation unmöglich
ist, Informationen über
die Position der Abtastzeit zu extrahieren.
-
Wenn
SAC im anderen Fall einer logischen „0" entspricht, was einer erfolgten Verschiebung
von der vorherigen Bitperiode zu der aktuellen Bitperiode entspricht,
werden die Signale AUF und AB durch das Signal SAB bestimmt. Das
Signal AB ist eine logische „1", wenn SAB gleich „1" ist, was identischen Abtastwerten
SA und SB als Folge der Verschiebung von der vorhergehenden zu der
aktuellen Bitperiode entspricht, die nach der negativen Flanke des
Taktsignals aufgetreten ist. In diesem Fall wird das Taktsignal
zu früh
mit der optimalen Abtastzeit verglichen, und das Signal AB zeigt
an, dass es weiter verzögert werden
muss. Wenn im anderen Fall SAB „0" ist, entspricht das Signal AUF einer
logischen „1", was einem Unterschied
der Abtastwerte SA und SB als Folge der Verschiebung von der vorherigen
zu der aktuellen Bitperiode entspricht, die vor der negativen Flanke
des Taktsignals aufgetreten ist. In diesem Fall wird das Taktsignal
zu spät
mit der optimalen Abtastzeit verbleichen, und das Signal AUF signalisiert, dass
die Verzögerung
verringert werden muss.
-
Um
die beiden Signale AUF und AB in ein einzelnes Signal umzuwandeln,
das über
den Filter 12 zu dem Verzögerungselement 13 geleitet
wird, werden die beiden Signale zu einer Dreistufen-Schaltung oder
einer Ladungspumpe 31 geleitet. Wenn beide Signale eine „0" darstellen, befindet
sich der Ausgang der Schaltung 31 in einem Zustand der
hohen Impedanz (Dreistufen), so dass das Verzögerungselement 13 nicht
betroffen ist, d.h. die Verzögerung ändert sich
nicht. Wenn das Signal AUF eine logische „1" ist, stellt die Schaltung 31 einen
positiven Ladestrom bereit, der zu dem Verzögerungselement 31 geleitet
wird und somit die Steuerspannung erhöht, so dass die Verzögerung reduziert
wird. Wenn das Signal AB in ähnlicher
Weise einer logischen „1" entspricht, sieht
die Schaltung 31 einen negativen Ladestrom vor, der zu
dem Verzögerungselement 13 geleitet
wird und somit die Steuerspannung senkt, so dass die Verzögerung erhöht wird.
Somit wird das Taktsignal Ck kontinuierlich angepasst, so dass die Abtastung
B immer genau zu dem Übergangszeitpunkt
ausgeführt
wird, und wobei darauf das Abtasten C in der Mitte der Bitperiode
folgt.
-
Ferner
wird hiermit festgestellt, dass in der abgebildeten Schaltung die
beiden Flip-Flops 6 und 21 die gleiche Funktion
erfüllen,
wobei das Signal SC an dem Ausgang des Flip-Flop 21 mit
dem Signal identisch ist, das das neu getaktete Datensignal Dout an dem Ausgang des Flip-Flop 6 bildet.
Somit kann auf eines der Flip-Flops verzichtet werden. Wenn wie vorstehend
zwei getrennte Flip-Flops erwähnt
werden, so dient dies ausschließlich
Gründen
der Klarheit.
-
In
der Abbildung aus 2 ist die steuerbare Verzögerungseinheit 13 in
den Taktsignalzweig eingefügt,
so dass das wiederhergestellte Taktsignal abhängig von der durch den Phasendetektor 12 gemessenen
Phasendifferenz verzöget
wird. Der entscheidende Punkt der Erfindung ist es jedoch einfach, dass
das Taktsignal und das Datensignal im Verhältnis zueinander angepasst
werden, wobei es nicht entscheidend ist, ob das Taktsignal oder
das Datensignal der variablen Verzögerung ausgesetzt wird. In der
Abbildung aus 4 dargestellt ist somit ein
alternatives Ausführungsbeispiel
einer Schaltung 33 gemäß der vorliegenden
Erfindung. An Stelle der steuerbaren Verzögerungseinheit 13 in
dem Taktsignalzweig wird eine steuerbare Verzögerungseinheit 34 in
den Datensignalzweig eingefügt.
In diesem Fall vergleicht der Phasendetektor 12 das wiederhergestellte
Taktsignal Ck mit dem verzögerten
Datensignal und erzeugt, wie vorher, ein Signal an dessen Ausgang,
wobei es sich bei dem genannten Signal um ein Maß der Phasendifferenz zwischen
den beiden Signalen handelt, und somit zwischen der optimalen Abtastzeit
und der tatsächlichen
Abtastzeit. Die anderen Bestandteile der Schaltung aus 4 bleiben
unverändert
im Vergleich zu der Schaltung aus 2. Hiermit
wird ferner festgestellt, dass die feste Verzögerung 9 und die steuerbare
Verzögerungseinheit 34 optional
in einer Einheit kombiniert werden können.
-
In
den Abbildungen der 2 und 4 werden
das Taktsignal und das Datensignal entsprechend durch die entsprechenden steuerbaren
Verzögerungseinheiten 12 und 34 verzögert. Die
Abbildung aus 5 zeigt ein Ausführungsbeispiel,
wobei die Verzögerung
auf andere Art und Weise erzeugt wird. Das wiederhergestellte Taktsignal
Ck wird in diesem Fall durch einen spannungsgeregelten Oszillator 37 erzeugt,
der mit dem Ausgangssignal der Resonatorschaltung 5 frequenzverriegelt
ist. Das Taktsignal Ck wird zu einem Phasenfrequenzdetektor 35 zurückgeführt, wo
es mit dem Ausgangssignal von der Resonatorschaltung 5 verglichen
wird. Jede Frequenzdifferenz zwischen den beiden Taktsignalen führt zu einem
Fehlersignal an dem Ausgang des Phasenfrequenzdetektors 35,
wobei das genannte Signal als ein Steuersignal über einen Tiefpassfilter 36 in
den spannungsgeregelten Oszillator 37 gespeist wird.
-
Dies
trägt dazu
bei, sicherzustellen, dass das wiederhergestellte Taktsignal Ck
mit dem Ausgangssignal von der Resonatorschaltung 5 frequenzverriegelt
wird. Dabei wird jedoch nicht sichergestellt, dass das Abtasten
des Datensignals in dem Flip-Flop 6 zu dem geeigneten Zeitpunkt
im Verhältnis
zu dem Datensignal ausgeführt
wird. Dies wird erreicht, wenn der Phasendetektor 12 das
wiederhergestellte Taktsignal Ck mit dem Datensignal vergleicht
und an dessen Ausgang ein Signal erzeugt, wobei es sich bei dem
genannten Signal um ein Maß der
Phasendifferenz zwischen den beiden Signalen handelt und somit zwischen
der optimalen Abtastzeit und der tatsächlichen Abtastzeit. Dieser
Versatz wird in dem Tiefpassfilter 38 gefiltert und danach
in dem Summierpunkt 39 mit dem Fehlersignal des Phasenfrequenzdetektors 35 eingefügt, bevor
das Fehlersignal in der ursprünglichen
Schleife in den Tiefpassfilter 36 gespeist wird. Dies führt zu einer
Phasenänderung des
spannungsgeregelten Oszillators 37 und somit des wiederhergestellten
Taktsignals. Wenn die Zeitkonstanten für die zwei Filter 36 und 38 so
ausgewählt werden,
dass der Tiefpassfilter 38 deutlich langsamer ist als der
Tiefpassfilter 36, wobei die Schleife, welche den Phasendetektor 12,
die Tiefpassfilter 38 und 36 und den spannungsgeregelten Oszillator 37 umfasst,
passt das wiederhergestellte Taktsignal Ck an, so dass eine optimale
Abtastzeit in dem Flip-Flop 6 erhalten wird. Die anderen
Teile der Schaltung aus 5 bleiben im Vergleich zu der Schaltung
aus 2 unverändert.
-
Damit
eine Schaltung 11 in dem Bereich von 2,5 GHz arbeiten kann,
wird eine Zeitkonstante für den
Tiefpassfilter 38 von etwa 100 μS bevorzugt, was einer Grenzfrequenz
von etwa 10 kHz entspricht, wie etwa zwischen 1 kHz und 50 kHz.
Wie dies bereits vorstehend im Text beschrieben worden ist, wird
die Zeitkonstante des Tiefpassfilters 36 vorzugsweise so ausgewählt, dass
sie signifikant kleiner ist als die Zeitkonstante des Filters 38,
d.h. der Tiefpassfilter 36 weist vorzugsweise eine deutlich
höhere
Grenzfrequenz auf als die Grenzfrequenz des Tiefpassfilters 38.
Vorzugsweise wird die Grenzfrequenz des Tiefpassfilters 36 so
ausgewählt,
dass sie etwa 10 bis 20 Mal höher
ist als die Grenzfrequenz des Tiefpassfilters 38. Für einen
Betrieb in dem Bereich von 2,5 GHz und eine ausgewählte Grenzfrequenz
von etwa 10 kHz in dem Tiefpassfilter 38, sollte somit
eine Grenzfrequenz von etwa 100 kHz für den Tiefpassfilter 36 ausgewählt werden,
wie zum Beispiel zwischen 40 kHz und 2 MHz. Für höhere oder niedrigere Systembetriebsfrequenzen,
wie z.B. von 10 GHz oder 622 MHz (die entsprechend STM 64 und STM
4 entsprechen, so werden diese Grenzfrequenzen vorzugsweise entsprechend
im Wesentlichen proportional skaliert.
-
Hiermit
wird festgestellt, dass das Verfahren aus 5 zur Erzeugung
der Zeitdifferenz auch angewandt werden kann, wenn das Datensignal
wie in 4 verzögert
wird.
-
Vorstehend
wurden zwar bevorzugte Ausführungsbeispiele
der vorliegenden Erfindung beschrieben und dargestellt, wobei die
Erfindung jedoch nicht auf diese beschränkt ist, wobei sie vielmehr
auch gemäß anderen
Ausführungsbeispielen gemäß dem Umfang
der folgenden Ansprüche
implementiert werden kann.