JP3618086B2 - 複数の列電極駆動回路および表示装置 - Google Patents
複数の列電極駆動回路および表示装置 Download PDFInfo
- Publication number
- JP3618086B2 JP3618086B2 JP2001113320A JP2001113320A JP3618086B2 JP 3618086 B2 JP3618086 B2 JP 3618086B2 JP 2001113320 A JP2001113320 A JP 2001113320A JP 2001113320 A JP2001113320 A JP 2001113320A JP 3618086 B2 JP3618086 B2 JP 3618086B2
- Authority
- JP
- Japan
- Prior art keywords
- column electrode
- electrode drive
- drive circuit
- signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置等の表示装置、および、その表示装置に使用される複数の列電極駆動回路に関する。
【０００２】
【従来の技術】
液晶表示装置は、一対のガラス基板の間に液晶層が挟まれている。図５は、従来例による一方のガラス基板（以下、制御ガラス基板とよぶ）の概略構成を示す平面図である。制御ガラス基板２１は表示部２１ａを有する。表示部２１ａは、液晶表示装置において液晶層が挟まれている領域である。制御ガラス基板２１には、相互に平行な複数の行電極（ゲート電極）２０５と、各行電極２０５に対して直交に交わりそれぞれが相互に平行な複数の列電極（ソース電極）２０６とがそれぞれ設けられている。なお、他方のガラス基板（以下、対向ガラス基板とよぶ）には、液晶層側の表面にコモン電極がほぼ全面にわたって設けられている。
【０００３】
制御ガラス基板２１の一方の側縁部には、その側縁部に沿ってゲート基板２９が配置されている。また、その側縁部に隣接する側縁部に沿ってソース基板２５が配置されている。ゲート基板２９には、複数の行電極２０５をそれぞれ駆動する複数の行電極駆動回路（ゲートドライバＩＣ）２２が、ゲート基板２９に沿って列状に配置されており、各行電極駆動回路２２は、ゲート基板２９と表示部２１ａとの間に設けられる。
【０００４】
ソース基板２５には、複数の列電極２０６をそれぞれ駆動する複数の列電極駆動回路（ソースドライバＩＣ）２３が、ソース基板２５に沿って配置されており、各列電極駆動回路２３が、ソース基板２５と表示部２１ａとの間に設けられる。
【０００５】
ゲート基板２９とソース基板２５との間には、コントロール基板３１が配置されており、このコントロール基板３１上にタイミングコントローラＩＣ３４が実装されている。
【０００６】
図６は、タイミングコントローラＩＣ３４の内部の構成を示すブロック図である。タイミングコントローラＩＣ３４には、入力バッファ３４ａが設けられており、この入力バッファ３４ａに、制御データ信号（例えば、表示部２１ａにて表示されるカラー画像におけるＲＧＢの各色に関する表示データ信号、クロック信号ＣＫ、水平同期信号ＨＳ、垂直同期信号ＶＳ、イネーブル信号ＥＮＡＢ等）が入力される。
【０００７】
また、タイミングコントローラＩＣ３４は、入力バッファ３４ａに入力される制御データ信号に基づいて列電極駆動・行電極駆動タイミング信号を出力するタイミングコントロール部３４ｂと、タイミングコントロール部３４ｂから出力される列電極駆動タイミング信号に同期して表示データ信号を出力するソース側の出力バッファ３４ｃと、タイミングコントロール部３４ｂからの行電極駆動タイミング信号を出力するゲート側の出力バッファ３４ｄとを備える。
【０００８】
タイミングコントローラＩＣ３４のタイミングコントロール部３４ｂは、入力バッファ３４ａから入力される制御データ信号に基づいて、各列電極駆動回路２３に対するソーススタートパルス（ＳＳＰ）、ソースクロック（ＳＣＫ）等の列電極駆動タイミング信号を生成する。タイミングコントロール部３４ｂは、生成された各列電極駆動タイミング信号を、ソース側の出力バッファ３４ｃから、図５に示すように、フレキシブルプリント基板（ＦＰＣ）３３およびソース基板２５上に設けられた配線２５ａを介して、ソース基板２５上の各列電極駆動回路２３に出力する。
【０００９】
同様に、タイミングコントローラＩＣ３４のタイミングコントロール部３４ｂにて生成される行電極駆動タイミング信号は、各行電極駆動回路２２に対するゲートスタートパルス（ＧＳＰ）、ゲートクロック（ＧＣＫ）等の走査信号として、ゲート側の出力バッファ３４ｄから、フレキシブルプリント基板（ＦＰＣ）３２およびゲート基板２９上に設けられた配線２９ａを介して、ゲート基板２９上の各行電極駆動回路２２にそれぞれ出力される。
【００１０】
タイミングコントローラＩＣ３４は、このように、各行電極駆動回路２２と各列電極駆動回路２３とを駆動するための列電極駆動・行電極駆動タイミング信号を生成し、制御データ信号と列電極駆動タイミング信号とに基づいて、各列電極駆動回路２３へ表示データ信号を列電極駆動タイミング信号に同期して出力する。
【００１１】
なお、各行電極駆動回路２２は、制御ガラス基板２１の側縁部上に設けられる。この場合、タイミングコントローラＩＣ３４の出力が、ＦＰＣ３２および制御ガラス基板２１上の配線を介して、各行電極駆動回路２２に与えられる。
【００１２】
【発明が解決しようとする課題】
このような構成の液晶表示装置では、コントロール基板３１上に設けられたタイミングコントローラＩＣ３４によって生成される列電極駆動・行電極駆動タイミング信号に基づいて、各行電極駆動回路２２および各列電極駆動回路２３がそれぞれ駆動される。このために、大型のタイミングコントローラＩＣ３４と、このタイミングコントローラＩＣ３４を実装するためのコントロール基板３１とが必要になる。
【００１３】
近年、液晶表示装置等の表示装置は、大型化されるとともに、高精細化されるようになっている。従って、コントロール基板３１およびソース基板２５上のバスラインが長くなって、各バスラインの付加容量が大きくなるとともに、１本のバスラインに接続される列電極駆動回路２３の数も増加する傾向にある。その結果、タイミングコントローラＩＣ３４の各出力バッファ３４ｃおよび３４ｄに要求されるファンアウトが大きくなり、しかも、厳しいタイミング設定が要求される。
【００１４】
さらに、タイミングコントローラＩＣ３４の列電極駆動・行電極駆動タイミング信号を各行電極駆動回路２２および各列電極駆動回路２３にそれぞれ出力するために、コントロール基板３１と、ソース基板２５およびゲート基板２９とをそれぞれ接続するＦＰＣ３２および３３が必要になるとともに、ゲート基板２９上に設けられた配線２９ａおよびソース基板２５上に設けられた配線２５ａもそれぞれ必要になり、厚みの増大等、表示装置の外形に多大な影響を及ぼす。
【００１５】
さらに、ＦＰＣ３２および３３を使用して、コントロール基板３１と、ゲート基板２９およびソース基板２５とを接続するために、構造が複雑になり、また、組み立てる際の作業が容易でなく、製造コストが増大するという問題もある。
【００１６】
特開平１１−１９４７１３号公報には、列電極駆動回路（ソースドライバ）がタイミング発生回路を備え、そのタイミング発生回路によって生成される列電極駆動・行電極駆動タイミング信号に基づいて、列電極駆動回路（ソースドライバ）が動作されるとともに行電極駆動回路（ゲートドライバ）が動作される構成が開示されている。このような構成の表示装置では、構造が簡略化されるとともに、装置全体が大型化することも防止される。
【００１７】
このために、前述したような複数の列電極駆動回路（ソースドライバ）および複数の行電極駆動回路（ゲートドライバ）が設けられた表示装置においても、いずれかの列電極駆動回路にタイミング発生回路を設けて、このタイミング発生回路によって生成される列電極駆動・行電極駆動タイミング信号を、各列電極駆動回路および各行電極駆動回路に対して供給することが考えられる。
【００１８】
図７に、１つの列電極駆動回路（ソースドライバＩＣ）２３がタイミングコントローラＩＣ３４を備える制御ガラス基板２１の平面図を示す。しかしながら、この場合、１つの列電極駆動回路（ソースドライバＩＣ）２３Ａに備えられるタイミングコントローラＩＣ３４によって生成される列電極駆動・行電極駆動タイミング信号を、他の各列電極駆動回路（ソースドライバＩＣ）２３および各行電極駆動回路（ゲートドライバＩＣ）２２にそれぞれ出力するために、内部にタイミングコントローラＩＣ３４を備える１つの列電極駆動回路２３Ａには、大きな出力バッファが必要になり、現実的でないという問題がある。
【００１９】
また、特開平１１−１９４７１３号公報に開示されているように、列電極駆動回路および行電極駆動回路が、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）によって実装されている場合には、列電極駆動回路および行電極駆動回路と、ガラス基板上に設けられる配線との位置合わせが容易でないために、製造が容易でないという問題がある。また、特開平１１−１９４７１３号公報では、配線同士の干渉を避ける目的で表示部に配線が配置されているが、この場合、表示部の額縁を大きくする必要性が生じ、狭額縁化を図ることができない。
【００２０】
本発明は、このような問題を解決するものであり、その目的は、複数の行電極駆動回路および列電極駆動回路が設けられているにもかかわらず、小型のままであり、製造が容易な表示装置を提供することにある。本発明の他の目的は、本発明の表示装置に好適に使用される列電極駆動回路を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の複数の列電極駆動回路は、複数の行電極をそれぞれ駆動するための複数の行電極駆動回路と、複数の列電極をそれぞれ駆動するための複数の列電極駆動回路とを有するマトリクス型表示装置における複数の列電極駆動回路であって、前記複数の列電極駆動回路の各々が、複数の列電極に対する制御データ信号が入力されるデータ入力部と、前記行電極駆動回路および前記列電極駆動回路の少なくとも一方の動作タイミングを制御するタイミング信号を生成するタイミングコントロール部と、前記データ入力部に入力された制御データ信号に基づいて、前記制御データ信号を前記タイミングコントロール部によって生成されるタイミング信号に同期させた信号か、または、前記制御データ信号のいずれか一方を選択する選択手段と、前記選択手段にて選択された信号を出力するデータ出力部とを具備し、第１の列電極駆動回路のデータ入力部は第２の列電極駆動回路のデータ出力部と接続し、前記第１の列電極駆動回路のデータ出力部は第３の列電極駆動回路のデータ入力部と接続する。
【００２２】
前記第１の列電極駆動回路のデータ入力部は、外部からの制御データ信号が入力される外部データ入力ポートと、前記第２の列電極駆動回路からのデータ信号を入力される転送データ入力ポートとが相互に切り換え可能に設けられ、前記外部データ入力ポートと前記転送データ入力ポートとの切り換えに対応して、前記第１の列電極駆動回路のタイミングコントロール部が動作状態と非動作状態とに切り換え可能であってもよい。
【００２３】
前記第１の列電極駆動回路のデータ入力部は、外部からの制御データ信号と、前記第２の列電極駆動回路に接続された転送データ信号のいずれか一方が選択的に入力され、前記第１の列電極駆動回路のタイミングコントロール部は、前記外部からの制御データ信号によって、動作状態と非動作状態とに切り換え可能であってもよい。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２９】
図１は本発明による表示装置の実施の形態の一例を示す液晶表示装置１００の構成を模式的に示す。液晶表示装置１００は、薄膜トランジスタ（以下ＴＦＴと記す）をスイッチング素子に用いたアクティブマトリクス型ＴＦＴアレイタイプであり、これは高表示品質が望まれる場合に有利である。
【００３０】
図１に示されるように液晶表示装置１００は、対向ガラス基板１０２と制御ガラス基板１１との間に液晶層１０９が設けられており、液晶層１０９が対向ガラス基板１０２上のコモン電極１０４と制御ガラス基板１１上の複数の画素電極１０３とにより制御される。制御ガラス基板１１において、複数の画素電極１０３のそれぞれはスイッチング素子（ＴＦＴ）１０８を介してソース電極１０６に接続され、ＴＦＴ１０８のゲートはゲート電極１０５にそれぞれ接続されている。
【００３１】
この液晶表示装置１００は、制御ガラス基板１１と対向ガラス基板１０２との間に、液晶層１０９が挟まれて構成されている。
【００３２】
制御ガラス基板１１は、表示部１１ａと非表示部１０ａとに分けられる。
【００３３】
表示部１１ａには、ゲート電極１０５と、ソース電極１０６と、ＴＦＴ１０８と、画素電極１０３とが設けられる。
【００３４】
非表示部１０ａには、複数の行電極駆動回路１２が設けられる。また、制御ガラス基板１１の側縁部に沿って、列電極用プリント配線基板１５が配置されている。この列電極用プリント配線基板１５と制御ガラス基板１１の側縁部にわたって、複数の列電極駆動回路１３と、各列電極駆動回路１３を実装しているＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ：テープキャリアパッケージ）１４とが設けられる。本実施の形態において、表示パネル２０は、制御ガラス基板１１と対向ガラス基板１０２とを含む。
【００３５】
図２は、制御ガラス基板１１および列電極用プリント配線基板１５の概略構成図、図３Ａは、その要部を拡大して示す概略構成図である。
【００３６】
この制御ガラス基板１１に含まれる表示部１１ａは、液晶表示装置１００において液晶層１０９（図１参照）が挟まれている領域である。その表示部１１ａの画素電極１０３（図１参照）では、６ビットで入力されるＲ（赤）、Ｇ（緑）、Ｂ（青）の各色のディジタルデータに基づいて、ＲＧＢの各色が、それぞれ、６４階調で表示される。本実施の形態において、表示部１１ａは、制御ガラス基板１１における隣接する一対の側縁部を除いた部分によって構成される。
【００３７】
制御ガラス基板１１の表示部１１ａには、相互に平行になった複数の行電極１０５と、各行電極１０５に対して直交に交わり、それぞれが相互に平行な複数の列電極１０６とがそれぞれ設けられる。
【００３８】
各行電極１０５には、それぞれの行電極１０５を選択するための走査信号がそれぞれ印加され、各列電極１０６には、それぞれの表示データに応じた階調表示を実現するための表示データ信号がそれぞれ印加される。なお、対向ガラス基板１０２には、液晶層１０９側の表面に、コモン電極１０４（図１参照）がほぼ全面にわたって設けられている。
【００３９】
制御ガラス基板１１における表示部１１ａの周辺に位置する一方の側縁部上には、複数の行電極１０５をそれぞれ駆動する複数の行電極駆動回路（ゲートドライバＩＣ）１２がその側縁部に沿って列状に配置されている。
【００４０】
また、各行電極駆動回路１２が配置された制御ガラス基板１１の側縁部に隣接する側縁部に沿って、列電極用プリント配線基板１５が配置されており、この列電極用プリント配線基板１５に、複数の列電極駆動回路（ソースドライバＩＣ）１３が設けられている。各列電極駆動回路１３は、ＴＣＰ１４上にそれぞれ実装されており、各ＴＣＰ１４が制御ガラス基板１１の側縁部と列電極用プリント配線基板１５との間にわたって設けられた状態で、制御ガラス基板１１の側縁部に沿って配置されている。
【００４１】
ＴＣＰ１４に実装された隣接する列電極駆動回路１３は渡り配線３６によって相互に接続されている。
【００４２】
なお、各行電極駆動回路１２は、制御ガラス基板１１上に実装されているが、列電極用プリント配線基板１５および各列電極駆動回路１３が実装されたＴＣＰ１４と同様に、各行電極駆動回路１２をＴＣＰで実装して、プリント配線基板上に設けるように構成してもよい。
【００４３】
図４（ａ）は、列電極駆動回路１３の内部の構成を示すブロック図である。
【００４４】
各ＴＣＰ１４上に実装された列電極駆動回路１３は、それぞれ同様の構成でもよい。列電極駆動回路１３には、制御データ信号が入力されるデータ入力部１３ａが設けられる。列電極駆動回路１３には、また、データ入力部１３ａに入力される制御データ信号に基づいて列電極駆動・行電極駆動タイミング信号を生成するタイミングコントロール部１３ｂが設けられる。また、データ入力部１３ａの出力およびタイミングコントロール部１３ｂの出力は、セレクタ１３ｃを介して、データ出力部１３ｄに与えられる。
【００４５】
列電極駆動回路１３のデータ入力部１３ａは、外部から入力される制御データ信号が入力される外部データ入力ポート１３ｅと、列電極駆動回路１３同士が相互に接続された場合に前段の列電極駆動回路１３から出力された制御データ信号が入力される転送データ入力ポート１３ｆとを備える。入力される制御データ信号は、ＲＧＢの各色の表示データ信号、クロック信号ＣＫ、水平同期信号ＨＳ、垂直同期信号ＶＳ、イネーブル信号ＥＮＡＢである。
【００４６】
データ入力部１３ａの外部データ入力ポート１３ｅおよび転送データ入力ポート１３ｆは、いずれか一方のみが選択されて使用される。
【００４７】
また、タイミングコントロール部１３ｂは、列電極駆動・行電極駆動タイミング信号を生成する動作状態と、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態とに切り換え可能である。データ入力部１３ａの外部データ入力ポート１３ｅから制御データ信号が入力される場合、タイミングコントロール部１３ｂは列電極駆動・行電極駆動タイミング信号を生成する動作状態とされる。一方、データ入力部１３ａの転送データ入力ポート１３ｆから制御データ信号が入力される場合、タイミングコントロール部１３ｂは列電極駆動・行電極駆動タイミング信号を生成しない非動作状態となる。
【００４８】
このような構成の列電極駆動回路１３において、行電極駆動回路１２に近接した１つの列電極駆動回路（以下、マスター列電極駆動回路１３Ｍとよぶ）は、外部からの制御データ信号が外部データ入力ポート１３ｅから入力される場合、タイミングコントロール部１３ｂは列電極駆動・行電極駆動タイミング信号を生成する動作状態となる。マスター列電極駆動回路１３Ｍの外部データ入力ポート１３ｅには、表示装置または列電極駆動回路１３の外部からの制御データ信号が入力される。
【００４９】
マスター列電極駆動回路１３Ｍを除く他の列電極駆動回路（以下、スレーブ列電極駆動回路１３Ｓとよぶ）は、転送データ入力ポート１３ｆがそれぞれ選択されている。従って、各スレーブ列電極駆動回路１３Ｓのタイミングコントロール部１３ｂは、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態になっている。マスター列電極駆動回路１３Ｍに接続されたスレーブ列電極駆動回路１３Ｓは、マスター列電極駆動回路１３Ｍから出力される制御データ信号が、転送データ入力ポート１３ｆから入力される。他のスレーブ列電極回路１３Ｓにおいても、前段に接続された各スレーブ列電極駆動回路１３Ｓから転送される制御データ信号は、転送データ入力ポート１３ｆから入力される。
【００５０】
マスター列電極駆動回路１３Ｍでは、外部データ入力ポート１３ｅからデータ入力部１３ａに入力された制御データ信号が、タイミングコントロール部１３ｂに与えられており、動作状態のタイミングコントロール部１３ｂにて生成される列電極駆動・行電極駆動タイミング信号、および、データ信号は、セレクタ１３ｃに与えられている。セレクタ１３ｃは、タイミングコントロール部１３ｂにて生成された列電極駆動・行電極駆動タイミング信号およびデータ信号をデータ出力部１３ｄに出力する。
【００５１】
データ出力部１３ｄは、列電極駆動・行電極駆動タイミング信号に同期した制御データ信号（タイミング信号ＳＣＫ、ＳＳＰ、ＬＳ、ＤＡＴＡ信号、ＲＧＢ×６ｂｉｔで構成される）を、渡り配線３６によって接続されたスレーブ列電極駆動回路１３Ｓに出力するとともに、タイミングコントロール部１３ｂにて生成された行電極駆動タイミング信号を、ゲートスタートパルス（ＧＳＰ）およびゲートクロック（ＧＣＫ）等の走査信号として、マスター列電極駆動回路１３Ｍに近接して配置された行電極駆動回路１２に出力する。
【００５２】
なお、制御データ信号に基づいて、このマスター列電極駆動回路１３Ｍに接続された各列電極１０６が制御される。
【００５３】
各スレーブ列電極駆動回路１３Ｓでは、前段の列電極駆動回路１３から出力される制御データ信号が、転送データ入力ポート１３ｆを介してデータ入力部１３ａに入力されており、その制御データ信号が、セレクタ１３ｃに与えられている。各スレーブ列電極駆動回路１３Ｓでは、タイミングコントロール部１３ｂが、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態になっており、セレクタ１３ｃは、データ入力部１３ａから与えられる制御データ信号を、そのままの状態で、データ出力部１３ｄに出力して、データ出力部１３ｄは、その制御データ信号を、渡り配線３６を介して、直列接続されたスレーブ列電極駆動回路１３Ｓに転送する。
【００５４】
このように、各スレーブ列電極駆動回路１３Ｓは、前段のマスター列電極駆動回路１３Ｍ、またはスレーブ列電極駆動回路１３Ｓから転送される制御データ信号を、順次、後段のスレーブ列電極駆動回路１３Ｓにカスケード転送する。
【００５５】
なお、各スレーブ列電極駆動回路１３Ｓでも、制御データ信号に基づいて、各スレーブ列電極駆動回路１３Ｓにそれぞれ接続された各列電極が制御される。
【００５６】
図４（ｂ）は、列電極駆動回路１３の他の例を示している。この列電極駆動回路１３は、データ入力部１３ａに１つのデータ入力ポート１３ｇが設けられており、このデータ入力ポート１３ｇに、外部からの制御データ信号、前段の列電極駆動回路１３から出力される転送データ信号のいずれかが選択的に入力される。列電極駆動回路１３のタイミングコントロール部１３ｂは、外部からの制御データ信号によって、動作状態と非動作状態とに切り換え可能である。また、タイミングコントロール部１３ｂは、タイミングコントロール部１３ｂに設けられたコントロール端子１３ｈに与えられる外部からのコントロール信号に基づいて、列電極駆動・行電極駆動タイミング信号を生成する動作状態と、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態とに切り換えられる。
【００５７】
このような構成の列電極駆動回路１３では、行電極駆動回路１２に近接して配置されたマスター列電極駆動回路１３Ｍのデータ入力ポート１３ｇに、外部からの制御データ信号が入力され、かつ、そのタイミングコントロール部１３ｂが、コントロール端子１３ｈから入力されるコントロール信号によって、列電極駆動・行電極駆動タイミング信号を生成する状態を動作状態とする。その時、セレクタ１３ｃは、データ入力部１３ａから入力された制御データ信号を、タイミングコントロール部１３ｂにて生成された列電極駆動・行電極駆動タイミング信号に同期して、データ出力部１３ｄに出力するとともに、タイミングコントロール部１３ｂにて生成された列電極駆動・行電極駆動タイミング信号自体を出力する。
【００５８】
スレーブ列電極駆動回路１３Ｓでは、それぞれ、前段のマスター列電極駆動回路１３Ｍまたはスレーブ列電極駆動回路１３Ｓから、データ入力ポート１３ｇに、転送データ信号として制御データ信号が入力されるようになっており、それぞれのタイミングコントロール部１３ｂは、コントロール端子１３ｈから入力されるコントロール信号によって、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態とされている。セレクタ１３ｃは、データ入力部１３ａから入力された制御データ信号を、そのままの状態で、データ出力部１３ｄに出力し、データ出力部１３ｄが、制御データ信号を出力する。
【００５９】
マスター列電極駆動回路１３Ｍまたは各スレーブ列電極駆動回路１３Ｓから他のスレーブ列電極駆動回路１３Ｓへ制御データ信号をそれぞれカスケード転送するために使用される渡り配線３６は、列電極用プリント配線基板１５上、表示パネル１１の側縁部上のいずれに設けてもよい。
【００６０】
マスター列電極駆動回路１３Ｍから出力される走査信号は、図３Ａに示すように、走査信号配線１８によって、マスター列電極駆動回路１３Ｍに近接して配置された行電極駆動回路１２に出力される。この走査信号配線１８は、対向ガラス基板１０２に設けられたコモン電極１０４に接続されるコモン信号配線１７とは交差しないように設けられている。ここで、コモン信号配線１７を比較の為に図３Ａに重ねて示す。コモン信号配線１７は、列電極用プリント配線基板１５上から、マスター列電極駆動回路１３Ｍが実装されたＴＣＰ１４を横断して、制御ガラス基板１１上に端部が位置するように直線状に設けられており、制御ガラス基板１１における表示部１１ａのコーナー部に位置する接続ポイント１６において、対向ガラス基板１０２のコモン電極１０４に接続されている。
【００６１】
走査信号配線１８は、コモン信号配線１７と交差しないように、ＴＣＰ１４上にコモン信号配線１７と平行に配置された第１配線部１８ａと、この第１配線部１８ａに連続して列電極用プリント配線基板１５上にコモン配線部１７を囲むように配置された第２配線部１８ｂと、第２配線部１８ｂに連続してＴＣＰ１４上にこのＴＣＰ１４を横断するように配置された第３配線部１８ｃと、第３配線部１８ｃに連続して表示パネル２０の制御ガラス基板１１上に配置された第４配線部１８ｄとによって構成されており、マスター列電極駆動回路１３Ｍから出力される走査信号が、走査信号配線１８の第１〜第４の各配線部１８ａ〜１８ｄを順次経由して、マスター列電極駆動回路１３Ｍに近接して配置された行電極駆動回路１２に与えられている。そして、行電極駆動回路１２に与えられた走査信号が、隣接する行電極駆動回路１２に順次カスケード転送される。
【００６２】
なお、本実施の形態では、ゲート基板は設けられていないが、ゲート基板を利用して行電極駆動回路１２を設けるようにしてもよい。その場合にも、各行電極駆動回路１２の機能は同様である。
【００６３】
このような構成の液晶表示装置では、マスター列電極駆動回路１３Ｍに入力されるＲＧＢの各色のデータ信号、クロック信号ＣＫ、水平同期信号ＨＳ、垂直同期信号ＶＳ、イネーブル信号ＥＮＡＢ等の制御データ信号に基づいて、マスター列電極駆動回路１３Ｍに接続された各列電極１０６が制御される。
【００６４】
マスター列電極駆動回路１３Ｍでは、入力された制御データ信号が、そのマスター列電極駆動回路１３Ｍに設けられたタイミングコントロール部１３ｂにて生成される列電極駆動タイミング信号に同期して、マスター列電極駆動回路１３Ｍに隣接するスレーブ列電極駆動回路１３Ｓに転送される。そして、このスレーブ列電極駆動回路１３Ｓに接続された各列電極１０６が、転送された制御データ信号に基づいて制御される。また、このスレーブ列電極駆動回路１３Ｓに入力された制御データ信号は、次の制御データ信号が入力されるタイミングに同期して、隣接するスレーブ列電極駆動回路１３Ｓに転送される。
【００６５】
以下、同様の動作が繰り返されることによって、各スレーブ列電極駆動回路１３Ｓに、制御データ信号が、順次、カスケード転送されて、各スレーブ列電極駆動回路１３Ｓに転送された制御データ信号に基づいて、各スレーブ列電極駆動回路１３Ｓに接続された各列電極１０６が制御される。
【００６６】
マスター列電極駆動回路１３Ｍは、内部のタイミングコントロール部１３ｂから生成される行電極駆動タイミング信号を、このマスター列電極駆動回路１３Ｍに隣接して配置された行電極駆動回路１２に対して、信号配線１８を介して、ＧＳＰおよびＧＣＫ等の走査信号として出力している。この行電極駆動回路１２では、転送される走査信号に基づいて、行電極駆動回路１２に接続された各行電極１０５を制御する。そして、この行電極駆動回路１２に入力された走査信号は、次に入力される走査信号に同期して、隣接する行電極駆動回路１２に転送する。
【００６７】
以下、同様の動作が繰り返されることによって、各行電極駆動回路１２に、走査信号が、順次、カスケード転送されて、各行電極駆動回路１２に接続された各行電極１０５が、転送された走査信号に基づいて、それぞれ駆動される。
【００６８】
このように、本発明によれば、列電極駆動・行電極駆動タイミング信号を発生するタイミング信号発生回路１３ｂが、マスター列電極駆動回路１３Ｍに備えられているために、列電極駆動・行電極駆動タイミング信号を生成するためのタイミングコントローラＩＣ、タイミングコントローラＩＣを実装するためのコントロール基板等が不要になる。従って、タイミングコントローラＩＣと列電極用プリント配線基板等を電気的に接続するためのＦＰＣも不要になる。その結果、液晶表示装置全体を小型化することができるとともに、組立等の作業が容易になり、容易に製造することができる。
【００６９】
また、各スレーブ列電極駆動回路１３Ｓに対する制御データ信号は、隣接するマスター列電極駆動回路１３Ｍあるいはスレーブ列電極駆動回路１３Ｓから転送されるために、各列電極駆動回路１３Ｓに設けられるデータ出力部１３ｄは、短い渡り配線３６を介して制御データ信号を転送できる能力を有していればよく、列電極駆動回路１３を小型化することかできる。
【００７０】
各行電極駆動回路１２に対する走査信号も、隣接する行電極駆動回路１２から転送されるために、各行電極駆動回路１２に対する信号伝送のための配線を短くすることができ、従って、各行電極駆動回路１２も小型化することができる。
【００７１】
さらに、上記実施の形態では、マスター列電極駆動回路１３Ｍおよびスレーブ列電極駆動回路１３Ｓは、同様の構成になっており、外部からの操作によって、マスターおよびスレーブの機能の変更が可能になっているために、列電極駆動回路１３をマスターおよびスレーブの機能に関係なく、列電極用プリント配線基板１５に実装することができる。従って、各列電極駆動回路１３を、従来から使用されている列電極駆動回路の実装機器を使用して、効率よく実装することができる。
【００７２】
また、各列電極駆動回路１３は、ＴＣＰ１４にそれぞれ実装された状態で、列電極用プリント配線基板１５上に設けられている。このために、マスター列電極駆動回路１３Ｍから、行電極駆動回路１２に走査信号を与えるための走査信号配線１８を、コモン信号配線１７と交差しないように、ＴＣＰ１４および列電極用プリント配線基板１５上に容易に形成することができる。なお、列電極駆動回路がＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）によって、ガラス基板上に形成される場合には、走査信号配線を設ける際の自由度がなく、ガラス基板に設けられる配線と列電極駆動回路との接続が容易でないという問題がある。
【００７３】
なお、上記説明では、表示装置として液晶表示装置を具体例として記載したが、本発明が適用可能な表示装置は液晶表示装置に限定されるものではない。
【００７４】
さらに、図３Ｂに本発明の別の実施の形態による液晶表示装置の要部の拡大図を示す。図３Ｂに示すように、行電極駆動回路１２を制御するためのタイミング信号は、別の部分（例えば、専用ＩＣからなるタイミング信号発生回路１９）で作成され、列電極用プリント配線基板１５上に設けられた第２配線部１９ｂと、前記複数の列電極駆動回路の１つの列電極駆動回路１３上に設けられた第３配線部１９ｃと、表示パネル２０の制御ガラス基板１１上に設けられた第４配線部１９ｄとを順次経由して、複数の行電極駆動回路のうちの１つの行電極駆動回路１２に与えられてもよい。
【００７５】
上記構成により、行電極用プリント配線基板を用いることなく、行電極駆動回路１２にタイミング信号を供給できるため、構成が容易なものとなり、小型化、低コスト化、生産性の向上が図れるという効果を奏する。
【００７６】
さらに、タイミング発生回路１９はかならずしも列電極駆動回路１３中にある必要はなく、列電極用プリント配線基板１５上にあってもよく、さらにその配線基板外にあってもよい。例えば、外部の専用ＬＳＩ中にその論理回路の一部としてタイミング信号機能を設けてもよい。その結果、タイミング信号発生回路を構成する場所の制約は減り、地理的自由度が向上する。
【００７７】
【発明の効果】
本発明の表示装置は、このように、複数の列電極駆動回路および行電極駆動回路を有しているにもかかわらず、小型になっており、製造が容易であり、経済的に製造することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の構成を模式的に示す図である。
【図２】本発明による液晶表示装置の要部の概略構成図である。
【図３Ａ】本発明による液晶表示装置の要部の拡大図である。
【図３Ｂ】本発明の別の実施の形態による液晶表示装置の要部の拡大図である。
【図４】（ａ）は、その液晶表示装置に使用される列電極駆動回路の構成の一例を示すブロック図、（ｂ）は、その列電極駆動回路の構成の他の例を示すブロック図である。
【図５】従来の液晶表示装置の一例を示す概略構成図である。
【図６】その液晶表示装置に使用されるタイミングコントローラＩＣの構成を示すブロック図である。
【図７】従来の液晶表示装置の他の例を示す概略構成図である。
【符号の説明】
１１ 制御ガラス基板
１１ａ 表示部
１２ 行電極駆動回路（ゲートドライバＩＣ）
１３ 列電極駆動回路（ソースドライバＩＣ）
１４ ＴＣＰ
１５ 列電極用プリント配線基板
１６ 配線
１７ コモン信号配線
１８ 走査信号配線
【発明の属する技術分野】
本発明は、液晶表示装置等の表示装置、および、その表示装置に使用される複数の列電極駆動回路に関する。
【０００２】
【従来の技術】
液晶表示装置は、一対のガラス基板の間に液晶層が挟まれている。図５は、従来例による一方のガラス基板（以下、制御ガラス基板とよぶ）の概略構成を示す平面図である。制御ガラス基板２１は表示部２１ａを有する。表示部２１ａは、液晶表示装置において液晶層が挟まれている領域である。制御ガラス基板２１には、相互に平行な複数の行電極（ゲート電極）２０５と、各行電極２０５に対して直交に交わりそれぞれが相互に平行な複数の列電極（ソース電極）２０６とがそれぞれ設けられている。なお、他方のガラス基板（以下、対向ガラス基板とよぶ）には、液晶層側の表面にコモン電極がほぼ全面にわたって設けられている。
【０００３】
制御ガラス基板２１の一方の側縁部には、その側縁部に沿ってゲート基板２９が配置されている。また、その側縁部に隣接する側縁部に沿ってソース基板２５が配置されている。ゲート基板２９には、複数の行電極２０５をそれぞれ駆動する複数の行電極駆動回路（ゲートドライバＩＣ）２２が、ゲート基板２９に沿って列状に配置されており、各行電極駆動回路２２は、ゲート基板２９と表示部２１ａとの間に設けられる。
【０００４】
ソース基板２５には、複数の列電極２０６をそれぞれ駆動する複数の列電極駆動回路（ソースドライバＩＣ）２３が、ソース基板２５に沿って配置されており、各列電極駆動回路２３が、ソース基板２５と表示部２１ａとの間に設けられる。
【０００５】
ゲート基板２９とソース基板２５との間には、コントロール基板３１が配置されており、このコントロール基板３１上にタイミングコントローラＩＣ３４が実装されている。
【０００６】
図６は、タイミングコントローラＩＣ３４の内部の構成を示すブロック図である。タイミングコントローラＩＣ３４には、入力バッファ３４ａが設けられており、この入力バッファ３４ａに、制御データ信号（例えば、表示部２１ａにて表示されるカラー画像におけるＲＧＢの各色に関する表示データ信号、クロック信号ＣＫ、水平同期信号ＨＳ、垂直同期信号ＶＳ、イネーブル信号ＥＮＡＢ等）が入力される。
【０００７】
また、タイミングコントローラＩＣ３４は、入力バッファ３４ａに入力される制御データ信号に基づいて列電極駆動・行電極駆動タイミング信号を出力するタイミングコントロール部３４ｂと、タイミングコントロール部３４ｂから出力される列電極駆動タイミング信号に同期して表示データ信号を出力するソース側の出力バッファ３４ｃと、タイミングコントロール部３４ｂからの行電極駆動タイミング信号を出力するゲート側の出力バッファ３４ｄとを備える。
【０００８】
タイミングコントローラＩＣ３４のタイミングコントロール部３４ｂは、入力バッファ３４ａから入力される制御データ信号に基づいて、各列電極駆動回路２３に対するソーススタートパルス（ＳＳＰ）、ソースクロック（ＳＣＫ）等の列電極駆動タイミング信号を生成する。タイミングコントロール部３４ｂは、生成された各列電極駆動タイミング信号を、ソース側の出力バッファ３４ｃから、図５に示すように、フレキシブルプリント基板（ＦＰＣ）３３およびソース基板２５上に設けられた配線２５ａを介して、ソース基板２５上の各列電極駆動回路２３に出力する。
【０００９】
同様に、タイミングコントローラＩＣ３４のタイミングコントロール部３４ｂにて生成される行電極駆動タイミング信号は、各行電極駆動回路２２に対するゲートスタートパルス（ＧＳＰ）、ゲートクロック（ＧＣＫ）等の走査信号として、ゲート側の出力バッファ３４ｄから、フレキシブルプリント基板（ＦＰＣ）３２およびゲート基板２９上に設けられた配線２９ａを介して、ゲート基板２９上の各行電極駆動回路２２にそれぞれ出力される。
【００１０】
タイミングコントローラＩＣ３４は、このように、各行電極駆動回路２２と各列電極駆動回路２３とを駆動するための列電極駆動・行電極駆動タイミング信号を生成し、制御データ信号と列電極駆動タイミング信号とに基づいて、各列電極駆動回路２３へ表示データ信号を列電極駆動タイミング信号に同期して出力する。
【００１１】
なお、各行電極駆動回路２２は、制御ガラス基板２１の側縁部上に設けられる。この場合、タイミングコントローラＩＣ３４の出力が、ＦＰＣ３２および制御ガラス基板２１上の配線を介して、各行電極駆動回路２２に与えられる。
【００１２】
【発明が解決しようとする課題】
このような構成の液晶表示装置では、コントロール基板３１上に設けられたタイミングコントローラＩＣ３４によって生成される列電極駆動・行電極駆動タイミング信号に基づいて、各行電極駆動回路２２および各列電極駆動回路２３がそれぞれ駆動される。このために、大型のタイミングコントローラＩＣ３４と、このタイミングコントローラＩＣ３４を実装するためのコントロール基板３１とが必要になる。
【００１３】
近年、液晶表示装置等の表示装置は、大型化されるとともに、高精細化されるようになっている。従って、コントロール基板３１およびソース基板２５上のバスラインが長くなって、各バスラインの付加容量が大きくなるとともに、１本のバスラインに接続される列電極駆動回路２３の数も増加する傾向にある。その結果、タイミングコントローラＩＣ３４の各出力バッファ３４ｃおよび３４ｄに要求されるファンアウトが大きくなり、しかも、厳しいタイミング設定が要求される。
【００１４】
さらに、タイミングコントローラＩＣ３４の列電極駆動・行電極駆動タイミング信号を各行電極駆動回路２２および各列電極駆動回路２３にそれぞれ出力するために、コントロール基板３１と、ソース基板２５およびゲート基板２９とをそれぞれ接続するＦＰＣ３２および３３が必要になるとともに、ゲート基板２９上に設けられた配線２９ａおよびソース基板２５上に設けられた配線２５ａもそれぞれ必要になり、厚みの増大等、表示装置の外形に多大な影響を及ぼす。
【００１５】
さらに、ＦＰＣ３２および３３を使用して、コントロール基板３１と、ゲート基板２９およびソース基板２５とを接続するために、構造が複雑になり、また、組み立てる際の作業が容易でなく、製造コストが増大するという問題もある。
【００１６】
特開平１１−１９４７１３号公報には、列電極駆動回路（ソースドライバ）がタイミング発生回路を備え、そのタイミング発生回路によって生成される列電極駆動・行電極駆動タイミング信号に基づいて、列電極駆動回路（ソースドライバ）が動作されるとともに行電極駆動回路（ゲートドライバ）が動作される構成が開示されている。このような構成の表示装置では、構造が簡略化されるとともに、装置全体が大型化することも防止される。
【００１７】
このために、前述したような複数の列電極駆動回路（ソースドライバ）および複数の行電極駆動回路（ゲートドライバ）が設けられた表示装置においても、いずれかの列電極駆動回路にタイミング発生回路を設けて、このタイミング発生回路によって生成される列電極駆動・行電極駆動タイミング信号を、各列電極駆動回路および各行電極駆動回路に対して供給することが考えられる。
【００１８】
図７に、１つの列電極駆動回路（ソースドライバＩＣ）２３がタイミングコントローラＩＣ３４を備える制御ガラス基板２１の平面図を示す。しかしながら、この場合、１つの列電極駆動回路（ソースドライバＩＣ）２３Ａに備えられるタイミングコントローラＩＣ３４によって生成される列電極駆動・行電極駆動タイミング信号を、他の各列電極駆動回路（ソースドライバＩＣ）２３および各行電極駆動回路（ゲートドライバＩＣ）２２にそれぞれ出力するために、内部にタイミングコントローラＩＣ３４を備える１つの列電極駆動回路２３Ａには、大きな出力バッファが必要になり、現実的でないという問題がある。
【００１９】
また、特開平１１−１９４７１３号公報に開示されているように、列電極駆動回路および行電極駆動回路が、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）によって実装されている場合には、列電極駆動回路および行電極駆動回路と、ガラス基板上に設けられる配線との位置合わせが容易でないために、製造が容易でないという問題がある。また、特開平１１−１９４７１３号公報では、配線同士の干渉を避ける目的で表示部に配線が配置されているが、この場合、表示部の額縁を大きくする必要性が生じ、狭額縁化を図ることができない。
【００２０】
本発明は、このような問題を解決するものであり、その目的は、複数の行電極駆動回路および列電極駆動回路が設けられているにもかかわらず、小型のままであり、製造が容易な表示装置を提供することにある。本発明の他の目的は、本発明の表示装置に好適に使用される列電極駆動回路を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の複数の列電極駆動回路は、複数の行電極をそれぞれ駆動するための複数の行電極駆動回路と、複数の列電極をそれぞれ駆動するための複数の列電極駆動回路とを有するマトリクス型表示装置における複数の列電極駆動回路であって、前記複数の列電極駆動回路の各々が、複数の列電極に対する制御データ信号が入力されるデータ入力部と、前記行電極駆動回路および前記列電極駆動回路の少なくとも一方の動作タイミングを制御するタイミング信号を生成するタイミングコントロール部と、前記データ入力部に入力された制御データ信号に基づいて、前記制御データ信号を前記タイミングコントロール部によって生成されるタイミング信号に同期させた信号か、または、前記制御データ信号のいずれか一方を選択する選択手段と、前記選択手段にて選択された信号を出力するデータ出力部とを具備し、第１の列電極駆動回路のデータ入力部は第２の列電極駆動回路のデータ出力部と接続し、前記第１の列電極駆動回路のデータ出力部は第３の列電極駆動回路のデータ入力部と接続する。
【００２２】
前記第１の列電極駆動回路のデータ入力部は、外部からの制御データ信号が入力される外部データ入力ポートと、前記第２の列電極駆動回路からのデータ信号を入力される転送データ入力ポートとが相互に切り換え可能に設けられ、前記外部データ入力ポートと前記転送データ入力ポートとの切り換えに対応して、前記第１の列電極駆動回路のタイミングコントロール部が動作状態と非動作状態とに切り換え可能であってもよい。
【００２３】
前記第１の列電極駆動回路のデータ入力部は、外部からの制御データ信号と、前記第２の列電極駆動回路に接続された転送データ信号のいずれか一方が選択的に入力され、前記第１の列電極駆動回路のタイミングコントロール部は、前記外部からの制御データ信号によって、動作状態と非動作状態とに切り換え可能であってもよい。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２９】
図１は本発明による表示装置の実施の形態の一例を示す液晶表示装置１００の構成を模式的に示す。液晶表示装置１００は、薄膜トランジスタ（以下ＴＦＴと記す）をスイッチング素子に用いたアクティブマトリクス型ＴＦＴアレイタイプであり、これは高表示品質が望まれる場合に有利である。
【００３０】
図１に示されるように液晶表示装置１００は、対向ガラス基板１０２と制御ガラス基板１１との間に液晶層１０９が設けられており、液晶層１０９が対向ガラス基板１０２上のコモン電極１０４と制御ガラス基板１１上の複数の画素電極１０３とにより制御される。制御ガラス基板１１において、複数の画素電極１０３のそれぞれはスイッチング素子（ＴＦＴ）１０８を介してソース電極１０６に接続され、ＴＦＴ１０８のゲートはゲート電極１０５にそれぞれ接続されている。
【００３１】
この液晶表示装置１００は、制御ガラス基板１１と対向ガラス基板１０２との間に、液晶層１０９が挟まれて構成されている。
【００３２】
制御ガラス基板１１は、表示部１１ａと非表示部１０ａとに分けられる。
【００３３】
表示部１１ａには、ゲート電極１０５と、ソース電極１０６と、ＴＦＴ１０８と、画素電極１０３とが設けられる。
【００３４】
非表示部１０ａには、複数の行電極駆動回路１２が設けられる。また、制御ガラス基板１１の側縁部に沿って、列電極用プリント配線基板１５が配置されている。この列電極用プリント配線基板１５と制御ガラス基板１１の側縁部にわたって、複数の列電極駆動回路１３と、各列電極駆動回路１３を実装しているＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ：テープキャリアパッケージ）１４とが設けられる。本実施の形態において、表示パネル２０は、制御ガラス基板１１と対向ガラス基板１０２とを含む。
【００３５】
図２は、制御ガラス基板１１および列電極用プリント配線基板１５の概略構成図、図３Ａは、その要部を拡大して示す概略構成図である。
【００３６】
この制御ガラス基板１１に含まれる表示部１１ａは、液晶表示装置１００において液晶層１０９（図１参照）が挟まれている領域である。その表示部１１ａの画素電極１０３（図１参照）では、６ビットで入力されるＲ（赤）、Ｇ（緑）、Ｂ（青）の各色のディジタルデータに基づいて、ＲＧＢの各色が、それぞれ、６４階調で表示される。本実施の形態において、表示部１１ａは、制御ガラス基板１１における隣接する一対の側縁部を除いた部分によって構成される。
【００３７】
制御ガラス基板１１の表示部１１ａには、相互に平行になった複数の行電極１０５と、各行電極１０５に対して直交に交わり、それぞれが相互に平行な複数の列電極１０６とがそれぞれ設けられる。
【００３８】
各行電極１０５には、それぞれの行電極１０５を選択するための走査信号がそれぞれ印加され、各列電極１０６には、それぞれの表示データに応じた階調表示を実現するための表示データ信号がそれぞれ印加される。なお、対向ガラス基板１０２には、液晶層１０９側の表面に、コモン電極１０４（図１参照）がほぼ全面にわたって設けられている。
【００３９】
制御ガラス基板１１における表示部１１ａの周辺に位置する一方の側縁部上には、複数の行電極１０５をそれぞれ駆動する複数の行電極駆動回路（ゲートドライバＩＣ）１２がその側縁部に沿って列状に配置されている。
【００４０】
また、各行電極駆動回路１２が配置された制御ガラス基板１１の側縁部に隣接する側縁部に沿って、列電極用プリント配線基板１５が配置されており、この列電極用プリント配線基板１５に、複数の列電極駆動回路（ソースドライバＩＣ）１３が設けられている。各列電極駆動回路１３は、ＴＣＰ１４上にそれぞれ実装されており、各ＴＣＰ１４が制御ガラス基板１１の側縁部と列電極用プリント配線基板１５との間にわたって設けられた状態で、制御ガラス基板１１の側縁部に沿って配置されている。
【００４１】
ＴＣＰ１４に実装された隣接する列電極駆動回路１３は渡り配線３６によって相互に接続されている。
【００４２】
なお、各行電極駆動回路１２は、制御ガラス基板１１上に実装されているが、列電極用プリント配線基板１５および各列電極駆動回路１３が実装されたＴＣＰ１４と同様に、各行電極駆動回路１２をＴＣＰで実装して、プリント配線基板上に設けるように構成してもよい。
【００４３】
図４（ａ）は、列電極駆動回路１３の内部の構成を示すブロック図である。
【００４４】
各ＴＣＰ１４上に実装された列電極駆動回路１３は、それぞれ同様の構成でもよい。列電極駆動回路１３には、制御データ信号が入力されるデータ入力部１３ａが設けられる。列電極駆動回路１３には、また、データ入力部１３ａに入力される制御データ信号に基づいて列電極駆動・行電極駆動タイミング信号を生成するタイミングコントロール部１３ｂが設けられる。また、データ入力部１３ａの出力およびタイミングコントロール部１３ｂの出力は、セレクタ１３ｃを介して、データ出力部１３ｄに与えられる。
【００４５】
列電極駆動回路１３のデータ入力部１３ａは、外部から入力される制御データ信号が入力される外部データ入力ポート１３ｅと、列電極駆動回路１３同士が相互に接続された場合に前段の列電極駆動回路１３から出力された制御データ信号が入力される転送データ入力ポート１３ｆとを備える。入力される制御データ信号は、ＲＧＢの各色の表示データ信号、クロック信号ＣＫ、水平同期信号ＨＳ、垂直同期信号ＶＳ、イネーブル信号ＥＮＡＢである。
【００４６】
データ入力部１３ａの外部データ入力ポート１３ｅおよび転送データ入力ポート１３ｆは、いずれか一方のみが選択されて使用される。
【００４７】
また、タイミングコントロール部１３ｂは、列電極駆動・行電極駆動タイミング信号を生成する動作状態と、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態とに切り換え可能である。データ入力部１３ａの外部データ入力ポート１３ｅから制御データ信号が入力される場合、タイミングコントロール部１３ｂは列電極駆動・行電極駆動タイミング信号を生成する動作状態とされる。一方、データ入力部１３ａの転送データ入力ポート１３ｆから制御データ信号が入力される場合、タイミングコントロール部１３ｂは列電極駆動・行電極駆動タイミング信号を生成しない非動作状態となる。
【００４８】
このような構成の列電極駆動回路１３において、行電極駆動回路１２に近接した１つの列電極駆動回路（以下、マスター列電極駆動回路１３Ｍとよぶ）は、外部からの制御データ信号が外部データ入力ポート１３ｅから入力される場合、タイミングコントロール部１３ｂは列電極駆動・行電極駆動タイミング信号を生成する動作状態となる。マスター列電極駆動回路１３Ｍの外部データ入力ポート１３ｅには、表示装置または列電極駆動回路１３の外部からの制御データ信号が入力される。
【００４９】
マスター列電極駆動回路１３Ｍを除く他の列電極駆動回路（以下、スレーブ列電極駆動回路１３Ｓとよぶ）は、転送データ入力ポート１３ｆがそれぞれ選択されている。従って、各スレーブ列電極駆動回路１３Ｓのタイミングコントロール部１３ｂは、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態になっている。マスター列電極駆動回路１３Ｍに接続されたスレーブ列電極駆動回路１３Ｓは、マスター列電極駆動回路１３Ｍから出力される制御データ信号が、転送データ入力ポート１３ｆから入力される。他のスレーブ列電極回路１３Ｓにおいても、前段に接続された各スレーブ列電極駆動回路１３Ｓから転送される制御データ信号は、転送データ入力ポート１３ｆから入力される。
【００５０】
マスター列電極駆動回路１３Ｍでは、外部データ入力ポート１３ｅからデータ入力部１３ａに入力された制御データ信号が、タイミングコントロール部１３ｂに与えられており、動作状態のタイミングコントロール部１３ｂにて生成される列電極駆動・行電極駆動タイミング信号、および、データ信号は、セレクタ１３ｃに与えられている。セレクタ１３ｃは、タイミングコントロール部１３ｂにて生成された列電極駆動・行電極駆動タイミング信号およびデータ信号をデータ出力部１３ｄに出力する。
【００５１】
データ出力部１３ｄは、列電極駆動・行電極駆動タイミング信号に同期した制御データ信号（タイミング信号ＳＣＫ、ＳＳＰ、ＬＳ、ＤＡＴＡ信号、ＲＧＢ×６ｂｉｔで構成される）を、渡り配線３６によって接続されたスレーブ列電極駆動回路１３Ｓに出力するとともに、タイミングコントロール部１３ｂにて生成された行電極駆動タイミング信号を、ゲートスタートパルス（ＧＳＰ）およびゲートクロック（ＧＣＫ）等の走査信号として、マスター列電極駆動回路１３Ｍに近接して配置された行電極駆動回路１２に出力する。
【００５２】
なお、制御データ信号に基づいて、このマスター列電極駆動回路１３Ｍに接続された各列電極１０６が制御される。
【００５３】
各スレーブ列電極駆動回路１３Ｓでは、前段の列電極駆動回路１３から出力される制御データ信号が、転送データ入力ポート１３ｆを介してデータ入力部１３ａに入力されており、その制御データ信号が、セレクタ１３ｃに与えられている。各スレーブ列電極駆動回路１３Ｓでは、タイミングコントロール部１３ｂが、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態になっており、セレクタ１３ｃは、データ入力部１３ａから与えられる制御データ信号を、そのままの状態で、データ出力部１３ｄに出力して、データ出力部１３ｄは、その制御データ信号を、渡り配線３６を介して、直列接続されたスレーブ列電極駆動回路１３Ｓに転送する。
【００５４】
このように、各スレーブ列電極駆動回路１３Ｓは、前段のマスター列電極駆動回路１３Ｍ、またはスレーブ列電極駆動回路１３Ｓから転送される制御データ信号を、順次、後段のスレーブ列電極駆動回路１３Ｓにカスケード転送する。
【００５５】
なお、各スレーブ列電極駆動回路１３Ｓでも、制御データ信号に基づいて、各スレーブ列電極駆動回路１３Ｓにそれぞれ接続された各列電極が制御される。
【００５６】
図４（ｂ）は、列電極駆動回路１３の他の例を示している。この列電極駆動回路１３は、データ入力部１３ａに１つのデータ入力ポート１３ｇが設けられており、このデータ入力ポート１３ｇに、外部からの制御データ信号、前段の列電極駆動回路１３から出力される転送データ信号のいずれかが選択的に入力される。列電極駆動回路１３のタイミングコントロール部１３ｂは、外部からの制御データ信号によって、動作状態と非動作状態とに切り換え可能である。また、タイミングコントロール部１３ｂは、タイミングコントロール部１３ｂに設けられたコントロール端子１３ｈに与えられる外部からのコントロール信号に基づいて、列電極駆動・行電極駆動タイミング信号を生成する動作状態と、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態とに切り換えられる。
【００５７】
このような構成の列電極駆動回路１３では、行電極駆動回路１２に近接して配置されたマスター列電極駆動回路１３Ｍのデータ入力ポート１３ｇに、外部からの制御データ信号が入力され、かつ、そのタイミングコントロール部１３ｂが、コントロール端子１３ｈから入力されるコントロール信号によって、列電極駆動・行電極駆動タイミング信号を生成する状態を動作状態とする。その時、セレクタ１３ｃは、データ入力部１３ａから入力された制御データ信号を、タイミングコントロール部１３ｂにて生成された列電極駆動・行電極駆動タイミング信号に同期して、データ出力部１３ｄに出力するとともに、タイミングコントロール部１３ｂにて生成された列電極駆動・行電極駆動タイミング信号自体を出力する。
【００５８】
スレーブ列電極駆動回路１３Ｓでは、それぞれ、前段のマスター列電極駆動回路１３Ｍまたはスレーブ列電極駆動回路１３Ｓから、データ入力ポート１３ｇに、転送データ信号として制御データ信号が入力されるようになっており、それぞれのタイミングコントロール部１３ｂは、コントロール端子１３ｈから入力されるコントロール信号によって、列電極駆動・行電極駆動タイミング信号を生成しない非動作状態とされている。セレクタ１３ｃは、データ入力部１３ａから入力された制御データ信号を、そのままの状態で、データ出力部１３ｄに出力し、データ出力部１３ｄが、制御データ信号を出力する。
【００５９】
マスター列電極駆動回路１３Ｍまたは各スレーブ列電極駆動回路１３Ｓから他のスレーブ列電極駆動回路１３Ｓへ制御データ信号をそれぞれカスケード転送するために使用される渡り配線３６は、列電極用プリント配線基板１５上、表示パネル１１の側縁部上のいずれに設けてもよい。
【００６０】
マスター列電極駆動回路１３Ｍから出力される走査信号は、図３Ａに示すように、走査信号配線１８によって、マスター列電極駆動回路１３Ｍに近接して配置された行電極駆動回路１２に出力される。この走査信号配線１８は、対向ガラス基板１０２に設けられたコモン電極１０４に接続されるコモン信号配線１７とは交差しないように設けられている。ここで、コモン信号配線１７を比較の為に図３Ａに重ねて示す。コモン信号配線１７は、列電極用プリント配線基板１５上から、マスター列電極駆動回路１３Ｍが実装されたＴＣＰ１４を横断して、制御ガラス基板１１上に端部が位置するように直線状に設けられており、制御ガラス基板１１における表示部１１ａのコーナー部に位置する接続ポイント１６において、対向ガラス基板１０２のコモン電極１０４に接続されている。
【００６１】
走査信号配線１８は、コモン信号配線１７と交差しないように、ＴＣＰ１４上にコモン信号配線１７と平行に配置された第１配線部１８ａと、この第１配線部１８ａに連続して列電極用プリント配線基板１５上にコモン配線部１７を囲むように配置された第２配線部１８ｂと、第２配線部１８ｂに連続してＴＣＰ１４上にこのＴＣＰ１４を横断するように配置された第３配線部１８ｃと、第３配線部１８ｃに連続して表示パネル２０の制御ガラス基板１１上に配置された第４配線部１８ｄとによって構成されており、マスター列電極駆動回路１３Ｍから出力される走査信号が、走査信号配線１８の第１〜第４の各配線部１８ａ〜１８ｄを順次経由して、マスター列電極駆動回路１３Ｍに近接して配置された行電極駆動回路１２に与えられている。そして、行電極駆動回路１２に与えられた走査信号が、隣接する行電極駆動回路１２に順次カスケード転送される。
【００６２】
なお、本実施の形態では、ゲート基板は設けられていないが、ゲート基板を利用して行電極駆動回路１２を設けるようにしてもよい。その場合にも、各行電極駆動回路１２の機能は同様である。
【００６３】
このような構成の液晶表示装置では、マスター列電極駆動回路１３Ｍに入力されるＲＧＢの各色のデータ信号、クロック信号ＣＫ、水平同期信号ＨＳ、垂直同期信号ＶＳ、イネーブル信号ＥＮＡＢ等の制御データ信号に基づいて、マスター列電極駆動回路１３Ｍに接続された各列電極１０６が制御される。
【００６４】
マスター列電極駆動回路１３Ｍでは、入力された制御データ信号が、そのマスター列電極駆動回路１３Ｍに設けられたタイミングコントロール部１３ｂにて生成される列電極駆動タイミング信号に同期して、マスター列電極駆動回路１３Ｍに隣接するスレーブ列電極駆動回路１３Ｓに転送される。そして、このスレーブ列電極駆動回路１３Ｓに接続された各列電極１０６が、転送された制御データ信号に基づいて制御される。また、このスレーブ列電極駆動回路１３Ｓに入力された制御データ信号は、次の制御データ信号が入力されるタイミングに同期して、隣接するスレーブ列電極駆動回路１３Ｓに転送される。
【００６５】
以下、同様の動作が繰り返されることによって、各スレーブ列電極駆動回路１３Ｓに、制御データ信号が、順次、カスケード転送されて、各スレーブ列電極駆動回路１３Ｓに転送された制御データ信号に基づいて、各スレーブ列電極駆動回路１３Ｓに接続された各列電極１０６が制御される。
【００６６】
マスター列電極駆動回路１３Ｍは、内部のタイミングコントロール部１３ｂから生成される行電極駆動タイミング信号を、このマスター列電極駆動回路１３Ｍに隣接して配置された行電極駆動回路１２に対して、信号配線１８を介して、ＧＳＰおよびＧＣＫ等の走査信号として出力している。この行電極駆動回路１２では、転送される走査信号に基づいて、行電極駆動回路１２に接続された各行電極１０５を制御する。そして、この行電極駆動回路１２に入力された走査信号は、次に入力される走査信号に同期して、隣接する行電極駆動回路１２に転送する。
【００６７】
以下、同様の動作が繰り返されることによって、各行電極駆動回路１２に、走査信号が、順次、カスケード転送されて、各行電極駆動回路１２に接続された各行電極１０５が、転送された走査信号に基づいて、それぞれ駆動される。
【００６８】
このように、本発明によれば、列電極駆動・行電極駆動タイミング信号を発生するタイミング信号発生回路１３ｂが、マスター列電極駆動回路１３Ｍに備えられているために、列電極駆動・行電極駆動タイミング信号を生成するためのタイミングコントローラＩＣ、タイミングコントローラＩＣを実装するためのコントロール基板等が不要になる。従って、タイミングコントローラＩＣと列電極用プリント配線基板等を電気的に接続するためのＦＰＣも不要になる。その結果、液晶表示装置全体を小型化することができるとともに、組立等の作業が容易になり、容易に製造することができる。
【００６９】
また、各スレーブ列電極駆動回路１３Ｓに対する制御データ信号は、隣接するマスター列電極駆動回路１３Ｍあるいはスレーブ列電極駆動回路１３Ｓから転送されるために、各列電極駆動回路１３Ｓに設けられるデータ出力部１３ｄは、短い渡り配線３６を介して制御データ信号を転送できる能力を有していればよく、列電極駆動回路１３を小型化することかできる。
【００７０】
各行電極駆動回路１２に対する走査信号も、隣接する行電極駆動回路１２から転送されるために、各行電極駆動回路１２に対する信号伝送のための配線を短くすることができ、従って、各行電極駆動回路１２も小型化することができる。
【００７１】
さらに、上記実施の形態では、マスター列電極駆動回路１３Ｍおよびスレーブ列電極駆動回路１３Ｓは、同様の構成になっており、外部からの操作によって、マスターおよびスレーブの機能の変更が可能になっているために、列電極駆動回路１３をマスターおよびスレーブの機能に関係なく、列電極用プリント配線基板１５に実装することができる。従って、各列電極駆動回路１３を、従来から使用されている列電極駆動回路の実装機器を使用して、効率よく実装することができる。
【００７２】
また、各列電極駆動回路１３は、ＴＣＰ１４にそれぞれ実装された状態で、列電極用プリント配線基板１５上に設けられている。このために、マスター列電極駆動回路１３Ｍから、行電極駆動回路１２に走査信号を与えるための走査信号配線１８を、コモン信号配線１７と交差しないように、ＴＣＰ１４および列電極用プリント配線基板１５上に容易に形成することができる。なお、列電極駆動回路がＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）によって、ガラス基板上に形成される場合には、走査信号配線を設ける際の自由度がなく、ガラス基板に設けられる配線と列電極駆動回路との接続が容易でないという問題がある。
【００７３】
なお、上記説明では、表示装置として液晶表示装置を具体例として記載したが、本発明が適用可能な表示装置は液晶表示装置に限定されるものではない。
【００７４】
さらに、図３Ｂに本発明の別の実施の形態による液晶表示装置の要部の拡大図を示す。図３Ｂに示すように、行電極駆動回路１２を制御するためのタイミング信号は、別の部分（例えば、専用ＩＣからなるタイミング信号発生回路１９）で作成され、列電極用プリント配線基板１５上に設けられた第２配線部１９ｂと、前記複数の列電極駆動回路の１つの列電極駆動回路１３上に設けられた第３配線部１９ｃと、表示パネル２０の制御ガラス基板１１上に設けられた第４配線部１９ｄとを順次経由して、複数の行電極駆動回路のうちの１つの行電極駆動回路１２に与えられてもよい。
【００７５】
上記構成により、行電極用プリント配線基板を用いることなく、行電極駆動回路１２にタイミング信号を供給できるため、構成が容易なものとなり、小型化、低コスト化、生産性の向上が図れるという効果を奏する。
【００７６】
さらに、タイミング発生回路１９はかならずしも列電極駆動回路１３中にある必要はなく、列電極用プリント配線基板１５上にあってもよく、さらにその配線基板外にあってもよい。例えば、外部の専用ＬＳＩ中にその論理回路の一部としてタイミング信号機能を設けてもよい。その結果、タイミング信号発生回路を構成する場所の制約は減り、地理的自由度が向上する。
【００７７】
【発明の効果】
本発明の表示装置は、このように、複数の列電極駆動回路および行電極駆動回路を有しているにもかかわらず、小型になっており、製造が容易であり、経済的に製造することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の構成を模式的に示す図である。
【図２】本発明による液晶表示装置の要部の概略構成図である。
【図３Ａ】本発明による液晶表示装置の要部の拡大図である。
【図３Ｂ】本発明の別の実施の形態による液晶表示装置の要部の拡大図である。
【図４】（ａ）は、その液晶表示装置に使用される列電極駆動回路の構成の一例を示すブロック図、（ｂ）は、その列電極駆動回路の構成の他の例を示すブロック図である。
【図５】従来の液晶表示装置の一例を示す概略構成図である。
【図６】その液晶表示装置に使用されるタイミングコントローラＩＣの構成を示すブロック図である。
【図７】従来の液晶表示装置の他の例を示す概略構成図である。
【符号の説明】
１１ 制御ガラス基板
１１ａ 表示部
１２ 行電極駆動回路（ゲートドライバＩＣ）
１３ 列電極駆動回路（ソースドライバＩＣ）
１４ ＴＣＰ
１５ 列電極用プリント配線基板
１６ 配線
１７ コモン信号配線
１８ 走査信号配線
Claims (3)
- 複数の行電極をそれぞれ駆動するための複数の行電極駆動回路と、複数の列電極をそれぞれ駆動するための複数の列電極駆動回路とを有するマトリクス型表示装置における複数の列電極駆動回路であって、
前記複数の列電極駆動回路の各々が、
複数の列電極に対する制御データ信号が入力されるデータ入力部と、
前記行電極駆動回路および前記列電極駆動回路の少なくとも一方の動作タイミングを制御するタイミング信号を生成するタイミングコントロール部と、
前記データ入力部に入力された制御データ信号に基づいて、前記制御データ信号を前記タイミングコントロール部によって生成されるタイミング信号に同期させた信号か、または、前記制御データ信号のいずれか一方を選択する選択手段と、
前記選択手段にて選択された信号を出力するデータ出力部と
を具備し、
第１の列電極駆動回路のデータ入力部は第２の列電極駆動回路のデータ出力部と接続し、前記第１の列電極駆動回路のデータ出力部は第３の列電極駆動回路のデータ入力部と接続する、複数の列電極駆動回路。 - 前記第１の列電極駆動回路のデータ入力部は、外部からの制御データ信号が入力される外部データ入力ポートと、前記第２の列電極駆動回路からのデータ信号を入力される転送データ入力ポートとが相互に切り換え可能に設けられ、
前記外部データ入力ポートと前記転送データ入力ポートとの切り換えに対応して、前記第１の列電極駆動回路のタイミングコントロール部が動作状態と非動作状態とに切り換え可能である、請求項１に記載の複数の列電極駆動回路。 - 前記第１の列電極駆動回路のデータ入力部は、外部からの制御データ信号と、前記第２の列電極駆動回路に接続された転送データ信号のいずれか一方が選択的に入力され、
前記第１の列電極駆動回路のタイミングコントロール部は、前記外部からの制御データ信号によって、動作状態と非動作状態とに切り換え可能である、請求項１に記載の複数の列電極駆動回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001113320A JP3618086B2 (ja) | 2000-07-24 | 2001-04-11 | 複数の列電極駆動回路および表示装置 |
| TW090117900A TWI249153B (en) | 2000-07-24 | 2001-07-23 | Plurality of column electrode driving circuits and display device including the same |
| CNB011254904A CN1185613C (zh) | 2000-07-24 | 2001-07-24 | 多个列电极驱动电路和包含它的显示设备 |
| US09/911,780 US7113180B2 (en) | 2000-07-24 | 2001-07-24 | Plurality of column electrode driving circuits and display device including the same |
| KR10-2001-0044511A KR100451008B1 (ko) | 2000-07-24 | 2001-07-24 | 복수의 열 전극 구동회로 및 이를 포함하는 표시장치 |
| US10/176,243 US7098901B2 (en) | 2000-07-24 | 2002-06-20 | Display device and driver |
| US11/398,939 US7719506B2 (en) | 2000-07-24 | 2006-04-05 | Display device and driver |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-223171 | 2000-07-24 | ||
| JP2000223171 | 2000-07-24 | ||
| JP2001113320A JP3618086B2 (ja) | 2000-07-24 | 2001-04-11 | 複数の列電極駆動回路および表示装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004207892A Division JP2004302490A (ja) | 2000-07-24 | 2004-07-14 | 複数の列電極駆動回路および表示装置 |
| JP2004207893A Division JP2004310132A (ja) | 2000-07-24 | 2004-07-14 | 複数の列電極駆動回路および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108311A JP2002108311A (ja) | 2002-04-10 |
| JP3618086B2 true JP3618086B2 (ja) | 2005-02-09 |
Family
ID=26596597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001113320A Expired - Lifetime JP3618086B2 (ja) | 2000-07-24 | 2001-04-11 | 複数の列電極駆動回路および表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7113180B2 (ja) |
| JP (1) | JP3618086B2 (ja) |
| KR (1) | KR100451008B1 (ja) |
| CN (1) | CN1185613C (ja) |
| TW (1) | TWI249153B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI331743B (en) * | 2005-03-11 | 2010-10-11 | Chimei Innolux Corp | Driving system in a liquid crystal display |
| JP2006126294A (ja) * | 2004-10-26 | 2006-05-18 | Toshiba Matsushita Display Technology Co Ltd | 平面表示装置 |
| JP2006154835A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electronics Co Ltd | 最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法。 |
| TWI271694B (en) * | 2005-03-11 | 2007-01-21 | Himax Tech Ltd | Identification apparatus of source driver in chip-on-glass LCD and identification method thereof |
| TWI306236B (en) * | 2005-03-11 | 2009-02-11 | Himax Tech Inc | Method for transmitting control signals from timing controller of lcd |
| TWI304563B (en) * | 2005-03-11 | 2008-12-21 | Himax Tech Inc | Apparatus and method for generating gate control signals of lcd |
| CN100426367C (zh) * | 2005-03-30 | 2008-10-15 | 奇景光电股份有限公司 | 液晶显示器的控制信号传输方法 |
| CN100388350C (zh) | 2005-03-31 | 2008-05-14 | 奇景光电股份有限公司 | 液晶显示器的栅极控制信号产生装置及方法 |
| CN100416349C (zh) * | 2005-03-31 | 2008-09-03 | 奇景光电股份有限公司 | 采用玻璃覆晶封装的液晶显示器及其数据传输方法 |
| CN100433118C (zh) * | 2005-03-31 | 2008-11-12 | 奇景光电股份有限公司 | 玻璃覆晶封装液晶显示器的源极驱动器的识别装置及方法 |
| KR100583631B1 (ko) * | 2005-09-23 | 2006-05-26 | 주식회사 아나패스 | 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로 |
| KR101192781B1 (ko) * | 2005-09-30 | 2012-10-18 | 엘지디스플레이 주식회사 | 액정표시장치의 구동회로 및 이의 구동방법 |
| JP2008014996A (ja) * | 2006-07-03 | 2008-01-24 | Seiko Epson Corp | 電気光学装置および電子機器 |
| US8484298B2 (en) * | 2007-08-14 | 2013-07-09 | Samsung Electronics Co., Ltd | Method and system for SIP based dynamic advertisement of presence information |
| JP2010091686A (ja) * | 2008-10-06 | 2010-04-22 | Rohm Co Ltd | タイミングコントロール回路およびそれを用いた表示装置および電子機器 |
| JP5137873B2 (ja) * | 2009-02-16 | 2013-02-06 | 三菱電機株式会社 | 表示装置および駆動装置 |
| KR101588897B1 (ko) * | 2009-08-13 | 2016-01-26 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP5434507B2 (ja) * | 2009-11-17 | 2014-03-05 | セイコーエプソン株式会社 | 表示ドライバー、表示モジュール、及び電子機器 |
| WO2011097228A2 (en) | 2010-02-02 | 2011-08-11 | E Ink Corporation | Method for driving electro-optic displays |
| KR101117736B1 (ko) * | 2010-02-05 | 2012-02-27 | 삼성모바일디스플레이주식회사 | 디스플레이 장치 |
| JP2012042575A (ja) * | 2010-08-16 | 2012-03-01 | Renesas Electronics Corp | 表示装置、信号線ドライバ、及び、データ転送方法 |
| CN102262851A (zh) * | 2011-08-25 | 2011-11-30 | 旭曜科技股份有限公司 | 栅极驱动器及具有栅极驱动器的显示装置 |
| KR101992882B1 (ko) * | 2011-11-17 | 2019-06-26 | 엘지디스플레이 주식회사 | 영상 표시장치의 구동장치와 그 구동방법 |
| JP6108762B2 (ja) * | 2012-10-26 | 2017-04-05 | 三菱電機株式会社 | 表示装置 |
| JP6088202B2 (ja) | 2012-10-26 | 2017-03-01 | ラピスセミコンダクタ株式会社 | 表示パネルドライバの設定方法、表示パネルドライバ及びこれを含む表示装置 |
| JP6161406B2 (ja) * | 2013-05-23 | 2017-07-12 | 三菱電機株式会社 | 表示装置 |
| KR102087186B1 (ko) * | 2014-01-07 | 2020-03-11 | 삼성전자주식회사 | 증폭기 오프셋 보상 기능을 갖는 소스 구동 회로 및 이를 포함하는 디스플레이 장치 |
| KR20160065556A (ko) * | 2014-12-01 | 2016-06-09 | 삼성전자주식회사 | 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치 |
| TWI597706B (zh) * | 2015-04-17 | 2017-09-01 | 矽創電子股份有限公司 | 顯示裝置與電腦系統 |
| CN106157862B (zh) * | 2015-04-17 | 2019-03-22 | 矽创电子股份有限公司 | 显示设备与计算器*** |
| JP6448600B2 (ja) * | 2016-10-14 | 2019-01-09 | 三菱電機株式会社 | 表示装置 |
| JP6845275B2 (ja) * | 2018-11-22 | 2021-03-17 | ラピスセミコンダクタ株式会社 | 表示装置及びデータドライバ |
| JP2020181040A (ja) | 2019-04-24 | 2020-11-05 | 三菱電機株式会社 | 表示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06274134A (ja) | 1993-03-24 | 1994-09-30 | Seiko Instr Inc | 液晶表示ドライバー内蔵ワンチップマイクロコンピュータ |
| US5572211A (en) * | 1994-01-18 | 1996-11-05 | Vivid Semiconductor, Inc. | Integrated circuit for driving liquid crystal display using multi-level D/A converter |
| JPH07281636A (ja) * | 1994-04-07 | 1995-10-27 | Asahi Glass Co Ltd | 液晶表示装置に用いられる駆動装置ならびに列電極駆動用半導体集積回路および行電極駆動用半導体集積回路 |
| JP3516722B2 (ja) * | 1994-07-04 | 2004-04-05 | 株式会社 日立ディスプレイズ | 液晶駆動回路と液晶表示装置 |
| JPH0832904A (ja) * | 1994-07-20 | 1996-02-02 | Fujitsu General Ltd | マルチパネル表示システム |
| JPH08179731A (ja) * | 1994-12-26 | 1996-07-12 | Hitachi Ltd | データドライバ、走査ドライバ、液晶表示装置及びその駆動方式 |
| JPH09160526A (ja) * | 1995-12-05 | 1997-06-20 | Fujitsu Ltd | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 |
| KR0178604B1 (ko) * | 1995-12-12 | 1999-05-01 | 구자홍 | Tft-lcd 모듈 |
| JP2820131B2 (ja) | 1996-08-22 | 1998-11-05 | 日本電気株式会社 | 液晶駆動方法および液晶駆動回路 |
| TW575196U (en) | 1996-09-24 | 2004-02-01 | Toshiba Electronic Eng | Liquid crystal display device |
| JP3699811B2 (ja) | 1996-09-24 | 2005-09-28 | 東芝電子エンジニアリング株式会社 | 液晶表示装置 |
| JPH10221707A (ja) * | 1997-02-05 | 1998-08-21 | Sharp Corp | 液晶表示装置 |
| JP3076272B2 (ja) * | 1997-06-20 | 2000-08-14 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動回路及びその制御方法 |
| JP3671237B2 (ja) | 1997-12-26 | 2005-07-13 | カシオ計算機株式会社 | 表示装置 |
| JP3416045B2 (ja) | 1997-12-26 | 2003-06-16 | 株式会社日立製作所 | 液晶表示装置 |
| JP2000003158A (ja) * | 1998-06-15 | 2000-01-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100294691B1 (ko) | 1998-06-29 | 2001-07-12 | 김영환 | 다중층양자점을이용한메모리소자및제조방법 |
| JP3360649B2 (ja) * | 1999-05-11 | 2002-12-24 | 日本電気株式会社 | 液晶表示装置 |
-
2001
- 2001-04-11 JP JP2001113320A patent/JP3618086B2/ja not_active Expired - Lifetime
- 2001-07-23 TW TW090117900A patent/TWI249153B/zh not_active IP Right Cessation
- 2001-07-24 KR KR10-2001-0044511A patent/KR100451008B1/ko not_active IP Right Cessation
- 2001-07-24 US US09/911,780 patent/US7113180B2/en not_active Expired - Lifetime
- 2001-07-24 CN CNB011254904A patent/CN1185613C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020075204A1 (en) | 2002-06-20 |
| TWI249153B (en) | 2006-02-11 |
| CN1185613C (zh) | 2005-01-19 |
| JP2002108311A (ja) | 2002-04-10 |
| CN1335590A (zh) | 2002-02-13 |
| KR100451008B1 (ko) | 2004-10-02 |
| KR20020009489A (ko) | 2002-02-01 |
| US7113180B2 (en) | 2006-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618086B2 (ja) | 複数の列電極駆動回路および表示装置 | |
| US7567231B2 (en) | Display device having driving circuit | |
| US7719506B2 (en) | Display device and driver | |
| US6323871B1 (en) | Display device and its driving method | |
| JPH1010546A (ja) | 表示装置およびその駆動方法 | |
| US20040239655A1 (en) | Display drive control system | |
| US20060001927A1 (en) | Electro-optical device and electronic apparatus | |
| KR100430092B1 (ko) | 싱글뱅크형액정표시장치 | |
| JP2000029441A (ja) | 液晶表示装置 | |
| JP2004037498A (ja) | 電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法 | |
| JP2002175036A (ja) | アクティブマトリクス型表示装置 | |
| JP2004310132A (ja) | 複数の列電極駆動回路および表示装置 | |
| JP4698953B2 (ja) | 表示装置 | |
| JP2004302490A (ja) | 複数の列電極駆動回路および表示装置 | |
| JP4615245B2 (ja) | カラー画像表示装置 | |
| JP2004037905A (ja) | 液晶表示装置 | |
| JPH0980466A (ja) | アクティブマトリックス型表示装置 | |
| JP2004012634A (ja) | 電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法 | |
| JP3130829B2 (ja) | 液晶表示装置 | |
| JP2008145921A (ja) | アクティブマトリクス表示装置用駆動回路 | |
| KR20070058826A (ko) | 액정 표시 장치 | |
| KR101006441B1 (ko) | 액정 표시판 조립체 및 액정 표시 장치 | |
| JP3730220B2 (ja) | 液晶表示装置 | |
| KR101050859B1 (ko) | 액정표시장치의 구동부 | |
| KR20060020174A (ko) | 가요성 인쇄 회로 기판, 테이프 캐리어 패키지 및 이를포함하는 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3618086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |