JP2012042575A

JP2012042575A - 表示装置、信号線ドライバ、及び、データ転送方法

Info

Publication number: JP2012042575A
Application number: JP2010181975A
Authority: JP
Inventors: Takashi Nose; 崇能勢; Yoshihiko Hori; 良彦堀
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2010-08-16
Filing date: 2010-08-16
Publication date: 2012-03-01
Also published as: KR20120025399A; CN102376285A; US20120038621A1; US8542183B2; CN102376285B

Abstract

【課題】表示装置において、映像データ及び制御信号を供給するために必要な配線の数を減らし、走査線ドライバに供給される制御信号が映像データを供給するデータ伝送線に及ぼすノイズの影響を無くす。
【解決手段】液晶表示装置１が、タイミングコントローラ２と液晶表示パネル３と複数のデータドライバ４とゲートドライバ５とを備えている。タイミングコントローラ２は、複数のデータドライバ４のうちの特定ドライバ４Ｌ、４Ｒに制御データを供給する。特定ドライバ４Ｌ、４Ｒは、制御データに応答してゲートドライバ５を制御するゲートドライバ制御信号を生成し、ゲートドライバ制御信号をゲートドライバ５に供給する。
【選択図】図２

Description

本発明は、表示装置、信号線ドライバ、及び、データ転送方法に関し、特に、表示装置における制御信号の伝送と生成に関する。

パネル表示装置の大型化、及びパネル解像度の向上によるデータ転送量の増加により、表示デバイスを駆動するドライバへのデータ転送方法が問題になっている。例えば、液晶表示装置については、液晶表示パネルのデータ線（信号線）を駆動するデータドライバ（又は、信号線ドライバ、ソースドライバ）にタイミングコントローラから映像データを供給するデータ転送技術が問題になる。

このような状況は、特に、大型の表示パネルを駆動する場合に深刻である。大型の表示パネルについては、データ線を駆動するために複数のデータドライバが設けられることになる。現在の大型の液晶表示装置では、配線の数を減らすために共通バスを設け、当該共通バスを介して複数のデータドライバに逐次に映像データを転送することが多いが、このような構成は過大なデータ転送レートが必要になるという問題がある。具体的には、一のデータドライバに映像データを送信するために許容される時間は、水平同期期間の長さをＴ_Ｈ、データドライバの数をＮとした場合にＴ_Ｈ／Ｎとなる。従って、表示装置の大型化とパネル解像度の向上に伴ってデータドライバの数が増大すると、一のデータドライバに映像データを送信するために許容される時間は、ますます短くなってしまう。

このような問題に対処する一つの手法は、複数のデータドライバのそれぞれにpoint-to-pointで映像データを転送することである。図１は、複数のデータドライバにpoint-to-pointで映像データを転送する大型の液晶表示装置の構成の例を示す図であり、図１の構成は、特開２０００−１５５５５２号公報（特許文献１）に開示されている。図１の液晶表示装置１１０は、信号処理回路１２０と、液晶パネル１３０と、ソースドライバ２０２〜２１６と、ゲートドライバ４０２〜４０８とを備えている。ソースドライバ２０２〜２１６のそれぞれには、別々の配線を通じて映像データが供給される。

ここで、図１の液晶表示装置１１０は、ゲートドライバ用クロックＧＣＬＫが信号処理回路１２０からゲートドライバ４０２〜４０８のそれぞれに供給される一方、ゲートドライバ用スタートパルスＧＳＰは、端に位置するゲートドライバ４０２のみに供給される構成になっている。ゲートドライバ４０２は、信号処理回路１２０から受け取ったゲートドライバ用スタートパルスＧＳＰを受け取ると、所定の待ち時間が経過した後でゲートドライバ４０４にゲートドライバ用スタートパルスを供給する。同様に、ゲートドライバ４０６、４０８は、隣接するゲートドライバ４０４、４０６からゲートドライバ用スタートパルスを受け取る。

複数のデータドライバのそれぞれにpoint-to-pointで映像データを転送する手法は、データ転送レートの制約を緩和するが、一方で、各データドライバに映像データを供給するデバイス（典型的には、タイミングコントローラ）の出力ピンの数や該デバイスに接続される配線の数が増大するという問題が発生する。図１の液晶表示装置では、シリアル転送を行うことによって出力ピンの数や配線の数を低減させているが、表示装置の実装の容易性やコスト低減の観点からは、出力ピンの数や配線の数がなるべく少ない方が好ましい。

タイミングコントローラの出力ピンの数や接続配線の数を減少させるためには、映像データの転送に使用される映像データ信号にデータドライバの制御に使用される制御信号を重畳させる手法がある。例えば、映像データをデータドライバに送るために使用される映像データ信号からクロック再生（ＣＤＲ：clock data recovery）を行ってクロック信号を生成するデータ転送方法は、映像データとクロック信号とを同じ配線で送信するため、配線数を減らすために有効である。このような手法は、例えば、特開２００９−２０４６７７号公報（特許文献２）、及び、K. Yamaguchi et al. “A 2.0 Gb/s Clock-Embedded Interface for full-HD 10b 120Hz LCD drivers with 1/5-Rate Noise Tolerant Phase and Frequency
Recovery,” 2009 IEEE International Solid-State Circuits Conference- Digest of
Technical Papers, pp. 192-193, Feb., 2009（非特許文献１）に開示されている。

特開２０００−１５５５５２号公報特開２００９−２０４６７７号公報

K. Yamaguchi et al. "A 2.0 Gb/s Clock-Embedded Interface for full-HD 10b 120Hz LCD drivers with 1/5-Rate Noise Tolerant Phase and Frequency Recovery," 2009 IEEE International Solid-State Circuits Conference-Digest of Technical Papers, pp. 192-193, Feb., 2009

発明者の一つの知見は、パネル表示装置におけるデータ転送方法の改良においては、ゲート線（又は走査線）を駆動するゲートドライバ（又は、走査線ドライバ）への制御信号の供給を含めて検討すべきであるということである。大型の液晶表示装置では、一般に、ＦＦＣ（flexible flat cable）及びＰＣＢ（printed circuit board）上に形成された配線を介して映像データ信号がデータドライバに供給される。このような構成においてゲートドライバに制御信号を供給する配線を、ＦＦＣ及びＰＣＢ上の映像データ信号を伝送する配線と並行して設けると、ＦＦＣ及びＰＣＢのコストの増大の要因になる。また、ゲートドライバに制御信号を供給する配線を映像データ信号を伝送する配線と並行して設けると、ゲートドライバに供給される制御信号が映像データ信号を伝送する配線にコモンノイズ等の影響を与える可能性がある。この問題は、特に、映像データ信号の伝送に高速シリアル転送インターフェースが採用される場合に問題になる。上述の先行技術文献では、ゲートドライバへの制御信号の供給の問題については何ら言及がない。

本発明の一の観点においては、表示装置が、表示パネルと、タイミングコントローラと、表示パネルの信号線を駆動する複数の信号線ドライバと、表示パネルの走査線を駆動する走査線ドライバとを備えている。タイミングコントローラは、複数の信号線ドライバのうちの特定ドライバに制御データを供給する。特定ドライバは、制御データに応答して走査線ドライバを制御する走査線ドライバ制御信号を生成し、走査線ドライバ制御信号を走査線ドライバに供給する。

本発明の他の観点においては、信号線ドライバが、映像データと制御データとを含む転送データをタイミングコントローラから受け取るレシーバと、映像データに応答して表示パネルの信号線を駆動する駆動回路と、制御データに応答して表示パネルの走査線を駆動する走査線ドライバを制御する制御信号を生成する制御信号生成回路とを備えている。

本発明の更に他の観点においては、表示パネルと、タイミングコントローラと、表示パネルの信号線を駆動する複数の信号線ドライバと、表示パネルの走査線を駆動する走査線ドライバとを備える表示装置におけるデータ伝送方法が提供される。当該データ伝送方法は、タイミングコントローラから複数の信号線ドライバのうちの特定ドライバに走査線ドライバを制御する制御データを供給するステップと、特定ドライバにおいて、制御データに応答して走査線ドライバを制御する制御信号を生成するステップと、特定ドライバから走査線ドライバに制御信号を供給するステップとを備えている。

本発明によれば、表示装置において、映像データ及び制御信号を供給するために必要な配線の数を減らし、走査線ドライバに供給される制御信号が映像データを供給するデータ伝送線に及ぼすノイズの影響を無くすことができる。

従来の表示装置の構成を示すブロック図である。本発明の一実施形態の表示装置の構成を示すブロック図である。本発明の一実施形態におけるタイミングコントローラとデータドライバの構成を示すブロック図である。本発明の一実施形態におけるデータドライバとゲートドライバの動作を示すタイミングチャートである。好適でない表示装置の構成を示す参考例である。本発明の他の実施形態におけるタイミングコントローラとデータドライバの構成を示すブロック図である。

図２は、本発明の一実施形態の表示装置の構成を示す図である。図２の表示装置は、液晶表示装置１として構成されており、タイミングコントローラ２と、液晶表示パネル３と、複数のデータドライバ４と、複数のゲートドライバ５とを備えている。液晶表示パネル３は、ゲート線（走査線）と、データ線（信号線）と、それらが交差する位置の近傍に配置された画素とを備えている。データドライバ４は、液晶表示パネル３のデータ線を駆動し、ゲートドライバ５は、液晶表示パネル３のゲート線を駆動する。タイミングコントローラ２は、データドライバ４に映像データ（即ち、液晶表示パネル３の各画素の階調を示すデータ）を供給し、また、タイミングコントローラ２に供給される同期信号（例えば、Ｖｓｙｎｃ、Ｈｓｙｎｃ、データ有効期間ＤＥ）に応答してデータドライバ４とゲートドライバ５とを制御する。

本実施形態の液晶表示装置１では、タイミングコントローラ２とデータドライバ４とゲートドライバ５とが、下記のように実装される。複数のデータドライバ４のそれぞれはデータドライバ用ＣＯＦ（chip on film）基板６の上に搭載され、そのデータドライバ用ＣＯＦ基板６がＰＣＢ７の上に搭載される。本実施形態では、左右２枚のＰＣＢ７が使用される。また、複数のゲートドライバ５のそれぞれはゲートドライバ用ＣＯＦ基板８の上に搭載され、タイミングコントローラ２は、ＰＣＢ９に搭載される。タイミングコントローラ２が搭載されるＰＣＢ９と、データドライバ４が搭載されるＰＣＢ７とは、ＦＦＣ１０によって接続されている。

タイミングコントローラ２は、データドライバ用ＣＯＦ基板６、ＰＣＢ７、ＦＦＣ１０、及びＰＣＢ９に設けられたデータ伝送線１１によってデータドライバ４に接続されている。本実施形態では、タイミングコントローラ２と各データドライバ４との間の通信に、point-to-pointのデータインターフェースが用いられる。即ち、各データドライバ４へのデータ転送には、別々のデータ伝送線１１が使用される。

本実施形態の液晶表示装置１では、データ伝送線１１を介して各データドライバ４に送られる信号に、映像データとデータドライバ４を制御する制御データとが符号化される。データドライバ４を制御するための専用の制御配線は設けられない。これにより、データドライバ用ＣＯＦ基板６、ＰＣＢ７、ＦＦＣ１０、及びＰＣＢ９に設けられる配線の数の低減が図られている。

更に、本実施形態の液晶表示装置１では、タイミングコントローラ２から両端に位置するデータドライバ４にゲートドライバ５を制御する制御データが供給され、その制御データに応答して、ゲートドライバ５を制御するゲートドライバ制御信号が両端に位置するデータドライバ４によって生成される。ゲートドライバ５を制御する制御データは、映像データとデータドライバ４を制御する制御データと同様に、データ伝送線１１を介して各データドライバ４に送られる信号に符号化される。図２では、左端に位置するデータドライバ４が、符号４Ｌによって示されており、右端に位置するデータドライバ４が符号４Ｒによって示されている。

詳細には、左端に位置するデータドライバ４Ｌは、液晶表示パネル３の左辺に設けられたゲートドライバ５に垂直クロック信号ＶＣＫを供給し、更に、データドライバ４Ｌに最近接するゲートドライバ５Ｌに垂直スタートパルスＶＳＰを供給する。垂直クロック信号ＶＣＫは、ゲートドライバ５の動作に使用されるクロック信号であり、垂直スタートパルスＶＳＰは、液晶表示パネル３の左辺に設けられたゲートドライバ５のそれぞれがゲート線の駆動を開始するタイミングを指示する信号である。ゲートドライバ５Ｌは、垂直スタートパルスＶＳＰを受け取った後、所定時間が経過すると、ゲートドライバ５Ｌに隣接するゲートドライバ５に垂直スタートパルスＶＳＰを供給する。液晶表示パネル３の左辺に設けられた他のゲートドライバ５にも、同様にして順次に垂直スタートパルスＶＳＰが供給される。

同様に、右端に位置するデータドライバ４Ｒは、液晶表示パネル３の右辺に設けられたゲートドライバ５に垂直クロック信号ＶＣＫを供給し、更に、データドライバ４Ｒに最近接するゲートドライバ５Ｒに垂直スタートパルスＶＳＰを供給する。ゲートドライバ５Ｒは、垂直スタートパルスＶＳＰを受け取った後、所定時間が経過すると、ゲートドライバ５Ｒに隣接するゲートドライバ５に垂直スタートパルスＶＳＰを供給する。液晶表示パネル３の右辺に設けられた他のゲートドライバ５にも、同様にして順次に垂直スタートパルスＶＳＰが供給される。

本実施形態の液晶表示装置１では、タイミングコントローラ２とゲートドライバ５とを直接に接続する配線が存在しないことに留意されたい。このような構成は、データドライバ用ＣＯＦ基板６、ＰＣＢ７、ＦＦＣ１０、及びＰＣＢ９に設けられる配線の数の低減に有効である上、データ伝送線１１に並行してゲートドライバ制御信号を供給する配線を設ける必要性がなくなるため、データ伝送線１１へのノイズの影響を防ぐ点で有利である。以下では、このような構成の液晶表示装置１における、タイミングコントローラ２からデータドライバ４への制御データの供給と、データドライバ４によるゲートドライバ制御信号の生成について詳細に説明する。

図３は、本実施形態におけるタイミングコントローラ２とデータドライバ４Ｌ、４Ｒの構成を示すブロック図である。ここで、上述の通り、データドライバ４Ｌ、４Ｒが、両端に位置するデータドライバであり、ゲートドライバ５を制御するゲートドライバ制御信号を生成する機能を有していることに留意されたい。タイミングコントローラ２は、タイミング制御回路２１と、コマンド変換回路２２と、トランスミッタ２３と、ＰＬＬ２４とを備えている。タイミング制御回路２１、コマンド変換回路２２、トランスミッタ２３、及びＰＬＬ２４は、一つのチップにモノリシックに集積化されている。

タイミング制御回路２１は、外部から供給される同期信号（例えば、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｋ、データイネーブル信号ＤＥ）に応答してゲートドライバ制御信号とデータドライバ制御信号とを生成する。生成したゲートドライバ制御信号は、垂直スタートパルスＶＳＰと垂直クロック信号ＶＣＫとを含んでいる。一方、データドライバ制御信号は、水平スタートパルスＨＳＰと、極性信号ＰＯＬと、ストローブ信号ＳＴＢとを含んでいる。水平スタートパルスＨＳＰは、各データドライバ４に水平同期期間の開始を知らせるパルスであり、極性信号ＰＯＬは、データ線を駆動する駆動電圧の極性を各データドライバ４に指示する信号であり、ストローブ信号ＳＴＢは、各データドライバ４に含まれるラッチ回路が映像データをラッチするタイミングを指示する信号である。

コマンド変換回路２２は、映像データとゲートドライバ制御信号とデータドライバ制御信号とを符号化して、転送データを生成する。図４に図示されているように、生成された転送データは、映像データと制御データを含んでおり、この制御データは、ゲートドライバ制御信号（ＶＳＰ、ＶＣＫ）のそれぞれがアサートされるタイミングを指定するコマンドデータと、データドライバ制御信号（ＨＳＰ、ＰＯＬ、ＳＴＢ）のそれぞれがアサートされるタイミングを指定するコマンドデータとを含んでいる。

図３に戻り、トランスミッタ２３は、ＰＬＬ（phase locked loop）２４から受け取ったクロック信号ＣＬＫに同期して転送データに対応するデータ伝送信号を生成し、生成したデータ伝送信号をデータ伝送線１１を介してデータドライバ４Ｌ、４Ｒに送る。このデータ伝送信号は、クロック再生（ＣＤＲ）に対応した方式で生成される。即ち、データドライバ４Ｌ、４Ｒでは、データ伝送線１１を介して送られたデータ伝送信号に対してクロック再生が行われる。

一方、データドライバ４Ｌ、４Ｒは、レシーバ４１と、ＰＬＬ４２と、コマンド変換回路４３と、液晶表示パネル駆動回路４４とを備えている。ここで、レシーバ４１、ＰＬＬ４２、コマンド変換回路４３、及び液晶表示パネル駆動回路４４が、一つのチップにモノリシックに集積化されていることに留意されたい。レシーバ４１とＰＬＬ４２とは、データ伝送信号から転送データを再生する機能を有している。詳細には、レシーバ４１は、タイミングコントローラ２から受け取ったデータ伝送信号に対して波形復元を行ってクロック再生信号を生成し、該クロック再生信号をＰＬＬ４２に供給する。ＰＬＬ４２は、クロック再生信号に対してクロック再生を行うことによりクロック信号を再生する。レシーバ４１は、その再生されたクロック信号に同期してデータ伝送信号をサンプリングし、転送データを再生する。上述のように、転送データは映像データと制御データとを含んでいるから、結果として、映像データと制御データとがデータドライバ４Ｌ、４Ｒにおいて再生されることになる。

コマンド変換回路４３は、転送データに含まれる映像データを液晶表示パネル駆動回路４４に供給する。加えて、コマンド変換回路４３は、転送データに含まれる制御データに応答して、ゲートドライバ制御信号（ＶＳＰ、ＶＣＫ）とデータドライバ制御信号（ＨＳＰ、ＰＯＬ、ＳＴＢ）とを生成する制御信号生成回路としても機能する。上述のように、制御データには、ゲートドライバ制御信号（ＶＳＰ、ＶＣＫ）のそれぞれがアサートされるタイミングを指定するコマンドデータと、データドライバ制御信号（ＨＳＰ、ＰＯＬ、ＳＴＢ）のそれぞれがアサートされるタイミングを指定するコマンドデータとを含んでいるので、ゲートドライバ制御信号とデータドライバ制御信号とを再生することができる。データドライバ制御信号は、液晶表示パネル駆動回路４４に供給され、ゲートドライバ制御信号は対応するゲートドライバ５に供給される。

液晶表示パネル駆動回路４４は、映像データに応答して液晶表示パネル３の各データ線を駆動する。液晶表示パネル駆動回路４４の動作タイミングと各データ線の駆動電圧の極性は、データドライバ制御信号（ＨＳＰ、ＰＯＬ、ＳＴＢ）によって制御される。

データドライバ４Ｌ、４Ｒ以外のデータドライバ４は、データドライバ４Ｌ、４Ｒと同じくゲートドライバ制御信号（ＶＳＰ、ＶＣＫ）を生成する機能を持っていてもよく、ゲートドライバ制御信号（ＶＳＰ、ＶＣＫ）を生成する機能を有していなくてもよい。ただし、実際に製品を製造するコストを考えた場合、データドライバ４Ｌ、４Ｒ以外のデータドライバ４がデータドライバ４Ｌ、４Ｒと同じ構成を有していることが好ましい。両端に位置する専用のデータドライバ４を製造することは、コストの観点から好ましくない。この場合、データドライバ４Ｌ、４Ｒ以外のデータドライバ４については、ゲートドライバ制御信号（ＶＳＰ、ＶＣＫ）を出力する出力ピンにゲートドライバ５が接続されない。また、データドライバ４Ｌ、４Ｒ以外のデータドライバ４に送られる転送データは、ゲートドライバ制御信号（ＶＳＰ、ＶＣＫ）のそれぞれがアサートされるタイミングを指定するコマンドデータを含んでいる必要はないが、含んでいてもよい。

図４は、データドライバ４Ｌ、４Ｒとゲートドライバ５Ｌ、５Ｒの動作を示すタイミングチャートである。本実施形態では、各水平同期期間において、映像データと制御データがタイミングコントローラ２からデータドライバ４Ｌ、４Ｒに送られる。データドライバ４Ｌ、４Ｒは、制御データに応答してデータドライバ制御信号を生成する。図４には、データドライバ制御信号のうち、ストローブ信号ＳＴＢの波形が図示されている。ストローブ信号ＳＴＢがアサートされると、直前に送られてきた映像データがラッチされ、ラッチされた映像データに応答してデータ線が駆動される。加えて、データドライバ４Ｌ、４Ｒは、制御データに応答してゲートドライバ制御信号、即ち、垂直ゲートパルスＶＳＰと垂直クロックＶＣＫとを生成する。垂直ゲートパルスＶＳＰがアサートされると、ゲートドライバ５Ｌ、５Ｒは、垂直クロックＶＣＫに同期してゲート線を順次に駆動する動作を開始する。垂直ゲートパルスＶＳＰがアサートされてから最初に垂直クロック信号ＶＣＫがアサートされると、第１ゲート線ＶＧ１がプルアップされる。続いて垂直クロック信号ＶＣＫがアサートされると、第２ゲート線ＶＧ２がプルアップされる。同様にして、ゲートドライバ５Ｌ、５Ｒに接続されたゲート線が順次に駆動される。

以上に説明されているように、本実施形態の液晶表示装置１では、タイミングコントローラ２から両端に位置するデータドライバ４Ｌ、４Ｒにゲートドライバ５を制御する制御データが供給され、データドライバ４Ｌ、４Ｒが、その制御データに応答して、ゲートドライバ５を制御するゲートドライバ制御信号を生成する。このような構成の液晶表示装置１の利点は２つある。一つは、タイミングコントローラ２の出力ピンの数や、データドライバ用ＣＯＦ基板６、ＰＣＢ７、ＦＦＣ１０、及びＰＣＢ９に設けられる配線の数を低減することができる点である。これは、コストの低減のために有利である。もう一つは、ゲートドライバ制御信号が、タイミングコントローラ２とデータドライバ４Ｌ、４Ｒとを接続するデータ伝送線１１に対してコモンモードノイズなどの干渉を起こすことを防ぐことができる点である。図５の参考例に図示されているように、仮に、タイミングコントローラ２からゲートドライバ５に直接にゲートドライバ制御信号（ＶＳＰ、ＶＣＫ）を供給する構成をとるとすれば、データドライバ用ＣＯＦ基板６、ＰＣＢ７、ＦＦＣ１０、及びＰＣＢ９上において、データ伝送線１１と並行してゲートドライバ制御信号を供給する配線を設けることになる。このような構成では、ゲートドライバ制御信号がデータ伝送線１１に対してコモンモードノイズなどの干渉を起こす可能性がある。本実施形態では、ゲートドライバ制御信号をゲートドライバ５に供給する配線が、データドライバ４Ｌ、４Ｒとゲートドライバ５の間にしか設けられないから、ゲートドライバ制御信号による干渉の問題は発生しない。

図６は、他の実施形態におけるデータドライバ４Ｌ、４Ｒの構成を示すブロック図である。図６に図示されたデータドライバ４Ｌ、４Ｒの構成は、図３に示されている構成とほぼ同一であるが、セレクタ４５を追加して備えている点で異なっている。通常動作時においては、セレクタ４５は、ゲートドライバ制御信号を選択し、ゲートドライバ制御信号をセレクタ４５の出力に接続された出力ピンから出力する。一方、テスト動作時においては、セレクタ４５は、データドライバ制御信号（の少なくとも一の信号）を、セレクタ４５の出力に接続された出力ピンから外部に出力する。このような動作は、データドライバ制御信号の波形を直接に観測することを可能にし、データドライバ４Ｌ、４Ｒの出力ピンの数を増大させずにテスタビリティを向上させるために有効である。

上記には、本発明の好適な実施形態が具体的に記載されているが、本発明は、上述の実施形態に限定して解釈してはならない。本発明は、その技術的範囲内において当業者に自明的な様々な変更がなされて実施され得る。

例えば、上記には、両端に位置するデータドライバ４Ｌ、４Ｒがゲートドライバ５にゲートドライバ制御信号を供給しているが、両端に位置しないデータドライバ４がゲートドライバ５にゲートドライバ制御信号を供給してもよい。例えば、左から２番目に設けられているデータドライバ４が液晶表示パネル３の左辺に設けられたゲートドライバ５にゲートドライバ制御信号を供給するような構成でもよい。ただし、ゲートドライバ制御信号を供給するデータドライバ４とゲートドライバ５の間に設けられる配線の長さを短縮するためには、両端に位置するデータドライバ４Ｌ、４Ｒ（即ち、ゲートドライバ５Ｌ、５Ｒに最近接するデータドライバ４）がゲートドライバ５にゲートドライバ制御信号を供給する構成が好ましい。

また、上記には液晶表示装置の実施形態が提示されているが、液晶表示パネル以外の表示パネル（例えば、プラズマディスプレイパネルや、有機ＥＬパネル）を用いる表示装置にも本発明が適用可能であることは、当業者には自明的であろう。この場合でも、信号線（即ち、表示パネルにおいて画素の階調に応じて駆動される配線）を駆動するドライバから走査線（即ち、表示パネルの駆動されるべき画素の行（ライン）を選択する配線）を駆動するドライバに制御信号が供給される。これにより、映像データ及び制御信号を供給するために必要な配線の数を減らし、走査線を駆動するドライバに供給される制御信号が映像データを供給するデータ伝送線に及ぼすノイズの影響を無くすことができる

１：液晶表示装置
２：タイミングコントローラ
３：液晶表示パネル
４、４Ｌ、４Ｒ：データドライバ
５、５Ｌ、５Ｒ：ゲートドライバ
６：データドライバ用ＣＯＦ基板
７：ＰＣＢ
８：ゲートドライバ用ＣＯＦ基板
９：ＰＣＢ
１０：ＦＦＣ
１１：データ伝送線
２１：タイミング制御回路
２２：コマンド変換回路
２３：トランスミッタ
２４：ＰＬＬ
４１：レシーバ
４２：ＰＬＬ
４３：コマンド変換回路
４４：液晶表示パネル駆動回路
４５：セレクタ
１１０：液晶表示装置
１２０：信号処理回路
１３０：液晶パネル
２０２、２０４、２０６、２０８、２１０、２１２、２１４、２１６：ソースドライバ
４０２、４０４、４０６、４０８：ゲートドライバ

Claims

表示パネルと、
タイミングコントローラと、
前記表示パネルの信号線を駆動する複数の信号線ドライバと、
前記表示パネルの走査線を駆動する走査線ドライバ
とを備え、
前記タイミングコントローラは、前記複数の信号線ドライバのうちの特定ドライバに制御データを供給し、
前記特定ドライバは、前記制御データに応答して前記走査線ドライバを制御する走査線ドライバ制御信号を生成し、前記走査線ドライバ制御信号を前記走査線ドライバに供給する
表示装置。
請求項１に記載の表示装置であって、
前記タイミングコントローラと前記特定ドライバとがデータ伝送線によって接続され、
前記制御データと前記表示パネルに表示される画像に対応する映像データとが、いずれも、前記データ伝送線を介して前記特定ドライバに供給される
表示装置。
請求項２に記載の表示装置であって、
前記タイミングコントローラは、前記制御データと前記映像データとを含む転送データに対応するデータ伝送信号をクロック信号に同期して生成し、前記データ伝送信号を前記データ伝送線を介して前記特定ドライバに送信し、
前記特定ドライバは、前記データ伝送信号から再生クロック信号を再生し、前記再生クロック信号に応答して前記データ伝送信号をサンプリングして前記制御データと前記映像データとを得る
表示装置。
請求項１乃至３のいずれかに記載の表示装置であって、
前記特定ドライバは、
前記表示パネルの信号線を駆動する駆動回路と、
前記制御データから前記駆動回路を制御する信号線ドライバ制御信号と、前記走査線ドライバ制御信号を生成する制御信号生成回路と、
前記走査線ドライバに接続される出力ピンと、
前記信号線ドライバ制御信号と前記走査線ドライバ制御信号との一方の制御信号を選択するセレクタ
とを備え、
前記セレクタは、前記一方の制御信号を前記出力ピンから出力するように構成された
表示装置。
請求項１乃至４のいずれかに記載の表示装置であって、
前記複数の信号線ドライバは、前記走査線ドライバに接続されていない非接続ドライバを含み、
前記非接続ドライバと前記特定ドライバとが同一の構成を有している
表示装置。
請求項１乃至５のいずれかに記載の表示装置であって、
前記特定ドライバは、前記複数の信号線ドライバのうち前記走査線ドライバに最近接するドライバである
表示装置。
映像データと制御データとを含む転送データをタイミングコントローラから受け取るレシーバと、
前記映像データに応答して表示パネルの信号線を駆動する駆動回路と、
前記制御データに応答して前記表示パネルの走査線を駆動する走査線ドライバを制御する制御信号を生成する制御信号生成回路
とを備える
信号線ドライバ。
請求項７に記載の信号線ドライバであって、
更に、
前記走査線ドライバに接続される出力ピンと、
セレクタ
とを備え、
前記制御信号生成回路は、前記制御データから前記駆動回路を制御する信号線ドライバ制御信号を生成し、
前記セレクタは、前記信号線ドライバ制御信号と前記走査線ドライバ制御信号との一方の制御信号を選択し、前記一方の制御信号を前記出力ピンから出力するように構成された
信号線ドライバ。
表示パネルと、タイミングコントローラと、前記表示パネルの信号線を駆動する複数の信号線ドライバと、前記表示パネルの走査線を駆動する走査線ドライバとを備える表示装置におけるデータ伝送方法であって、
前記タイミングコントローラから前記複数の信号線ドライバのうちの特定ドライバに前記走査線ドライバを制御する制御データを供給するステップと、
前記特定ドライバにおいて、前記制御データに応答して前記走査線ドライバを制御する制御信号を生成するステップと、
前記特定ドライバから前記走査線ドライバに前記制御信号を供給するステップ
とを備える
データ伝送方法。