JP2004037498A - 電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法 - Google Patents

Abstract

【課題】ディスプレイ装置の表示むらの低減を図ることができる電気光学装置の駆動回路を提供する。
【解決手段】画素のマトリックスを有する電気光学装置の駆動回路は、複数の画像信号を、複数のスイッチ回路を介して、マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数有するマルチプレクサと、マルチプレクサ回路の夫々から対応する複数のデータ線に供給される画像信号の選択を、表示むらを低減するように予め決められた順番で行う選択信号を供給するための選択信号供給手段とを有する。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法に関し、特に、表示むらを低減を図る電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法に関する。
【０００２】
【従来の技術】
従来より、液晶表示装置等のマトリックス構成のディスプレイ装置が、広く利用されている。そして、電気光学装置であるディスプレイ装置の高品質化も進んでいる。特に、ディスプレイ装置の高精細化が進み、その高精細化に伴い、種々の改良が行われているが、各画素回路を駆動するためのいわゆるドライバ回路の改良も行われている。
【０００３】
その改良の一つに、特開昭６１−１４５５９７号公報に開示の技術がある。その公報に開示された技術によれば、複数のソース信号線を一つの組にして、ソース信号線群を複数の組に分け、各組内のソース信号線を順番に選択する選択信号を供給するように、回路が構成される。そして、組単位で画像信号を供給し、かつ各組に対応するソース信号線をその選択信号によって選択するような構成にすることによって、回路間の接続配線数を少なくするものである。その結果、ディスプレイ装置の高精細化に伴い、画素数が増えても、回路間の接続配線本数が増えることが無い。
【０００４】
このような液晶表示装置においては、走査線によってオンとなった画素電極にソース線からの画像信号を供給することで、各画素を構成する画素電極への画像信号の書き込みが行われる。画素電極に書き込まれた画像信号によって、画素電極と共通電極との間の液晶分子の配列が制御されて、画像表示が行われる。
【０００５】
【発明が解決しようとする課題】
ところで、特開昭６１−１４５５９７号公報の提案では、上述したように、各組内のソース線を順次選択することで、各ソース線に画像信号を供給するようになっている。一旦、ソース線に供給された画像信号は、液晶によって構成される液晶容量に比べて十分に大きな値を有するソース線の配線容量によって保持され、走査線によってオンとなっている水平期間内に、画素電極に書き込まれる。
【０００６】
ところが、ソース線は１水平期間内において順番に選択されるようになっていることから、ソース線毎に、１水平期間内で画像信号が保持されている期間が異なる。このような画素電極への書き込み時間の相違によって、表示むらが生じてしまう。特に、特開昭６１−１４５５９７号公報の提案では、ソース線毎に画素電極への書き込み時間が相違するので、画面上に縦縞の表示むらが現れてしまうという問題点があった。
【０００７】
【課題を解決するための手段】
そこで、本発明は、ディスプレイ装置の表示むらの低減を図ることができる電気光学装置の駆動回路を提供することを目的とする。
【０００８】
本発明の電気光学装置の駆動回路は、画素のマトリックスを有する電気光学装置の駆動回路であって、複数の画像信号を、複数のスイッチ回路を介して、前記マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数有するマルチプレクサと、前記マルチプレクサ回路の夫々から対応する前記複数のデータ線に供給される前記画像信号の選択を、表示むらを低減するように予め決められた順番で行う選択信号を供給するための選択信号供給手段とを有する
本発明の電気光学装置は、本発明の駆動回路を有する。
【０００９】
本発明の電子機器は、本発明の駆動回路を有する。
【００１０】
また、本発明の電気光学装置の駆動方法は、画素のマトリックスを有する電気光学装置の駆動方法であって、複数の画像信号を、複数のスイッチ回路を介して、前記マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数設け、前記マルチプレクサ回路の夫々から対応する前記複数のデータ線に供給される前記画像信号の選択を、表示むらを低減するように予め決められた順番で行う。
【００１１】
このような構成によれば、ディスプレイ装置の表示むらの低減を図ることができる。
【００１２】
本発明の電気光学装置の駆動回路は、画素のマトリックスを有する電気光学装置の駆動回路であって、複数の画像信号を入力し、該複数の画像信号の中から一つの前記画像信号を選択して出力するセレクタ回路を複数有するセレクタと、前記セレクタ回路毎に対応して設けられ、前記セレクタ回路からの前記画像信号を、複数のスイッチ回路を介して、前記マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数有するマルチプレクサと、前記セレクタ回路の夫々から出力される前記画像信号の選択と、前記マルチプレクサ回路の夫々から対応する前記複数のデータ線に供給される前記画像信号の選択とを、表示むらを低減するように予め決められた順番で行う選択信号を供給するための選択信号供給手段とを有する。
【００１３】
本発明の電気光学装置は、本発明の駆動回路を有する。
【００１４】
本発明の電子機器は、本発明の駆動回路を有する。
【００１５】
また、本発明の電気光学装置の駆動方法は、画素のマトリックスを有する電気光学装置の駆動方法であって、複数の画像信号を入力し、選択信号に基づいて、前記複数の画像信号の中から予め決められた複数の画像信号を選択して出力し、出力された前記予め決められた複数の画像信号を、前記選択信号に基づいて、複数のスイッチ回路を介して、表示むらを低減するように予め決められた順番で前記マトリックスの複数のデータ線に供給するようにした。
【００１６】
このような構成によれば、ディスプレイ装置の表示むらの低減を図ることができる電気光学装置を実現することができ、さらに、画像信号の順番を入れ替えることなく、回路間の接続配線数を少なくするための駆動回路を有する電気光学装置を実現することができる。
【００１７】
また、本発明の電気光学装置の駆動回路では、前記予め決められた順番は、同一色の前記画像信号を同じタイミングで選択する順番であることが望ましい。
【００１８】
また、本発明の電気光学装置の駆動回路では、前記予め決められた順番は、同一色の前記画像信号を近いタイミングで選択する順番であることが望ましい。
【００１９】
このような構成によれば、同じ色での色むらを低減することができる。
【００２０】
また、本発明の電気光学装置の駆動回路又は駆動方法では、前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線が近いタイミングで選択される順番であることが望ましい。
【００２１】
また、本発明の電気光学装置の駆動回路又は駆動方法では、前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線の選択順番を逆にすることが望ましい。
【００２２】
このような構成によれば、ソース線間の輝度のばらつきを低減することができる。
【００２３】
また、本発明の電気光学装置の駆動回路では、前記セレクタには、１ライン分の画素数の前記画像信号が入力されることが望ましい。
【００２４】
また、本発明の電気光学装置の駆動回路では、ラッチ回路を有し、該ラッチ回路は、前記セレクタに１ライン分の画素数の前記画像信号を供給することが望ましい。
【００２５】
また、本発明の電気光学装置の駆動方法では、前記複数の画像信号は、１ライン分の画素をラッチするラッチ回路から入力されることが望ましい。
【００２６】
このような構成によれば、入力された画像信号をそのまま利用することができる。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００２８】
（第１の実施の形態）
まず、カラーディスプレイ装置を例として本発明の実施の形態を説明する。
【００２９】
図１に基づき、本実施の形態に係わるディスプレイ装置の構成を説明する。図１は、本実施の形態に係わる電子機器であるディスプレイ装置の構成を示すブロック図である。本実施の形態は、ディスプレイ装置として薄膜トランジスタ（以下、ＴＦＴという）を用いた電気光学装置である液晶表示装置の例である。
【００３０】
１は、ＴＦＴ素子基板であり、映像表示領域である画素部２、マルチプレクサ３及びＹドライバ４を含む。画素部２は、ｎ行ｍ列（ｎ、ｍは整数）の画素を含むマトリックス表示部であり、マトリックス配線のＸ方向にｍ個でＹ方向にｎ個のｍ×ｎの画素マトリックスを形成する。各画素に対応してカラーフィルタが設けられており、カラーディスプレイ装置が構成される。画素部２、マルチプレクサ３及びＹドライバ４は、ＴＦＴ素子基板１上に設けられている。５は、外部駆動回路としてのドライバＩＣである。６は、ＴＦＴ素子基板１及びドライバＩＣ２を制御するタイミング制御回路である。７は、画素部２のＸ方向に設けられたデータ線であるソース線群である。画素部２は、周辺に設けられた駆動回路である、マルチプレクサ部３、Ｙドライバ４、ドライバＩＣ５及びタイミング制御回路６によって駆動される。
【００３１】
画像データＤＡＴＡ、ラッチタイミング信号ＬＰ、シフトレジスタのスタート信号ＳＴ、データクロック信号ＣＬＸ、及び選択信号であるセレクト信号Ｓ１、Ｓ２、Ｓ３が、選択信号供給手段としてのタイミング制御回路６からドライバＩＣ５へ供給される。タイミング制御回路６から、ＴＦＴ回路基板１へは、Ｙドライバのスタート信号ＤＹ、ラインのシフト信号ＣＬＹが供給される。
【００３２】
なお、図１では、後述する図２に示すシフトレジスタ部１１、第１及び第２のラッチ回路１２、１３、セレクタ部１４及びドライバ１５が、ドライバＩＣ５に含まれているが、これらの全てあるいは一部を、ＴＦＴ素子基板１に含まれるようにしてもよい。
【００３３】
以下、カラーディスプレイ装置において、３マルチプレクサ、すなわち３つのセレクト信号を用いた場合の構成例を説明する。
【００３４】
図２は、ＴＦＴ回路基板１とドライバＩＣ５の回路構成を示す図である。１１は、シフトレジスタ部であり、１２は、第１のラッチ回路であり、１３は、第２のラッチ回路であり、１４は、セレクタ部であり、１５は、ドライバ部であり、これらの回路は、ドライバＩＣ５に含まれる。
【００３５】
シフトレジスタ部１１には、クロック信号ＣＬＸとスタート信号ＳＴが入力される。スタート信号ＳＴは、クロック信号ＣＬＸに応じてシフトレジスタ部１１内を順番にシフトしていく。シフトレジスタ部１１の各単位レジスタからの出力信号は、第１のラッチ回路１２の各単位ラッチ回路に入力される。一方、画像信号である画像データＤＡＴＡは、同時に全ての単位ラッチ回路に供給されている。単位レジスタからの出力信号が入力されると、画像データＤＡＴＡは、第１のラッチ回路１２の各単位ラッチ回路に順番にストアされていく。画像データＤＡＴＡは、例えば、６ビットのディジタル信号である。従って、１ライン分、すなわち１水平走査線分のｍ個の画像データが第１のラッチ回路１２にストアされるように構成されている。ここで、画像データＤＡＴＡは、カラー画像データである。第１のラッチ回路１２には、赤（以下、Ｒと略す）、緑（以下、Ｇと略す）、青（以下、Ｂと略す）の順で、すなわち、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、・・の順番で、１ライン分の画像データがラッチされる。
【００３６】
第２のラッチ回路１３は、第１のラッチ回路１２の画像データＤＡＴＡをそのままラッチする回路である。従って、第２のラッチ回路１３には、１ライン分のデータであるｍ個のデータがラッチされる。
【００３７】
セレクタ部１４は、複数のセレクタ回路１４（１）、１４（２）、・・、１４（ｋ）からなる。１ライン分の画像データＤＡＴＡを、１ライン分のデータの先頭あるいは終端から、連続した３つずつのデータに区切ることによって、すなわちＲＧＢの３つの画像データ毎に分割することによって、複数の組を形成し、各組の３つのデータ、すなわちＲＧＢの画像データが、対応する各セレクタ回路に入力される。具体的には、セレクタ回路１４（１）には、画像データＤＡＴＡの１（Ｒ）、２（Ｇ）、３（Ｂ）が入力され、セレクタ回路１４（２）には、画像データＤＡＴＡの４（Ｒ）、５（Ｇ）、６（Ｂ）が入力され、セレクタ回路１４（ｋ）には、画像データＤＡＴＡのｍ−２（Ｒ）、ｍ−１（Ｇ）、ｍ（Ｂ）が入力される。セレクタ部１４には、タイミング制御回路６から、セレクト信号Ｓ１、Ｓ２、Ｓ３が供給され、各セレクタ回路は、セレクト信号Ｓ１、Ｓ２、Ｓ３に応じて、３つの入力画像データの中から予め決められた１つの画像データを選択して出力信号として、ドライバ部１５の対応するドライバ回路へ供給する。
【００３８】
ドライバ部１５は、複数のドライバ回路１５（１）、１５（２）、・・、１５（ｋ）からなる。セレクト信号Ｓ１はＲに、セレクト信号Ｓ２はＧに、セレクト信号Ｓ３はＢに対応している。従って、各セレクタ回路は、セレクト信号Ｓ１、Ｓ２、Ｓ３に基づいて、同一色の画像データを同じタイミングで選択し、対応するドライバ回路へ画像データを供給する。
【００３９】
例えば、セレクト信号Ｓ１が供給されたときは、セレクタ回路１４（１）からは、画像データＤＡＴＡ１（Ｒ）がドライバ回路１５（１）へ出力され、セレクタ回路１４（２）からは、画像データＤＡＴＡ４（Ｒ）がドライバ回路１５（２）へ出力され、セレクタ回路１４（ｋ）からは、画像データＤＡＴＡｍ−２（Ｒ）がドライバ回路１５（ｋ）へ出力される。各ドライバ回路は、ディジタルアナログ変換器、増幅回路等を含む。
【００４０】
アナログ信号に変換された、各ドライバ回路からの画像信号は、ソース線群７を介して、マルチプレクサ部３の対応するマルチプレクサ回路へ供給される。マルチプレクサ部３は、複数のマルチプレクサ回路３（１）、３（２）、・・、３（ｋ）からなる。各マルチプレクサ回路は、３つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３を有する。各ドライバ回路からの供給された画像信号は、対応するマルチプレクサ回路の３つのスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３の一端へ供給される。出力となる、各スイッチ回路の他端は、画素部２のＸ方向のソース線群７の対応するソース線に接続される。マルチプレクサ部３には、タイミング制御回路６から、各スイッチ回路をオン・オフするセレクト信号Ｓ１、Ｓ２、Ｓ３が供給される。マルチプレクサ部３は、セレクト信号Ｓ１、Ｓ２、Ｓ３に応じて、予め決められたスイッチ回路の一つをオンにして、対応するドライバ回路からの画像信号を対応するソース線に供給する。
【００４１】
例えば、Ｒに関するセレクト信号Ｓ１が供給されたときは、マルチプレクサ回路３（１）のスイッチ回路ＳＷ１がオンとなって、画像データＤＡＴＡ１（Ｒ）に対応する画像信号が、ソース線Ｘ１へ出力される。同様に、マルチプレクサ回路３（２）のスイッチ回路ＳＷ１もオンとなって、画像データＤＡＴＡ４（Ｒ）に対応する画像信号が、ソース線Ｘ４へ出力される。同様に、マルチプレクサ回路３（ｎ）のスイッチ回路ＳＷ１もオンとなって、画像データＤＡＴＡｍ−２（Ｒ）に対応する画像信号が、ソース線Ｘｍ−２へ出力される。
【００４２】
また、例えば、Ｇに関するセレクト信号Ｓ２が供給されたときは、マルチプレクサ回路３（１）のスイッチ回路ＳＷ２がオンとなって、画像データＤＡＴＡ２（Ｇ）に対応する画像信号が、ソース線Ｘ２へ出力される。同様に、マルチプレクサ回路３（２）のスイッチ回路ＳＷ２もオンとなって、画像データＤＡＴＡ５（Ｇ）に対応する画像信号が、ソース線Ｘ５へ出力される。同様に、マルチプレクサ回路３（ｋ）のスイッチ回路ＳＷ２もオンとなって、画像データＤＡＴＡｍ−１（Ｇ）に対応する画像信号が、ソース線Ｘｍ−１へ出力される。
【００４３】
さらに、Ｂに関するセレクト信号Ｓ３が供給されたときは、マルチプレクサ回路３（１）のスイッチ回路ＳＷ３がオンとなって、画像データＤＡＴＡ３（Ｂ）に対応する画像信号が、ソース線Ｘ３へ出力される。同様に、マルチプレクサ回路３（２）のスイッチ回路ＳＷ３もオンとなって、画像データＤＡＴＡ６（Ｂ）に対応する画像信号が、ソース線Ｘ６へ出力される。同様に、マルチプレクサ回路３（ｋ）のスイッチ回路ＳＷ３もオンとなって、画像データＤＡＴＡｍ（Ｂ）に対応する画像信号が、ソース線Ｘｍへ出力される。
【００４４】
図４は、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番を説明するための図である。制御タイミング制御回路６は、セレクト信号Ｓ１、Ｓ２、Ｓ３を、予め決められた順番で出力する。例えば、図４に示すように、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、・・の順番であり、これは、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、・・の順番で、１ライン中の同一色の画像信号を対応する複数のソース線に、同一のタイミング若しくは近いタイミングで供給することになる。
【００４５】
以上のように、各マルチプレクサ回路は、セレクト信号に応じて予め決められたスイッチ回路をオンするように切替えることによって、各ドライバ回路からの画像信号を順次選択して対応するソース線へ出力する。このとき、セレクト信号は、各マルチプレクサ回路の予め決められたスイッチ回路を同時にオンするように切替えるので、各マルチプレクサ回路の出力は、それぞれの対応するソース線に同時に供給される。
【００４６】
なお、図２において、１６は、各画素に対応するＴＦＴであり、１７は、ＴＦＴ１６のドレインに電気的に接続された透明電極と、透光性基板上の透明電極との間に注入された液晶が形成する容量を示す。Ｙドライバ４は、ｎ本のゲート線Ｙ１、Ｙ２、・・、Ｙｎによって、画素部２と接続されている。各ゲート線は、各行の全てのＴＦＴ１６のゲートに接続されている。ゲート線にゲート信号が供給されているときに、対応する行の１ライン分の画像信号が、画素部２へ供給される。
【００４７】
次に図３を用いて、上述した回路構成における信号の状況を説明する。図３は、図２の回路構成のタイミングチャートである。
【００４８】
図３において、ＳＴは、シフトレジスタ１１への動作開始を示すスタート信号のパルスである。ＣＬＸは、データクロック信号のパルスである。ＤＡＴＡは、画像データの信号である。ＬＰは、第１のラッチ回路１２にストアされたデータを第２のラッチ回路１３に転送するラッチタイミング信号のパルスである。Ｓ１、Ｓ２、Ｓ３は、セレクト信号のパルスである。ＹＬ−１とＹＬは、それぞれ、スタート信号ＤＹ及びシフト信号ＣＬＹに基づいてＹドライバ４によって生成されたＬ−１行目とＬ行目のゲート信号である。ここで、Ｌは整数である。
【００４９】
ｎ行の内、Ｌ−１行目のゲート線が選択されると、図３に示すような信号波形のゲート信号ＹＬ−１が対応するゲート線ＹＬ−１に出力される。ゲート信号ＹＬ−１がＨＩＧＨになるので、ＹＬ−１行目のＴＦＴ１６のゲートがオンとなる。このとき、スタート信号ＳＴに続いて、データクロックＣＬＸがシフトレジスタ部１１に入力されるので、シフトレジスタ部１１の出力に応じて、画像データＤＡＴＡ１、２、・・、ｍが、第１のラッチ回路１２に入力されていく。ｍ個の画像データＤＡＴＡが第１のラッチ回路１２にラッチされると、ラッチタイミング信号ＬＰのタイミングで、第１のラッチ回路１２から第２のラッチ回路１３へ画像データが転送される。
【００５０】
第１のラッチ回路１２及び第２のラッチ回路１３には、図３に示すように、Ｒ、Ｇ、Ｂの順に画像データがラッチされている。
【００５１】
一方、ゲート信号ＹＬ−１がゲート線ＹＬ−１に出力されているとき、セレクト信号Ｓ１、Ｓ２、Ｓ３のパルス信号が順次出力される。Ｓ１のパルス信号が出力されているときには、既に第２のラッチ回路１３にラッチされている、各セレクタ回路の１番目に対応するＲの画像データが選択され、かつマルチプレクサの１番目のスイッチＳＷ１がオンとなって、対応するソース線Ｘ１、Ｘ４、・・、Ｘｍ−２にＲの画像信号が同時に供給される。セレクト信号Ｓ１のパルス信号に続いて、セレクト信号Ｓ２が出力される。Ｓ２のパルス信号が出力されているときには、同様に、各セレクタ回路の２番目に対応するＧの画像データが選択され、かつマルチプレクサの２番目のスイッチＳＷ２がオンとなって、対応するソース線Ｘ２、Ｘ５、・・、Ｘｍ−１にＧの画像信号が同時に供給される。セレクト信号Ｓ２のパルス信号に続いて、セレクト信号Ｓ３が出力される。Ｓ３のパルス信号が出力されているときには、同様に、各セレクタ回路の３番目に対応するＢの画像データが選択され、かつマルチプレクサの３番目のスイッチＳＷ３がオンとなって、対応するソース線Ｘ３、Ｘ６、・・、ＸｍにＢの画像信号が同時に供給される。
【００５２】
このように、同色の画像信号が同じタイミングあるいは近いタイミングで出力されるように、ゲート信号ＹＬ−１が、ゲート信号線ＹＬ−１において、ＨＩＧＨである１水平走査期間内に、連続して分けて出力される３つのセレクト信号Ｓ１、Ｓ２、Ｓ３に基づいて、１ラインの画像信号が３回に分けて対応する複数のソース線に供給される。
【００５３】
１水平走査ラインの表示が終了すると、ゲート信号ＹＬが、ゲート信号線ＹＬに出力される。ＹＬ行目においても、ＹＬ−１行目と同じように、セレクト信号Ｓ１、Ｓ２、Ｓ３に基づいて、１水平走査期間内に、同色の画像信号が同じタイミングあるいは近いタイミングで出力されるように、１ラインの画像信号が３回に分けて対応する複数のソース線に供給される。
【００５４】
そして、以下同様に、各行について同様の処理が行なわれることによって、ディスプレイ装置におけるｎ行ｍ列（ｎ、ｍは整数）のマトリックス表示を行うことができる。
【００５５】
以上説明したように、本実施の形態によれば、ディスプレイ装置の表示むらの低減を図ることができる電気光学装置を実現することができ、さらに、画像信号の順番を入れ替えることなく、簡単な回路構成で回路間の接続配線数を少なくするための駆動回路を有する電気光学装置を実現することができる。具体的には、Ｙドライバによって選択されているあるライン上のある画素用のデータを、セレクト信号に基づいて各セレクタ回路は選択して出力し、さらに対応するマルチプレクサ回路は、そのセレクト信号に基づいてその画素用の画像信号を対応するソース線に出力する。
【００５６】
なお、以上の説明では、１ラインの画素データがＲ、Ｇ、Ｂの順番でラッチ回路にラッチされている例であるが、Ｂ、Ｒ、Ｇの順番の画像信号であれば、タイミング制御回路６は、セレクト信号Ｓ１、Ｓ２、Ｓ３を、予め決められた順番で出力する。図５は、その場合において、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番の例を説明するための図である。例えば、図５に示すように、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、・・の順番であり、これは、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、・・の順番であって、かつ同一ラインにおける同一色の画像信号を同じタイミングあるいは近いタイミングで、対応する複数のソース線に供給することになる。
【００５７】
同様に、１ラインの画素データが、Ｇ、Ｂ、Ｒの順番の画像信号であれば、タイミング制御回路６は、セレクト信号Ｓ１、Ｓ２、Ｓ３を、予め決められた順番で出力する。図６は、その場合において、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番の例を説明するための図である。例えば、図６に示すように、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、Ｓ３、Ｓ１、Ｓ２、・・の順番であり、これは、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、・・の順番であって、かつ同一ラインにおける同一色の画像信号を同じタイミングあるいは近いタイミングで、対応する複数のソース線に供給することになる。
【００５８】
また、以上の説明では、ラッチ回路の３つの出力を１組とし、マルチプレクサ回路の出力も３つとして説明したが、本発明はこれに限定されることなく、ラッチ回路及びマルチプレクサ回路において、２つの出力あるいは、より多くの出力を１組としてもよい。その場合、セレクト信号の種類は、１組に含まれる出力の数だけ、セレクタ部及びマルチプレクサ部に供給される。
【００５９】
例えば、１ラインの画像データがＲＧＢＲＧＢと並んでいる６本を１ブロックとして、そのブロック内で、ＲＧＢＲＧＢ（Ｓ１、Ｓ３、Ｓ５、Ｓ２、Ｓ４、Ｓ６）と選択していくようにしてもよい。
【００６０】
同様に、例えば、１ラインの画像データがＢＢＧＧＲＲと並んでいる６本を１ブロックとして、そのブロック内で、ＢＢＧＧＲＲ（Ｓ５、Ｓ３、Ｓ１、Ｓ６、Ｓ４、Ｓ２）と選択していくようにしてもよい。
【００６１】
従って、同一色の画像信号が同じタイミングあるいは近いタイミングで、対応する複数のソース線に供給されることになる。
【００６２】
このように、カラーディスプレイ装置の場合は、画像信号と画素の色対応を付ければ、本実施の形態の構成を適用することができる。
【００６３】
さらになお、以上の説明では、セレクト信号は、各ラインでは同じ順番であるが、ディスプレイ装置のカラーフィルタの配置がライン間、すなわち走査線間で異なっているときは、カラーフィルタの配置の順番に合わせた順番で供給するようにすればよい。
【００６４】
（第２の実施の形態）
次に第２の実施の形態について説明する。第１の実施の形態は、カラーディスプレイ装置の例であるが、第２の実施の形態は、モノクロディスプレイ装置の例である。
【００６５】
第２の実施の形態に係るディスプレイ装置の全体の回路構成は、図１と同一である。第２の実施の形態に係るディスプレイ装置は、構成上、画素部２にはカラーフィルタが設けられていない点が、第１の実施の形態と異なる。さらに、第２の実施の形態では、図７に示すように、マルチプレクサ回路において隣り合うソース線がなるべく近いタイミングで選択、あるいは隣同士のソース線の選択順番を逆にするように選択するように、スイッチ回路がデータ線に対して配置されている点が、第１の実施の形態と異なる。モノクロ画像であるため、各画像データは、階調を示すデータである。
【００６６】
ソース線は１水平走査期間内において順番に選択されると、ソース線毎に１水平走査期間内で画像信号が保持されている期間が異なる。このような画素電極への書き込み時間の相違によって表示むらが生じる。
【００６７】
以下、モノクロディスプレイ装置において、３マルチプレクサ、すなわち３つのセレクト信号を用いた場合の構成例を説明する。
【００６８】
本実施の形態の回路構成は、セレクト信号によって、隣同士のデータ線が、なるべく近いタイミングで選択される、すなわち離れたデータ線よりも隣のデータ線は早く選択されるように構成して、このような縦むらの低減を実現する。なお、第１の実施の形態と同じ構成のものは、同一の符号を付し、説明は省略する。
【００６９】
図７は、第２の実施の形態に係るＴＦＴ回路基板１とドライバＩＣ５の回路構成を示す図である。図２に示す第１の実施の形態に係る回路との第１の違いは、上述したように、画像信号がモノクロ画像の信号であることである。さらに、第２の違いは、マルチプレクサ部３の各スイッチ回路と、データ線であるソース線との接続関係が、隣合うソース線がなるべく近いタイミングでスイッチ回路によって選択されるようになっていることである。
【００７０】
具体的には、あるソース線とそのソース線と隣り合うソース線は、あるセレクト信号の次に、あるいはあるセレクト信号の直前に、別のセレクト信号によって、選択されるように、各マルチプレクサ回路内の複数のスイッチ回路は、ソース線に接続されている。そして、マルチプレクサ回路間で隣合う２つのソース線においても、あるセレクト信号によって一方のソース線が選択されると、そのセレクト信号の次のセレクト信号によって他方のソース線が選択されるように、それぞれのスイッチ回路が対応するソース線に接続される。
【００７１】
図７に示すように、各マルチプレクサ回路内の各スイッチ回路は、隣り合う３本のソース線を端から順にオンするように、対応するソース線に接続されている。さらに、マルチプレクサ回路３３（１）の３番目のスイッチ回路によって選択されるソース線Ｘ３の、隣にあるソース線Ｘ４は、マルチプレクサ回路３３（２）の１番目のスイッチ回路に選択されるようになっている。マルチプレクサ回路３３（２）の３番目のスイッチ回路によって選択されるソース線Ｘ６の、隣にあるソース線Ｘ７は、マルチプレクサ回路３３（３）の１番目のスイッチ回路に選択されるようになっている。同様に、マルチプレクサ回路３３（ｋ−１）の３番目のスイッチ回路によって選択されるソース線Ｘｍ−３の、隣にあるソース線Ｘｍ−２は、マルチプレクサ回路３３（ｋ）の１番目のスイッチ回路に選択されるようになっている。
【００７２】
本実施の形態では、セレクト信号Ｓ１、Ｓ２、Ｓ３を、予め決められた順番で出力する。図８は、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番を説明するための図である。例えば、図８に示すように、Ｓ１、Ｓ２、Ｓ３、Ｓ３、Ｓ２、Ｓ１、Ｓ１、Ｓ２、Ｓ３、・・の順番である。これによって、１ライン中において、隣り合うソース線はなるべく近いタイミングで選択される。
【００７３】
従って、ソース線間で輝度のバラツキが低減され、いわゆる縦むらが生じなくなる。
【００７４】
なお、１ライン中の先頭の画素を選択するセレクト信号がＳ３であれば、例えば、図９に示すように、Ｓ３、Ｓ２、Ｓ１、Ｓ１、Ｓ２、Ｓ３、Ｓ３、Ｓ２、Ｓ１、・・の順番である。図９は、その場合において、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番の例を説明するための図である。
【００７５】
さらに、各セレクタ回路及び各マルチプレクサが、例えば、６つの画像信号を１組にしている場合は、図１０に示すように、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ６、Ｓ５、Ｓ４、Ｓ３、Ｓ２、Ｓ１、Ｓ１、Ｓ２、Ｓ３、・・の順番である。これによって、１ライン中において、隣り合うソース線はなるべく近いタイミングで選択される。図１０は、その場合において、タイミング制御回路６がドライバＩＣ５及びＴＦＴ素子基板１へ供給するセレクト信号の供給順番の例を説明するための図である。
【００７６】
以上説明したように、本実施の形態の回路構成によれば、隣同士のソース線が、セレクト信号によってなるべく近いタイミングで選択、あるいは隣同士のソース線の選択順番を逆にするように選択されるように構成されているので、いわゆる縦むらの低減を実現することができる。
【００７７】
また、以上説明した２つの実施の形態は、液晶表示装置の例であるが、本発明は、マトリックス構成の、有機ＥＬ（エレクトロルミネッセンス）のディスプレイ装置、電気泳動ディスプレイ装置等にも適用することができる。
【００７８】
また、以上説明した駆動回路が適用できる電子機器としては、液晶プロジェクタ、携帯情報端末（ＰＤＡ）、携帯電話、パーソナルコンピュータ、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。図１１及び図１２にその例を示す。
【００７９】
図１１は、本発明に係る電子機器の一実施形態である携帯電話機の外観を示す図である。携帯電話機１００は、複数の操作ボタン１０１と、マイク１０２と、スピーカ１０３と、上述した電気光学装置からなる表示部１０４を有する。表示部１０４の駆動回路に、本発明の駆動回路を適用することができる。
【００８０】
図１２は、本発明に係る電子機器の一実施形態であるパーソナルコンピュータの外観を示す図である。パーソナルコンピュータ２００は、キーボードを備えた本体部２０１と、上述した電気光学装置からなる表示部２０２を含むカバー部２０３を有する。表示部２０２の駆動回路に、本発明の駆動回路を適用することができる。
【００８１】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、ディスプレイ装置の表示むらの低減を図ることができる電気光学装置の駆動回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わるディスプレイ装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態に係わるＴＦＴ回路基板とドライバＩＣの回路構成を示す図である。
【図３】図２の回路構成のタイミングチャートである。
【図４】本発明の第１の実施の形態に係わるセレクト信号の供給順番を説明するための図である。
【図５】本発明の第１の実施の形態に係わるセレクト信号の供給順番の他の例を説明するための図である。
【図６】本発明の第１の実施の形態に係わるセレクト信号の供給順番のさらに他の例を説明するための図である。
【図７】本発明の第２の実施の形態に係わるＴＦＴ回路基板とドライバＩＣの回路構成を示す図である。
【図８】本発明の第２の実施の形態に係わるセレクト信号の供給順番を説明するための図である。
【図９】本発明の第２の実施の形態に係わるセレクト信号の供給順番の他の例を説明するための図である。
【図１０】本発明の第２の実施の形態に係わるセレクト信号の供給順番のさらに他の例を説明するための図である。
【図１１】本発明に係る電子機器の一実施形態である携帯電話機の外観を示す図である。
【図１２】本発明に係る電子機器の一実施形態であるパーソナルコンピュータの外観を示す図である。
【符号の説明】
１・・・ＴＦＴ素子基板
２・・・画素部
３・・・マルチプレクサ部
４・・・Ｙドライバ部
５・・・ドライバＩＣ
６・・・タイミング制御回路
７・・・ソース線群
１１・・・シフトレジスタ部
１２・・・第１のラッチ回路
１３・・・第２のラッチ回路
１４・・・セレクタ部
１５・・・ドライバ部
１６・・・ＴＦＴ
１７・・・容量

Claims (27)

1. 画素のマトリックスを有する電気光学装置の駆動回路であって、
   複数の画像信号を、複数のスイッチ回路を介して、前記マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数有するマルチプレクサと、
   前記マルチプレクサ回路の夫々から対応する前記複数のデータ線に供給される前記画像信号の選択を、表示むらを低減するように予め決められた順番で行う選択信号を供給するための選択信号供給手段とを有することを特徴とする電気光学装置の駆動回路。
2. 前記予め決められた順番は、同一色の前記画像信号を同じタイミングで選択する順番であることを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 前記予め決められた順番は、同一色の前記画像信号を近いタイミングで選択する順番であることを特徴とする請求項１に記載の電気光学装置の駆動回路。
4. 前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線が近いタイミングで選択される順番であることを特徴とする請求項１に記載の電気光学装置の駆動回路。
5. 前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線の選択順番を逆にすることを特徴とする請求項１に記載の電気光学装置の駆動回路。
6. 請求項１から請求項５のいずれかに記載の駆動回路を有する電気光学装置。
7. 請求項１から請求項５のいずれかに記載の駆動回路を有する電子機器。
8. 画素のマトリックスを有する電気光学装置の駆動方法であって、
   複数の画像信号を、複数のスイッチ回路を介して、前記マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数設け、
   前記マルチプレクサ回路の夫々から対応する前記複数のデータ線に供給される前記画像信号の選択を、表示むらを低減するように予め決められた順番で行うことを特徴とする電気光学装置の駆動方法。
9. 前記予め決められた順番は、同一色の前記画像信号を同じタイミングで選択する順番であることを特徴とする請求項８に記載の電気光学装置の駆動方法。
10. 前記予め決められた順番は、同一色の前記画像信号を近いタイミングで選択する順番であることを特徴とする請求項８に記載の電気光学装置の駆動方法。
11. 前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線が近いタイミングで選択される順番であることを特徴とする請求項８に記載の電気光学装置の駆動方法。
12. 前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線の選択順番を逆にすることを特徴とする請求項８に記載の電気光学装置の駆動方法。
13. 画素のマトリックスを有する電気光学装置の駆動回路であって、
    複数の画像信号を入力し、該複数の画像信号の中から一つの前記画像信号を選択して出力するセレクタ回路を複数有するセレクタと、
    前記セレクタ回路毎に対応して設けられ、前記セレクタ回路からの前記画像信号を、複数のスイッチ回路を介して、前記マトリックスの複数のデータ線に供給するためのマルチプレクサ回路を複数有するマルチプレクサと、
    前記セレクタ回路の夫々から出力される前記画像信号の選択と、前記マルチプレクサ回路の夫々から対応する前記複数のデータ線に供給される前記画像信号の選択とを、表示むらを低減するように予め決められた順番で行う選択信号を供給するための選択信号供給手段とを有することを特徴とする電気光学装置の駆動回路。
14. 前記セレクタには、１ライン分の画素数の前記画像信号が入力されることを特徴とする請求項１３に記載の電気光学装置の駆動回路。
15. さらに、ラッチ回路を有し、該ラッチ回路は、前記セレクタに１ライン分の画素数の前記画像信号を供給することを特徴とする請求項１３又は請求項１４に記載の電気光学装置の駆動回路。
16. 前記予め決められた順番は、同一色の前記画像信号を同じタイミングで選択する順番であることを特徴とする請求項１３、請求項１４又は請求項１５に記載の電気光学装置の駆動回路。
17. 前記予め決められた順番は、同一色の前記画像信号を近いタイミングで選択する順番であることを特徴とする請求項１３、請求項１４又は請求項１５に記載の電気光学装置の駆動回路。
18. 前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線が近いタイミングで選択される順番であることを特徴とする請求項１３、請求項１４又は請求項１５に記載の電気光学装置の駆動回路。
19. 前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線の選択順番を逆にすることを特徴とする請求項１３、請求項１４又は請求項１５に記載の電気光学装置の駆動回路。
20. 請求項１３から請求項１９のいずれかに記載の駆動回路を有する電気光学装置。
21. 請求項１３から請求項１９に記載の駆動回路を有する電子機器。
22. 画素のマトリックスを有する電気光学装置の駆動方法であって、
    複数の画像信号を入力し、選択信号に基づいて、前記複数の画像信号の中から予め決められた複数の画像信号を選択して出力し、
    出力された前記予め決められた複数の画像信号を、前記選択信号に基づいて、複数のスイッチ回路を介して、表示むらを低減するように予め決められた順番で前記マトリックスの複数のデータ線に供給するようにしたことを特徴とする電気光学装置の駆動方法。
23. さらに、前記複数の画像信号は、１ライン分の画素をラッチするラッチ回路から入力されることを特徴とする請求項２２に記載の電気光学装置の駆動方法。
24. 前記予め決められた順番は、同一色の前記画像信号を同じタイミングで選択する順番であることを特徴とする請求項２２又は請求項２３に記載の電気光学装置の駆動方法。
25. 前記予め決められた順番は、同一色の前記画像信号を近いタイミングで選択する順番であることを特徴とする請求項２２又は請求項２３に記載の電気光学装置の駆動方法。
26. 前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線が近いタイミングで選択される順番であることを特徴とする請求項２２又は請求項２３に記載の電気光学装置の駆動方法。
27. 前記予め決められた順番は、前記マトリックスにおいて、隣同士の前記データ線の選択順番を逆にすることを特徴とする請求項２２又は請求項２３に記載の電気光学装置の駆動方法。

Images