JP3596520B2 - 画像信号処理装置及び方法 - Google Patents
画像信号処理装置及び方法 Download PDFInfo
- Publication number
- JP3596520B2 JP3596520B2 JP2001380762A JP2001380762A JP3596520B2 JP 3596520 B2 JP3596520 B2 JP 3596520B2 JP 2001380762 A JP2001380762 A JP 2001380762A JP 2001380762 A JP2001380762 A JP 2001380762A JP 3596520 B2 JP3596520 B2 JP 3596520B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- pixel
- write
- motion vector
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
- H04N7/0115—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard with details on the detection of a particular field or frame pattern in the incoming video signal, e.g. 3:2 pull-down pattern
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
- H04N7/014—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/91—Flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Studio Devices (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、倍速変換することにより生成された画像信号の各検出画素の位置をシフトさせる画像信号処理装置及び方法に関する。
【０００２】
【従来の技術】
テレビ放送の走査方式としては、従来から水平走査線を１本おきに飛越して走査するインタレース走査方式が最も広く採用されている。このインタレース走査方式では、奇数番目の走査線から構成されるフィールド画像と、偶数番目の走査線から構成されるフィールド画像により１枚のフレーム画像を形成し、画面全体がちらついて見える面フリッカ妨害を抑え、画面品質の劣化を防止する。
【０００３】
また、このインタレース走査方式は、世界各国のテレビジョン標準方式として採用されており、このうち例えば欧州のテレビジョン放送におけるＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｏｎ ｂｙ Ｌｉｎｅ）方式では、フィールド周波数が５０〔Ｈｚ〕（フレーム画像が２５フレーム／秒、フィールド画像が５０フィールド／秒）で構成される。
【０００４】
特にこのＰＡＬ方式では、更なる面フリッカ妨害の抑制を期すべく、入力画像信号を補間等の処理を行うことにより、フィールド周波数を５０Ｈｚから２倍の１００Ｈｚの画像信号に変換する、フィールド周波数倍速方式が従来より採用されている。
【０００５】
図９は、このフィールド周波数倍速方式を適用したフィールド倍速変換回路５のブロック構成例を示している。このフィールド倍速変換回路５は、入力端子６１と、ＣＲＴ６３と、水平垂直偏向回路６２とを備えるテレビジョン受像機６に集積化される。このフィールド倍速変換回路５は、倍速変換部５１と、フレームメモリ５２とを備える。
【０００６】
倍速変換部５１は、入力端子６１から入力された、例えばＰＡＬ方式の５０フィールド／秒の画像信号を、フレームメモリ５２へ書き込む。また、この倍速変換部５１は、フレームメモリ５２へ書き込んだ画像信号を、書込み時の２倍の速度で読み出す。これにより、５０フィールド／秒の画像信号の周波数を２倍に変換し、１００フィールド／秒の画像信号を生成することができる。
【０００７】
倍速変換部５１は、倍速変換した画像信号をＣＲＴ６３へ出力する。ＣＲＴ６３は、入力された画像信号を画面上に表示する。なお、ＣＲＴ６３における画像信号の水平、垂直の偏向は、水平垂直偏向回路６２において生成された、入力画像信号の２倍の周波数の水平垂直鋸歯状波に基づいて制御する。
【０００８】
図１０は、倍速変換前後の各画像信号における各フィールドと画素位置との関係を示している。ここで横軸は時間、縦軸は画素の垂直方向の位置を示す。また、図１０（ａ）の白丸で示した画像信号は、倍速変換前の５０フィールド／秒のインタレース画像信号であり、図１０（ｂ）の黒丸で示した画像信号は、倍速変換した１００フィールド／秒のインタレース画像信号である。
【０００９】
図１０（ａ）に示す画像信号において、フィールドｆ１とフィールドｆ２は、フィルムの同一のコマから作成された信号となり、以下同様にフィールドｆ３とフィールドｆ４も同一のコマを構成する。これらの画像信号は、インタレース画像信号であるため、隣り合うフィールド間で垂直方向の画素位置が異なる。このため、インタレース性を保ちつつ、各フィールド間に１個ずつのフィールドを新規に生成することはできない。
【００１０】
そこで、図１０（ｂ）に示すように、フィールドｆ１とフィールドｆ２の間に、新規に２枚のフィールドｆ２´、ｆ１´を生成する。そして、フィールドｆ２とフィールドｆ３の間では、フィールドの生成を行わず、フィールドｆ３とフィールドｆ４の間に、新規に２枚のフィールドｆ４´、ｆ３´を生成する。すなわち４フィールド、２フレームで１つのコマを形成する。
【００１１】
この新規に生成したフィールドｆ１´、ｆ２´、・・・は、それぞれの画素値を、各画素の周囲３画素の中間値として、メディアン・フィルタ等を用いて求める場合もある。また、この新規に生成したフィールドｆ１´、ｆ２´、・・・は、それぞれフィールドｆ１、ｆ２、・・と同じ内容となる。
【００１２】
すなわち、フィールド倍速変換回路５は、倍速変換前の画像信号のフィールド間に２枚のフィールドを新規に生成する部分と全く生成しない部分とを交互に配置することで、単位時間当たりの画面枚数を増やすことができ、上述の面フリッカ妨害を抑えることが可能となる。
【００１３】
ところで、２４コマ／秒の静止画で構成される映画のフィルムを通常のテレビで見るためには、インターレースのテレビ信号にするために、テレビシネマ変換（以下、テレシネ変換と称する）を行う。このテレシネ変換後の画像信号において、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を図１１に示す。ここで横軸は画像の水平方向における位置、縦軸は時間を示している。図１１（ａ）に示す倍速変換前の画像信号において、フィールドｆ１、ｆ２は、同一のコマを構成するため、同じ位置に画像が表示される。この画像は、フィールドｆ３に移行すると水平方向（右方向）へ移動する。フィールドｆ４は、フィールドｆ３と同一のコマを構成するため、フィールドｆ３と同一の位置に表示される。
【００１４】
この図１１（ａ）に示すテレシネ変換後の画像信号をフィールド周波数倍速方式により倍速変換すると、図１１（ｂ）に示すように、同一のコマを構成するフィールドｆ１、ｆ２´、ｆ１´、ｆ２で、同一位置に同一の画像が表示される。同様に、同一のコマを構成するフィールドｆ３、ｆ４´、ｆ３´、ｆ４で同一位置に同一の画像が表示される。
【００１５】
また、倍速変換前のテレビジョン信号（以下、ＴＶ信号という）において、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を図１２（ａ）に示す。この図１２（ａ）において、フィールドｆ１、ｆ２、ｆ３・・・は、それぞれ独立したコマを形成するため、別の位置に画像が表示される。この画像は、フィールドｆ１から、ｆ２、ｆ３・・・と移行する毎に、水平方向（右方向）へ移動する。
【００１６】
この図１２（ａ）に示すテレビ信号の画像信号をフィールド周波数倍速方式により倍速変換すると、図１２（ｂ）に示すように、同一のコマを構成するフィールドｆ１、ｆ２´において、同一位置に同一の画像が表示される。同様に、同一のコマを構成するフィールドｆ１´、ｆ２において、同一位置に同一の画像が表示される。
【００１７】
【発明が解決しようとする課題】
しかしながら、図１１（ｂ）に示すように、テレシネ変換後、倍速変換した画像信号において、画像はフィールドｆ１〜ｆ２まで同じ位置に表示される一方、ｆ２〜ｆ３に移行する場合に大きく水平方向へ移動する。同様にＴＶ信号を倍速変換した画像信号についても、図１２（ｂ）に示すように、画像はフィールドｆ１〜ｆ２´まで同じ位置に表示される一方、ｆ２´〜ｆ１´に移行する場合に大きく水平方向へ移動する。
【００１８】
特に出力画像信号は、１／１００秒の周期で規則的に各フィールドを構成しているため、画像の動作する時間帯が画像の静止する時間帯と比較して短く、実際にＣＲＴを介して番組を視聴すると画像の動きが不連続に見えるという問題があった。
【００１９】
また、例えば水平方向へ画像が移動しながら画素値が変化するような様々な画像のバリエーションにおいても、かかる画像の動きの不連続性を解消する必要があり、特にバッファの容量を削減した構成で実現することが従来より望まれていた。
【００２０】
そこで、本発明は、上述したような実情に鑑みて提案されたものであり、倍速変換することにより生成された画像信号において、特に様々な画像のバリエーションにおいても、面フリッカ妨害を抑えつつ、バッファを効率的に使用可能な構成で動きの不連続性を解消することができる画像信号処理装置及び方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明者は、上述した課題を解決するために、各検出画素について演算した画素信号レベルの差分値に基づいて第１のフィールドを特定し、第１のフィールドの後に続くフィールドにおいて、検出画素の位置から動きベクトルのベクトル方向へシフトさせた書込画素位置を算出し、算出した書込画素位置を動きベクトルに対応させて記憶し、記憶した書込画素位置と動きベクトルに応じて各第１のフィールドから読み出した画素データから補間画素データを算出し、算出した補間画素データを書込画素位置へ書き込む画像信号処理装置及び方法を発明した。
【００２２】
すなわち本発明を適用した画像信号処理装置は、コマの最初が第１のフィールドで始まる倍速変換された画像信号が入力され、入力された上記画像信号において現フィールドの検出画素と上記現フィールドから１フレーム後のフィールドの同一箇所における検出画素との間で画素信号レベルの差分値を演算し、当該差分値に基づき上記第１のフィールドを特定するシーケンス検出手段と、上記現フィールドの検出画素について上記現フィールドから１フレーム又は２フレーム後のフィールドに対する動きベクトルを検出する動きベクトル検出手段と、上記第１のフィールドの後に続く書込フィールドにおいて上記現フィールドの検出画素の位置から上記動きベクトルのベクトル方向へシフト量が上記第１のフィールドから上記書込フィールドが後続するにつれて上記動きベクトルのベクトル量の範囲内で順次増大するようにシフトさせた書込画素位置を算出する画素位置演算手段と、上記書込フィールド毎に算出した上記書込画素位置を上記動きベクトルに対応させて記憶する記憶手段と、上記書込画素位置と当該書込画素位置に対応させて上記記憶手段へ記憶した動きベクトルに応じて上記書込フィールドの前後にある各第１のフィールドから画素データを読み出し、読み出した上記画素データに基づき補間画素データを算出する画素データ演算手段と、上記書込フィールドにおいて上記画素データ演算手段により算出した補間画素データを上記書込画素位置へ書き込む画像制御手段とを備えることを特徴とする。
【００２３】
すなわち本発明を適用した画像信号処理方法は、コマの最初が第１のフィールドで始まる倍速変換された画像信号が入力され、入力された上記画像信号において現フィールドの検出画素と上記現フィールドから１フレーム後のフィールドの同一箇所における検出画素との間で画素信号レベルの差分値を演算し、当該差分値に基づき上記第１のフィールドを特定し、上記現フィールドの検出画素について上記現フィールドから１フレーム又は２フレーム後のフィールドに対する動きベクトルを検出し、上記第１のフィールドの後に続く書込フィールドにおいて上記現フィールドの検出画素の位置から上記動きベクトルのベクトル方向へシフト量が上記第１のフィールドから上記書込フィールドが後続するにつれて上記動きベクトルのベクトル量の範囲内で順次増大するようにシフトさせた書込画素位置を算出し、上記書込フィールド毎に算出した上記書込画素位置を上記動きベクトルに対応させて記憶し、上記書込画素位置と当該書込画素位置に対応させて上記記憶手段へ記憶した動きベクトルに応じて上記書込フィールドの前後にある各第１のフィールドから画素データを読み出し、読み出した上記画素データに基づき補間画素データを算出し、上記書込フィールドにおいて上記画素データ演算手段により算出した補間画素データを上記書込画素位置へ書き込むことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明を適用した画像信号処理装置及び方法について図面を参照して詳細に説明する。
【００２５】
図１は、本発明の第１の実施の形態における画像信号処理装置１のブロック構成図である。画像信号処理装置１は、例えばＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｏｎ ｂｙ Ｌｉｎｅ）方式によるテレビジョン受像機に内蔵され、テレシネ変換した画像信号やテレビジョン信号（以下、ＴＶ信号という）が入力される。またこの画像信号処理装置１は、図１に示すように、第１の画像メモリ１１と、第２の画像メモリ１２と、シーケンス検出部１３と、データ選択部１４と、動きベクトル検出部１５と、画像シフト部１６とを備えている。
【００２６】
第１の画像メモリ１１は、テレシネ変換した画像を倍速変換することにより生成された１コマが４フィールドで構成された、例えば１００フィールド／秒のインタレース画像データが順次供給される。また、この第１の画像メモリ１１は、ＴＶ信号を倍速変換することにより生成された１コマが２フィールドで構成された、例えば１００フィールド／秒のインタレース画像信号が順次供給される。
【００２７】
第１の画像メモリ１１は、供給された画像データを、各フィールド単位で、１フレーム分格納する。すなわち、第１の画像メモリ１１から出力される画像データは、この第１の画像メモリ１１に供給される画像信号より１フレーム後になる。
【００２８】
第２の画像メモリ１２は、第１の画像メモリ１１と同様の内部構成を有し、第１の画像メモリ１１から供給された画像データを、各フィールド単位で、１フレーム分格納する。すなわち、第２の画像メモリ１２から出力される画像データは、この第２の画像メモリ１２に供給される画像データより１フレーム後になり、第１の画像メモリ１１に供給される画像データより２フレーム後になる。この第２の画像メモリ１２に格納された画像データＤ１は、動きベクトル検出部１５及び画像シフト部１６に供給される。
【００２９】
シーケンス検出部１３は、第１の画像メモリ１１に供給される画像データと、第１の画像メモリ１１から出力される画像データを検出し、各画素毎に画像信号レベルを比較し、両者間で差分値を演算する。すなわち、このシーケンス検出部１３は、画面上の同一箇所における画素の画像信号レベルを、１フレーム間隔で比較する。シーケンス検出部１３は、画像信号レベルの差分値の演算結果を画像シフト部１５へ送信する。シーケンス検出部１３は、上述の如く各フィールドの特定に加え、テレシネ変換された信号か、ＴＶ信号かを判別し、当該判別結果を移動量情報としてデータ選択部１４及び画像シフト部１６へ送信する。
【００３０】
データ選択部１４は、第１の画像メモリ１１に供給される画像データと、第１の画像メモリ１１から出力される画像データが入力される。このデータ選択部１４は、シーケンス検出部１３から受信した判別結果に基づき、供給される画像データのうち一方を選択する。すなわち、シーケンス検出部１３によりテレシネ変換された信号であると判別された場合には、第１の画像メモリ１１に供給される画像データを選択する。また、シーケンス検出部１３によりＴＶ信号であると判別された場合には、第１の画像メモリ１１から出力される画像データを選択する。データ選択部１４により選択された画像データを以下、画像データＤ２と称する。データ選択部１４は、選択した画像データＤ２を動きベクトル検出部１５へ出力する。
【００３１】
なお、データ選択部１４として、第１の画像メモリ１１から出力される画像データと、第２の画像メモリ１２から出力される画像データのどちらか一方を選択する接続形態にも適用可能である。
【００３２】
動きベクトル検出部１５は、画像データＤ１と、画像データＤ２とを検出し、例えばブロックマッチング法に基づき、動きベクトルを検出する。このブロックマッチング法は、画面を所定の画素からなるブロックに分割し、各ブロック単位で相似度を評価することにより動きベクトルを求める方法である。第２の画像メモリ１２から出力される画像データＤ１は、参照フィールドの２フレーム遅延フィールドであり、またデータ選択部１４から出力される画像データＤ２は、参照フィールドそのもの、又は参照フィールドの１フレーム遅延フィールドである。
【００３３】
すなわち、動きベクトル検出部１５は、画像データＤ１と画像データＤ２との間で動きベクトルを検出することにより、参照フィールドと、２フレーム遅延信号間で動きベクトルを検出することができ、また同様に参照フィールドの１フレーム遅延信号と、参照フィールドの２フレーム遅延信号間で動きベクトルを検出することができる。換言すれば、動きベクトルを検出するフィールド間隔をシーケンス検出部１３から受信した判別結果に基づき、制御することができる。
【００３４】
また、動きベクトル検出部１５では、供給される画像データＤ１と画像データＤ２に基づき、検出した動きベクトルの誤差情報を含むフラグＦ１を算出する。例えば、上述のブロックマッチング法によりブロック毎の相似度を評価する際に差分絶対値和を求めるが、かかる演算過程で得られる差分絶対値和、或いは画素毎の差分絶対値に基づき、検出した動きベクトルの誤差値を計算してフラグＦ１とする。
【００３５】
動きベクトル検出部１５は、検出した動きベクトルとフラグＦ１を画像シフト部１６へ送信する。
【００３６】
画像シフト部１６は、画像信号レベルの比較結果を含む移動量情報を、シーケンス検出部１３から受信する。また、画像シフト部１６は、動きベクトル検出部１５が検出した動きベクトル及びフラグＦ１を受信する。更に画像シフト部１６は、第２の画像メモリ１２から画像データＤ１が供給され、またデータ選択部１４から画像データＤ２が供給される。この画像シフト部１６は、供給された画像信号における各画素位置を、受信した上記動きベクトルのベクトル量の範囲内で、かつベクトル方向へシフトさせる。この画像シフト部１６の内部構成例の詳細については後述する。
【００３７】
なお、画像信号処理装置１には、画像信号のフィールド周波数を倍速変換するフィールド倍速変換回路３が集積される場合もある。フィールド倍速変換回路３は、解像度を向上させることにより、面フリッカ妨害を防止すべく集積されるものであり、例えば、ＰＡＬ方式において、補間等の処理を行うことにより、フィールド周波数が５０Ｈｚの画像データを２倍の１００Ｈｚの画像データに変換する。
【００３８】
フィールド周波数変換回路３は、図１に示すように、テレビジョン受像機に接続された入力端子３１と、倍速変換部３２と、フレームメモリ３３とを備える。
【００３９】
倍速変換部３２は、テレビジョン受像機から入力端子３１を介して入力された、テレシネ変換後の画像データ、またはテレビジョン信号を、フレームメモリ３３へ書き込む。また、この倍速変換部３２は、フレームメモリ３３へ書き込んだ画像データを、書込み時の２倍の速度で読み出す。これにより、例えば、ＰＡＬ方式の５０フィールド／秒の画像信号の周波数を２倍に変換し、１００フィールド／秒の画像データを生成することができる。倍速変換部３２は、この倍速変換した画像データを画像信号処理装置１へ供給する。
【００４０】
次に画像シフト部１６の詳細な内部構成例について図２を用いて説明する。画像シフト部１６は、シフトバッファ読出制御部１６１と、シフトバッファ書込制御部１６２と、シフトバッファ１６３と、データバッファ読出制御部１６４と、第１のバッファ１６５と、第２のバッファ１６６と、データ演算部１６７とを備える。
【００４１】
シフトバッファ読出制御部１６１は、動きベクトル検出部１５から動きベクトルが送信され、シーケンス検出部１３から移動量情報が送信される。シフトバッファ読出制御部１６１は、この動きベクトルと移動量情報及び内蔵されたアドレス計算用カウンタに基づき、シフトバッファ読出制御信号ＲＳ１を生成する。このシフトバッファ読出制御信号ＲＳ１は、シーケンシャルにデータを読み出すためのアドレス信号と、イネーブル信号から構成される。例えば、シフトバッファ１６３がフレームメモリ等で実現される場合において、シフトバッファ読出制御部１６１は、Ｘ座標、Ｙ座標の各アドレス信号を絶対座標として計算する。一方、シフトバッファ１６３がラインメモリ等の必要最小限のメモリで実現される場合において、シフトバッファ読出制御部１６１は、Ｘ座標、Ｙ座標の各アドレス信号を相対座標として計算する。
【００４２】
ここで内蔵されたアドレス計算用カウンタ値においてＸ座標、Ｙ座標がそれぞれ（ＣＸ１、ＣＹ１）であり、また供給された動きベクトルにおいて、Ｘ座標、Ｙ座標がそれぞれ（ＶＸ、ＶＹ）であるときに、シフトバッファ読出制御信号ＲＳ１のアドレスの番号（ＳＸ、ＳＹ）は、以下の式で表される。
ＳＸ＝ＣＸ１＋（ＶＸ×α） （１．１）
ＳＹ＝ＣＹ１＋（ＶＹ×α） （１．２）
ここでαは移動量情報であり、０以上かつ１以下の数で表現される。このαは、第１のフィールドで最小とし、その後フィールドが続く毎に順次増大する。このαは、テレシネ変換された信号が入力された場合に、第１のフィールドから第４のフィールドまでそれぞれ、０，１／４，２／４，３／４と、またＴＶ信号が入力された場合にも、第１のフィールドから第２のフィールドまで、０，１／２と、線形に増加させていくことも可能である。
【００４３】
シフトバッファ読出制御部１６１は、生成したシフトバッファ読出制御信号ＲＳ１をシフトバッファ書込制御部１６２及びシフトバッファ１６３へ供給する。
【００４４】
シフトバッファ書込制御部１６２は、動きベクトル検出部１５からフラグＦ１が供給され、またシフトバッファ１６３からフラグＦ´が供給され、シフトバッファ読出制御部１６１から、シフトバッファ読出制御信号ＲＳ１が供給される。このシフトバッファ書込制御部１６２は、フラグＦとフラグＦ´の大小に基づき、書き込み時の優先順位を判定する。さらにこのシフトバッファ書込制御部１６２は、供給されるシフトバッファ読出制御信号ＲＳ１に基づき、書き込みアドレスを求め、当該書き込みアドレスと上述の通り判定した優先順位を、シフトバッファ書込制御信号ＲＳ２として、シフトバッファ１６３へ供給する。
【００４５】
シフトバッファ１６３は、動きベクトル用バッファとフラグ用バッファから構成される。動きベクトル用バッファは、動きベクトルを蓄積・供給するためのバッファであり、フラグ用バッファは、フラグを蓄積・供給するためのバッファである。これらのバッファは、同一の制御信号に基づき、書き込みや読み出しが行われる。ちなみに、このシフトバッファ１６３は、動きベクトルとフラグのみ格納できれば足りるため、バッファ容量の削減を期待することができる。
【００４６】
また、シフトバッファ１６３は、１フレーム分のデータを蓄積するフレームメモリであっても良いし、動きベクトルの取りうる範囲に従ったラインメモリ等、必要最小限のメモリで構成しても良い。
【００４７】
シフトバッファ１６３は、まずフラグ用バッファの初期化を行う。フラグ用バッファに書き込まれるフラグには、データが書き込まれたか否かを示すマーク情報をも含む。マーク情報は、”ＮＭ”と”ＯＫ”の２種類で表され、”ＮＭ”は、初期化時にデータの書き込みが行われていないことを示し、”ＯＫ”は、データが既に書き込まれていることを示す。またシフトバッファ１６３は、シフトバッファ読出制御信号ＲＳ１のイネーブルが有効である場合に、アドレス対応させてシフトバッファ書込制御部１６２へフラグＦ´を送信する。また、シフトバッファ１６３は、シフトバッファ書込制御信号ＲＳ２のイネーブルが有効な場合に、アドレス値に従って、動きベクトル、フラグＦ１を、それぞれ動きベクトル用バッファ、フラグ用バッファに書き込む。更に、このシフトバッファ１６３は、格納した動きベクトルを番号順に整理し（以下、この番号順に整理した動きベクトルを、移動済動きベクトルという）、また処理フラグＦ２を順次読み出し、それぞれをデータバッファ制御部１６１、データ演算部へ供給する。
【００４８】
データバッファ読出制御部１６４は、シフトバッファ１６３から移動済動きベクトルが供給され、シーケンス検出部１３から移動量情報が送信される。データバッファ読出制御部１６４は、この入力された動きベクトルに基づき、バッファ制御信号Ｓ１１及びバッファ制御信号Ｓ１２を演算する。これらの各バッファ制御信号Ｓ１１，Ｓ１２は、シーケンシャルにデータを読み出すためのアドレス信号と、イネーブル信号から構成される。例えば、第１のバッファ１６５、及び第２のバッファ１６６がフレームメモリ等で実現される場合において、データバッファ読出し制御部１６１は、Ｘ座標、Ｙ座標の各アドレス信号を絶対座標として計算する。一方、第１のバッファ１６５、及び第２のバッファ１６６がラインメモリ等の必要最小限のメモリで実現される場合において、データバッファ読出制御部１６１は、Ｘ座標、Ｙ座標の各アドレス信号を相対座標として計算する。
【００４９】
データバッファ読出制御部１６４は、内蔵されたアドレス計算用カウンタの値と動きベクトルに基づいてバッファ制御信号Ｓ１１を生成する。またデータバッファ読出制御部１６４は、バッファ制御信号Ｓ１１と動きベクトルに基づいてバッファ制御信号Ｓ１２を生成する。
【００５０】
例えばＴＶ信号が入力された場合に、バッファ制御信号Ｓ１１のアドレスにおいて、Ｘ座標、Ｙ座標がそれぞれ（ＡＸ１，ＡＹ１）であり、またバッファ制御信号Ｓ１２のアドレスにおいて、Ｘ座標、Ｙ座標がそれぞれ（ＡＸ２，ＡＹ２）であり、動きベクトルが（ＶＸ，ＶＹ）であり、内部のアドレス計算用カウンタ値を（ＣＸ´，ＣＹ´）とするとき、バッファ制御信号Ｓ１１のアドレスは、以下の式で表される。
ＡＸ１＝ＣＸ´−ＩＮＴ（ＶＸ／２） （２．１）
ＡＹ１＝ＣＹ´−ＩＮＴ（ＶＹ／２） （２．２）
ここで関数ＩＮＴは、小数点以下切り捨てを意味する。
【００５１】
また、バッファ制御信号Ｓ１２のアドレス（ＡＸ２，ＡＹ２）は以下の式で表される。
ＡＸ２＝ＡＸ１＋ＶＸ （２．３）
ＡＹ２＝ＡＹ１＋ＶＹ （２．４）
データバッファ読出制御部１６４は、これらの計算したアドレスを含むバッファ制御信号Ｓ１１を第１のバッファ１６５に供給する。またデータバッファ読出制御部１６４は、同様に計算したアドレスを含むバッファ制御信号Ｓ１２を第２のバッファ１６６に供給する。
【００５２】
第１のバッファ１６５は、第２の画像メモリ１２から送信された画像データＤ１を順次蓄積する。また第１のバッファ１６５は、供給されたバッファ制御信号Ｓ１１に応じて蓄積した画像データＤ１を読み出す。すなわち、この第１のバッファ１６５は、供給されたバッファ制御信号Ｓ１１のイネーブルが有効な時に、当該バッファ制御信号Ｓ１１に含まれるアドレスに従って、第１のバッファ１６５に蓄積した画像データＤ１を読み出す。この読み出された画像データＤ１を以下、シフトデータＳＤ１と称する。第１のバッファ１６５は、シフトデータＳＤ１をデータ演算部１６７へ送信する。
【００５３】
この第１のバッファ１６５は、１フレーム分のデータを蓄積するフレームメモリであっても良いし、また動きベクトルの範囲に基づいたラインメモリ等、必要最小限のメモリで構成しても良い。更にこの第１のバッファでは、データの読出しをシーケンシャルに行うため、ＦＩＦ０メモリ等で実現しても良い。
【００５４】
第２のバッファ１６６は、データ選択部１４から送信された画像データＤ２を順次蓄積する。また第２のバッファ１６６は、供給されたバッファ制御信号Ｓ１２に応じて、蓄積した画像データＤ２を読み出す。すなわち、この第２のバッファ１６６は、供給されたバッファ制御信号Ｓ１２のイネーブルが有効な時に、当該バッファ制御信号Ｓ１２に含まれるアドレスに従って、第２のバッファ１６６に蓄積した画像データＤ２を読み出す。この読み出された画像データＤ２を、以下シフトデータＳＤ２と称する。第２のバッファ１６６は、シフトデータＳＤ２をデータ演算部１６７へ送信する。
【００５５】
この第２のバッファ１６６は、１フレーム分のデータを蓄積するフレームメモリであっても良いし、また動きベクトルの範囲に基づくラインメモリ等、必要最小限のメモリで構成しても良い。かかる場合には、ランダムに与えられるアドレスに対応してランダムにデータを読み出すシステムが構築される。
【００５６】
データ演算部１６７は、供給されたシフトデータＳＤ１と、シフトデータＳＤ２に基づき、シフトバッファ１６３から供給される処理フラグＦ２を参照しながら補正データＨ１を算出する。データ演算部１６７は、演算した補正データＨ１を順次ＣＲＴ２へ出力する。
【００５７】
なお、この補正データＨ１は、シフトデータＳＤ１やシフトデータＳＤ２をそのまま出力することによって演算しても良いし、シフトデータＳＤ１とシフトデータＳＤ２の平均値としても良い。更には、動きベクトル等の値を用いて重み付け平均をとる形で移動データＭ１を算出しても良い。
【００５８】
次に、本発明に係る画像信号処理装置１の動作について説明する。
【００５９】
図３は、フィールド倍速変換回路３における倍速変換前後の各フィールドと画素位置の関係を示している。ここで横軸は時間、縦軸は画素の垂直方向の位置を示す。
【００６０】
倍速変換前の画像データは、ＰＡＬ方式の５０フィールド／秒のインタレース画像であり、図３（ａ）に示すように、２フィールドで１つのコマを形成する。
【００６１】
一方、倍速変換後の画像データは、１００フィールド／秒のインタレース画像であるため、図３（ｂ）に示すように、フィールドｔ１とフィールドｔ２の間に、新規に２枚のフィールドｔ２´、ｔ１´を生成する。そして、フィールドｔ２とフィールドｔ３の間では、フィールドの生成を行わず、フィールドｔ３とフィールドｔ４の間に、新規に２枚のフィールドｔ４´、ｔ３´を生成する。すなわち、画像データは、４フィールドで１つのコマを形成することとなる。
【００６２】
この新規に生成したフィールドｔ１´、ｔ２´、・・・は、それぞれの画素値を、各画素の周囲３画素の中間値として、メディアン・フィルタ等を用いて求める場合もある。また、この新規に生成したフィールドｔ１´、ｔ２´、・・・は、それぞれフィールドｔ１、ｔ２、・・と同じ内容となる。これにより、４フィールドで１つのコマを形成することとなり、単位時間当たりの画面枚数を増やすことで解像度を向上させることができ、面フリッカ妨害を抑制することが可能となる。
【００６３】
テレシネ変換後、上述の如き倍速変換された画像データにおいて、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を図４に示す。この図４において、横軸は画像の水平方向における位置、縦軸は時間を表している。既にテレシネ変換された画像は、図４に示すように、フィールドｔ１、ｔ２´、ｔ１´、ｔ２の順で、一定の時間間隔で第１の画像メモリ１１に供給され、これらの画像は同一の位置に表示される。またフィールドｔ３に移行すると画像が水平方向（右方向）に移り、フィールドｔ３、ｔ４´、ｔ３´、ｔ４の順で第１の画像メモリに供給される。
【００６４】
ここで、例えば、第１の画像メモリに供給されるフィールド（以下、参照フィールドと称する）が、フィールドｔ３である場合には、第２の画像メモリ１２から出力される、参照フィールドより２フレーム前のフィールド（以下、２フレーム遅延フィールドと称する）は、フィールドｔ１となる。
【００６５】
また、ＴＶ信号を倍速変換した画像データにおいて、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を図５に示す。同一のコマを構成するフィールドｔ１、ｔ２´において、同一位置に同一の画像が表示される。同様に、同一のコマを構成するフィールドｔ１´、ｔ２において、同一位置に同一の画像が表示される。
【００６６】
動きベクトル検出部１４は、図４に示すテレシネ変換後、倍速変換された信号につき、参照フィールドと２フレーム遅延フィールド間で、各画素又は各ブロック単位で動きベクトルを検出する。図４に示す例の場合には、動きベクトルのベクトル方向は、２フレーム遅延フィールドを基準として水平方向（右方向）となり、ベクトル量はＡとなる。同様に、参照フィールドがｔ５の場合には、２フレーム遅延フィールドは、ｔ３となり、動きベクトルのベクトル量はＢとなる。この手順を繰り返すことにより、２フレーム遅延フィールドを基準とした動きベクトルのベクトル方向とベクトル量を順次求めることができる。動きベクトル検出部１４は、この求めた動きベクトルのベクトル量とベクトル方向とを画像シフト部１５へ順次送信する。
【００６７】
また、動きベクトル検出部は図５に示すＴＶ信号を倍速変換された信号につき、参照フィールドと１フレーム遅延フィールド間で、各画素又は各ブロック単位で動きベクトルを検出する。図５に示す例の場合には、動きベクトルのベクトル方向は、１フレーム遅延フィールドを基準として水平方向（右方向）となり、参照フィールドがｔ１´のときにベクトル量はＣとなる。同様に、参照フィールドがｔ４´の場合には、１フレーム遅延フィールドは、ｔ１´となり、動きベクトルのベクトル量はＤとなる。この手順を繰り返すことにより、１フレーム遅延フィールドを基準とした動きベクトルのベクトル方向とベクトル量を順次求めることができる。動きベクトル検出部７４は、この求めた動きベクトルのベクトル量とベクトル方向とを画像シフト部１５へ順次送信する。
【００６８】
シーケンス検出部１３は、参照フィールドと、第１の画像メモリ１１から出力される、参照フィールドより１フレーム前のフィールド（以下、１フレーム遅延フィールドと称する）を順次検出し、同一の画素位置における画素信号レベルの差分値をそれぞれ演算する。
【００６９】
すなわち、図６に示すように、テレシネ変換画像の場合には、参照フィールドｔ１´と、１フレーム遅延フィールドｔ１は、同一のコマを構成するため、例えば画素位置ａ点における画素信号レベルの差分値は０になる。次に参照フィールドとしてフィールドｔ２が供給されると、１フレーム遅延フィールドはフィールドｔ２´となり、ａ点における画素信号レベルの差分値は同様に０となる。
【００７０】
次に参照フィールドとしてフィールドｔ３が供給されると、１フレーム遅延フィールドはｔ１´となり、両者はそれぞれ別のコマを形成するため、ａ点における画素信号レベルの差分値は０以外（以下、１とする）となる。次に参照フィールドとしてｔ４´が供給されると１フレーム遅延フィールドはフィールドｔ２となり、ａ点における画素信号レベルの差分値は、同様に１となる。
【００７１】
更に、参照フィールドとしてｔ３´が供給されると、１フレーム遅延フィールドは、ｔ３となり、両者は同一のコマを形成するため、ａ点における画素信号レベルの差分値は再び０になる。その後に供給される参照フィールドについても同様の傾向となり、演算した差分値は、４フィールド周期で「００１１」の順で繰り返される。従って、このシーケンスを４フィールド単位で検出することにより、各フィールドの前後関係を特定することが可能となる。
【００７２】
この傾向を１フレーム遅延フィールドにつき着目すると、差分値は、コマの最初のフィールドから「００１１」の順になる。従って、最初に差分値０を算出したとき、検出した１フレーム遅延フィールドを、コマの最初のフィールド（以下、第１のフィールドと称する）として特定する。また差分値０が連続したときには、検出した１フレーム遅延フィールドを第２のフィールドとして特定する。また差分値として最初に１を算出した場合に、検出した１フレーム遅延フィールドを第３のフィールドとして特定する。また、差分値１が連続したときには、検出した１フレーム遅延フィールドを第４のフィールドとして特定する。
【００７３】
なお、ＴＶ信号が入力された場合においても、各フィールドが第１のフィールド又は第２のフィールドのいずれに該当するか判別する必要あるが、フィールド倍速変換回路３により倍速変換する際に該当するフィールドは判明するため、上述のようなシーケンス検出の必要性は無い。すなわち、倍速変換回路３からＴＶ信号が入力される際には、第１のフィールドと、第２のフィールドが特定されていることになる。
【００７４】
図７（ａ）は、１コマ２フィールドで構成されるＴＶ信号が入力された場合における画像シフト部１６の具体的な動作例を一次元のグラフで示している。この図７に示す動作例では、ＴＶ信号が入力された場合のものであり、画像データＤ１は第１のフィールドであり、また画像データＤ２は、画像データＤ１よりも１フレーム後の第１のフィールドである。図７（ａ）において、０から始まる番号は、画素位置を示すアドレスであり、また縦軸は画素値（＝画素信号レベル）を表している。
【００７５】
本発明では、図７（ｂ）に示すように、この時間的に異なる画像データＤ１と画像データＤ２の中間に位置する第２のフィールド（以下、書込フィールドという）に対して、様々な画像のバリエーションにおいても動きがスムーズに見えるように補正データを書き込む。すなわち、この図７（ａ）に示す例において、左側に凸部がある画像データＤ１から、中央になだらかな凸部がある画像データＤ２へ移り変わる際に、全体の動きがスムーズに見えるような画像を、上述の書込フィールドにおいて作成する。
【００７６】
図８は、図７（ａ）に示す画像シフト部１６の具体的な動作例を、画素値で表示したものである。図８（ａ）は、画像シフト部１６に入力される画像データＤ１と画像データＤ２を表したものであり、番号は、画素位置を示すアドレスである。各画素毎に輝度があることから、供給される画像データＤ１には、番号ごとに画素値が割り振られる。
【００７７】
すなわち、図８（ａ）に示す動作例において、画像データＤ１は、番号０〜１１のアドレスにおいて、順に１００、１００、２００、・・・・と続く画素値で表される。
【００７８】
画像データＤ１より後に位置する画像データＤ２は、番号０〜１１のアドレスにおいて、順に１００、１００、１００、・・・・と続く画素値で表される。
【００７９】
図８（ａ）に示されている動きベクトルは、この画像データＤ１と、画像データＤ２間との間で、各画素毎の画像データＤ１を基準としたベクトル量を表したものである。例えば、画像データＤ１において番号１のアドレスにある画素値１００の画素は、１フィールド後に位置する画像データＤ２においても番号１のアドレスに位置している。従って動きベクトルは０である。また、例えば画像データＤ１において番号２のアドレスにある画素値２００の画素は、画像データＤ２において、番号４のアドレスに移動する。従って動きベクトルは４−２＝２より、２となる。ちなみに図７（ａ）に示す矢印は、この各画素毎の動きベクトルを示したものである。
【００８０】
図８（ａ）に示すフラグＦ１は、画像データＤ１の検出画素と、画像データＤ２における当該検出画素との差分絶対値とした場合の例である。この図８（ａ）に示す例において、画像データＤ１において番号２のアドレスにある画素値２００の画素は、画像データＤ２において番号４のアドレスに移動し、画素値は２００と変わらないため、差分絶対値は０である。一方、画像データＤ１において番号７のアドレスにある画素値１１０の画素は、画像データＤ２において番号１０のアドレスに移動し、画素値は１００となるため、差分絶対値は１０となる。
【００８１】
図８（ｂ）は、シフトバッファ読出制御信号ＲＳ１について示している。この図８（ｂ）に示した例では、式（１．１）に基づき、アドレス計算カウンタから、０，１，２、３・・・と、０から１ずつプラスにシフトさせた値をＣＸ１とし、また移動量情報αを１／２とした場合について示している。なお、アドレス計算カウンタの数値ＣＸ１は、画像データＤ１のアドレスを示す番号に対応させて出力している。
【００８２】
このシフトバッファ制御信号ＲＳ１を生成する際において、例えば、アドレス計算カウンタの番号が２である場合には、図８（ａ）に基づき、番号２に対応する画素位置の動きベクトルは２であるので、式（１．１）に基づき、２＋２×１／２＝３より、シフトバッファ読出制御信号ＲＳ１の番号は３となる。同様にアドレス計算カウンタの番号が３の場合には、図８（ａ）に基づき、番号３に対応する動きベクトルは２であるので、式（１．１）に代入して、３＋２×１／２＝４より、シフトバッファ読出制御信号ＲＳ１の番号は４となる。
【００８３】
すなわち、この生成されたシフトバッファ読出制御信号ＲＳ１の番号は、書込フィールドにおいて、補正データＨ１を書き込むアドレスの番号を示している。
【００８４】
算出したシフトバッファ制御信号ＲＳ１のアドレスについて、シフトバッファ１６３への動きベクトルの書き込み状況を検知するべく、フラグＦ´を読み出す。このフラグＦ´は、シフトバッファ１６３にアクセスされたアドレスにおいて、動きベクトルが書き込まれていない場合には、”ＮＭ”が返される。一方、動きベクトルが既に書き込まれたアドレスに対しては、差分絶対値の値が返される。
【００８５】
例えば図８（ｂ）に示す例において、シフトバッファ読出制御信号ＲＳ１の番号０〜８のアドレスでは、シフトバッファ１６３からフラグＦ´を介して、データが書き込まれていない旨が表示される。また、番号９のアドレスにおいては、最初はデータが書き込まれていない旨の”ＮＭ”が、次回では差分絶対値が、フラグＦ´として返されている。すなわちシフトバッファ１６３の番号９のアドレスには、複数の動きベクトルが書き込まれることを意味している。これは図７（ａ）において、画像データＤ２の番号９のアドレスには、画像データＤ１の番号６並びに番号９に基づく動きベクトルが集中していることからも示される。
【００８６】
ここで、フラグＦ´が”ＮＭ”で返されたシフトバッファ１６３のアドレスには、当該アドレスの番号に応じて動きベクトルが順次書き込まれる。また、フラグＦ´が数値を持つ場合には、フラグＦ´と当該アドレスの番号に相当するフラグＦとを比較し、数値が小さい方を有効とする。これにより、画像データＤ１から画像データＤ２へ移行するまでに誤差の少ない動きベクトルをシフトバッファ１６３へ書き込むことが可能となり、単一の画素位置に複数の動きベクトルがかかるような、様々なバリエーションの画像についても高精度に動き補正することが可能となる。
【００８７】
シフトバッファ書込制御部１６２は、供給されるフラグＦ´に基づき、動きベクトルをシフトバッファ１６３上に書き込むためのアドレスを決定する。例えば、番号９において、フラグＦは１０であり、またフラグＦ´は０である。数値の小さいフラグを優先するため、この番号９では、当初に書き込まれた、番号６のアドレスに基づく動きベクトル”３”が、そのままシフトバッファ１６３に格納され続けることになる。
【００８８】
またシフトバッファ書込制御部１６２は、アドレスに対応する番号と動きベクトルとを関連付けてシフトバッファ書込制御信号ＲＳ２とし、これをシフトバッファ１６３へ書き込む。書き込まれた後のシフトバッファ１６３には、図８（ｂ）の下段に示すように、各番号のアドレスに対して動きベクトルが格納されることになる。
【００８９】
シフトバッファ１６３に格納された動きベクトルを、アドレスの番号の順に再度整理した結果を図８（ｃ）に示す。また処理フラグＦ２は、各アドレスにおけるマーク情報を示している。この処理フラグＦ２において”ＯＫ”が出力されている場合には、当該番号のアドレスにデータが書き込まれていることを示し、また”ＮＭ”が出力されている場合には、当該番号のアドレスにデータが書き込まれていないことを示している。ちなみに番号２のアドレスには、データが書き込まれていないため、処理フラグＦ２として”ＮＭ”が出力される。
【００９０】
このシフトバッファ１６３から読み出された移動済動きベクトルは、データバッファ読出制御部１６４へ、処理フラグＦ２は、データ演算部１６７へ供給される。
【００９１】
データバッファ読出制御部１６４は、供給された移動済動きベクトルに基づき、上述の式（２．１）〜（２．４）を利用してバッファ制御信号Ｓ１１、Ｓ１２を作り出す。例えば、アドレス計算カウンタの値を、シフトバッファ１６３のアドレスに対応する番号とした場合において、番号３のアドレスでは、図８（ｃ）より、移動済動きベクトルは２であるので、バッファ制御信号Ｓ１１は、式（２．１）より２となり、またバッファ制御信号Ｓ１２は、式（２．３）より４となる。また、番号６のアドレスにおいても同様に、移動済動きベクトルは、３であるので、バッファ制御信号Ｓ１１は、５となり、またバッファ制御信号Ｓ１２は、８となる。
【００９２】
以上の如く算出されたバッファ制御信号Ｓ１１は、第１のバッファ１６５に供給され、バッファ制御信号Ｓ１１の番号に対応するアドレスの画素値が、第１のバッファ１６５から読み出される。読み出された画素値は、図８（ｃ）中段に示すように、シフトデータＳＤ１としてアドレスに対応付けられ、データ演算部１６７等に供給されることとなる。
【００９３】
同様にバッファ制御信号Ｓ１２が第２のバッファ１６６に供給され、バッファ制御信号Ｓ１２の番号に対応するアドレスの画素値が第２のバッファ１６６から読み出される。読み出された画素値は、図８（ｃ）中段に示すようにシフトデータＳＤ２としてアドレスに対応付けられ、データ演算部１６７等に供給されることとなる。
【００９４】
図８（ｃ）最下段は、補正データＨ１を、シフトデータＳＤ１とシフトデータＳＤ２の平均値とした場合について示している。データ演算部１６７は、送信される処理フラグＦ２として”ＯＫ”が出力されている番号について、対応するシフトデータＳＤ１、ＳＤ２に基づき、補正データＨ１を算出し、また”ＮＭ”出力されている番号２のアドレスでは、隣接する番号１のアドレスの画素値をそのままホールドしている。
【００９５】
この生成した補正データＨ１を、各番号のアドレス毎に書込フィールドへ書き込むことにより、図７（ａ）に示すような画像を作り出すことができる。
【００９６】
本発明を適用した画像信号処理装置１は、時間的に異なる画像データ間において、画像の動きをスムーズにできる最適な補正データを書込フィールドへ書き込むため、例えば画像が水平方向へ移動しながら画素値が変化するようなバリエーションの画像においても、画像の動きの不連続性を効率よく解消することができる。
【００９７】
また、この画像信号処理装置１は、テレシネ変換した画像信号とＴＶ信号とが双方とも入力される場合において、画像の様々なバリエーションに対応させて、動きの不連続性を効率よく解消することができる。これにより、フィルム信号とＴＶ信号の双方が入力されるテレビジョン受像機に内蔵することができ、また既に販売されたテレビジョン受像機に対して新たに内蔵することにより容易にバージョンアップを図ることも可能となり、汎用性をより高めることも可能となる。
【００９８】
更に本発明を適用した画像信号処理装置は、、フラグと動きベクトルのみシフトバッファ１６３に格納すれば良いため、バッファの容量を大幅に削減でき、より効率的な構成で動きの不連続性を解消することが可能となる。
【００９９】
なお、本発明は上述した実施の形態に限定されるものではない。例えば、図２に示す画像シフト部１６において、シフトバッファ読出制御部１６１を除去し、またシフトバッファ読出制御信号ＲＳ１、フラグＦ１、フラグＦ´を省略し、優先順位を判定しない方式にも適用可能である。この画像シフト部１６において、アドレスに書き込むデータが重複する場合には、時間的に後に計算されたデータが、既に書き込まれているデータ上に上書きされることになるが、フラグの読み出し時の制御が不必要になるため、回路を更に簡略化することができる。
【０１００】
また、本発明は、ＰＡＬ方式によるテレビジョン受像機に対して適用される場合に限定されることはなく、例えば、ＮＴＳＣ（Ｎａｔｉｏｎａｌ ＴＶ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）方式の６０フィールド秒（３０コマ／秒）のインタレース画像信号が入力されるテレビジョン受像機に対しても適用可能である。また、ＳＥＣＡＭ方式によるテレビジョン受像機に対しても適用可能である。
【０１０１】
また、本発明は、テレビジョン受像機に内蔵される場合のみならず、テレビジョン受像機に接続する信号変換器へも内蔵可能である。
【０１０２】
また、本発明は、インターネットで伝送されるような画像信号をＰＣなどで表示する場合や、メディアや画像フォーマットを変換するケースにも応用することができる。
【０１０３】
更に、本発明は、回路等、ハードウェアで実現する形で説明しているが、プロセッサ上でのソフトウェアとしても実現可能であることは勿論である。
【０１０４】
【発明の効果】
以上詳細に説明したように、本発明を適用した画像信号処理装置及び方法は、各検出画素について演算した画素信号レベルの差分値に基づいて第１のフィールドを特定し、第１のフィールドの後に続くフィールドにおいて、検出画素の位置から動きベクトルのベクトル方向へシフトさせた書込画素位置を算出し、算出した書込画素位置を動きベクトルに対応させて記憶し、記憶した書込画素位置と動きベクトルに応じて各第１のフィールドから読み出した画素データから補間画素データを算出し、算出した補間画素データを書込画素位置へ書き込む。
【０１０５】
これにより、本発明に係る画像信号処理装置及び方法は、様々な画像のバリエーションにおいても、面フリッカ妨害を抑えつつ、バッファを高効率に使用できる構成で、動きの不連続性を解消することができる。
【図面の簡単な説明】
【図１】本発明を適用した画像信号処理装置のブロック構成図である。
【図２】画像シフト部のブロック構成を示した図である。
【図３】フィールド倍速変換回路における倍速変換前後の各フィールドと画素位置の関係を示した図である。
【図４】テレシネ変換された画像において、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を示した図である。
【図５】ＴＶ信号の画像において、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を示した図である。
【図６】シーケンスの検出方法について説明するための図である。
【図７】画像シフト部の動作処理過程を１次元で表示した図である。
【図８】画像シフト部の具体的な動作例を、画素値で表示した図である。
【図９】フィールド周波数倍速方式を適用したフィールド倍速変換回路のブロック構成図である。
【図１０】倍速変換前後の各フィールドと画素位置の関係を示した図である。
【図１１】水平方向へ画像が移動する場合における各フィールドと画像位置の関係を示した図である。
【図１２】ＴＶ信号が入力される場合において、水平方向へ画像が移動するときの各フィールドと画像位置の関係を示した図である。
【符号の説明】
１ 画像信号処理装置、２ ＣＲＴ、３ フィールド倍速変換回路、１１ 第１の画像メモリ、１２ 第２の画像メモリ、１３ シーケンス検出部、１４ データ選択部、１５ 動きベクトル検出部、１６ 画像シフト部、３１ 入力端子、３２ 倍速変換部、３３ フレームメモリ、１６１ シフトバッファ読出制御部、１６２ シフトバッファ書込制御部、１６３ シフトバッファ、１６４ データバッファ読出制御部、１６５ 第１のバッファ、１６６ 第２のバッファ、１６７ データ演算部、
【発明の属する技術分野】
本発明は、倍速変換することにより生成された画像信号の各検出画素の位置をシフトさせる画像信号処理装置及び方法に関する。
【０００２】
【従来の技術】
テレビ放送の走査方式としては、従来から水平走査線を１本おきに飛越して走査するインタレース走査方式が最も広く採用されている。このインタレース走査方式では、奇数番目の走査線から構成されるフィールド画像と、偶数番目の走査線から構成されるフィールド画像により１枚のフレーム画像を形成し、画面全体がちらついて見える面フリッカ妨害を抑え、画面品質の劣化を防止する。
【０００３】
また、このインタレース走査方式は、世界各国のテレビジョン標準方式として採用されており、このうち例えば欧州のテレビジョン放送におけるＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｏｎ ｂｙ Ｌｉｎｅ）方式では、フィールド周波数が５０〔Ｈｚ〕（フレーム画像が２５フレーム／秒、フィールド画像が５０フィールド／秒）で構成される。
【０００４】
特にこのＰＡＬ方式では、更なる面フリッカ妨害の抑制を期すべく、入力画像信号を補間等の処理を行うことにより、フィールド周波数を５０Ｈｚから２倍の１００Ｈｚの画像信号に変換する、フィールド周波数倍速方式が従来より採用されている。
【０００５】
図９は、このフィールド周波数倍速方式を適用したフィールド倍速変換回路５のブロック構成例を示している。このフィールド倍速変換回路５は、入力端子６１と、ＣＲＴ６３と、水平垂直偏向回路６２とを備えるテレビジョン受像機６に集積化される。このフィールド倍速変換回路５は、倍速変換部５１と、フレームメモリ５２とを備える。
【０００６】
倍速変換部５１は、入力端子６１から入力された、例えばＰＡＬ方式の５０フィールド／秒の画像信号を、フレームメモリ５２へ書き込む。また、この倍速変換部５１は、フレームメモリ５２へ書き込んだ画像信号を、書込み時の２倍の速度で読み出す。これにより、５０フィールド／秒の画像信号の周波数を２倍に変換し、１００フィールド／秒の画像信号を生成することができる。
【０００７】
倍速変換部５１は、倍速変換した画像信号をＣＲＴ６３へ出力する。ＣＲＴ６３は、入力された画像信号を画面上に表示する。なお、ＣＲＴ６３における画像信号の水平、垂直の偏向は、水平垂直偏向回路６２において生成された、入力画像信号の２倍の周波数の水平垂直鋸歯状波に基づいて制御する。
【０００８】
図１０は、倍速変換前後の各画像信号における各フィールドと画素位置との関係を示している。ここで横軸は時間、縦軸は画素の垂直方向の位置を示す。また、図１０（ａ）の白丸で示した画像信号は、倍速変換前の５０フィールド／秒のインタレース画像信号であり、図１０（ｂ）の黒丸で示した画像信号は、倍速変換した１００フィールド／秒のインタレース画像信号である。
【０００９】
図１０（ａ）に示す画像信号において、フィールドｆ１とフィールドｆ２は、フィルムの同一のコマから作成された信号となり、以下同様にフィールドｆ３とフィールドｆ４も同一のコマを構成する。これらの画像信号は、インタレース画像信号であるため、隣り合うフィールド間で垂直方向の画素位置が異なる。このため、インタレース性を保ちつつ、各フィールド間に１個ずつのフィールドを新規に生成することはできない。
【００１０】
そこで、図１０（ｂ）に示すように、フィールドｆ１とフィールドｆ２の間に、新規に２枚のフィールドｆ２´、ｆ１´を生成する。そして、フィールドｆ２とフィールドｆ３の間では、フィールドの生成を行わず、フィールドｆ３とフィールドｆ４の間に、新規に２枚のフィールドｆ４´、ｆ３´を生成する。すなわち４フィールド、２フレームで１つのコマを形成する。
【００１１】
この新規に生成したフィールドｆ１´、ｆ２´、・・・は、それぞれの画素値を、各画素の周囲３画素の中間値として、メディアン・フィルタ等を用いて求める場合もある。また、この新規に生成したフィールドｆ１´、ｆ２´、・・・は、それぞれフィールドｆ１、ｆ２、・・と同じ内容となる。
【００１２】
すなわち、フィールド倍速変換回路５は、倍速変換前の画像信号のフィールド間に２枚のフィールドを新規に生成する部分と全く生成しない部分とを交互に配置することで、単位時間当たりの画面枚数を増やすことができ、上述の面フリッカ妨害を抑えることが可能となる。
【００１３】
ところで、２４コマ／秒の静止画で構成される映画のフィルムを通常のテレビで見るためには、インターレースのテレビ信号にするために、テレビシネマ変換（以下、テレシネ変換と称する）を行う。このテレシネ変換後の画像信号において、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を図１１に示す。ここで横軸は画像の水平方向における位置、縦軸は時間を示している。図１１（ａ）に示す倍速変換前の画像信号において、フィールドｆ１、ｆ２は、同一のコマを構成するため、同じ位置に画像が表示される。この画像は、フィールドｆ３に移行すると水平方向（右方向）へ移動する。フィールドｆ４は、フィールドｆ３と同一のコマを構成するため、フィールドｆ３と同一の位置に表示される。
【００１４】
この図１１（ａ）に示すテレシネ変換後の画像信号をフィールド周波数倍速方式により倍速変換すると、図１１（ｂ）に示すように、同一のコマを構成するフィールドｆ１、ｆ２´、ｆ１´、ｆ２で、同一位置に同一の画像が表示される。同様に、同一のコマを構成するフィールドｆ３、ｆ４´、ｆ３´、ｆ４で同一位置に同一の画像が表示される。
【００１５】
また、倍速変換前のテレビジョン信号（以下、ＴＶ信号という）において、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を図１２（ａ）に示す。この図１２（ａ）において、フィールドｆ１、ｆ２、ｆ３・・・は、それぞれ独立したコマを形成するため、別の位置に画像が表示される。この画像は、フィールドｆ１から、ｆ２、ｆ３・・・と移行する毎に、水平方向（右方向）へ移動する。
【００１６】
この図１２（ａ）に示すテレビ信号の画像信号をフィールド周波数倍速方式により倍速変換すると、図１２（ｂ）に示すように、同一のコマを構成するフィールドｆ１、ｆ２´において、同一位置に同一の画像が表示される。同様に、同一のコマを構成するフィールドｆ１´、ｆ２において、同一位置に同一の画像が表示される。
【００１７】
【発明が解決しようとする課題】
しかしながら、図１１（ｂ）に示すように、テレシネ変換後、倍速変換した画像信号において、画像はフィールドｆ１〜ｆ２まで同じ位置に表示される一方、ｆ２〜ｆ３に移行する場合に大きく水平方向へ移動する。同様にＴＶ信号を倍速変換した画像信号についても、図１２（ｂ）に示すように、画像はフィールドｆ１〜ｆ２´まで同じ位置に表示される一方、ｆ２´〜ｆ１´に移行する場合に大きく水平方向へ移動する。
【００１８】
特に出力画像信号は、１／１００秒の周期で規則的に各フィールドを構成しているため、画像の動作する時間帯が画像の静止する時間帯と比較して短く、実際にＣＲＴを介して番組を視聴すると画像の動きが不連続に見えるという問題があった。
【００１９】
また、例えば水平方向へ画像が移動しながら画素値が変化するような様々な画像のバリエーションにおいても、かかる画像の動きの不連続性を解消する必要があり、特にバッファの容量を削減した構成で実現することが従来より望まれていた。
【００２０】
そこで、本発明は、上述したような実情に鑑みて提案されたものであり、倍速変換することにより生成された画像信号において、特に様々な画像のバリエーションにおいても、面フリッカ妨害を抑えつつ、バッファを効率的に使用可能な構成で動きの不連続性を解消することができる画像信号処理装置及び方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明者は、上述した課題を解決するために、各検出画素について演算した画素信号レベルの差分値に基づいて第１のフィールドを特定し、第１のフィールドの後に続くフィールドにおいて、検出画素の位置から動きベクトルのベクトル方向へシフトさせた書込画素位置を算出し、算出した書込画素位置を動きベクトルに対応させて記憶し、記憶した書込画素位置と動きベクトルに応じて各第１のフィールドから読み出した画素データから補間画素データを算出し、算出した補間画素データを書込画素位置へ書き込む画像信号処理装置及び方法を発明した。
【００２２】
すなわち本発明を適用した画像信号処理装置は、コマの最初が第１のフィールドで始まる倍速変換された画像信号が入力され、入力された上記画像信号において現フィールドの検出画素と上記現フィールドから１フレーム後のフィールドの同一箇所における検出画素との間で画素信号レベルの差分値を演算し、当該差分値に基づき上記第１のフィールドを特定するシーケンス検出手段と、上記現フィールドの検出画素について上記現フィールドから１フレーム又は２フレーム後のフィールドに対する動きベクトルを検出する動きベクトル検出手段と、上記第１のフィールドの後に続く書込フィールドにおいて上記現フィールドの検出画素の位置から上記動きベクトルのベクトル方向へシフト量が上記第１のフィールドから上記書込フィールドが後続するにつれて上記動きベクトルのベクトル量の範囲内で順次増大するようにシフトさせた書込画素位置を算出する画素位置演算手段と、上記書込フィールド毎に算出した上記書込画素位置を上記動きベクトルに対応させて記憶する記憶手段と、上記書込画素位置と当該書込画素位置に対応させて上記記憶手段へ記憶した動きベクトルに応じて上記書込フィールドの前後にある各第１のフィールドから画素データを読み出し、読み出した上記画素データに基づき補間画素データを算出する画素データ演算手段と、上記書込フィールドにおいて上記画素データ演算手段により算出した補間画素データを上記書込画素位置へ書き込む画像制御手段とを備えることを特徴とする。
【００２３】
すなわち本発明を適用した画像信号処理方法は、コマの最初が第１のフィールドで始まる倍速変換された画像信号が入力され、入力された上記画像信号において現フィールドの検出画素と上記現フィールドから１フレーム後のフィールドの同一箇所における検出画素との間で画素信号レベルの差分値を演算し、当該差分値に基づき上記第１のフィールドを特定し、上記現フィールドの検出画素について上記現フィールドから１フレーム又は２フレーム後のフィールドに対する動きベクトルを検出し、上記第１のフィールドの後に続く書込フィールドにおいて上記現フィールドの検出画素の位置から上記動きベクトルのベクトル方向へシフト量が上記第１のフィールドから上記書込フィールドが後続するにつれて上記動きベクトルのベクトル量の範囲内で順次増大するようにシフトさせた書込画素位置を算出し、上記書込フィールド毎に算出した上記書込画素位置を上記動きベクトルに対応させて記憶し、上記書込画素位置と当該書込画素位置に対応させて上記記憶手段へ記憶した動きベクトルに応じて上記書込フィールドの前後にある各第１のフィールドから画素データを読み出し、読み出した上記画素データに基づき補間画素データを算出し、上記書込フィールドにおいて上記画素データ演算手段により算出した補間画素データを上記書込画素位置へ書き込むことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明を適用した画像信号処理装置及び方法について図面を参照して詳細に説明する。
【００２５】
図１は、本発明の第１の実施の形態における画像信号処理装置１のブロック構成図である。画像信号処理装置１は、例えばＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｏｎ ｂｙ Ｌｉｎｅ）方式によるテレビジョン受像機に内蔵され、テレシネ変換した画像信号やテレビジョン信号（以下、ＴＶ信号という）が入力される。またこの画像信号処理装置１は、図１に示すように、第１の画像メモリ１１と、第２の画像メモリ１２と、シーケンス検出部１３と、データ選択部１４と、動きベクトル検出部１５と、画像シフト部１６とを備えている。
【００２６】
第１の画像メモリ１１は、テレシネ変換した画像を倍速変換することにより生成された１コマが４フィールドで構成された、例えば１００フィールド／秒のインタレース画像データが順次供給される。また、この第１の画像メモリ１１は、ＴＶ信号を倍速変換することにより生成された１コマが２フィールドで構成された、例えば１００フィールド／秒のインタレース画像信号が順次供給される。
【００２７】
第１の画像メモリ１１は、供給された画像データを、各フィールド単位で、１フレーム分格納する。すなわち、第１の画像メモリ１１から出力される画像データは、この第１の画像メモリ１１に供給される画像信号より１フレーム後になる。
【００２８】
第２の画像メモリ１２は、第１の画像メモリ１１と同様の内部構成を有し、第１の画像メモリ１１から供給された画像データを、各フィールド単位で、１フレーム分格納する。すなわち、第２の画像メモリ１２から出力される画像データは、この第２の画像メモリ１２に供給される画像データより１フレーム後になり、第１の画像メモリ１１に供給される画像データより２フレーム後になる。この第２の画像メモリ１２に格納された画像データＤ１は、動きベクトル検出部１５及び画像シフト部１６に供給される。
【００２９】
シーケンス検出部１３は、第１の画像メモリ１１に供給される画像データと、第１の画像メモリ１１から出力される画像データを検出し、各画素毎に画像信号レベルを比較し、両者間で差分値を演算する。すなわち、このシーケンス検出部１３は、画面上の同一箇所における画素の画像信号レベルを、１フレーム間隔で比較する。シーケンス検出部１３は、画像信号レベルの差分値の演算結果を画像シフト部１５へ送信する。シーケンス検出部１３は、上述の如く各フィールドの特定に加え、テレシネ変換された信号か、ＴＶ信号かを判別し、当該判別結果を移動量情報としてデータ選択部１４及び画像シフト部１６へ送信する。
【００３０】
データ選択部１４は、第１の画像メモリ１１に供給される画像データと、第１の画像メモリ１１から出力される画像データが入力される。このデータ選択部１４は、シーケンス検出部１３から受信した判別結果に基づき、供給される画像データのうち一方を選択する。すなわち、シーケンス検出部１３によりテレシネ変換された信号であると判別された場合には、第１の画像メモリ１１に供給される画像データを選択する。また、シーケンス検出部１３によりＴＶ信号であると判別された場合には、第１の画像メモリ１１から出力される画像データを選択する。データ選択部１４により選択された画像データを以下、画像データＤ２と称する。データ選択部１４は、選択した画像データＤ２を動きベクトル検出部１５へ出力する。
【００３１】
なお、データ選択部１４として、第１の画像メモリ１１から出力される画像データと、第２の画像メモリ１２から出力される画像データのどちらか一方を選択する接続形態にも適用可能である。
【００３２】
動きベクトル検出部１５は、画像データＤ１と、画像データＤ２とを検出し、例えばブロックマッチング法に基づき、動きベクトルを検出する。このブロックマッチング法は、画面を所定の画素からなるブロックに分割し、各ブロック単位で相似度を評価することにより動きベクトルを求める方法である。第２の画像メモリ１２から出力される画像データＤ１は、参照フィールドの２フレーム遅延フィールドであり、またデータ選択部１４から出力される画像データＤ２は、参照フィールドそのもの、又は参照フィールドの１フレーム遅延フィールドである。
【００３３】
すなわち、動きベクトル検出部１５は、画像データＤ１と画像データＤ２との間で動きベクトルを検出することにより、参照フィールドと、２フレーム遅延信号間で動きベクトルを検出することができ、また同様に参照フィールドの１フレーム遅延信号と、参照フィールドの２フレーム遅延信号間で動きベクトルを検出することができる。換言すれば、動きベクトルを検出するフィールド間隔をシーケンス検出部１３から受信した判別結果に基づき、制御することができる。
【００３４】
また、動きベクトル検出部１５では、供給される画像データＤ１と画像データＤ２に基づき、検出した動きベクトルの誤差情報を含むフラグＦ１を算出する。例えば、上述のブロックマッチング法によりブロック毎の相似度を評価する際に差分絶対値和を求めるが、かかる演算過程で得られる差分絶対値和、或いは画素毎の差分絶対値に基づき、検出した動きベクトルの誤差値を計算してフラグＦ１とする。
【００３５】
動きベクトル検出部１５は、検出した動きベクトルとフラグＦ１を画像シフト部１６へ送信する。
【００３６】
画像シフト部１６は、画像信号レベルの比較結果を含む移動量情報を、シーケンス検出部１３から受信する。また、画像シフト部１６は、動きベクトル検出部１５が検出した動きベクトル及びフラグＦ１を受信する。更に画像シフト部１６は、第２の画像メモリ１２から画像データＤ１が供給され、またデータ選択部１４から画像データＤ２が供給される。この画像シフト部１６は、供給された画像信号における各画素位置を、受信した上記動きベクトルのベクトル量の範囲内で、かつベクトル方向へシフトさせる。この画像シフト部１６の内部構成例の詳細については後述する。
【００３７】
なお、画像信号処理装置１には、画像信号のフィールド周波数を倍速変換するフィールド倍速変換回路３が集積される場合もある。フィールド倍速変換回路３は、解像度を向上させることにより、面フリッカ妨害を防止すべく集積されるものであり、例えば、ＰＡＬ方式において、補間等の処理を行うことにより、フィールド周波数が５０Ｈｚの画像データを２倍の１００Ｈｚの画像データに変換する。
【００３８】
フィールド周波数変換回路３は、図１に示すように、テレビジョン受像機に接続された入力端子３１と、倍速変換部３２と、フレームメモリ３３とを備える。
【００３９】
倍速変換部３２は、テレビジョン受像機から入力端子３１を介して入力された、テレシネ変換後の画像データ、またはテレビジョン信号を、フレームメモリ３３へ書き込む。また、この倍速変換部３２は、フレームメモリ３３へ書き込んだ画像データを、書込み時の２倍の速度で読み出す。これにより、例えば、ＰＡＬ方式の５０フィールド／秒の画像信号の周波数を２倍に変換し、１００フィールド／秒の画像データを生成することができる。倍速変換部３２は、この倍速変換した画像データを画像信号処理装置１へ供給する。
【００４０】
次に画像シフト部１６の詳細な内部構成例について図２を用いて説明する。画像シフト部１６は、シフトバッファ読出制御部１６１と、シフトバッファ書込制御部１６２と、シフトバッファ１６３と、データバッファ読出制御部１６４と、第１のバッファ１６５と、第２のバッファ１６６と、データ演算部１６７とを備える。
【００４１】
シフトバッファ読出制御部１６１は、動きベクトル検出部１５から動きベクトルが送信され、シーケンス検出部１３から移動量情報が送信される。シフトバッファ読出制御部１６１は、この動きベクトルと移動量情報及び内蔵されたアドレス計算用カウンタに基づき、シフトバッファ読出制御信号ＲＳ１を生成する。このシフトバッファ読出制御信号ＲＳ１は、シーケンシャルにデータを読み出すためのアドレス信号と、イネーブル信号から構成される。例えば、シフトバッファ１６３がフレームメモリ等で実現される場合において、シフトバッファ読出制御部１６１は、Ｘ座標、Ｙ座標の各アドレス信号を絶対座標として計算する。一方、シフトバッファ１６３がラインメモリ等の必要最小限のメモリで実現される場合において、シフトバッファ読出制御部１６１は、Ｘ座標、Ｙ座標の各アドレス信号を相対座標として計算する。
【００４２】
ここで内蔵されたアドレス計算用カウンタ値においてＸ座標、Ｙ座標がそれぞれ（ＣＸ１、ＣＹ１）であり、また供給された動きベクトルにおいて、Ｘ座標、Ｙ座標がそれぞれ（ＶＸ、ＶＹ）であるときに、シフトバッファ読出制御信号ＲＳ１のアドレスの番号（ＳＸ、ＳＹ）は、以下の式で表される。
ＳＸ＝ＣＸ１＋（ＶＸ×α） （１．１）
ＳＹ＝ＣＹ１＋（ＶＹ×α） （１．２）
ここでαは移動量情報であり、０以上かつ１以下の数で表現される。このαは、第１のフィールドで最小とし、その後フィールドが続く毎に順次増大する。このαは、テレシネ変換された信号が入力された場合に、第１のフィールドから第４のフィールドまでそれぞれ、０，１／４，２／４，３／４と、またＴＶ信号が入力された場合にも、第１のフィールドから第２のフィールドまで、０，１／２と、線形に増加させていくことも可能である。
【００４３】
シフトバッファ読出制御部１６１は、生成したシフトバッファ読出制御信号ＲＳ１をシフトバッファ書込制御部１６２及びシフトバッファ１６３へ供給する。
【００４４】
シフトバッファ書込制御部１６２は、動きベクトル検出部１５からフラグＦ１が供給され、またシフトバッファ１６３からフラグＦ´が供給され、シフトバッファ読出制御部１６１から、シフトバッファ読出制御信号ＲＳ１が供給される。このシフトバッファ書込制御部１６２は、フラグＦとフラグＦ´の大小に基づき、書き込み時の優先順位を判定する。さらにこのシフトバッファ書込制御部１６２は、供給されるシフトバッファ読出制御信号ＲＳ１に基づき、書き込みアドレスを求め、当該書き込みアドレスと上述の通り判定した優先順位を、シフトバッファ書込制御信号ＲＳ２として、シフトバッファ１６３へ供給する。
【００４５】
シフトバッファ１６３は、動きベクトル用バッファとフラグ用バッファから構成される。動きベクトル用バッファは、動きベクトルを蓄積・供給するためのバッファであり、フラグ用バッファは、フラグを蓄積・供給するためのバッファである。これらのバッファは、同一の制御信号に基づき、書き込みや読み出しが行われる。ちなみに、このシフトバッファ１６３は、動きベクトルとフラグのみ格納できれば足りるため、バッファ容量の削減を期待することができる。
【００４６】
また、シフトバッファ１６３は、１フレーム分のデータを蓄積するフレームメモリであっても良いし、動きベクトルの取りうる範囲に従ったラインメモリ等、必要最小限のメモリで構成しても良い。
【００４７】
シフトバッファ１６３は、まずフラグ用バッファの初期化を行う。フラグ用バッファに書き込まれるフラグには、データが書き込まれたか否かを示すマーク情報をも含む。マーク情報は、”ＮＭ”と”ＯＫ”の２種類で表され、”ＮＭ”は、初期化時にデータの書き込みが行われていないことを示し、”ＯＫ”は、データが既に書き込まれていることを示す。またシフトバッファ１６３は、シフトバッファ読出制御信号ＲＳ１のイネーブルが有効である場合に、アドレス対応させてシフトバッファ書込制御部１６２へフラグＦ´を送信する。また、シフトバッファ１６３は、シフトバッファ書込制御信号ＲＳ２のイネーブルが有効な場合に、アドレス値に従って、動きベクトル、フラグＦ１を、それぞれ動きベクトル用バッファ、フラグ用バッファに書き込む。更に、このシフトバッファ１６３は、格納した動きベクトルを番号順に整理し（以下、この番号順に整理した動きベクトルを、移動済動きベクトルという）、また処理フラグＦ２を順次読み出し、それぞれをデータバッファ制御部１６１、データ演算部へ供給する。
【００４８】
データバッファ読出制御部１６４は、シフトバッファ１６３から移動済動きベクトルが供給され、シーケンス検出部１３から移動量情報が送信される。データバッファ読出制御部１６４は、この入力された動きベクトルに基づき、バッファ制御信号Ｓ１１及びバッファ制御信号Ｓ１２を演算する。これらの各バッファ制御信号Ｓ１１，Ｓ１２は、シーケンシャルにデータを読み出すためのアドレス信号と、イネーブル信号から構成される。例えば、第１のバッファ１６５、及び第２のバッファ１６６がフレームメモリ等で実現される場合において、データバッファ読出し制御部１６１は、Ｘ座標、Ｙ座標の各アドレス信号を絶対座標として計算する。一方、第１のバッファ１６５、及び第２のバッファ１６６がラインメモリ等の必要最小限のメモリで実現される場合において、データバッファ読出制御部１６１は、Ｘ座標、Ｙ座標の各アドレス信号を相対座標として計算する。
【００４９】
データバッファ読出制御部１６４は、内蔵されたアドレス計算用カウンタの値と動きベクトルに基づいてバッファ制御信号Ｓ１１を生成する。またデータバッファ読出制御部１６４は、バッファ制御信号Ｓ１１と動きベクトルに基づいてバッファ制御信号Ｓ１２を生成する。
【００５０】
例えばＴＶ信号が入力された場合に、バッファ制御信号Ｓ１１のアドレスにおいて、Ｘ座標、Ｙ座標がそれぞれ（ＡＸ１，ＡＹ１）であり、またバッファ制御信号Ｓ１２のアドレスにおいて、Ｘ座標、Ｙ座標がそれぞれ（ＡＸ２，ＡＹ２）であり、動きベクトルが（ＶＸ，ＶＹ）であり、内部のアドレス計算用カウンタ値を（ＣＸ´，ＣＹ´）とするとき、バッファ制御信号Ｓ１１のアドレスは、以下の式で表される。
ＡＸ１＝ＣＸ´−ＩＮＴ（ＶＸ／２） （２．１）
ＡＹ１＝ＣＹ´−ＩＮＴ（ＶＹ／２） （２．２）
ここで関数ＩＮＴは、小数点以下切り捨てを意味する。
【００５１】
また、バッファ制御信号Ｓ１２のアドレス（ＡＸ２，ＡＹ２）は以下の式で表される。
ＡＸ２＝ＡＸ１＋ＶＸ （２．３）
ＡＹ２＝ＡＹ１＋ＶＹ （２．４）
データバッファ読出制御部１６４は、これらの計算したアドレスを含むバッファ制御信号Ｓ１１を第１のバッファ１６５に供給する。またデータバッファ読出制御部１６４は、同様に計算したアドレスを含むバッファ制御信号Ｓ１２を第２のバッファ１６６に供給する。
【００５２】
第１のバッファ１６５は、第２の画像メモリ１２から送信された画像データＤ１を順次蓄積する。また第１のバッファ１６５は、供給されたバッファ制御信号Ｓ１１に応じて蓄積した画像データＤ１を読み出す。すなわち、この第１のバッファ１６５は、供給されたバッファ制御信号Ｓ１１のイネーブルが有効な時に、当該バッファ制御信号Ｓ１１に含まれるアドレスに従って、第１のバッファ１６５に蓄積した画像データＤ１を読み出す。この読み出された画像データＤ１を以下、シフトデータＳＤ１と称する。第１のバッファ１６５は、シフトデータＳＤ１をデータ演算部１６７へ送信する。
【００５３】
この第１のバッファ１６５は、１フレーム分のデータを蓄積するフレームメモリであっても良いし、また動きベクトルの範囲に基づいたラインメモリ等、必要最小限のメモリで構成しても良い。更にこの第１のバッファでは、データの読出しをシーケンシャルに行うため、ＦＩＦ０メモリ等で実現しても良い。
【００５４】
第２のバッファ１６６は、データ選択部１４から送信された画像データＤ２を順次蓄積する。また第２のバッファ１６６は、供給されたバッファ制御信号Ｓ１２に応じて、蓄積した画像データＤ２を読み出す。すなわち、この第２のバッファ１６６は、供給されたバッファ制御信号Ｓ１２のイネーブルが有効な時に、当該バッファ制御信号Ｓ１２に含まれるアドレスに従って、第２のバッファ１６６に蓄積した画像データＤ２を読み出す。この読み出された画像データＤ２を、以下シフトデータＳＤ２と称する。第２のバッファ１６６は、シフトデータＳＤ２をデータ演算部１６７へ送信する。
【００５５】
この第２のバッファ１６６は、１フレーム分のデータを蓄積するフレームメモリであっても良いし、また動きベクトルの範囲に基づくラインメモリ等、必要最小限のメモリで構成しても良い。かかる場合には、ランダムに与えられるアドレスに対応してランダムにデータを読み出すシステムが構築される。
【００５６】
データ演算部１６７は、供給されたシフトデータＳＤ１と、シフトデータＳＤ２に基づき、シフトバッファ１６３から供給される処理フラグＦ２を参照しながら補正データＨ１を算出する。データ演算部１６７は、演算した補正データＨ１を順次ＣＲＴ２へ出力する。
【００５７】
なお、この補正データＨ１は、シフトデータＳＤ１やシフトデータＳＤ２をそのまま出力することによって演算しても良いし、シフトデータＳＤ１とシフトデータＳＤ２の平均値としても良い。更には、動きベクトル等の値を用いて重み付け平均をとる形で移動データＭ１を算出しても良い。
【００５８】
次に、本発明に係る画像信号処理装置１の動作について説明する。
【００５９】
図３は、フィールド倍速変換回路３における倍速変換前後の各フィールドと画素位置の関係を示している。ここで横軸は時間、縦軸は画素の垂直方向の位置を示す。
【００６０】
倍速変換前の画像データは、ＰＡＬ方式の５０フィールド／秒のインタレース画像であり、図３（ａ）に示すように、２フィールドで１つのコマを形成する。
【００６１】
一方、倍速変換後の画像データは、１００フィールド／秒のインタレース画像であるため、図３（ｂ）に示すように、フィールドｔ１とフィールドｔ２の間に、新規に２枚のフィールドｔ２´、ｔ１´を生成する。そして、フィールドｔ２とフィールドｔ３の間では、フィールドの生成を行わず、フィールドｔ３とフィールドｔ４の間に、新規に２枚のフィールドｔ４´、ｔ３´を生成する。すなわち、画像データは、４フィールドで１つのコマを形成することとなる。
【００６２】
この新規に生成したフィールドｔ１´、ｔ２´、・・・は、それぞれの画素値を、各画素の周囲３画素の中間値として、メディアン・フィルタ等を用いて求める場合もある。また、この新規に生成したフィールドｔ１´、ｔ２´、・・・は、それぞれフィールドｔ１、ｔ２、・・と同じ内容となる。これにより、４フィールドで１つのコマを形成することとなり、単位時間当たりの画面枚数を増やすことで解像度を向上させることができ、面フリッカ妨害を抑制することが可能となる。
【００６３】
テレシネ変換後、上述の如き倍速変換された画像データにおいて、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を図４に示す。この図４において、横軸は画像の水平方向における位置、縦軸は時間を表している。既にテレシネ変換された画像は、図４に示すように、フィールドｔ１、ｔ２´、ｔ１´、ｔ２の順で、一定の時間間隔で第１の画像メモリ１１に供給され、これらの画像は同一の位置に表示される。またフィールドｔ３に移行すると画像が水平方向（右方向）に移り、フィールドｔ３、ｔ４´、ｔ３´、ｔ４の順で第１の画像メモリに供給される。
【００６４】
ここで、例えば、第１の画像メモリに供給されるフィールド（以下、参照フィールドと称する）が、フィールドｔ３である場合には、第２の画像メモリ１２から出力される、参照フィールドより２フレーム前のフィールド（以下、２フレーム遅延フィールドと称する）は、フィールドｔ１となる。
【００６５】
また、ＴＶ信号を倍速変換した画像データにおいて、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を図５に示す。同一のコマを構成するフィールドｔ１、ｔ２´において、同一位置に同一の画像が表示される。同様に、同一のコマを構成するフィールドｔ１´、ｔ２において、同一位置に同一の画像が表示される。
【００６６】
動きベクトル検出部１４は、図４に示すテレシネ変換後、倍速変換された信号につき、参照フィールドと２フレーム遅延フィールド間で、各画素又は各ブロック単位で動きベクトルを検出する。図４に示す例の場合には、動きベクトルのベクトル方向は、２フレーム遅延フィールドを基準として水平方向（右方向）となり、ベクトル量はＡとなる。同様に、参照フィールドがｔ５の場合には、２フレーム遅延フィールドは、ｔ３となり、動きベクトルのベクトル量はＢとなる。この手順を繰り返すことにより、２フレーム遅延フィールドを基準とした動きベクトルのベクトル方向とベクトル量を順次求めることができる。動きベクトル検出部１４は、この求めた動きベクトルのベクトル量とベクトル方向とを画像シフト部１５へ順次送信する。
【００６７】
また、動きベクトル検出部は図５に示すＴＶ信号を倍速変換された信号につき、参照フィールドと１フレーム遅延フィールド間で、各画素又は各ブロック単位で動きベクトルを検出する。図５に示す例の場合には、動きベクトルのベクトル方向は、１フレーム遅延フィールドを基準として水平方向（右方向）となり、参照フィールドがｔ１´のときにベクトル量はＣとなる。同様に、参照フィールドがｔ４´の場合には、１フレーム遅延フィールドは、ｔ１´となり、動きベクトルのベクトル量はＤとなる。この手順を繰り返すことにより、１フレーム遅延フィールドを基準とした動きベクトルのベクトル方向とベクトル量を順次求めることができる。動きベクトル検出部７４は、この求めた動きベクトルのベクトル量とベクトル方向とを画像シフト部１５へ順次送信する。
【００６８】
シーケンス検出部１３は、参照フィールドと、第１の画像メモリ１１から出力される、参照フィールドより１フレーム前のフィールド（以下、１フレーム遅延フィールドと称する）を順次検出し、同一の画素位置における画素信号レベルの差分値をそれぞれ演算する。
【００６９】
すなわち、図６に示すように、テレシネ変換画像の場合には、参照フィールドｔ１´と、１フレーム遅延フィールドｔ１は、同一のコマを構成するため、例えば画素位置ａ点における画素信号レベルの差分値は０になる。次に参照フィールドとしてフィールドｔ２が供給されると、１フレーム遅延フィールドはフィールドｔ２´となり、ａ点における画素信号レベルの差分値は同様に０となる。
【００７０】
次に参照フィールドとしてフィールドｔ３が供給されると、１フレーム遅延フィールドはｔ１´となり、両者はそれぞれ別のコマを形成するため、ａ点における画素信号レベルの差分値は０以外（以下、１とする）となる。次に参照フィールドとしてｔ４´が供給されると１フレーム遅延フィールドはフィールドｔ２となり、ａ点における画素信号レベルの差分値は、同様に１となる。
【００７１】
更に、参照フィールドとしてｔ３´が供給されると、１フレーム遅延フィールドは、ｔ３となり、両者は同一のコマを形成するため、ａ点における画素信号レベルの差分値は再び０になる。その後に供給される参照フィールドについても同様の傾向となり、演算した差分値は、４フィールド周期で「００１１」の順で繰り返される。従って、このシーケンスを４フィールド単位で検出することにより、各フィールドの前後関係を特定することが可能となる。
【００７２】
この傾向を１フレーム遅延フィールドにつき着目すると、差分値は、コマの最初のフィールドから「００１１」の順になる。従って、最初に差分値０を算出したとき、検出した１フレーム遅延フィールドを、コマの最初のフィールド（以下、第１のフィールドと称する）として特定する。また差分値０が連続したときには、検出した１フレーム遅延フィールドを第２のフィールドとして特定する。また差分値として最初に１を算出した場合に、検出した１フレーム遅延フィールドを第３のフィールドとして特定する。また、差分値１が連続したときには、検出した１フレーム遅延フィールドを第４のフィールドとして特定する。
【００７３】
なお、ＴＶ信号が入力された場合においても、各フィールドが第１のフィールド又は第２のフィールドのいずれに該当するか判別する必要あるが、フィールド倍速変換回路３により倍速変換する際に該当するフィールドは判明するため、上述のようなシーケンス検出の必要性は無い。すなわち、倍速変換回路３からＴＶ信号が入力される際には、第１のフィールドと、第２のフィールドが特定されていることになる。
【００７４】
図７（ａ）は、１コマ２フィールドで構成されるＴＶ信号が入力された場合における画像シフト部１６の具体的な動作例を一次元のグラフで示している。この図７に示す動作例では、ＴＶ信号が入力された場合のものであり、画像データＤ１は第１のフィールドであり、また画像データＤ２は、画像データＤ１よりも１フレーム後の第１のフィールドである。図７（ａ）において、０から始まる番号は、画素位置を示すアドレスであり、また縦軸は画素値（＝画素信号レベル）を表している。
【００７５】
本発明では、図７（ｂ）に示すように、この時間的に異なる画像データＤ１と画像データＤ２の中間に位置する第２のフィールド（以下、書込フィールドという）に対して、様々な画像のバリエーションにおいても動きがスムーズに見えるように補正データを書き込む。すなわち、この図７（ａ）に示す例において、左側に凸部がある画像データＤ１から、中央になだらかな凸部がある画像データＤ２へ移り変わる際に、全体の動きがスムーズに見えるような画像を、上述の書込フィールドにおいて作成する。
【００７６】
図８は、図７（ａ）に示す画像シフト部１６の具体的な動作例を、画素値で表示したものである。図８（ａ）は、画像シフト部１６に入力される画像データＤ１と画像データＤ２を表したものであり、番号は、画素位置を示すアドレスである。各画素毎に輝度があることから、供給される画像データＤ１には、番号ごとに画素値が割り振られる。
【００７７】
すなわち、図８（ａ）に示す動作例において、画像データＤ１は、番号０〜１１のアドレスにおいて、順に１００、１００、２００、・・・・と続く画素値で表される。
【００７８】
画像データＤ１より後に位置する画像データＤ２は、番号０〜１１のアドレスにおいて、順に１００、１００、１００、・・・・と続く画素値で表される。
【００７９】
図８（ａ）に示されている動きベクトルは、この画像データＤ１と、画像データＤ２間との間で、各画素毎の画像データＤ１を基準としたベクトル量を表したものである。例えば、画像データＤ１において番号１のアドレスにある画素値１００の画素は、１フィールド後に位置する画像データＤ２においても番号１のアドレスに位置している。従って動きベクトルは０である。また、例えば画像データＤ１において番号２のアドレスにある画素値２００の画素は、画像データＤ２において、番号４のアドレスに移動する。従って動きベクトルは４−２＝２より、２となる。ちなみに図７（ａ）に示す矢印は、この各画素毎の動きベクトルを示したものである。
【００８０】
図８（ａ）に示すフラグＦ１は、画像データＤ１の検出画素と、画像データＤ２における当該検出画素との差分絶対値とした場合の例である。この図８（ａ）に示す例において、画像データＤ１において番号２のアドレスにある画素値２００の画素は、画像データＤ２において番号４のアドレスに移動し、画素値は２００と変わらないため、差分絶対値は０である。一方、画像データＤ１において番号７のアドレスにある画素値１１０の画素は、画像データＤ２において番号１０のアドレスに移動し、画素値は１００となるため、差分絶対値は１０となる。
【００８１】
図８（ｂ）は、シフトバッファ読出制御信号ＲＳ１について示している。この図８（ｂ）に示した例では、式（１．１）に基づき、アドレス計算カウンタから、０，１，２、３・・・と、０から１ずつプラスにシフトさせた値をＣＸ１とし、また移動量情報αを１／２とした場合について示している。なお、アドレス計算カウンタの数値ＣＸ１は、画像データＤ１のアドレスを示す番号に対応させて出力している。
【００８２】
このシフトバッファ制御信号ＲＳ１を生成する際において、例えば、アドレス計算カウンタの番号が２である場合には、図８（ａ）に基づき、番号２に対応する画素位置の動きベクトルは２であるので、式（１．１）に基づき、２＋２×１／２＝３より、シフトバッファ読出制御信号ＲＳ１の番号は３となる。同様にアドレス計算カウンタの番号が３の場合には、図８（ａ）に基づき、番号３に対応する動きベクトルは２であるので、式（１．１）に代入して、３＋２×１／２＝４より、シフトバッファ読出制御信号ＲＳ１の番号は４となる。
【００８３】
すなわち、この生成されたシフトバッファ読出制御信号ＲＳ１の番号は、書込フィールドにおいて、補正データＨ１を書き込むアドレスの番号を示している。
【００８４】
算出したシフトバッファ制御信号ＲＳ１のアドレスについて、シフトバッファ１６３への動きベクトルの書き込み状況を検知するべく、フラグＦ´を読み出す。このフラグＦ´は、シフトバッファ１６３にアクセスされたアドレスにおいて、動きベクトルが書き込まれていない場合には、”ＮＭ”が返される。一方、動きベクトルが既に書き込まれたアドレスに対しては、差分絶対値の値が返される。
【００８５】
例えば図８（ｂ）に示す例において、シフトバッファ読出制御信号ＲＳ１の番号０〜８のアドレスでは、シフトバッファ１６３からフラグＦ´を介して、データが書き込まれていない旨が表示される。また、番号９のアドレスにおいては、最初はデータが書き込まれていない旨の”ＮＭ”が、次回では差分絶対値が、フラグＦ´として返されている。すなわちシフトバッファ１６３の番号９のアドレスには、複数の動きベクトルが書き込まれることを意味している。これは図７（ａ）において、画像データＤ２の番号９のアドレスには、画像データＤ１の番号６並びに番号９に基づく動きベクトルが集中していることからも示される。
【００８６】
ここで、フラグＦ´が”ＮＭ”で返されたシフトバッファ１６３のアドレスには、当該アドレスの番号に応じて動きベクトルが順次書き込まれる。また、フラグＦ´が数値を持つ場合には、フラグＦ´と当該アドレスの番号に相当するフラグＦとを比較し、数値が小さい方を有効とする。これにより、画像データＤ１から画像データＤ２へ移行するまでに誤差の少ない動きベクトルをシフトバッファ１６３へ書き込むことが可能となり、単一の画素位置に複数の動きベクトルがかかるような、様々なバリエーションの画像についても高精度に動き補正することが可能となる。
【００８７】
シフトバッファ書込制御部１６２は、供給されるフラグＦ´に基づき、動きベクトルをシフトバッファ１６３上に書き込むためのアドレスを決定する。例えば、番号９において、フラグＦは１０であり、またフラグＦ´は０である。数値の小さいフラグを優先するため、この番号９では、当初に書き込まれた、番号６のアドレスに基づく動きベクトル”３”が、そのままシフトバッファ１６３に格納され続けることになる。
【００８８】
またシフトバッファ書込制御部１６２は、アドレスに対応する番号と動きベクトルとを関連付けてシフトバッファ書込制御信号ＲＳ２とし、これをシフトバッファ１６３へ書き込む。書き込まれた後のシフトバッファ１６３には、図８（ｂ）の下段に示すように、各番号のアドレスに対して動きベクトルが格納されることになる。
【００８９】
シフトバッファ１６３に格納された動きベクトルを、アドレスの番号の順に再度整理した結果を図８（ｃ）に示す。また処理フラグＦ２は、各アドレスにおけるマーク情報を示している。この処理フラグＦ２において”ＯＫ”が出力されている場合には、当該番号のアドレスにデータが書き込まれていることを示し、また”ＮＭ”が出力されている場合には、当該番号のアドレスにデータが書き込まれていないことを示している。ちなみに番号２のアドレスには、データが書き込まれていないため、処理フラグＦ２として”ＮＭ”が出力される。
【００９０】
このシフトバッファ１６３から読み出された移動済動きベクトルは、データバッファ読出制御部１６４へ、処理フラグＦ２は、データ演算部１６７へ供給される。
【００９１】
データバッファ読出制御部１６４は、供給された移動済動きベクトルに基づき、上述の式（２．１）〜（２．４）を利用してバッファ制御信号Ｓ１１、Ｓ１２を作り出す。例えば、アドレス計算カウンタの値を、シフトバッファ１６３のアドレスに対応する番号とした場合において、番号３のアドレスでは、図８（ｃ）より、移動済動きベクトルは２であるので、バッファ制御信号Ｓ１１は、式（２．１）より２となり、またバッファ制御信号Ｓ１２は、式（２．３）より４となる。また、番号６のアドレスにおいても同様に、移動済動きベクトルは、３であるので、バッファ制御信号Ｓ１１は、５となり、またバッファ制御信号Ｓ１２は、８となる。
【００９２】
以上の如く算出されたバッファ制御信号Ｓ１１は、第１のバッファ１６５に供給され、バッファ制御信号Ｓ１１の番号に対応するアドレスの画素値が、第１のバッファ１６５から読み出される。読み出された画素値は、図８（ｃ）中段に示すように、シフトデータＳＤ１としてアドレスに対応付けられ、データ演算部１６７等に供給されることとなる。
【００９３】
同様にバッファ制御信号Ｓ１２が第２のバッファ１６６に供給され、バッファ制御信号Ｓ１２の番号に対応するアドレスの画素値が第２のバッファ１６６から読み出される。読み出された画素値は、図８（ｃ）中段に示すようにシフトデータＳＤ２としてアドレスに対応付けられ、データ演算部１６７等に供給されることとなる。
【００９４】
図８（ｃ）最下段は、補正データＨ１を、シフトデータＳＤ１とシフトデータＳＤ２の平均値とした場合について示している。データ演算部１６７は、送信される処理フラグＦ２として”ＯＫ”が出力されている番号について、対応するシフトデータＳＤ１、ＳＤ２に基づき、補正データＨ１を算出し、また”ＮＭ”出力されている番号２のアドレスでは、隣接する番号１のアドレスの画素値をそのままホールドしている。
【００９５】
この生成した補正データＨ１を、各番号のアドレス毎に書込フィールドへ書き込むことにより、図７（ａ）に示すような画像を作り出すことができる。
【００９６】
本発明を適用した画像信号処理装置１は、時間的に異なる画像データ間において、画像の動きをスムーズにできる最適な補正データを書込フィールドへ書き込むため、例えば画像が水平方向へ移動しながら画素値が変化するようなバリエーションの画像においても、画像の動きの不連続性を効率よく解消することができる。
【００９７】
また、この画像信号処理装置１は、テレシネ変換した画像信号とＴＶ信号とが双方とも入力される場合において、画像の様々なバリエーションに対応させて、動きの不連続性を効率よく解消することができる。これにより、フィルム信号とＴＶ信号の双方が入力されるテレビジョン受像機に内蔵することができ、また既に販売されたテレビジョン受像機に対して新たに内蔵することにより容易にバージョンアップを図ることも可能となり、汎用性をより高めることも可能となる。
【００９８】
更に本発明を適用した画像信号処理装置は、、フラグと動きベクトルのみシフトバッファ１６３に格納すれば良いため、バッファの容量を大幅に削減でき、より効率的な構成で動きの不連続性を解消することが可能となる。
【００９９】
なお、本発明は上述した実施の形態に限定されるものではない。例えば、図２に示す画像シフト部１６において、シフトバッファ読出制御部１６１を除去し、またシフトバッファ読出制御信号ＲＳ１、フラグＦ１、フラグＦ´を省略し、優先順位を判定しない方式にも適用可能である。この画像シフト部１６において、アドレスに書き込むデータが重複する場合には、時間的に後に計算されたデータが、既に書き込まれているデータ上に上書きされることになるが、フラグの読み出し時の制御が不必要になるため、回路を更に簡略化することができる。
【０１００】
また、本発明は、ＰＡＬ方式によるテレビジョン受像機に対して適用される場合に限定されることはなく、例えば、ＮＴＳＣ（Ｎａｔｉｏｎａｌ ＴＶ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）方式の６０フィールド秒（３０コマ／秒）のインタレース画像信号が入力されるテレビジョン受像機に対しても適用可能である。また、ＳＥＣＡＭ方式によるテレビジョン受像機に対しても適用可能である。
【０１０１】
また、本発明は、テレビジョン受像機に内蔵される場合のみならず、テレビジョン受像機に接続する信号変換器へも内蔵可能である。
【０１０２】
また、本発明は、インターネットで伝送されるような画像信号をＰＣなどで表示する場合や、メディアや画像フォーマットを変換するケースにも応用することができる。
【０１０３】
更に、本発明は、回路等、ハードウェアで実現する形で説明しているが、プロセッサ上でのソフトウェアとしても実現可能であることは勿論である。
【０１０４】
【発明の効果】
以上詳細に説明したように、本発明を適用した画像信号処理装置及び方法は、各検出画素について演算した画素信号レベルの差分値に基づいて第１のフィールドを特定し、第１のフィールドの後に続くフィールドにおいて、検出画素の位置から動きベクトルのベクトル方向へシフトさせた書込画素位置を算出し、算出した書込画素位置を動きベクトルに対応させて記憶し、記憶した書込画素位置と動きベクトルに応じて各第１のフィールドから読み出した画素データから補間画素データを算出し、算出した補間画素データを書込画素位置へ書き込む。
【０１０５】
これにより、本発明に係る画像信号処理装置及び方法は、様々な画像のバリエーションにおいても、面フリッカ妨害を抑えつつ、バッファを高効率に使用できる構成で、動きの不連続性を解消することができる。
【図面の簡単な説明】
【図１】本発明を適用した画像信号処理装置のブロック構成図である。
【図２】画像シフト部のブロック構成を示した図である。
【図３】フィールド倍速変換回路における倍速変換前後の各フィールドと画素位置の関係を示した図である。
【図４】テレシネ変換された画像において、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を示した図である。
【図５】ＴＶ信号の画像において、水平方向へ画像が移動する場合における各フィールドと画像位置の関係を示した図である。
【図６】シーケンスの検出方法について説明するための図である。
【図７】画像シフト部の動作処理過程を１次元で表示した図である。
【図８】画像シフト部の具体的な動作例を、画素値で表示した図である。
【図９】フィールド周波数倍速方式を適用したフィールド倍速変換回路のブロック構成図である。
【図１０】倍速変換前後の各フィールドと画素位置の関係を示した図である。
【図１１】水平方向へ画像が移動する場合における各フィールドと画像位置の関係を示した図である。
【図１２】ＴＶ信号が入力される場合において、水平方向へ画像が移動するときの各フィールドと画像位置の関係を示した図である。
【符号の説明】
１ 画像信号処理装置、２ ＣＲＴ、３ フィールド倍速変換回路、１１ 第１の画像メモリ、１２ 第２の画像メモリ、１３ シーケンス検出部、１４ データ選択部、１５ 動きベクトル検出部、１６ 画像シフト部、３１ 入力端子、３２ 倍速変換部、３３ フレームメモリ、１６１ シフトバッファ読出制御部、１６２ シフトバッファ書込制御部、１６３ シフトバッファ、１６４ データバッファ読出制御部、１６５ 第１のバッファ、１６６ 第２のバッファ、１６７ データ演算部、
Claims (18)
- コマの最初が第１のフィールドで始まる倍速変換された画像信号について、現フィールドの検出画素と、上記現フィールドから１フレーム後のフィールドの同一箇所における検出画素との間で、画素信号レベルの差分値を演算し、当該差分値に基づき上記第１のフィールドを特定するシーケンス検出手段と、
上記現フィールドの検出画素について、上記現フィールドから１フレーム又は２フレーム後のフィールドに対する動きベクトルを検出する動きベクトル検出手段と、
上記第１のフィールドの後に続く書込フィールドにおいて、上記現フィールドの検出画素の位置から上記動きベクトルのベクトル方向へ、シフト量が上記第１のフィールドから上記書込フィールドが後続するにつれて上記動きベクトルのベクトル量の範囲内で順次増大するようにシフトさせた書込画素位置を算出する画素位置演算手段と、
上記書込フィールド毎に算出した上記書込画素位置を、上記動きベクトルに対応させて記憶する記憶手段と、
上記書込画素位置と、当該書込画素位置に対応させて上記記憶手段へ記憶した動きベクトル、に応じて、上記書込フィールドの前後にある各第１のフィールドから画素データを読み出し、読み出した上記画素データに基づき補間画素データを算出する画素データ演算手段と、
上記書込フィールドにおいて、上記画素データ演算手段により算出した補間画素データを、上記書込画素位置へ書き込む画像制御手段とを備えること
を特徴とする画像信号処理装置。 - 上記画素データ演算手段は、上記書込フィールドの前に位置する第１のフィールドにおいて、上記書込画素位置から上記動きベクトルの反対方向へ移動させた画素位置にある画素データを読み出し、上記書込フィールドの後に位置する第１のフィールドにおいて、上記書込画素位置から上記動きベクトルの方向へ移動させた画素位置にある画素データを読み出すこと
を特徴とする請求項１記載の画像信号処理装置。 - 上記画素データ演算手段は、テレビジョン信号を倍速変換することにより生成された１コマが２フィールドで構成される画像信号が入力された場合に、上記書込画素位置から移動させる量を、上記動きベクトルのベクトル量を２で割った量とすること
を特徴とする請求項２記載の画像信号処理装置。 - 上記データ演算手段は、上記第１のフィールドから読み出した画素データの平均値を、上記補間画素データとすること
を特徴とする請求項１記載の画像信号処理装置。 - 検出した上記動きベクトルの誤差情報を含むフラグを算出するフラグ演算手段を備え、
上記画像制御手段は、上記補間画素データを書き込む際の優先順位を、算出した上記フラグに基づき決定すること
を特徴とする請求項１記載の画像信号処理装置。 - 上記フラグ演算手段は、上記現フィールドの検出画素の画素データと、上記現フィールドから１フレーム又は２フレーム後のフィールドにおいて当該検出画素の画素位置から上記動きベクトルのベクトル方向へベクトル量だけシフトさせた画素位置の画素データと、の差分絶対値を上記フラグとして算出すること
を特徴とする請求項５記載の画像信号処理装置。 - 上記画像制御手段は、上記書込フィールドにおいて、上記補間画素データが書き込まれなかった書込画素位置における補間画素データを、当該書込画素位置周辺にある他の書込画素位置における補間画素データに基づき決定すること
を特徴とする請求項１記載の画像信号処理装置。 - 上記画素位置検出手段は、上記第１のフィールドから上記書込フィールドが後続するにつれて、検出した上記動きベクトルのベクトル量を、コマを構成するフィールド数で割った量ずつ、上記シフトさせる量を増加させること
を特徴とする請求項１記載の画像信号処理装置。 - 上記記憶手段は、上記書込フィールド毎に、記憶した上記書込画素位置及び上記動きベクトルを消去すること
を特徴とする請求項１記載の画像信号処理装置。 - コマの最初が第１のフィールドで始まる、倍速変換された画像信号が入力され、
入力された上記画像信号において、現フィールドの検出画素と、上記現フィールドから１フレーム後のフィールドの同一箇所における検出画素との間で、画素信号レベルの差分値を演算し、当該差分値に基づき上記第１のフィールドを特定し、
上記現フィールドの検出画素について、上記現フィールドから１フレーム又は２フレーム後のフィールドに対する動きベクトルを検出し、
上記第１のフィールドの後に続く書込フィールドにおいて、上記現フィールドの検出画素の位置から上記動きベクトルのベクトル方向へ、シフト量が上記第１のフィールドから上記書込フィールドが後続するにつれて上記動きベクトルのベクトル量の範囲内で順次増大するようにシフトさせた書込画素位置を算出し、
上記書込フィールド毎に算出した上記書込画素位置を、上記動きベクトルに対応させて記憶し、
上記書込画素位置と、当該書込画素位置に対応させて上記記憶手段へ記憶した動きベクトル、に応じて、上記書込フィールドの前後にある各第１のフィールドから画素データを読み出し、読み出した上記画素データに基づき補間画素データを算出し、
上記書込フィールドにおいて、上記画素データ演算手段により算出した補間画素データを、上記書込画素位置へ書き込むこと
を特徴とする画像信号処理方法。 - 上記書込フィールドの前に位置する第１のフィールドにおいて、上記書込画素位置から上記動きベクトルの反対方向へ移動させた画素位置にある画素データを読み出し、上記書込フィールドの後に位置する第１のフィールドにおいて、上記書込画素位置から上記動きベクトルの方向へ移動させた画素位置にある画素データを読み出し、読み出した上記画素データに基づき補間画素データを算出すること
を特徴とする請求項１０記載の画像信号処理方法。 - テレビジョン信号を倍速変換することにより生成された１コマが２フィールドで構成される画像信号が入力された場合に、上記書込画素位置から移動させる量を、上記動きベクトルのベクトル量を２で割った量とすること
を特徴とする請求項１１記載の画像信号処理方法。 - 上記データ演算手段は、上記補間画素データを、上記第１のフィールドから読み出した画素データの平均値とすること
を特徴とする請求項１０記載の画像信号処理方法。 - 検出した上記動きベクトルの誤差情報を含むフラグを算出し、 上記補間画素データを書き込む際の優先順位を、算出した上記フラグに基づき決定すること
を特徴とする請求項１０記載の画像信号処理方法。 - 上記現フィールドの検出画素の画素データと、上記現フィールドから１フレーム又は２フレーム後のフィールドにおいて当該検出画素の画素位置から上記動きベクトルのベクトル方向へベクトル量だけシフトさせた画素位置の画素データと、の差分絶対値を、上記フラグとして算出すること
を特徴とする請求項１４記載の画像信号処理方法。 - 上記書込フィールドにおいて、上記補間画素データが書き込まれなかった書込画素位置における補間画素データを、当該書込画素位置周辺にある他の書込画素位置における補間画素データに基づき決定すること
を特徴とする請求項１０記載の画像信号処理方法。 - 上記第１のフィールドから上記書込フィールドが後続するにつれて、検出した上記動きベクトルのベクトル量を、コマを構成するフィールド数で割った量ずつ、上記シフトさせる量を増加させること
を特徴とする請求項１０記載の画像信号処理方法。 - 上記書込フィールド毎に、記憶した上記書込画素位置及び上記動きベクトルを消去すること
を特徴とする請求項１０記載の画像信号処理方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380762A JP3596520B2 (ja) | 2001-12-13 | 2001-12-13 | 画像信号処理装置及び方法 |
| US10/498,432 US7221403B2 (en) | 2001-12-13 | 2002-12-13 | Image signal processing apparatus and processing method |
| EP02790758A EP1460847B1 (en) | 2001-12-13 | 2002-12-13 | Image signal processing apparatus and processing method |
| KR1020047009069A KR100962742B1 (ko) | 2001-12-13 | 2002-12-13 | 화상 신호 처리 장치 및 처리 방법 |
| CNB028250540A CN1328907C (zh) | 2001-12-13 | 2002-12-13 | 图像信号处理装置和方法 |
| PCT/JP2002/013101 WO2003056819A1 (en) | 2001-12-13 | 2002-12-13 | Image signal processing apparatus and processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380762A JP3596520B2 (ja) | 2001-12-13 | 2001-12-13 | 画像信号処理装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003189258A JP2003189258A (ja) | 2003-07-04 |
| JP3596520B2 true JP3596520B2 (ja) | 2004-12-02 |
Family
ID=19187251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001380762A Expired - Fee Related JP3596520B2 (ja) | 2001-12-13 | 2001-12-13 | 画像信号処理装置及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7221403B2 (ja) |
| EP (1) | EP1460847B1 (ja) |
| JP (1) | JP3596520B2 (ja) |
| KR (1) | KR100962742B1 (ja) |
| CN (1) | CN1328907C (ja) |
| WO (1) | WO2003056819A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3596519B2 (ja) * | 2001-12-13 | 2004-12-02 | ソニー株式会社 | 画像信号処理装置及び方法 |
| JP3596521B2 (ja) * | 2001-12-13 | 2004-12-02 | ソニー株式会社 | 画像信号処理装置及び方法 |
| JP3596520B2 (ja) * | 2001-12-13 | 2004-12-02 | ソニー株式会社 | 画像信号処理装置及び方法 |
| JP4375080B2 (ja) * | 2004-03-29 | 2009-12-02 | ソニー株式会社 | 画像処理装置および方法、記録媒体、並びにプログラム |
| JP4692846B2 (ja) * | 2004-04-09 | 2011-06-01 | ソニー株式会社 | 画像処理装置および方法、記録媒体、並びにプログラム |
| CN100579758C (zh) * | 2005-04-08 | 2010-01-13 | 陈法胜 | 高分子胚料填模方法及其装置 |
| TWI347130B (en) * | 2006-08-29 | 2011-08-11 | Realtek Semiconductor Corp | Method and apparatus for de-interlacing video data through utilizing horizontal motion estimation and horizontal motion compensation |
| KR100748625B1 (ko) | 2006-09-06 | 2007-08-13 | 삼성전자주식회사 | 프레임 레이트 변환장치 및 프레임 레이트 변환방법 |
| JP5040393B2 (ja) * | 2007-03-23 | 2012-10-03 | ソニー株式会社 | 画像処理装置および画像処理方法、プログラム、並びに画像表示装置 |
| WO2008136116A1 (ja) * | 2007-04-26 | 2008-11-13 | Pioneer Corporation | 内挿フレーム作成制御装置、フレームレート変換装置、表示装置、内挿フレーム作成制御方法、そのプログラム、および、そのプログラムを記録した記録媒体 |
| US8736759B2 (en) * | 2008-08-05 | 2014-05-27 | Mediatek Inc. | Methods and related apparatus making effective use of bandwidth of storage device to generate interpolated frames |
| JP4513913B2 (ja) | 2008-08-07 | 2010-07-28 | ソニー株式会社 | 画像信号処理装置および方法 |
| CN101848318B (zh) * | 2009-03-26 | 2012-10-31 | 晨星软件研发(深圳)有限公司 | 影像处理的方法及电路 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126382A (ja) | 1984-07-17 | 1986-02-05 | Kokusai Denshin Denwa Co Ltd <Kdd> | 動き量を用いた動画像フレ−ムレ−ト変換方式 |
| US4982280A (en) * | 1989-07-18 | 1991-01-01 | Yves C. Faroudja | Motion sequence pattern detector for video |
| FR2650718B1 (fr) | 1989-08-04 | 1991-10-04 | Europ Rech Electr Lab | Dispositif de transformation d'une information de mouvement en un signal de detection de mouvement a la frequence trame et au nombre de lignes souhaites pour un recepteur de television haute definition |
| JPH04227181A (ja) | 1990-09-03 | 1992-08-17 | Philips Gloeilampenfab:Nv | 縁部検出装置 |
| US5428399A (en) * | 1991-04-15 | 1995-06-27 | Vistek Electronics Limited | Method and apparatus for image translation with improved motion compensation |
| US5410356A (en) * | 1991-04-19 | 1995-04-25 | Matsushita Electric Industrial Co., Ltd. | Scanning-line interpolation apparatus |
| FR2678464A1 (fr) * | 1991-06-27 | 1992-12-31 | Thomson Csf | Procede de conversion du rythme temporel d'une sequence d'images animees. |
| JPH05137122A (ja) | 1991-11-14 | 1993-06-01 | Hitachi Ltd | 映像信号の信号処理方法及び回路 |
| EP0574068B1 (en) * | 1992-06-11 | 1999-02-24 | Koninklijke Philips Electronics N.V. | Apparatus for motion-compensated picture signal interpolation |
| GB2283385B (en) * | 1993-10-26 | 1998-04-01 | Sony Uk Ltd | Motion compensated video signal processing |
| US5398071A (en) * | 1993-11-02 | 1995-03-14 | Texas Instruments Incorporated | Film-to-video format detection for digital television |
| US5452011A (en) * | 1994-03-14 | 1995-09-19 | Thomson Consumer Electronics, Inc. | Method and device for film-mode detection and field elimination |
| DE69510851T2 (de) | 1994-03-30 | 1999-12-02 | Thomson Multimedia Sa | Verfahren und Gerät zur Reduzierung von Umwandlungsartefakten |
| US5563651A (en) * | 1994-12-30 | 1996-10-08 | Thomson Consumer Electronics, Inc. | Method and apparatus for identifying video fields produced by film sources employing 2-2 and 3-2 pull down sequences |
| JP3905922B2 (ja) * | 1995-04-11 | 2007-04-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 画像信号処理方法及び装置 |
| JPH09307857A (ja) * | 1996-05-17 | 1997-11-28 | Sony Corp | 画像信号処理装置及び画像信号処理方法 |
| FR2750558B1 (fr) * | 1996-06-28 | 1998-08-28 | Thomson Multimedia Sa | Procede d'interpolation de trames pour compatibilite mode film |
| US5978424A (en) * | 1996-11-18 | 1999-11-02 | Zenith Electronics Corporation | Frame identification system |
| MY119346A (en) * | 1996-12-24 | 2005-05-31 | Sony Corp | Picture processing apparatus and method |
| JP4083265B2 (ja) * | 1997-10-07 | 2008-04-30 | 株式会社日立製作所 | 画像信号の方式変換方法および装置 |
| JP3360586B2 (ja) * | 1997-11-21 | 2002-12-24 | 日本電気株式会社 | スキャン変換装置及び方法 |
| JPH11196383A (ja) | 1998-01-06 | 1999-07-21 | Sony Corp | 映像信号処理装置 |
| JP4092773B2 (ja) * | 1998-04-14 | 2008-05-28 | 株式会社日立製作所 | 画像信号のフレーム数変換方法および装置 |
| EP1001353A1 (en) * | 1998-11-10 | 2000-05-17 | Sony Corporation | Interpolation apparatus and methods and image display apparatus |
| US6594313B1 (en) * | 1998-12-23 | 2003-07-15 | Intel Corporation | Increased video playback framerate in low bit-rate video applications |
| JP3893227B2 (ja) * | 1999-03-24 | 2007-03-14 | パイオニア株式会社 | 走査線補間装置、及び走査線補間方法 |
| JP2001054075A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 画像信号の動き補償走査変換回路 |
| JP2001169252A (ja) * | 1999-12-06 | 2001-06-22 | Victor Co Of Japan Ltd | 順次走査変換装置及び方法 |
| JP3611507B2 (ja) * | 2000-05-30 | 2005-01-19 | 松下電器産業株式会社 | 動きベクトル検出装置 |
| JP3653450B2 (ja) * | 2000-07-17 | 2005-05-25 | 三洋電機株式会社 | 動き検出装置 |
| JP2002171424A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 動画像処理方法、動画像処理装置および動画像表示装置 |
| JP3855761B2 (ja) * | 2001-10-09 | 2006-12-13 | ソニー株式会社 | 画像信号処理装置及び方法 |
| JP3596520B2 (ja) * | 2001-12-13 | 2004-12-02 | ソニー株式会社 | 画像信号処理装置及び方法 |
| JP3596519B2 (ja) * | 2001-12-13 | 2004-12-02 | ソニー株式会社 | 画像信号処理装置及び方法 |
| KR100441509B1 (ko) * | 2002-02-25 | 2004-07-23 | 삼성전자주식회사 | 주사포맷변환장치 및 방법 |
| JP2003299040A (ja) * | 2002-04-03 | 2003-10-17 | Sony Corp | 動きベクトル検出装置及び方法 |
| JP2003339029A (ja) * | 2002-05-20 | 2003-11-28 | Sony Corp | 動きベクトル補正回路及び方法 |
| EP1513344A4 (en) * | 2003-05-16 | 2009-10-28 | Sony Corp | DEVICE AND METHOD FOR MOTION CORRECTION |
-
2001
- 2001-12-13 JP JP2001380762A patent/JP3596520B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-13 WO PCT/JP2002/013101 patent/WO2003056819A1/ja active Application Filing
- 2002-12-13 KR KR1020047009069A patent/KR100962742B1/ko active IP Right Grant
- 2002-12-13 CN CNB028250540A patent/CN1328907C/zh not_active Expired - Fee Related
- 2002-12-13 EP EP02790758A patent/EP1460847B1/en not_active Expired - Fee Related
- 2002-12-13 US US10/498,432 patent/US7221403B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003056819A1 (en) | 2003-07-10 |
| KR100962742B1 (ko) | 2010-06-09 |
| US7221403B2 (en) | 2007-05-22 |
| CN1328907C (zh) | 2007-07-25 |
| CN1605197A (zh) | 2005-04-06 |
| KR20040065257A (ko) | 2004-07-21 |
| EP1460847B1 (en) | 2012-02-01 |
| JP2003189258A (ja) | 2003-07-04 |
| EP1460847A4 (en) | 2008-10-01 |
| US20050012857A1 (en) | 2005-01-20 |
| EP1460847A1 (en) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3855761B2 (ja) | 画像信号処理装置及び方法 | |
| JP3596520B2 (ja) | 画像信号処理装置及び方法 | |
| US7499102B2 (en) | Image processing apparatus using judder-map and method thereof | |
| JP3596519B2 (ja) | 画像信号処理装置及び方法 | |
| JP3596521B2 (ja) | 画像信号処理装置及び方法 | |
| JP4565339B2 (ja) | 動き補正装置及び方法 | |
| JP4131048B2 (ja) | 画像情報変換装置、変換方法および画像表示装置 | |
| JP2004208312A (ja) | 映像フォーマットの変換装置及びその方法 | |
| JP5241632B2 (ja) | 画像処理回路および画像処理方法 | |
| JP4470323B2 (ja) | 画像変換装置および方法 | |
| JP4337302B2 (ja) | 動き補正回路及び方法 | |
| JP2007288483A (ja) | 画像変換装置 | |
| JP2004023673A (ja) | 動きベクトル検出装置及び方法、動き補正装置及び方法 | |
| JP4078719B2 (ja) | 画像情報変換装置、変換方法および画像表示装置 | |
| KR100416557B1 (ko) | 부분 인터레이스 동영상 재생 방법 및 그 장치 | |
| WO2000067480A1 (fr) | Dispositif et procede de conversion d'un signal d'image | |
| JPH09258707A (ja) | 映像表示方式 | |
| JP2000148059A (ja) | ライン数変換処理回路およびこれを搭載した表示装置 | |
| JP4154768B2 (ja) | 画像情報変換装置および画像表示装置 | |
| JPH02148978A (ja) | 画面拡大装置 | |
| JP2004165828A (ja) | グラフィックスデータの処理装置 | |
| JPH08317345A (ja) | 映像表示方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3596520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |