JP3696750B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3696750B2 JP3696750B2 JP09543399A JP9543399A JP3696750B2 JP 3696750 B2 JP3696750 B2 JP 3696750B2 JP 09543399 A JP09543399 A JP 09543399A JP 9543399 A JP9543399 A JP 9543399A JP 3696750 B2 JP3696750 B2 JP 3696750B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- insulating film
- tantalum
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、下地膜の上にバリアメタル膜を介して低抵抗金属膜を形成する工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年の半導体装置の高速化、大容量化の要求に伴い、金属配線部の配線抵抗・配線容量の削減が要求されている。このため、銅や銅合金を主導電層とする金属配線及び接続孔が開発されているが、さらなる改良が必要となっている。
従来の銅や銅合金を主導電層とする金属配線を形成する方法の一つとして、いわゆるダマシン(damascene) 法が知られている。そのような技術は、例えばC.W.Kaanta et.al, VMIC Conf. Proc.8, P.144 (1991) に記載がある。
【0003】
ダマシン法とは、基板の上に絶縁膜を成長し、その絶縁膜に配線溝又は接続孔を形成した後に、その絶縁膜上面と配線溝又は接続孔内に金属膜を形成し、ついで化学機械研磨(CMP(chemical mechanical polishing) 法により金属膜を絶縁膜の上面から除去するといった工程を経て配線溝又は接続孔の中に金属配線又はプラグを形成する方法である。
【0004】
次に、従来のダマシン法を図1に基づいてさらに具体的に説明する。
まず、図1(a) に示すように、下側配線101 の上に膜厚400nmのシリコン酸化膜102 をCVD法により成長し、その上に反射防止膜として膜厚50nmのシリコン窒化膜103 を形成する。その後に、図1(b) に示すように、通常のフォトリソグラフィーとエッチング法により配線溝104a又は接続孔104bを形成する。
【0005】
続いて、図1(c) に示すように、配線溝104a又は接続孔104bの内面とシリコン酸化膜102 の上面にバリアメタル膜105 を形成する。バリアメタル膜105 として例えば膜厚50nmの窒化チタン(TiN )膜又は膜厚50nmのβ相タンタル膜をスパッタリングにより形成する。さらに、バリアメタル膜105 の上に膜厚800nmの銅膜106 をスパッタリングにより形成する。そして、400℃で3分間の真空アニールを行って銅膜106 を配線溝104a又は接続孔104b内に完全に埋め込む。
【0006】
最後に、図1(d) に示すように、CMP法によりシリコン窒化膜103 の上面から銅膜106 とバリアメタル膜105 を除去する。そして、配線溝104a内に残った銅膜105 を配線として使用し、又は、接続孔104b内に残った銅膜106 をプラグとして使用する。その化学機械的研磨の際には、アルミナなどの粉末と金属を溶かす酸などの化学溶剤を含む研磨剤が用いられる。
【0007】
上記したシリコン窒化膜103 よりなる反射防止膜は、シリコン酸化膜102 上に形成されるレジストを露光する際に露光光の反射を防止してレジストの露光精度を高めるために必要となる。
【0008】
【発明が解決しようとする課題】
反射防止膜としては、上記したようにシリコン窒化膜を用いるのが一般的である。しかし、シリコン窒化膜は比誘電率が高く、上下の配線によって生じる寄生容量を増加させて信号の遅延時間を増加させるという問題がある。
また、銅はシリコン基板やシリコン酸化膜中で拡散が速いことが知られ、そのことについてはE. R. Weber, Appl. Phys. A30, 1 (1983)に記載がある。このような銅の拡散を防止するために上記したバリアメタル膜105 が用いられる。バリアメタルの必要性については、例えばT. Kouno et.al, J. Electrochem. Soc, 145, 2164 (1998) に記載がある。
【0009】
バリアメタル膜に要求される主な特性は以下の3つである。
第1に比抵抗が低いことであり、第2に拡散バリア性能に優れていることであり、第3に研磨レートが速いことである。
即ち、比抵抗が高いバリアメタルを用いると配線抵抗が高くなり、配線での信号遅延時間を増加させてしまう。また、バリアメタルの拡散バリア性能が劣っている場合には、銅がシリコン酸化膜中に拡散してしまい、半導体素子性能が劣化してしまう。さらに、研磨レートが遅い場合には、図2に示すように絶縁膜103 上でバリアメタル膜105 が完全には除去されずに残ってしまい、絶縁膜上で配線同士がショートする可能性がある。
【0010】
バリアメタル膜に用いられる窒化チタン膜(TiN) 、β相タンタル膜(βTa)、α相タンタル膜(αTa)、タンタル含有率の高い窒化タンタル膜(Ta-rich TaN)、窒素含有率の高い窒化タンタル(N-rich TaN)のそれぞれについての比抵抗、拡散バリア性能、CMPレートは表1のようである。
なお、表1において拡散バリア性能の優劣は、「Cu配線技術の最新の展開」リアライズ社第172頁(1998)に基づいてまとめた値である。
【0011】
【表1】
【0012】
表1によれば、TiN は低抵抗であってCMPレートは速いが拡散バリア性能が十分ではない。βTa、αTa、Ta-rich TaN はともに低抵抗であって比較的拡散バリア性能は良いがCMPレートは遅く、酸によって腐食し難い。また、N-rich TaNはCMPレートが速くて拡散バリア性能はよいが比抵抗は高い。
また、研磨速度の遅いバリアメタル膜を絶縁膜上で過剰に研磨すると、バリアメタル膜の研磨速度が銅膜の研磨速度よりも遅い場合には、図3に示すように、配線溝104 又は接続孔104b内の銅膜106 が沈み込むリセスと呼ばれる不具合を生じる。例えばタンタルの研磨速度が銅の研磨速度の1/5であるとすると、50nmの厚さのタンタル膜を除去するときに250nmの銅膜の沈み込みを避けることはできない。
【0013】
これらのことから、バリアメタル膜として必要な特性である3つの条件を全て備えた単層のバリアメタルの開発は容易でないことがわかる。
また、特開平7-283219号公報には、チタン、窒化チタン、タンタルの3層構造からバリアメタルを構成することが開示されている。しかし、配線溝又は接続孔の中に占めるバリアメタルの膜厚の割合が大きくなると、配線溝又は接続孔内に占める銅膜の割合が相対的に減少して、比抵抗値が高くなってしまう。
【0014】
本発明の目的は、配線溝又は接続孔内の比抵抗が低く、その中に埋め込まれる銅に対する拡散バリア性能に優れ、配線溝又は接続孔が形成される絶縁膜上での研磨残りを防止することができ、又は、絶縁膜上でのバリアメタルの研磨の際に配線溝又は接続孔内に導電膜のリセスの発生を防止することができる半導体装置の製造方法を提供することにある。
【0015】
【課題を解決するための手段】
(1)上記した課題は、図5〜図7に例示するように、半導体基板1の上方に絶縁膜8を形成する工程と、前記絶縁膜8に溝95又は孔を形成する工程と、前記溝9又は前記孔の内面と前記絶縁膜8の上面の上に、第1の元素を含む金属よりなるバリアメタル膜11を形成する工程と、前記バリアメタル膜11の上に金属よりなる主導電膜12を形成する工程と、前記主導電膜12を研磨することにより前記絶縁膜8の上面上の前記主導電膜12を除去して前記バリアメタル膜11を露出させた後に、前記第1の元素との反応により有機錯体を作る有機錯イオンを含む薬液を使用して前記バリアメタル膜11と前記主導電膜12を研磨して前記絶縁膜8上面から除去する工程とを有する半導体装置の製造方法によって解決する。
【0016】
上記した半導体装置の製造方法において、前記主導電膜12を構成する金属は銅膜、銅合金、アルミニウム、アルミニウム合金、タングステン、タングステン合金から構成するのが好ましい。
上記した半導体装置の製造方法において、前記有機錯イオンは、例えばブドウ酸イオン、酒石酸イオン又はフタル酸イオンである。
【0017】
上記した半導体装置の製造方法において、前記前記薬液中に酸化成分を含まないようにしても良い。
上記した半導体装置の製造方法において、前記主導電膜12の研磨の開始から前記薬液を使用するようにしても良い。
上記した半導体装置の製造方法において、前記第1の元素は、例えば炭素である。この場合、前記第1の元素は、前記バリアメタル膜11を構成する金属との化合物を構成しているものであってもよい。
【0018】
上記した半導体装置の製造方法において、前記バリアメタル膜11を構成する前記金属として、タンタル又は窒化タンタルを用いてもよい。
次に、本発明の作用について説明する。
本発明によれば、バリアメタル膜中に含まれる元素との反応によって有機錯体を構成する有機錯イオンを含む薬液を使用することにより、バリアメタル膜を化学機械的研磨法により絶縁膜上から除去するようにしている。
【0019】
従って、主導体膜が研磨されて次に現れるバリアメタル膜は、そのような薬液によってバリアメタル膜内の元素が除去されることによって脆くなるので、絶縁膜上面の上からバリアメタル膜を除去することが容易になる。この結果、絶縁膜の上面の上のバリアメタル膜を研磨する際に、絶縁膜の溝又は孔の中で主導電膜が過剰に研磨されてリセスが発生することが無くなる。
【0020】
その化学機械的研磨の場合には、無機酸を用いるのではなく、バリアメタルに含まれる成分と有機錯体を生成する錯イオンや、炭素含有溶剤を用いればよい。
なお、上記した図番、符号は、発明の理解を容易にするために引用したものであって、本発明はそれらに限定されるものではない。
【0027】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
(第1の実施形態の説明)
図4〜図7は、本発明の第1の実施形態を示す半導体装置の製造工程を示す断面図である。
【0028】
まず、図4(a) に示すような状態になるまでの工程を説明する。
図4(a) において、シリコン基板(半導体基板)1のうちフィールド酸化膜2で囲まれた領域にMOSトランジスタ3を形成する。MOSトランジスタ3は、シリコン基板1の上にゲート酸化膜3aを介して形成されたゲート電極3bと、ゲート電極3bの両側方のシリコン基板1内に形成された第1及び第2の不純物拡散層3d、3sを有している。また、MOSトランジスタ3はSiO2よりなる第1の層間絶縁膜4によって覆われている。
【0029】
第1の層間絶縁膜4のうち第1の不純物拡散層3dの上の領域にはコンタクトホール5が形成され、そのコンタクトホール5内には、窒化チタン(TiN) 膜6を介してタングステン(W)膜7が充填されている。
次に、SiO2含有絶縁材又はSiO2よりなる第2の層間絶縁膜8を第1の層間絶縁膜4及びタングステン膜7の上に形成した後に、図4(b) に示すように、第2の層間絶縁膜8をフォトリソグラフィー法によりパターニングして幅0.2〜0.3μmの第1の配線溝9を形成する。その配線溝9の一部はコンタクトホール5の上に位置している。
【0030】
続いて、図5に示すように、第1の配線溝9の中と第2の層間絶縁膜8の上面に沿って微粒子状に結合している炭酸化タンタル(Ta2(CO3)5)分子10を含む第1のタンタル(Ta)膜11をプラズマスパッタ法により20〜50nmの厚さに形成する。第1のタンタル膜11はバリアメタル膜として機能する。
第1のタンタル膜11は、チャンバ(不図示)内に二酸化炭素ガスを10sccmで導入し、アルゴン(Ar)ガスを流量50sccmで導入し、その雰囲気内の圧力を5mTorr に設定した条件下で形成される。そして、二酸化炭素プラズマとターゲットTから飛び出したタンタルとを反応させて生成された分子10を第1のタンタル膜11中に混入させる。スパッタの際に、タンタルから構成されるターゲットTは、第2の絶縁膜8に対向されるように配置される。
【0031】
次に、図6(a) に示すように、第1のタンタル膜11の上に第1の銅(Cu)膜12をMOCVD法、スパッタ法又はメッキ法により nmの厚さに形成する。第1の銅膜12は、400℃で真空アニールを経ることにより、第1の配線溝9内に完全に充填される。
その後に、アルミナなどの粉末と無機酸を含む研磨剤を用いて第1の銅膜12をCMP(化学機械的研磨)法により研磨する。
【0032】
そして、第2の層間絶縁膜8の上の第1の銅膜12が、図6(b) に示すように除去されて第1のタンタル膜11が露出した時点で、ブドウ酸を含む研磨剤を用いて第1のタンタル膜11を化学機械的研磨法により研磨を行う。
第1のタンタル膜11に含有されている(Ta2(CO3)5)分子10は、有機錯イオンであるブドウ酸イオンと反応して溶解する。(Ta2(CO3)5)分子10が溶解した後には第1のタンタル膜11には図6(b) に示すように微小空洞10aが形成されるので第1のタンタル膜11の上面が機械的に脆くなって第1のタンタル膜11の研磨による切削速度が増す。
【0033】
また、研磨剤(薬液)中に酸化剤を含ませないと、銅が酸化によって原子結合構造が破壊され難くなるので、第1の銅膜12が錯イオンによって溶解する速度を比較的遅くすることが可能になる。この場合、第1の銅膜12の研磨速度を第1のタンタル膜11の研磨速度と同等かそれ以下にすることが可能になり、第1の配線溝9内での第1の銅膜12のリセスの発生が防止される。
【0034】
なお、第1のタンタル膜11の研磨は、研磨圧力を3.5PSIとし、シリコン基板1を搭載するターンテーブルとシリコン基板1を支持するキャリアヘッドの回転速度はいずれも60rpmとした。
以上のような研磨と(Ta2(CO3)5)分子10の溶解のサイクルによって第1のタンタル膜11を第2の層間絶縁膜8の上から除去した後に研磨を停止し、図7(a) に示すように、第1の配線溝9内に残った第1のタンタル膜11と第1の銅膜12を第1の配線13として使用する。
【0035】
この後に、図7(b) に示すように、第2の層間絶縁膜8と第1の配線13の上に第3の層間絶縁膜14を形成する。そして第3の層間絶縁膜14に接続孔15aと第2の配線溝15bとを形成し、それらの中に第1の配線13と同様な方法によって第2のタンタル膜16と第2の銅膜17を充填し、これによりプラグと第2の配線17が形成される。
【0036】
なお、化学機械的研磨にケミカル成分として使用されるブドウ酸の代わりに、酒石酸、フタル酸、その他の有機酸、又は、炭素を含む溶剤を使用してもよい。また、バリアメタル膜としてはタンタルの他に炭素合金分子を含む窒化タンタルを使用してもよい。さらに、配線溝又は接続孔に充填される金属膜としては銅膜の他に銅合金、アルミニウム、アルミニウム合金、タングステン又はタングステン合金を用いても良い。
【0037】
次に、有機酸を含有しない研磨剤を使用する従来の方法によるタンタル膜と銅膜のそれぞれの従来の研磨速度と、有機酸を含有する研磨剤を使用するタンタル膜と銅膜のそれぞれの本実施形態による研磨速度の違いを図8に示す。図8によれば、従来のタンタル膜の研磨速度に対して銅膜の研磨速度はおよそ6倍であった。しかし、本実施形態のように有機酸を用いて銅膜と炭素合金分子含有のタンタル膜を研磨するとタンタル膜の研磨速度が銅膜の研磨速度よりも速くなった。
【0038】
また、図8によれば、有機酸を含有しない薬液を使用する方が銅の研磨速度は速いが、薬液の交換の手間を省略するために研磨開始から研磨終了まで有機酸を含む研磨薬液を用いて銅膜とタンタル膜を連続して研磨してもよい。
なお、上記したようにバリアメタル膜に炭素合金分子を含有させても、銅に対するバリア性能が劣化したり、比抵抗が上昇することは無かった。
【0039】
ところで、上記したバリアメタル膜11は、プラズマスパッタ法により形成することについて説明したが、CVD法により形成しても良い。例えば、ペンタエトキシタンタル(Ta(OC2H5)5)のような炭素を含む有機系材料を用いてタンタル膜11を形成すると、タンタル膜には炭素が含まれることになる。タンタル膜中の炭素は、研磨薬液に含まれる有機錯イオンと反応して溶解するので、そのタンタル膜は機械的に脆くなって研磨速度が速くなる。
(第2の実施の形態)
図9〜図11は、本発明の第2の実施形態を示す半導体装置の製造工程を示す断面図である。なお、図9〜図11において、図4(a) と同じ符号は同じ要素を示している。
【0040】
まず、図9(a) に示すような状態になるまでの工程を説明する。
図9(a) において、シリコン基板(半導体基板)1のうちフィールド酸化膜2で囲まれた領域にMOSトランジスタ3を形成する。MOSトランジスタ3は第1実施形態と同じ構造を有している。
また、MOSトランジスタ3とフィールド酸化膜2はSiO2よりなる第1の層間絶縁膜4によって覆われている。第1の層間絶縁膜4のうち第1の不純物拡散層3bの上にはコンタクトホール5が形成され、その中には、第1の窒化チタン(TiN) 膜6を介してタングステン(W)膜7が充填されている。
【0041】
次に、SiO2含有絶縁材又はSiO2よりなる第2の層間絶縁膜8を形成した後に、フォトリソグラフィー法により第2の層間絶縁膜8をパターニングしてコンタクトホール5の上を通る第1の配線溝20を形成する。そして、第1の配線溝20の中と第2の層間絶縁膜8の上面に沿って第2の窒化チタン膜21を形成した後に、第2の窒化チタン膜21の上に第1の銅(Cu)膜22を形成する。
【0042】
第2の窒化チタン膜21は、第1の銅膜22を構成する銅元素が第2の層間絶縁膜8内に拡散することを防止するために形成される。
その後に、第1の銅膜22と第2の窒化チタン膜21を研磨して第2の層間絶縁膜8の上面から除去し、第1の配線溝20内に残った第1の銅膜22及び第2の窒化チタン膜21を第1の配線23として使用する。
【0043】
さらに、第2の層間絶縁膜8と第1の配線23の上に第1の窒化シリコン(SiN )膜24をCVD法により約50nmの厚さに形成し、これを銅拡散防止用バリア膜として使用する。続いて、窒化シリコン膜24の上にシリコン酸化膜(SiO2)よりなる第3の層間絶縁膜25をCVD法により400nmの厚さに成長し、その上に第3の窒化チタン(TiN )膜26をスパッタリングにより50nmの厚さに成長する。
【0044】
第3の窒化チタン膜26の成長のためのスパッタリングの条件としては、スパッタ電力を12kWとし、アルゴンガスと窒素ガスを流量比1対4の割合でチャンバ内に導入し、チャンバ内の雰囲気ガス圧力を3mTorr に設定する。
その後に、フォトレジスト27を第3の窒化チタン膜26の上に塗布し、これを露光、現像して窓27aを形成する。その窓27aは、少なくとも第1の配線23の一部に重なる位置に形成される。
【0045】
そして、窓27aを通して第3の窒化チタン膜26と第3の層間絶縁膜25と第1の窒化シリコン膜24を順にエッチングすると、それらの膜には深さ約500nmの接続孔28が形成される。その後にフォトレジスト27を除去すると、図9(b) に示すような断面形状が得られる。
次に、図10(a) に示すように、第3の窒化チタン膜26の上面と接続孔28の内面の上に膜厚20nmの第1のβTa膜(バリアメタル膜)29と膜厚100nmの第2の銅(Cu)膜30をスパッタリングにより順に形成し、さらに第2の銅膜30の膜厚を電解メッキにより700nm増やして計800nmとした。
【0046】
第1のβTa膜29の成長のためのスパッタリングの条件として、スパッタ電力を6kWに設定し、チャンバ内にアルゴンガスを導入してその内部圧力を3mTorr に設定した。また、第2の銅膜30の成長のためのスパッタリングの条件として、スパッタ電力を12kWに設定し、チャンバ内にアルゴンガスを導入してアルゴンガス圧を3mTorr とした。
【0047】
なお、スパッタリング装置として真空搬送を行うマルチチャンバシステムを用いた。
その後に、接続孔28の外部に成長した第2の銅膜30、βTa膜29と第3のTiN膜26を通常のCMP法によって除去することにより、図10(b) に示すような銅膜30を主導電層とするプラグ31が接続孔28内に形成される。
【0048】
次に、図11(a) に示すように、第3の層間絶縁膜25とプラグ31の上に、膜厚50nmの第2の窒化シリコン膜32と膜厚400nmの第4の層間絶縁間膜33と膜厚50nmの第4のTiN 膜34を順に形成した後に、それらの膜32〜34をフォトリソグラフィー法によりパターニングして第2の配線溝35を形成する。その第2の配線溝35は、その一部がプラグ31の上を通るような平面形状となっている。
【0049】
続いて、第2の配線溝35の内面と第2の窒化シリコン膜32の上面の上に膜厚20nmの第2のβTa膜36と膜厚800nmの第3の銅膜37を順に形成する。その後に、CMP法により第2の配線溝35の外部から第3の銅膜37と第2のβTa膜36を除去することにより、図11(b) に示すように、銅膜37を主導電層とする第2の配線38が第2の配線溝35内に形成される。
【0050】
以上のように、本実施形態では、層間絶縁膜の上に研磨の容易なTiN膜を形成し、それらのTiN膜と層間絶縁膜を連続的にパターニングして配線溝又は接続孔を形成し、その後に、銅拡散耐性に優れ且つ低抵抗のβTaよりなるバリアメタ膜を形成し、バリアメタル膜の上に銅膜を形成するようにした。
これによれば、層間絶縁膜の上にはCMP法による研磨レートが速く且つ光反射防止機能を有するTiN膜が存在するので、配線溝や接続孔を形成する際のレジスト露光が精度良く行え、しかも、銅膜とバリアメタル膜に続いて行われる研磨によってTiN膜が容易に除去されることになって層間絶縁膜上にβTa、TiN の導電膜が残存することが防止される。しかも、銅拡散耐性に優れ、低抵抗であるβTaよりなる単層のバリアメタル膜が接続孔又は配線溝内に残ることになるので、配線溝又は接続孔内における主導電層の占有率を低下させることはない。
【0051】
また、反射防止膜としてTiN 膜を使用すると、窒化シリコン膜を使用する場合に比べて研磨の終点検出が容易であり、層間絶縁膜の薄層化が防止される。
なお、上記したβTa(β相タンタル)膜の代わりに、αTa(α相タンタル)膜のような高融点金属膜、又は、タンタル含有率の高い窒化タンタル(Ta-rich Ta)のような高融点金属窒化物膜を用いてもよい。そのタンタル含有量の高い窒化タンタルは、窒素に対するタンタルの組成比が1以上となる窒化タンタルである。
【0052】
また、層間絶縁膜の上に直に形成される膜として、窒化チタンの他に窒素含有率の高い窒化タンタル(N-rich Ta)のような高融点金属窒化物膜や、研磨速度の高い高融点金属膜がある。窒素含有率の高い窒化タンタルは、窒素に対するタンタルの組成比が1未満となる窒化タンタルである。層間絶縁膜の上に直に形成される高融点金属膜又は高融点金属窒化物は、研磨レートがシリコン酸化膜の2倍以上となる材料が好ましいし、また、比抵抗が1000μΩcm以下となることが好ましい。
さらに、配線又はプラグの主導電膜となる材料としては、銅の他に銅を含む合金であってもよい。
(第3の実施の形態)
図12、図13は、本発明の第3の実施形態を示す半導体装置の製造工程を示す断面図である。なお、図12、図13において、図4(a) と同じ符号は同じ要素を示している。
【0053】
まず、図12(a) に示すような状態になるまでの工程を説明する。
図12(a) において、シリコン基板(半導体基板)1のうちフィールド酸化膜2で囲まれた領域にMOSトランジスタ3を形成する。MOSトランジスタ3は第1実施形態と同じ構造を有している。
また、MOSトランジスタ3とフィールド酸化膜2はSiO2よりなる第1の層間絶縁膜4によって覆われている。第1の層間絶縁膜4のうち第1の不純物拡散層3bの上にはコンタクトホール5が形成され、その中には、第1の窒化チタン(TiN) 膜6を介してタングステン(W)膜7が充填されている。
【0054】
次に、SiO2含有絶縁材又はSiO2よりなる第2の層間絶縁膜8を形成した後に、フォトリソグラフィー法により第2の層間絶縁膜8をパターニングしてコンタクトホール5の上を通る第1の配線溝20を形成する。そして、第1の配線溝20の中と第2の層間絶縁膜8の上面に沿って第2の窒化チタン膜21を形成した後に、第2の窒化チタン膜21の上に第1の銅(Cu)膜22を形成する。
【0055】
その後に、第1の銅膜22と第2の窒化チタン膜21を研磨して第2の層間絶縁膜8の上面から除去し、第1の配線溝20内に残った第1の銅膜22及び第2の窒化チタン膜21を第1の配線23として使用する。
さらに、第2の層間絶縁膜8と第1の配線23の上に膜厚50nmの第1の窒化シリコン(SiN)膜41と膜厚750nmの第3の層間絶縁膜42をCVD法により順に形成した後に、第3の層間絶縁膜42の上に膜厚50nmのN-rich TaN膜43をスパッタリングにより成長する。
【0056】
N-rich TaN膜43の成長のためのスパッタリングの条件としては、スパッタ電力を6kWとし、アルゴンガスと窒素ガスを流量比1対4の割合でチャンバ内に導入し、チャンバ内の雰囲気ガス圧力を3mTorr に設定する。
その後に、図12(b) に示すように、2つのレジストを使用するフォトリソグラフィー法により、第3の層間絶縁膜42の下部から第1の窒化シリコン膜41にかけて深さ100nmの接続孔44を形成し、さらにN-rich TaN膜43から第3の層間絶縁膜43の上部にかけて第2の配線用溝45を形成する。
【0057】
その接続孔44は第1の配線23の一部に重なるように形成され、さらに、第2の配線溝45はその一部が接続孔44に重なるように形成される。なお、接続孔44と第2の配線溝45の形成順は限定されない。
次に、接続孔44と第2の配線溝45の内面とN-rich TaN膜43の上面の上に膜厚20nmのTa-rich TaN 膜46と膜厚100nmの第2の銅膜47をスパッタリングにより順に形成する。その後に、電解メッキによって第2の銅膜47の膜厚を1400nm成長して、合計で1500nmとなるようにする。
【0058】
Ta-rich TaN 膜46の成長のためのスパッタリングの条件として、スパッタ電力を6kWとし、アルゴンガスと窒素ガスを流量比4対1の割合でチャンバ内に導入し、チャンバ内の雰囲気ガス圧力を3mTorr に設定する。また、第2の銅膜47の成長のためのスパッタリングの条件として、スパッタ電力を12kWに設定し、チャンバ内にアルゴンガスを導入してアルゴンガス圧を3mTorr とした。
【0059】
なお、スパッタリング装置として真空搬送を行うマルチチャンバシステムを用いる。
その後に、接続孔44と第2の配線溝45の外部に成長した第2の銅膜47とTa-rich TaN膜46と第3のTiN膜43を通常のCMP法によって除去すると、図13(b) に示すように、接続孔44内には銅膜47を主導電層とするプラグ48形成され、第2の配線溝45内には銅膜47を主導電層とする第2の配線49が形成される。
【0060】
以上の方法によれば、CMP法による研磨レートが速く且つ光反射防止機能を有するN-rich TaN膜が層間絶縁膜の上に予め形成されるので、配線溝や接続孔を形成する際のレジスト露光が精度良く行え、しかも、銅膜とバリアメタル膜に続いて行われる研磨によってN-rich TaN膜が容易に除去されることになって層間絶縁膜上に TaN膜の導電膜が残存することが防止される。しかも、銅拡散耐性に優れ、低抵抗であるTa-rich TaNよりなる単層のバリアメタル膜が接続孔又は配線溝内に残ることになるので、配線溝又は接続孔内における主導電層の占有率を低下させることはない。
【0061】
また、反射防止膜としてN-rich TaN膜を使用すると窒化シリコン膜を使用する場合に比べて研磨の終点検出が容易であり、層間絶縁膜の薄層化が防止される。
なお、上記したTa-rich TaN 膜のような高融点金属窒化物膜の代わりに、βTa膜、αTa膜のような高融点金属膜を用いてもよい。
また、層間絶縁膜の上に直に形成される膜として、N-rich TaNの代わりに、窒化チタン膜のような高融点金属窒化物膜や研磨速度の高い高融点金属膜がある。層間絶縁膜の上に直に形成される高融点金属膜又は高融点金属窒化物は、研磨レートがシリコン酸化膜の2倍以上となる材料が好ましいし、また、比抵抗が1000μΩcm以下となることが好ましい。
【0062】
さらに、配線又はプラグの主導電膜となる材料としては、銅の他に銅を含む合金であってもよい。
【0063】
【発明の効果】
以上述べたように本発明によれば、バリアメタル膜中に含まれる元素との反応によって有機錯体を構成する有機錯イオンを含む薬液を使用することにより、バリアメタ膜を化学機械的研磨法により絶縁膜上から除去するようにした。
従って、主導電膜が研磨されて次に現れるバリアメタル膜は、そのような薬液によってバリアメタル膜内の元素が除去されることによって脆くなるので、絶縁膜上面の上からバリアメタル膜を除去することが容易になる。この結果、絶縁膜の上面の上のバリアメタル膜を研磨する際に、絶縁膜の溝又は孔の中で主導電膜が過剰に研磨されてリセスが発生することを防止できる。
【図面の簡単な説明】
【図1】図1(a) 〜(d) は、絶縁膜中に配線又はプラグを形成する従来の方法を示す断面図である。
【図2】図2は、従来技術によって形成される配線又はプラグを形成する工程において絶縁膜上にバリアメタルが残る状態を示す断面図である。
【図3】図3は、従来技術によって形成される配線又はプラグを形成する工程において溝又は孔内に残される銅膜にリセスが生じている状態を示す断面図である。
【図4】図4(a),(b) は、本発明の第1実施形態の半導体装置の製造工程における配線又はプラグを形成する工程を示す断面図(その1)である。
【図5】図5、本発明の第1実施形態の半導体装置の製造工程における配線又はプラグを形成する工程を示す断面図(その2)である。
【図6】図6(a),(b) は、本発明の第1実施形態の半導体装置の製造工程における配線又はプラグを形成する工程を示す断面図(その3)である。
【図7】図7(a),(b) は、本発明の第1実施形態の半導体装置の製造工程における配線又はプラグを形成する工程を示す断面図(その4)である。
【図8】図8は、本発明の第1実施形態の半導体装置の製造工程における配線又はプラグを構成する銅とバリアメタルを構成するタンタルのそれぞれの研磨速度と、従来方法による配線又はプラグを構成する銅とバリアメタルを構成するタンタルのそれぞれの研磨速度とを比較する図である。
【図9】図9(a),(b) は、本発明の第2実施形態の半導体装置の製造工程における配線とプラグを形成する工程を示す断面図(その1)である。
【図10】図10(a),(b) 、本発明の第2実施形態の半導体装置の製造工程における配線とプラグを形成する工程を示す断面図(その2)である。
【図11】図11(a),(b) 、本発明の第2実施形態の半導体装置の製造工程における配線とプラグを形成する工程を示す断面図(その3)である。
【図12】図12(a),(b) は、本発明の第3実施形態の半導体装置の製造工程における配線及びプラグを形成する工程を示す断面図(その1)である。
【図13】図13(a),(b) は、本発明の第3実施形態の半導体装置の製造工程における配線及びプラグを形成する工程を示す断面図(その2)である。
【符号の説明】
1…シリコン基板(半導体基板)、2…フィールド酸化膜、3…MOSトランジスタ、4…第1の層間絶縁膜、5…コンタクトホール、6…第1の窒化チタン(TiN) 膜、7…タングステン膜、8…第2の層間絶縁膜、9…配線溝、10…(Ta2(CO3)5)分子、11…バリアメタル膜、12…銅膜、13…第1の配線、 14…第3の層間絶縁膜、15a,15b…配線溝、16…タンタル膜、17…銅膜、20…配線溝、21…窒化チタン膜、22…銅膜、23…配線、24…窒化シリコン膜、25…層間絶縁膜、26…窒化チタン、27…レジスト、28…接続孔、29…β相タンタル膜、30…銅膜、31…プラグ、32…窒化シリコン膜、33…層間絶縁膜、34…窒化チタン膜、35…配線溝、36…β相タンタル、37…銅膜、38…配線、41…窒化シリコン膜、42…層間絶縁膜、43…窒素リッチ窒化タンタル膜、44…接続孔、45…配線溝、46…タンタルリッチ窒化タンタル膜、47…銅膜、48…プラグ、49…配線。
Claims (3)
- 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜に溝又は孔を形成する工程と、
前記溝又は前記孔の内面と前記絶縁膜の上面の上に、炭素を含む金属からなるバリアメタル膜を形成する工程と、
前記バリアメタル膜の上に金属よりなる主導電膜を形成する工程と、
前記主導電膜を研磨することにより前記絶縁膜の上面上の前記主導電膜を除去して前記バリアメタル膜を露出させた後に、前記炭素との反応により有機錯体を作るブドウ酸イオン、酒石酸イオン又はフタル酸イオンを含む薬液を使用して前記バリアメタル膜と前記主導電膜を研磨して前記絶縁膜上面から除去する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記主導電膜を構成する金属は、銅膜、銅合金、アルミニウム、アルミニウム合金、タングステン又はタングステン合金からなることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記バリアメタル膜を構成する前記金属は、タンタル又は窒化タンタルであることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09543399A JP3696750B2 (ja) | 1999-04-01 | 1999-04-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09543399A JP3696750B2 (ja) | 1999-04-01 | 1999-04-01 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005142539A Division JP4302663B2 (ja) | 2005-05-16 | 2005-05-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000294630A JP2000294630A (ja) | 2000-10-20 |
JP3696750B2 true JP3696750B2 (ja) | 2005-09-21 |
Family
ID=14137572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09543399A Expired - Lifetime JP3696750B2 (ja) | 1999-04-01 | 1999-04-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3696750B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW518680B (en) | 2001-06-13 | 2003-01-21 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for fabricating the same |
JP3442065B2 (ja) * | 2001-06-13 | 2003-09-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP5016286B2 (ja) * | 2006-10-12 | 2012-09-05 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2012114233A (ja) * | 2010-11-24 | 2012-06-14 | Ulvac Japan Ltd | 半導体装置の製造方法 |
-
1999
- 1999-04-01 JP JP09543399A patent/JP3696750B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000294630A (ja) | 2000-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6958547B2 (en) | Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs | |
US6218302B1 (en) | Method for forming a semiconductor device | |
US6656841B1 (en) | Method of forming multi layer conductive line in semiconductor device | |
US7215024B2 (en) | Barrier-less integration with copper alloy | |
US8349730B2 (en) | Transitional interface between metal and dielectric in interconnect structures | |
CN1316590C (zh) | 用于在具有帽盖层的半导体互连结构上沉积金属层的方法 | |
US20070007657A1 (en) | Methods for forming conductive vias in a substrate and electronic devices and systems including an at least partially reversed oxidation injury at an interface between a conductive via and a conductive interconnect structure | |
US20140231999A1 (en) | Schemes for Forming Barrier Layers for Copper in Interconnect Structures | |
US20030194859A1 (en) | Method of fabricating contact plug | |
JP2007059660A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004214654A (ja) | 二重キャッピング膜を有する半導体素子の配線及びその形成方法 | |
US7666782B2 (en) | Wire structure and forming method of the same | |
JP4482313B2 (ja) | 半導体素子の銅配線形成方法 | |
JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
JP3696750B2 (ja) | 半導体装置の製造方法 | |
US20010018273A1 (en) | Method of fabricating copper interconnecting line | |
JP2002217288A (ja) | 半導体装置およびその製造方法 | |
US20030232498A1 (en) | Method for forming wiring structure | |
JP4302663B2 (ja) | 半導体装置の製造方法 | |
JPH10256372A (ja) | 半導体装置の製造方法 | |
US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
KR20030050062A (ko) | 반도체 소자의 구리 배선 형성방법 | |
JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
JPH10116906A (ja) | 半導体装置の製造方法 | |
JPH1154507A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050630 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |