JP3333313B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3333313B2 JP3333313B2 JP08332594A JP8332594A JP3333313B2 JP 3333313 B2 JP3333313 B2 JP 3333313B2 JP 08332594 A JP08332594 A JP 08332594A JP 8332594 A JP8332594 A JP 8332594A JP 3333313 B2 JP3333313 B2 JP 3333313B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- groove
- substrate
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
に関し、より詳しくは、銅配線層や銅電極を有する半導
体装置の製造方法に関する。
いてはますます高密度化が進展してきており、特に、配
線層の微細化によりAl配線はエレクトロマイグレーシ
ョンやストレスマイグレーションが発生しやすくなって
いる。Al配線に代わる配線材料として、例えば、マイ
グレーション耐性に優れ、かつ低抵抗である銅が注目さ
れている。
数時間大気中に放置しただけでその表面が酸化してしま
う。また、膜形成その他のプロセスで加えられる熱によ
って銅はシリコンやシリコン酸化膜と簡単に反応してし
まう。更に、反応が生じない場合でも、接触する酸化膜
と反応して銅表面が徐々に酸化して配線層の抵抗の増加
を招いたり、銅が酸化膜中に拡散して配線層周囲の酸化
膜の絶縁性の低下を引き起したりする。また、銅電極/
配線層と接触するシリコン層に銅が拡散してシリコン層
に形成されているトランジスタの特性劣化を招く。
拡散し易く、酸化されやすいため、半導体プロセスにお
いては扱いにくい。これらの欠点を補うため、従来、半
導体プロセスにおいて種々の工夫がなされている。即
ち、図6(a)に示すように、半導体基板1上の絶縁膜
2の上に高融点金属膜3を敷いて銅膜(Cu膜)4を形
成した後、図6(b)に示すように、パターニングして
配線層となる銅膜4a及び高融点金属膜3aを形成す
る。続いて、銅膜4aの露出面を高融点金属膜5で被覆
し、パターニングして配線層6を形成する。
2上にそのまま突出するので、多層配線には適さない。
このため、配線層6を形成後に平坦な基板表面が必要と
される場合には、次のようにする。即ち、図7(a)に
示すように、半導体基板1上の絶縁膜2に溝7を形成
し、その溝7内の絶縁膜2の露出面を高融点金属膜3で
被覆した後、溝7の深さよりも厚い膜厚の銅膜4を形成
する。
上方に突出する銅膜4と、溝7の外の絶縁膜2上の銅膜
4と、高融点金属膜3とを研磨により除去し、溝7内に
のみ銅膜4b及び高融点金属膜3bを残す。その後、C
VDによる選択成長により、或いはパターニングによ
り、図7(c)に示すように、溝7上部に露出する銅膜
4bを被覆して高融点金属膜8を形成して配線層9を形
成する。
は図6に示す例よりも平坦化に適しているが、なお、銅
膜4bを被覆する高融点金属膜8がより完全な平坦化を
妨げている。更なる微細化或いは薄膜化により問題とな
ると考えられる。また、銅膜4bを溝7に埋め込むため
のポリッシングにより銅膜4bの表面が荒れたり、銅膜
4bの表面にダメージが生じるという問題がある。この
ため、ボイドが発生し、抵抗が増加等してしまう。
作されたものであり、平坦化を維持しつつ、銅電極/配
線層の周囲のシリコン層や酸化膜との反応を防止し、か
つ研磨により生じた銅電極/配線層表面のダメージが悪
影響を与えないようにすることができる半導体装置の製
造方法を提供することを目的とするものである。
め、請求項1記載の発明は、半導体装置の製造方法に係
り、基板上に絶縁膜を形成する工程と、前記絶縁膜を選
択的にエッチングして溝を形成する工程と、高融点金属
又は高融点金属の窒化物からなる介在膜を形成して前記
溝を被覆する工程と、前記介在膜の上に銅膜を形成する
工程と、前記溝の上部の前記銅膜と前記溝の外の前記銅
膜及び前記介在膜とを除去し、前記銅膜と前記介在膜を
前記溝内に残す工程と、前記溝内に残された銅膜上に金
属膜を形成し、加熱処理して前記金属膜の金属粒子を前
記銅膜の表層に拡散させる工程と、前記金属膜を除去す
る工程と、窒素を含むガスに銅膜を曝し、前記金属粒子
と前記窒素を反応させて前記銅膜の表層に金属窒化物を
形成する工程とを有することを特徴とし、請求項2記載
の発明は、請求項1記載の半導体装置の製造方法に係
り、前記溝の上部の前記銅膜と前記溝の外の前記銅膜及
び前記介在膜とを除去する手段として研磨を用いること
を特徴とし、請求項3記載の発明は、請求項1又は2記
載の半導体装置の製造方法に係り、前記基板は拡散層が
形成された半導体層であり、前記溝の形成により前記溝
の底部に露出した前記拡散層と前記銅膜とを前記介在膜
を介して接続することを特徴とし、請求項4記載の発明
は、請求項1又は2記載の半導体装置の製造方法に係
り、前記基板には配線層が形成されており、前記溝の形
成により前記溝の底部に露出した前記配線層と前記銅膜
とを前記介在膜を介して接続することを特徴とし、請求
項5記載の発明は、請求項1乃至4の何れか一に記載の
半導体装置の製造方法に係り、前記高融点金属又は高融
点金属の窒化物は、Ti,Ta,W,Mo,Nb又はT
iNであることを特徴とし、請求項6記載の発明は、請
求項1乃至5の何れか一に記載の半導体装置の製造方法
に係り、前記窒素を含むガスとして少なくともN2及び
NH3の何れかを含むガスを用い、前記基板を温度55
0乃至800℃に加熱することにより前記窒素と前記金
属粒子とを反応させることを特徴とし、請求項7記載の
発明は、請求項1乃至5の何れか一に記載の半導体装置
の製造方法に係り、前記窒素を含むガスとして少なくと
もヒドラジン化合物,アミド化合物及び窒素環状化合物
の何れかを含むガスを用い、前記基板を温度350℃以
上に加熱することにより、または、前記基板を100℃
以上に加熱して前記窒素を含むガスをプラズマ化するこ
とにより、或いは前記基板を温度100℃以上に加熱し
て前記窒素を含むガスに光を照射することにより、前記
窒素と前記金属粒子とを反応させることを特徴としてい
る。
膜の周囲を高融点金属膜やその窒化物により被覆してい
るので、銅膜の周囲に絶縁膜やシリコン層を形成した場
合、銅膜と絶縁膜の接触部に必ず高融点金属膜やその窒
化物が介在することになる。
の加熱処理時に、銅膜の酸化を防止し、或いは銅膜の周
囲の絶縁膜やシリコン層への銅粒子の拡散を防止するこ
とができる。また、半導体装置の完成後に、高温環境に
よる銅膜の酸化や、絶縁膜やシリコン層への銅粒子の拡
散を防止することができる。更に、研磨により基板表面
を平坦化した後、溝内に埋め込まれた銅膜の上に金属膜
を形成し、その金属膜から銅膜の表層に金属粒子を導入
し、金属粒子と窒素とを反応させて銅膜の表層に金属窒
化物を形成している。
れる絶縁膜やシリコン層と銅膜との反応を防止する保護
膜として或いは絶縁膜等への銅粒子の拡散を防止する保
護膜として機能する。従って、特別な他の保護膜を必要
としない。これにより、基板表面の平坦化を維持しつ
つ、銅膜が酸化するのを防止し、或いは絶縁膜の絶縁性
の低下を防止し、或いはシリコン層に形成されるトラン
ジスタのリーク電流の増大を防止することができる。
により、研磨により発生した銅膜表面の荒れを緩和し、
ダメージから回復させることができる。
について説明する。図1(a)〜(d),図2(a)〜
(d)は、本発明の実施例に係る埋め込み型銅配線層の
作成方法について示す側面図である。また、図3は、埋
め込み型銅配線層の形成により、シリコン基板に形成さ
れている絶縁ゲート型電界効果トランジスタ(MOS
T)のソース/ドレイン領域層(S/D領域層)と銅配
線層とが接続され、かつ銅配線層と上部配線層とが接続
された後の状態を示す断面図である。
基板(基板)11上にCVD法により膜厚約0.7 μmの
絶縁膜12を形成する。絶縁膜12としてシリコン酸化
膜,PSG膜又はシリコン窒化膜等を用いることができ
る。次いで、図1(b)に示すように、ドライエッチン
グ法により、不図示のレジスト膜をマスクとして絶縁膜
12を選択的にエッチングし、絶縁膜12に深さ0.6 〜
0.7 μm,幅0.4 μmの配線溝13を形成する。上記シ
リコン酸化膜,PSG膜又はシリコン窒化膜に対して、
それぞれCHF3+CF4 +Arからなる反応ガスを用いる。
法により、圧力3.8mTorr のAr+N2ガス中、電力4kW
の条件で、膜厚約50nmの窒化チタン膜(TiN膜)
14を全面に形成する。次いで、ヘキサフルオロアセチ
ルアセトン銅(I) トリメチルビニルシリル(CuHFATFVS
)及び水素(H2)からなる反応ガスを用いたCVD法
により、TiN膜14上に膜厚約800nmの銅膜(C
u膜)15を形成する。これにより、配線溝13内はC
u膜15により完全に埋められる。
コロイダルシリカを含む研磨剤を用いて化学的機械研磨
(CMP)を行う。これにより、配線溝13の上部に突
出するCu膜15、及び配線溝13の外の絶縁膜12上
のCu膜15やTiN膜14が除去されて、配線溝13
内にのみTiN膜14aを介在してCu膜15aが残る。こ
れにより、平坦な基板表面を維持しつつ、銅配線層15a
が形成される。また、例えば、図3に示すように、配線
溝13a内において、シリコン基板11に形成されている
MOSTのS/D領域層20aと銅配線層15bとがTiN
膜14bを介して接続される。
法により、圧力1.8mTorr のArガス中、電力1kWの条
件で、膜厚約10nmのチタン膜(Ti膜)16を銅配
線層15a及び絶縁膜12上に形成する。続いて、温度4
50℃、時間30分の条件で、加熱処理する。これによ
り、Ti膜16のTi粒子がCu膜中に拡散により導入
され、銅配線層15aの表層約100ÅにTi導入層17
が形成される。このとき、銅配線層15a中に拡散したT
i粒子は、固溶度の制限を受けるため、銅配線層15a中
で粗な状態で存在する。次に、図2(b)に示すよう
に、CMPにより、銅配線層15a上及び絶縁膜12上の
Ti膜16を除去する。
ルヒドラジン(CH3HNH2 )10sccm及びHe100sccm
の混合ガスをチャンバ内に導入し、圧力1Torrに保持し
た状態で、シリコン基板11を加熱し、温度350℃に
保持して15分間加熱処理を行う。これにより、銅配線
層15a中に拡散され、粗な状態で存在しているTi粒子
は銅配線層15aの表面で窒素と反応し、TiNに変換さ
れる。この結果、銅配線層15aの表層約100Åに緻密
なTiN膜17aが形成され、TiN膜17a,14aにより
被覆された銅配線層15aからなる配線層18が形成され
る。
又はシランの反応ガスを用いたCVD法により、温度4
00℃の条件でポリシリコン膜19を形成する。このと
き、銅配線層15aと絶縁膜12やポリシリコン膜19と
の接触部にはTiN膜からなる介在膜14a,17a等が介
在しているので、加熱処理により、銅配線層15aが酸化
したり、銅粒子が絶縁膜12やポリシリコン膜19内に
拡散したりするのを防止することが出来る。その後、ポ
リシリコン膜19をパターニングし、上部配線層19を
形成する。これより、上下の配線層18,19同士が接
続される。
D領域層20aと接続した配線層18aと上部配線層19aと
が接続される。以上のように、本発明の実施例に係る埋
め込み型の銅配線層の作成方法によれば、銅配線層15a
と絶縁膜12やポリシリコン膜19との接触部にTiN
膜14a,17aが介在する。また、銅配線層15aと、絶縁
膜12、ポリシリコン膜19a及びシリコン基板11のS
/D領域層20aとの接触部にTiN膜14b,17bが介在
する。従って、上部配線層となるポリシリコン膜19,
19aを形成する際の加熱処理により、銅配線層15a,15
bの酸化を防止し、銅配線層15a,15bの周囲の絶縁膜
12、ポリシリコン膜19,19a、及びシリコン基板1
1のS/D領域層20aへの銅粒子の拡散を防止すること
ができる。
よる銅配線層15a,15bの酸化を防止し、絶縁膜12,
上部配線層19,19a及びシリコン基板11のS/D領
域層20aへの銅粒子の拡散を防止することができる。更
に、配線溝13内に埋め込まれた銅配線層15a,15bの
表層にTi粒子を導入し、Ti粒子と窒素とを反応させ
て銅配線層15a,15bの表層にTiN膜17a,17bを形
成している。TiN膜17a,17bは緻密なため、銅配線
層15a,15b上に形成されるポリシリコン膜19,19a
と銅配線層15a,15bとの反応を防止する保護膜として
機能する。従って、特別な他の保護膜を必要としない。
つ、銅配線層15a,15bが酸化するのを防止し、或いは
絶縁膜12の絶縁性の低下を防止し、或いはシリコン基
板11に形成されるトランジスタのリーク電流の増大を
防止することができる。また、研磨により発生した銅配
線層15a,15b表面の荒れやダメージもその研磨面に窒
化物を形成することにより緩和することができる。
15bの表層に拡散する金属としてTi膜16のTi粒子
を用いているが、銅中に拡散しやすく、かつ窒化が容易
な材料であれば他の金属を用いることも可能である。例
えばニオブ(Nb)や他の高融点金属膜等がある。ま
た、配線溝13,13a内の絶縁膜12と銅配線層15a,
15bとの間に介在する介在膜14a,14bの材料として、
高融点金属の窒化物(TiN)を用いているが、他の高
融点金属、例えばTi,Ta,W,Mo,Nbやそれら
の窒化物を用いてもよい。
bを形成しているが、図4に示すように、銅配線層を含
む上下の配線層18b,19b同士を接続することもでき
る。また、図5に示すように、銅配線層を含む配線層19
cと電極22を接続するようにしてもよい。また、窒素
を含むガスとしてヒドラジン化合物を用いているが、N
2又はNH3をそれぞれ単独で、或いは両方を混合して用い
ることができる。この場合、550乃至800℃の温度
範囲で基板を加熱することにより反応させることができ
る。
ジン化合物、例えばジエチルヒドラジン、或いはアミド
化合物、例えばメチルアミンやエチルアミン、又は窒素
環状化合物、例えばトリアジンをそれぞれ単独で、或い
は任意の組み合わせで混合して用いてもよい。この場
合、温度350℃以上で基板を加熱することにより、或
いは温度100℃以上に基板を加熱した状態で窒素を含
むガスをプラズマ化することにより、又は温度100℃
以上に基板を加熱した状態で、紫外線やレーザ光その他
の光を照射することにより、窒素を活性化させて窒素と
金属粒子とを反応させることができる。
造方法においては、銅膜の周囲を高融点金属膜やその窒
化物により被覆しているので、銅膜の周囲に絶縁膜やポ
リシリコン層を形成した場合、銅膜と絶縁膜等の間に必
ず高融点金属膜等が介在し、従って、膜形成等の際の加
熱処理時に、銅膜の酸化を防止し、銅膜の周囲の絶縁膜
やポリシリコン層への銅粒子の拡散を防止することがで
きる。また、半導体装置の完成後に、高温環境による銅
膜の酸化や、絶縁膜やポリシリコン膜への銅粒子の拡散
を防止することができる。
属粒子を導入し、金属粒子と窒素とを反応させて銅膜の
表層に金属窒化物を形成している。従って、特別な他の
保護膜を必要としないため、基板表面の平坦化を維持し
つつ、銅膜が酸化するのを防止し、或いは銅膜周囲の絶
縁膜の絶縁性の低下を防止し、或いは銅膜周囲のシリコ
ン層に形成されるトランジスタのリーク電流の増大を防
止することができる。
いて示す断面図(その1)である。
いて示す断面図(その2)である。
り作成された銅配線層とトランジスタのS/D領域層が
接続された状態を示す断面図である。
により作成された銅配線層同士が接続された状態を示す
断面図である。
により作成された銅配線層と電極が接続された状態を示
す断面図である。
断面図である。
示す断面図である。
Claims (7)
- 【請求項1】 基板上に絶縁膜を形成する工程と、 前記絶縁膜を選択的にエッチングして溝を形成する工程
と、 高融点金属又は高融点金属の窒化物からなる介在膜を形
成して前記溝を被覆する工程と、 前記介在膜の上に銅膜を形成する工程と、 前記溝の上部の前記銅膜と前記溝の外の前記銅膜及び前
記介在膜とを除去し、前記銅膜と前記介在膜を前記溝内
に残す工程と、 前記溝内に残された銅膜上に金属膜を形成し、加熱処理
して前記金属膜の金属粒子を前記銅膜の表層に拡散させ
る工程と、 前記金属膜を除去する工程と、 窒素を含むガスに銅膜を曝し、前記金属粒子と前記窒素
を反応させて前記銅膜の表層に金属窒化物を形成する工
程とを有する半導体装置の製造方法。 - 【請求項2】 前記溝の上部の前記銅膜と前記溝の外の
前記銅膜及び前記介在膜とを除去する手段として研磨を
用いることを特徴とする請求項1記載の半導体装置の製
造方法。 - 【請求項3】 前記基板は拡散層が形成された半導体層
であり、前記溝の形成により前記溝の底部に露出した前
記拡散層と前記銅膜とを前記介在膜を介して接続するこ
とを特徴とする請求項1又は2記載の半導体装置の製造
方法。 - 【請求項4】 前記基板には配線層が形成されており、
前記溝の形成により前記溝の底部に露出した前記配線層
と前記銅膜とを前記介在膜を介して接続することを特徴
とする請求項1又は2記載の半導体装置の製造方法。 - 【請求項5】 前記高融点金属又は高融点金属の窒化物
は、Ti,Ta,W,Mo,Nb又はTiNであること
を特徴とする請求項1乃至4の何れか一に記載の半導体
装置の製造方法。 - 【請求項6】 前記窒素を含むガスとして少なくともN
2及びNH3の何れかを含むガスを用い、前記基板を温度
550乃至800℃に加熱することにより前記窒素と前
記金属粒子とを反応させることを特徴とする請求項1乃
至5の何れか一に記載の半導体装置の製造方法。 - 【請求項7】 前記窒素を含むガスとして少なくともヒ
ドラジン化合物,アミド化合物及び窒素環状化合物の何
れかを含むガスを用い、前記基板を温度350℃以上に
加熱することにより、または、前記基板を100℃以上
に加熱して前記窒素を含むガスをプラズマ化することに
より、或いは前記基板を温度100℃以上に加熱して前
記窒素を含むガスに光を照射することにより、前記窒素
と前記金属粒子とを反応させることを特徴とする請求項
1乃至5の何れか一に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08332594A JP3333313B2 (ja) | 1994-04-21 | 1994-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08332594A JP3333313B2 (ja) | 1994-04-21 | 1994-04-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07297186A JPH07297186A (ja) | 1995-11-10 |
JP3333313B2 true JP3333313B2 (ja) | 2002-10-15 |
Family
ID=13799281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08332594A Expired - Lifetime JP3333313B2 (ja) | 1994-04-21 | 1994-04-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3333313B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3031301B2 (ja) | 1997-06-25 | 2000-04-10 | 日本電気株式会社 | 銅配線構造およびその製造方法 |
KR100274346B1 (ko) * | 1997-06-30 | 2001-01-15 | 김영환 | 반도체소자의금속배선형성방법 |
JP2000150644A (ja) | 1998-11-10 | 2000-05-30 | Mitsubishi Electric Corp | 半導体デバイスの製造方法 |
JP4425432B2 (ja) | 2000-06-20 | 2010-03-03 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR20020034373A (ko) * | 2000-11-01 | 2002-05-09 | 박종섭 | 반도체소자의 금속배선 형성방법 |
KR100399910B1 (ko) * | 2000-12-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
US20070072413A1 (en) * | 2005-09-23 | 2007-03-29 | Seung-Man Choi | Methods of forming copper interconnect structures on semiconductor substrates |
-
1994
- 1994-04-21 JP JP08332594A patent/JP3333313B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07297186A (ja) | 1995-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5661049A (en) | Stress relaxation in dielectric before metallization | |
KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
JP2007258266A (ja) | 半導体装置の製造方法 | |
JP2000332099A (ja) | 半導体装置およびその製造方法 | |
US6309964B1 (en) | Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug | |
JP3333313B2 (ja) | 半導体装置の製造方法 | |
JPH0653337A (ja) | 半導体装置の製造方法 | |
KR100527673B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
TWI227046B (en) | Process of metal interconnects | |
JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
JP3230182B2 (ja) | 半導体装置の製造方法 | |
KR100258228B1 (ko) | 게터링 단계를 갖는 반도체 장치의 제조방법 | |
JP4457884B2 (ja) | 半導体装置 | |
JP3104688B2 (ja) | 半導体装置およびその製造方法 | |
JP3201318B2 (ja) | 半導体装置の製造方法 | |
JP3456392B2 (ja) | 半導体装置の製造方法 | |
KR100402242B1 (ko) | 반도체 소자 제조방법 | |
JP3076500B2 (ja) | 半導体装置の製造方法 | |
JPH11274286A (ja) | 素子分離領域の形成方法 | |
US6887767B2 (en) | Method for manufacturing semiconductor device | |
JP3592209B2 (ja) | 半導体装置の製造方法 | |
US6169026B1 (en) | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer | |
KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP3949311B2 (ja) | 半導体装置の製造方法 | |
JP2741799B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |