JP3583860B2 - 情報通信装置 - Google Patents
情報通信装置 Download PDFInfo
- Publication number
- JP3583860B2 JP3583860B2 JP10279796A JP10279796A JP3583860B2 JP 3583860 B2 JP3583860 B2 JP 3583860B2 JP 10279796 A JP10279796 A JP 10279796A JP 10279796 A JP10279796 A JP 10279796A JP 3583860 B2 JP3583860 B2 JP 3583860B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- test
- information communication
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、通信継電装置単体の通信試験機能と、通信リレー保護システム全体の総合通信試験機能とを兼ね備えた通信リレー保護システムに関する。
【０００２】
【従来の技術】
一般に、通信リレー保護システム（以下、リレー保護システムと呼ぶ）に配置された通信継電装置（以下、継電装置と呼ぶ）の通信試験は、電力系統から継電装置単体を一旦取り外してから、これに通信機能を模擬した試験装置に接続することによって行われる。尚、ここでいう通信機能を模擬した試験装置（以下、通信模擬送と呼ぶ）とは、故障の種類や故障発生の時間間隔等の試験条件が任意に設定された故障シーケンスに従って継電装置単体の通信試験を実行することが可能な（即ち、実際の継電装置からの出力データと等価な模擬通信データを出力することが可能な）装置のことである。このような機能を有する通信模擬送を採用すれば、通信不良状態における継電装置の通信機能を、より信頼性高く評価検証することができる。
【０００３】
【発明が解決しようとする課題】
ところが、上記通信模擬送による通信継電装置の通信試験には、以下に示すような欠点がある。
【０００４】
（１）試験対称である通信継電器を一旦リレー保護システムから取り外す必要があるため、通信試験の前処理や後処理に手間がかかる。
【０００５】
（２）実際の通信継電器と等価な通信機能を有する通信模擬送を必要とするため、これの作成に多大な時間と多大なコストが費やされる。
【０００６】
（３）通信継電器の通信試験を行う際に、その都度、作業者が膨大なデータを入力して、故障の種類や故障発生の時間間隔等の試験条件を設定し直す必要がある。そして、こうした煩雑な作業が、リレー保護システムに従事する作業者の大きな負担となっている。
【０００７】
（４）通信継電器単体の通信試験を行うことはできるが、リレー保護システム全体の総合試験を行うことはできない。
【０００８】
そこで、本発明は、既存のリレー保護システムに、通信継電装置単体の通信試験機能と、リレー保護システム全体の総合通信試験機能とを付加することを一つの目的とする。また、リレー保護システムの現場試験に従事する作業者の負担を軽減することを一つの目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明は、
複数の情報通信装置を備え、前記複数の情報通信装置が検出したデータを所定のフォーマットを有する伝送フレームを用いて前記複数の情報通信装置間で順次伝送する伝送システムに用いられる情報通信装置であって、
前記伝送フレーム中の特定の領域を表す試験用情報を記憶する記憶手段と、
他の情報通信装置から伝送される前記伝送フレームを受信する受信手段と、
前記受信手段が受信した前記伝送フレームに、当該情報通信装置が検出したデータを格納する格納手段と、
前記記憶手段に記憶された前記位置情報が表す前記伝送フレーム中の領域に、前記格納手段が格納するデータの値を変更する変更手段と、
前記格納手段により前記変更手段が変更したデータが格納された前記伝送フレームを、他の情報通信装置に伝送する伝送手段とを備えることを特徴とする情報通信装置を提供する。
【００１０】
また、こうした情報通信装置を複数備えた処理伝送システムであって、
前記複数の情報通信装置は、それぞれ、
互いに異なる前記伝送フレーム中の領域を表す試験用情報を複数記憶する前記記憶手段と、
前記記憶手段が記憶する前記複数の試験情報の内の任意の試験用情報の選択を受け付ける受付手段とを備え、
前記変更手段は、前記受付手段が受け付けた選択により選択された試験用情報が表す前記伝送フレーム中の領域に、前記格納手段が格納するデータの値を変更することを特徴とする伝送システムを提供する。
【００１１】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明に係る実施の形態について、ＰＣＭ伝送系を利用した、電力系統のリレー保護システムに適用した場合を一例に挙げて説明する。
【００１２】
最初に、図１により、本実施の形態に係るリレー保護システムの基本構成について説明する。
【００１３】
本システムは、２つの光伝送ルート１０００，１００１を利用して電気系統の各端子から収集した系統電気量データ（系統電圧及び系統電流）を用いて作動保護演算を行う、３つのリレー装置１０ａ，１０ｂ，１０ｃを備える。そして、後述の共通フレームが伝送されるループ伝送路が形成されるように、予め、３つのリレー装置１０ａ，１０ｂ，１０ｃは、それぞれ、後述の他局１０ｂ，１０ｃに共通フレームを発行する親局１０ａ、伝送された共通フレームを次局１０ｃに中継する子局１０ｂ、共通フレームを折り返す折返し局１０ｃの内のいずれかに設定されている。その結果、親局１０ａから発行された共通フレームは、一方の光伝送ルート（以下、下りルートと呼ぶ）１０００を通過中に、途中の局１０ｂ，１０ｃの系統電気量データを収集した後、折り返し局１０ｃを経由して、他方の光伝送ルート（以下、上りルートと呼ぶ）１００１を通過中に、下りルート１０００で収集した全端子の系統電気量データを途中の各局１０ｃ，１０ｂへと伝送する。尚、ここでいう共通フレームとは、図２に示すような形式を有するパケットのことである。即ち、共通フレームは、図２（ａ）に示すように、ｍ個（本実施の形態では、１２個）のマルチフレーム２０ａ，．．，２０ｍから構成されており、各マルチフレーム２０ａ，．．，２０ｍは、図２（ｂ）に示すように、それぞれ、受信した信号と同期をとるために必要なプリアンブルＦ０と、電力系統の各端子毎のデータを格納するｎ個（本実施の形態では、１２個）の端子用データフレームＦ１，．．，Ｆｎから構成されている。そして、各端子用フレームＦ１，．．，Ｆｎは、図２（ｃ）に示すように、所定のデータ（本実施例では、０）を格納したフレームヘッダｗ０と、既定のデータを格納するためのワードｗ１，．．．，ｗ２１から構成されており、各ワード２２ａ，．．．，２２ｗは、図２（ｄ）に示すように、それぞれ、固定ビットデータＢ０（本実施例では、１）と、８ビットのデータ領域Ｂ１，．．．，Ｂ８とから構成されている。ここでいうワードに格納される既定のデータとは、例えば、ワードｗ２０，ｗ２１に格納されるＣＲＣデータや、ワードｗ１に格納される当該フレームに割り当てられたフレーム番号や、ワードｗ２に格納される当該フレームを格納するマルチフレームに割り当てられたマルチフレーム番号等のことであり、本実施の形態では、これらのデータを利用して、目的とするリレー保護システムの伝送系の試験（後述）を実行する。尚、各局間の共通フレームの伝送においては、左側のフィールドから右側のフィールドへ順番に、各フィールドに格納されたデータが、最下位ビットを先頭として順次送信される。
【００１４】
さて、３つのリレー装置１０ａ，１０ｂ，１０ｃは、それぞれ、内蔵するサンプリング信号発生回路が発生するサンプリング信号に同期して電力系統の端子から取り込んだ系統電気量データＡ１，Ａ２，Ａ３をデジタル変換するアナログ入力部１１ａと、下りルート１０００側から伝送された共通フレームを処理する第一伝送制御部１２ａと、上りルート１００１側から伝送された共通フレームを処理する第二伝送制御部１２ｂと、電力系統の保護のために周知のリレー動作判定を実行するリレー演算部１３と、下りルート１０００及び上りルート１００１との入出力インターフェースである電気／光変換器１５及び光／電気変換器１４と、リレー演算部１３のリレー動作判定に応じて電力系統の遮断器にトリップ指令を出力するトリップ回路（不図示）とから構成されている。尚、本実施の形態では、下りルート１０００及び上りルート１００１との入出力インターフェースの仕様は、各リレー装置１０ａ，１０ｂ，１０ｃ間の結合形態に応じて定まるものであるので、必ずしも、本実施の形態のように電気／光変換器と光／電気変換器とが使用される訳ではない。
【００１５】
以下、上記リレー装置１０ａ，１０ｂ，１０ｃの構成の内の主要部について説明する。
【００１６】
まず、アナログ入力部１１について簡単に説明する。
【００１７】
アナログ入力部１１は、電力系統の端子から取り込まれた系統電気量データＡ１，Ａ２，Ａ３の高周波成分を減衰させる折返し誤差防止用アナログフィルタ１１０と、折返し誤差防止用アナログフィルタ１１０から出力される信号を所定の周波数でサンプリングするサンプルホールド回路（不図示）と、サンプルホールド回路から出力される複数チャネルの信号を順次を切り換えるマルチプレクサ１１１と、マルチプレクサ１１１から出力される信号をデジタル変換するＡＤ変換器１１２と、ＡＤ変換器１１２から出力される信号の高調波成分を除去するデジタルフィルタ１１３とから構成されている。尚、本リレー保護システムでは、電力系統の全端子から系統電力データを同時刻に取り込むことができるように、親局１０ａ側からループ伝送路へと定期的にサンプリング同期フラグを送信させて、親局１０ａ以外の他局１０ｂ，１０ｃのサンプリング信号発生回路のサンプリング信号の発生周期を、親局１０ａのサンプリング信号発生回路のサンプリング信号の発生周期に合わせるサンプリング同期制御を行っている。
【００１８】
本システムでは、各局１０ａ，１０ｂ，１０ｃのアナログ入力部の上記構成によって、電力系統の全端子から系統電気量データＡ１，Ａ２，Ａ３が同時刻に取り込まれ、更に、以下に説明する第一伝送制御部１２ａ及び第二伝送制御部１２ｂ等において処理可能なデジタルデータに変換される。
【００１９】
次に、リレー演算部１３とトリップ回路（不図示）とについて、簡単に説明する。
【００２０】
リレー演算部１３は、第一伝送制御部のシリアル／パラレル変換器１２３から出力されるリレー演算データ（即ち、各端子から取り込まれた系統電気量のサンプリングデータ）に、位相演算処理等の前処理を必要に応じて施した後、これを用いて周知のリレー動作判定式による動作判定を行い、その結果に応じて、トリップ回路に対する制御信号を出力する。そして、トリップ回路（不図示）は、リレー演算部１３からの制御信号に応じて、電力系統の遮断器にトリップ指令を出力する。
【００２１】
次に、図３により、下りルート１０００側から伝送されてくる共通フレームを処理する第一伝送制御部１２ａ、及び、上りルート１００１側から伝送されてくる共通フレームを処理する第二伝送制御部１２ｂについて説明する。
【００２２】
第一伝送制御部１２ａ及び第一伝送制御部１２ｂは、伝送されてくる共通フレームの受信クロック信号に同期した送信クロック信号をカウントするカウンタ１２０と、伝送されてくる共通フレームに含まれる自局の端子用フレームの所定のワードに自局の系統電気量データを付加するパラレル／シリアル変換器１２１と、後述の試験用情報テーブルが格納されたＲＡＭ１２６と、試験実行時にＲＡＭ１２６に格納された試験情報テーブルを基に伝送誤りを含んだ試験用伝送データを作成する試験用伝送データ作成部と、伝送系の不良を検出する検出回路１２２と、検出回路１２２が伝送系の不良を検出した場合に後述のループバック制御を実行するループバック制御回路１２５とを備える。以下、主要部について、それぞれ説明する。
【００２３】
まず、試験用情報テーブルと、これらを格納するＲＡＭ１２６について説明する。
【００２４】
語長３２ビットのＲＡＭ１２６に格納された試験用情報テーブルには、図４に示すように、各試験項目毎に、それぞれ、試験を実行するか否かを表すＣＲＬＴデータと、伝送されてくる共通フレームを基に所定の伝送誤りを含む試験用伝送データを作成するために必要な試験情報が設定されている。即ち、各試験項目の試験情報には、試験実行時に誤データを生じさせるべきデータを含むマルチフレームの番号ＭＦと、当該データを含む自局の端子用フレームのフレーム番号Ｆと、当該データを含むワードのワード番号Ｗと、当該データのビット番号Ｂとが予め設定されており、実行すべき試験項目のＣＲＬＴデータには、所定のデータ（本実施の形態では、１）が設定されている。尚、本実施の形態では、作業者が、必要に応じて、当該ＲＡＭ１２６にアクセス可能な外部端末１６ａを用いて各試験項目のＣＲＬＴデータを任意に変更することができるようになっている。
【００２５】
次に、カウンタ１２０について説明する。
【００２６】
カウンタ１２０は、伝送されてくる共通フレームの受信クロック信号に同期した送信クロック信号をカウントする９進カウンタ１２０ａ（以下、第一カウンタと呼ぶ）と、第一カウンタのキャリア信号をカウントする２２進カウンタ１２０ｂ（以下、第二カウンタと呼ぶ）と、第二カウンタのキャリア信号をカウントする１３進カウンタ１２０ｃ（以下、第三カウンタと呼ぶ）と、第三カウンタのキャリア信号をカウントする１２進カウンタ１２０ｂ（以下、第四カウンタと呼ぶ）とから構成されており、各カウンタ１２０ａ，１２０ｂ，１２０ｃ，１２０ｄが、それぞれ、リセット時点からカウントした信号数を、４ビットのビット管理情報、５ビットのワード管理情報、４ビットのフレーム管理情報、４ビットのマルチフレーム管理情報として出力するようになっている。即ち、パラレル／シリアル変換器１２１及びＣＲＣ演算回路１２４は、カウンタ１２０から出力される各管理情報を監視することにより、伝送されてくるデータのアドレスを検出するようになっている。
【００２７】
次に、パラレル／シリアル変換器１２１について説明する。
【００２８】
パラレル／シリアル変換器１２１は、アナログ入力部１１でデジタル変換された系統電気量データをシリアル変換した後、これを用いて、伝送されてくる共通フレームの自局の端子用フレームの所定のワードに格納されているデータを更新する。その結果、次局に伝送すべき共通フレームには、自局の系統電気量データが付加される。
【００２９】
次に、試験用伝送データ作成部について説明する。
【００３０】
試験用伝送データ作成部では、比較回路１２７が、ＲＡＭ１２６の試験情報テーブルに設定された各試験項目の試験情報とカウンタ１２０から出力された各管理情報とを順次比較し、その結果に応じて、２つの変更回路１２８，１２９が、伝送誤りを含む試験用送信データを生成する。
【００３１】
具体的には、比較回路１２７は、カウンタ１２０から出力されるビット管理情報とＲＡＭ１６０の試験用情報テーブルに設定された各試験項目のビット番号とを比較して両者が一致した時点でアクティブレベルの信号を出力する第一比較器１２７０ａと、カウンタ１２０から出力されるワード管理情報とＲＡＭ１６０の試験用情報テーブルに設定された各試験項目のワード番号とを比較して両者が一致した時点でアクティブレベルの信号を出力する第二比較器１２７０ｂと、カウンタ１２０から出力される各試験項目のフレーム管理情報とＲＡＭ１６０の試験用情報テーブルに設定されたフレーム番号とを比較して両者が一致した時点でアクティブレベルの信号を出力する第三比較器１２７０ｃと、カウンタ１２０から出力されるマルチフレーム管理情報とＲＡＭ１６０の試験用情報テーブルに設定されたマルチフレーム番号とを比較して両者が一致した時点でアクティブレベルの信号を出力する第四比較器１２７０ｄと、上記４つの比較器１２７０ａ，１２７０ｂ，１２７０ｃ，１２７０ｄから出力される信号が全てアクティブレベルの場合にのみアクティブレベルの信号を出力する第一ＡＮＤゲート１２７１と、カウンタ１２０から出力されるワード管理情報の値が２０又は２１の何れか一方の値である場合にアクティブレベルの信号を出力するデコード回路１２７４と、デコード回路１２７４から出力された信号を反転するインバータ１２７５とを備えており、後段の第二ＡＮＤゲート１２７２は、ＲＡＭ１２０の試験用情報テーブルにＣＴＲＬデータに所定の値（本実施の形態では、１）が設定されており、且つ、第一ＡＮＤゲート１２７１とインバータ１２７５とから共にアクティブレベルの信号が出力されている場合に、一方の変更回路１２８にデータ変更指令を出力するようになっている。一方、後段の第三ＡＮＤゲート１２７３は、ＲＡＭ１２０の試験用情報テーブルにＣＴＲＬデータに所定の値（本実施の形態では、１）が設定されており、且つ、第一ＡＮＤゲート１２７１とデコード回路１２７４とから共にアクティブレベルの信号が出力されている場合に、他方の変更回路１２９にＣＲＣ変更指令を出力するようになっている。
【００３２】
さて、一方の変更回路１２８は、次局へと伝送すべき共通フレームと第二ＡＮＤゲート１２７２から出力されるデータ変更指令とを入力とする排他的論理和回路１２８０により構成されており、第二ＡＮＤゲート１２７２からデータ変更指令が出力された時点で、伝送されてくる共通フレームの自局の端子用フレームの所定のワードに格納されているデータを反転するようなっている。つまり、一方の変更回路１２８は、実行すべき各試験項目の試験情報が示す位置に誤データを持った試験用伝送データを生成する。また、他方の変更回路１２９は、第三ＡＮＤゲート１２７３から出力されたＣＲＣデータ変更指令と、ＣＲＣ演算回路１２４が試験用伝送データから抽出した自局の系統電気量データを用いて作成したＣＲＣコードとを入力とする排他的論理和回路１２９０から構成されており、第三ＡＮＤゲート１２７３からＣＲＣデータ変更指令が出力された場合にのみ、ＣＲＣ演算回路１２４が作成したＣＲＣコードを変更するようになっている。つまり、他方の変更回路１２９は、試験用情報テーブルの試験項目「ＣＲＣチェックエラー」のＣＴＲＬデータに所定に値（本実施の形態では、１）が設定されている場合のみ、誤りを持つＣＲＣコードを生成する。
【００３３】
例えば、図４に示したような試験用情報テーブルを用いた場合には、以上の試験用伝送データ作成部の各部は、以下のように動作する。即ち、図５（ａ）に示すように第一カウンタ１２０ａからビット管理情報「０」が出力されている場合に、図５（ｆ）に示すように第一比較器１２７０ａがアクティブレベルの信号を出力し、図５（ｂ）に示すように第二カウンタ１２０ｂからワード管理情報「５」が出力されている場合に、図５（ｇ）に示すように第二比較器１２７０ｂがアクティブレベルの信号を出力し、図５（ｃ）に示すように第三カウンタ１２０ｃからフレーム管理情報「３」が出力されている場合に、図５（ｈ）に示すように第三比較器１２７０ｃがアクティブレベルの信号を出力し、図５（ｄ）に示すように第四カウンタ１２０ｄからマルチフレーム管理情報「１」が出力されている場合に、図５（ｉ）に示すように第四比較器１２７０ｄがアクティブレベルの信号を出力する。そして、上記４つの比較器１２７０ａ，１２７０ｂ，１２７０ｃ，１２７０ｄから共にアクティブレベルの信号が出力されている場合に、図５（ｊ）に示すように第一ＡＮＤゲート１２７１がアクティブレベルの信号を出力する。一方、図５（ｂ）に示すように第二カウンタ１２０ｂからワード管理情報「２１」が出力されている場合に、図５（ｋ）に示すように、デコード回路１２７４がアクティブレベルの信号を出力し、後段のインバータ１２７５が、その信号を反転する。そして、図５（ａ）のＣＴＲＬデータ信号がアクティブレベルであり、且つ、第一ＡＮＤゲート１２７１とインバータ１２７５とから共にアクティブレベルの信号が出力されている場合に、図５（ｌ）に示すように第二ＡＮＤゲート１２７２が、一方の変更回路１２８にデータ変更指令を出力する。また、図５（ａ）のＣＴＲＬデータ信号がアクティブレベルであり、且つ、第一ＡＮＤゲート１２７１とデコード回路１２７４とから共にアクティブレベルの信号が出力されている場合に、図５（ｍ）に示すように第三ＡＮＤゲート１２７３が、他方の変更回路１２９にＣＲＴ変更指令を出力する。
【００３４】
その結果、例えば、図５（ｎ）に示すような共通フレームが入力されると、試験用伝送データ作成部は、図５（ｏ）に示すような信号を出力する。
【００３５】
次に、検定回路１２２について説明する。
【００３６】
検定回路１２２では、伝送されてくる試験用伝送データのフォーマットが適正であるか否かの検査と、伝送されてくる試験用伝送データにループ伝送路の障害を表す伝送誤りが含まれるか否かの検査を行い、その結果に応じて、ループバック制御回路１２５に対して、ループバック指令３０２８と、リレーロック指令３０２７を出力する。尚、ここでいうループ伝送路の障害とは、具体的には、いずれかのリレー装置１０ａ，１０ｂ，１０ｃの第一伝送制御部１２ａ又は第二伝送制御部１２ｂに発生した障害や、上りルート１０００又は下りルート１００１自体に発生した障害等のことである。
【００３７】
ここで、本実施の形態で行う試験の一例を挙げておく。
【００３８】
（１）ＣＲＣチェック：伝送されてくる試験用伝送データに適正なＣＲＣデータが格納されているか否かを検査する。
【００３９】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「ＣＲＣビットエラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「２０」のワードｗ２０に格納されたＣＲＣデータＢ７に伝送誤りが与えられる。
【００４０】
（２）固定ビットチェック：伝送されてくる試験用伝送データに適正な固定ビットが含まれているか否かを検査する。
【００４１】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「固定ビットエラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「３」のワードｗ２に格納された固定ビットデータＢ０に伝送誤りが与えられる。
【００４２】
（３）フレームヘッダチェック：伝送されてくる試験用伝送データに適正なフレームヘッダが含まれているか否かを検査する。
【００４３】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「フレームヘッダエラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「０」のワードｗ０に格納されたフレームヘッダＢ７に伝送誤りが与えられる。
【００４４】
（４）フレーム同期チェック：伝送されてくる試験用伝送データに順番通りのフレーム番号が含まれているか否かを検査する。
【００４５】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「フレーム番号エラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「１」のワードｗ１に格納されたフレーム番号データＢ７に伝送誤りが与えられる。
【００４６】
（５）マルチフレーム同期チェック：伝送されてくる試験用伝送データに順番通りのマルチフレーム番号が含まれているか否かを検査する。
【００４７】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「マルチフレーム番号エラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「２」のワードｗ２に格納されたマルチフレーム番号データＢ７に伝送誤りが与えられる。
【００４８】
次に、ループバック制御回路１２５について簡単に説明する。
【００４９】
検出回路１２２からループバック指令３０２８とリレーロック指令３０２７とが出力されると、ループバック制御回路１２５は、接点回路をロックした後、主局、子局、折返し局の設定を切り替えるループバック制御を開始して、伝送不可能となった区間を迂回する新たなループ伝送路を形成する。そして、その後、障害の復旧が確認されたら、再度ループバック制御を開始して、当初のループ伝送路を再形成するようになっている。
【００５０】
以上で、本実施の形態に係るリレー保護システムの基本構成についての説明を終る。尚、本実施の形態では、ＲＡＭ１２６に格納された試験用情報テーブルには、試験実行時に誤データを生じさせるべきデータの位置を設定しているが、必ずしもこのようにする必要はない。例えば、伝送されてくる共通フレームの自局の端子用フレームに格納する系統電気量データ等の数値を直接設定しても構わない。尚、このようにする場合には、上記設定されたデータを２ビットに換算する演算回路を追加して、変更回路が、演算回路から出力されるデータを、伝送されてくる共通データにのせるようにすればよい。
【００５１】
ここで、こうした基本構成を備えたリレー保護システムを採用することにより得られる効果について纏めておく。
【００５２】
（１）伝送系の不良を検出する検出回路をリレー装置自体に搭載しているため、試験対称であるリレー装置を一旦電力系統から取り外す必要がないので、電力系統の現場試験を、手際よく行うことができる。また、現場試験のために予め定期的に停電日を設定しておく必要もなくなる。
【００５３】
（２）実際の電力系統を試験環境とすることが可能なので、実系統を模擬した模擬送が必要ない。従って、試験環境を作成するために、多大な時間と多大なコストが費やされることはない。また、実際の電力系統を試験環境とすることにより、継電器単体の動作試験のみならず、リレー保護システムの制御ループ全体の総合試験を行うことができる。従って、リレー保護システムの制御ループにおけるデータの伝送不良等も検出することができる。
【００５４】
（３）試験用情報テーブルから所望の試験情報を選択すれば、故障の種類や故障発生の時間間隔等の試験条件を設定することができるので、膨大なデータの入力をその都度必要とする模擬送による動作試験に比べて、電力系統の現場試験に従事する作業者の負担が大幅に軽減される。
【００５５】
ところで、サンプリング同期制御の試験（系統電気量データのサンプリングタイミングのずれのチェック）においては、各リレー装置間の距離条件を任意に設定する必要がある。そのためには、図６に示したように、各リレー装置のループバック制御回路１２５の前段に、伝送すべき試験用伝送データを任意に設定された遅延時間だけ遅延させる遅延回路６０１を搭載すればよい。具体的は、遅延回路６０１は、２のｎ乗ビットのシフトレジスタ６０１０と、設定された遅延時間Ｔに応じてシフトレジスタ６０１０の出力を切り替えるマルチプレクサ６０１１とから構成されている。即ち、シフトレジスタ６０１０の各フリッップフロップ６０１０ａ，．．．，６０１０ｐは、送信クロックに応じて、現在前段から入力されている信号を自身の出力信号とし、マルチプレクサ６０１１は、シフトレジスタ６０１０の出力を、上記設定された遅延時間Ｔだけ前に１段目のフリップフロップ６０１０ａに入力された信号を現在出力しているｍ段目のフリップフロップに切り替える（尚、ｍは、送信クロック周期ｔに対する遅延時間Ｔの比（Ｔ／ｔ）である）。その結果、伝送すべき試験用伝送データは、設定された遅延時間だけ遅延することができる。尚、本実施の形態では、ＲＡＭ６００に予め遅延時間のデフォルト値が格納されており、作業者が外部端末１６０ａを用いて、これを任意に変更することができるようになっている。
【００５６】
また、間欠的に発生する障害に対する動作試験を行う場合には、所定のサイクルまたはランダムに試験用伝送データを伝送する必要がある。そのためには、図７に示すように、試験用伝送データ部の起動回数情報と起動サイクル情報（所定値またはランダム値）とＯＮ／ＯＦＦパラメータとを格納したＲＡＭ７００と、試験用伝送データ部を起動するタイマ７０２と、試験用伝送データ部を停止する制御部７０１とを搭載する必要がある。より具体的には、タイマ７０１は、起動サイクル情報により定まる時間間隔で試験用伝送データ部を起動すると共に、試験用伝送データ部を起動する毎にＯＮ／ＯＦＦパラメータをインクリメントするようになっている。そして、制御部７０１は、ＯＮ／ＯＦＦパラメータが起動回数情報と等しくなった時点で、試験用伝送データ部を停止するようになっている。その結果、所定のサイクルまたはランダムなサイクルで試験用伝送データを伝送することが可能となる。
【００５７】
尚、本実施の形態では、作業者が、外部端末１６０ａを用いて、ＲＡＭ７００に格納された試験用伝送データ部の起動回数と起動サイクルをそれぞれ任意に変更することができるようになっている。
【００５８】
以上で、本発明に係る実施の形態についての説明を終る。尚、ここで説明した機能を組み合わせた総合試験によれば、複数の通信不良に対するリレー保護システムの通信機能を、所定のサイクル又はランダムに試験用送信データ作成部を起動する回数と、タイマ７０２と、設定されたタイマ情報に応じてタイマ７０２を制御する制御部７０１とを搭載する必要がある。尚、ここでいうタイマ情報とは、ＲＡＭ１６５に格納された、試験用伝送データを伝送するサイクル値を設定した情報のことであり、本実施の形態では、作業者が外部端末１６０ａを用いて、これを任意に変更することができるようになっている。
【００５９】
以上で、本発明に係る実施の形態についての説明を終る。尚、ここで説明した機能を組み合わせた総合試験によれば、複数の通信不良に対するリレー保護システムの通信機能を、より信頼性高く評価することができる。また、一連の動作試験を実行するシーケンシャルプログラムを組んでおけば、上記総合試験の自動化を図ることもできる。
【００６０】
【発明の効果】
本発明に係るリレー保護システムによれば、継電装置単体の通信試験と共に、リレー保護システムの制御ループ全体の総合試験を行うことができる。また、電力系統の現場試験に従事する作業者の負担を軽減することができる。加えて、リレー保護システムにかかる費用と時間を削減することができるという経済的な効果もあげることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るリレー保護システムの基本構成を示した図である。
【図２】共通フレームのフォーマット形式を説明するための図である。
【図３】図１の第一伝送制御部及び第二の伝送制御部の基本的な回路構成を示した図である。
【図４】試験用情報テーブルのデータ構造を説明するための図である。
【図５】試験用伝送データ作成部の処理を説明するための図である。
【図６】図１の第一伝送制御部及び第二の伝送制御部の回路構成の一例を示した図である。
【図７】図１の第一伝送制御部及び第二の伝送制御部の回路構成の一例を示した図である。
【符号の説明】
１０００，１００１…光伝送ルート
１０ａ，１０ｂ，１０ｃ…リレー装置
１１…アナログ入力部
１２ａ…第一伝送制御部
１２ｂ…第二伝送制御部
１３…リレー演算部
１４…光／電気変換器
１５…電気／光変換器
１６…外部端末
１１０…折返し誤差防止用アナログフィルタ
１１１…マルチプレクサ
１１２…ＡＤ変換器
１１３…デジタルフィルタ
１２０…カウンタ
１２１…パラレル／シリアル変換器
１２２…検出回路
１２３…シリアル／パラレル変換器
１２４…ＣＲＣ演算回路
１２５…ループバック制御回路
１２６…ＲＡＭ
１２７…比較回路
１２８，１２９…変更回路
【発明の属する技術分野】
本発明は、通信継電装置単体の通信試験機能と、通信リレー保護システム全体の総合通信試験機能とを兼ね備えた通信リレー保護システムに関する。
【０００２】
【従来の技術】
一般に、通信リレー保護システム（以下、リレー保護システムと呼ぶ）に配置された通信継電装置（以下、継電装置と呼ぶ）の通信試験は、電力系統から継電装置単体を一旦取り外してから、これに通信機能を模擬した試験装置に接続することによって行われる。尚、ここでいう通信機能を模擬した試験装置（以下、通信模擬送と呼ぶ）とは、故障の種類や故障発生の時間間隔等の試験条件が任意に設定された故障シーケンスに従って継電装置単体の通信試験を実行することが可能な（即ち、実際の継電装置からの出力データと等価な模擬通信データを出力することが可能な）装置のことである。このような機能を有する通信模擬送を採用すれば、通信不良状態における継電装置の通信機能を、より信頼性高く評価検証することができる。
【０００３】
【発明が解決しようとする課題】
ところが、上記通信模擬送による通信継電装置の通信試験には、以下に示すような欠点がある。
【０００４】
（１）試験対称である通信継電器を一旦リレー保護システムから取り外す必要があるため、通信試験の前処理や後処理に手間がかかる。
【０００５】
（２）実際の通信継電器と等価な通信機能を有する通信模擬送を必要とするため、これの作成に多大な時間と多大なコストが費やされる。
【０００６】
（３）通信継電器の通信試験を行う際に、その都度、作業者が膨大なデータを入力して、故障の種類や故障発生の時間間隔等の試験条件を設定し直す必要がある。そして、こうした煩雑な作業が、リレー保護システムに従事する作業者の大きな負担となっている。
【０００７】
（４）通信継電器単体の通信試験を行うことはできるが、リレー保護システム全体の総合試験を行うことはできない。
【０００８】
そこで、本発明は、既存のリレー保護システムに、通信継電装置単体の通信試験機能と、リレー保護システム全体の総合通信試験機能とを付加することを一つの目的とする。また、リレー保護システムの現場試験に従事する作業者の負担を軽減することを一つの目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明は、
複数の情報通信装置を備え、前記複数の情報通信装置が検出したデータを所定のフォーマットを有する伝送フレームを用いて前記複数の情報通信装置間で順次伝送する伝送システムに用いられる情報通信装置であって、
前記伝送フレーム中の特定の領域を表す試験用情報を記憶する記憶手段と、
他の情報通信装置から伝送される前記伝送フレームを受信する受信手段と、
前記受信手段が受信した前記伝送フレームに、当該情報通信装置が検出したデータを格納する格納手段と、
前記記憶手段に記憶された前記位置情報が表す前記伝送フレーム中の領域に、前記格納手段が格納するデータの値を変更する変更手段と、
前記格納手段により前記変更手段が変更したデータが格納された前記伝送フレームを、他の情報通信装置に伝送する伝送手段とを備えることを特徴とする情報通信装置を提供する。
【００１０】
また、こうした情報通信装置を複数備えた処理伝送システムであって、
前記複数の情報通信装置は、それぞれ、
互いに異なる前記伝送フレーム中の領域を表す試験用情報を複数記憶する前記記憶手段と、
前記記憶手段が記憶する前記複数の試験情報の内の任意の試験用情報の選択を受け付ける受付手段とを備え、
前記変更手段は、前記受付手段が受け付けた選択により選択された試験用情報が表す前記伝送フレーム中の領域に、前記格納手段が格納するデータの値を変更することを特徴とする伝送システムを提供する。
【００１１】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明に係る実施の形態について、ＰＣＭ伝送系を利用した、電力系統のリレー保護システムに適用した場合を一例に挙げて説明する。
【００１２】
最初に、図１により、本実施の形態に係るリレー保護システムの基本構成について説明する。
【００１３】
本システムは、２つの光伝送ルート１０００，１００１を利用して電気系統の各端子から収集した系統電気量データ（系統電圧及び系統電流）を用いて作動保護演算を行う、３つのリレー装置１０ａ，１０ｂ，１０ｃを備える。そして、後述の共通フレームが伝送されるループ伝送路が形成されるように、予め、３つのリレー装置１０ａ，１０ｂ，１０ｃは、それぞれ、後述の他局１０ｂ，１０ｃに共通フレームを発行する親局１０ａ、伝送された共通フレームを次局１０ｃに中継する子局１０ｂ、共通フレームを折り返す折返し局１０ｃの内のいずれかに設定されている。その結果、親局１０ａから発行された共通フレームは、一方の光伝送ルート（以下、下りルートと呼ぶ）１０００を通過中に、途中の局１０ｂ，１０ｃの系統電気量データを収集した後、折り返し局１０ｃを経由して、他方の光伝送ルート（以下、上りルートと呼ぶ）１００１を通過中に、下りルート１０００で収集した全端子の系統電気量データを途中の各局１０ｃ，１０ｂへと伝送する。尚、ここでいう共通フレームとは、図２に示すような形式を有するパケットのことである。即ち、共通フレームは、図２（ａ）に示すように、ｍ個（本実施の形態では、１２個）のマルチフレーム２０ａ，．．，２０ｍから構成されており、各マルチフレーム２０ａ，．．，２０ｍは、図２（ｂ）に示すように、それぞれ、受信した信号と同期をとるために必要なプリアンブルＦ０と、電力系統の各端子毎のデータを格納するｎ個（本実施の形態では、１２個）の端子用データフレームＦ１，．．，Ｆｎから構成されている。そして、各端子用フレームＦ１，．．，Ｆｎは、図２（ｃ）に示すように、所定のデータ（本実施例では、０）を格納したフレームヘッダｗ０と、既定のデータを格納するためのワードｗ１，．．．，ｗ２１から構成されており、各ワード２２ａ，．．．，２２ｗは、図２（ｄ）に示すように、それぞれ、固定ビットデータＢ０（本実施例では、１）と、８ビットのデータ領域Ｂ１，．．．，Ｂ８とから構成されている。ここでいうワードに格納される既定のデータとは、例えば、ワードｗ２０，ｗ２１に格納されるＣＲＣデータや、ワードｗ１に格納される当該フレームに割り当てられたフレーム番号や、ワードｗ２に格納される当該フレームを格納するマルチフレームに割り当てられたマルチフレーム番号等のことであり、本実施の形態では、これらのデータを利用して、目的とするリレー保護システムの伝送系の試験（後述）を実行する。尚、各局間の共通フレームの伝送においては、左側のフィールドから右側のフィールドへ順番に、各フィールドに格納されたデータが、最下位ビットを先頭として順次送信される。
【００１４】
さて、３つのリレー装置１０ａ，１０ｂ，１０ｃは、それぞれ、内蔵するサンプリング信号発生回路が発生するサンプリング信号に同期して電力系統の端子から取り込んだ系統電気量データＡ１，Ａ２，Ａ３をデジタル変換するアナログ入力部１１ａと、下りルート１０００側から伝送された共通フレームを処理する第一伝送制御部１２ａと、上りルート１００１側から伝送された共通フレームを処理する第二伝送制御部１２ｂと、電力系統の保護のために周知のリレー動作判定を実行するリレー演算部１３と、下りルート１０００及び上りルート１００１との入出力インターフェースである電気／光変換器１５及び光／電気変換器１４と、リレー演算部１３のリレー動作判定に応じて電力系統の遮断器にトリップ指令を出力するトリップ回路（不図示）とから構成されている。尚、本実施の形態では、下りルート１０００及び上りルート１００１との入出力インターフェースの仕様は、各リレー装置１０ａ，１０ｂ，１０ｃ間の結合形態に応じて定まるものであるので、必ずしも、本実施の形態のように電気／光変換器と光／電気変換器とが使用される訳ではない。
【００１５】
以下、上記リレー装置１０ａ，１０ｂ，１０ｃの構成の内の主要部について説明する。
【００１６】
まず、アナログ入力部１１について簡単に説明する。
【００１７】
アナログ入力部１１は、電力系統の端子から取り込まれた系統電気量データＡ１，Ａ２，Ａ３の高周波成分を減衰させる折返し誤差防止用アナログフィルタ１１０と、折返し誤差防止用アナログフィルタ１１０から出力される信号を所定の周波数でサンプリングするサンプルホールド回路（不図示）と、サンプルホールド回路から出力される複数チャネルの信号を順次を切り換えるマルチプレクサ１１１と、マルチプレクサ１１１から出力される信号をデジタル変換するＡＤ変換器１１２と、ＡＤ変換器１１２から出力される信号の高調波成分を除去するデジタルフィルタ１１３とから構成されている。尚、本リレー保護システムでは、電力系統の全端子から系統電力データを同時刻に取り込むことができるように、親局１０ａ側からループ伝送路へと定期的にサンプリング同期フラグを送信させて、親局１０ａ以外の他局１０ｂ，１０ｃのサンプリング信号発生回路のサンプリング信号の発生周期を、親局１０ａのサンプリング信号発生回路のサンプリング信号の発生周期に合わせるサンプリング同期制御を行っている。
【００１８】
本システムでは、各局１０ａ，１０ｂ，１０ｃのアナログ入力部の上記構成によって、電力系統の全端子から系統電気量データＡ１，Ａ２，Ａ３が同時刻に取り込まれ、更に、以下に説明する第一伝送制御部１２ａ及び第二伝送制御部１２ｂ等において処理可能なデジタルデータに変換される。
【００１９】
次に、リレー演算部１３とトリップ回路（不図示）とについて、簡単に説明する。
【００２０】
リレー演算部１３は、第一伝送制御部のシリアル／パラレル変換器１２３から出力されるリレー演算データ（即ち、各端子から取り込まれた系統電気量のサンプリングデータ）に、位相演算処理等の前処理を必要に応じて施した後、これを用いて周知のリレー動作判定式による動作判定を行い、その結果に応じて、トリップ回路に対する制御信号を出力する。そして、トリップ回路（不図示）は、リレー演算部１３からの制御信号に応じて、電力系統の遮断器にトリップ指令を出力する。
【００２１】
次に、図３により、下りルート１０００側から伝送されてくる共通フレームを処理する第一伝送制御部１２ａ、及び、上りルート１００１側から伝送されてくる共通フレームを処理する第二伝送制御部１２ｂについて説明する。
【００２２】
第一伝送制御部１２ａ及び第一伝送制御部１２ｂは、伝送されてくる共通フレームの受信クロック信号に同期した送信クロック信号をカウントするカウンタ１２０と、伝送されてくる共通フレームに含まれる自局の端子用フレームの所定のワードに自局の系統電気量データを付加するパラレル／シリアル変換器１２１と、後述の試験用情報テーブルが格納されたＲＡＭ１２６と、試験実行時にＲＡＭ１２６に格納された試験情報テーブルを基に伝送誤りを含んだ試験用伝送データを作成する試験用伝送データ作成部と、伝送系の不良を検出する検出回路１２２と、検出回路１２２が伝送系の不良を検出した場合に後述のループバック制御を実行するループバック制御回路１２５とを備える。以下、主要部について、それぞれ説明する。
【００２３】
まず、試験用情報テーブルと、これらを格納するＲＡＭ１２６について説明する。
【００２４】
語長３２ビットのＲＡＭ１２６に格納された試験用情報テーブルには、図４に示すように、各試験項目毎に、それぞれ、試験を実行するか否かを表すＣＲＬＴデータと、伝送されてくる共通フレームを基に所定の伝送誤りを含む試験用伝送データを作成するために必要な試験情報が設定されている。即ち、各試験項目の試験情報には、試験実行時に誤データを生じさせるべきデータを含むマルチフレームの番号ＭＦと、当該データを含む自局の端子用フレームのフレーム番号Ｆと、当該データを含むワードのワード番号Ｗと、当該データのビット番号Ｂとが予め設定されており、実行すべき試験項目のＣＲＬＴデータには、所定のデータ（本実施の形態では、１）が設定されている。尚、本実施の形態では、作業者が、必要に応じて、当該ＲＡＭ１２６にアクセス可能な外部端末１６ａを用いて各試験項目のＣＲＬＴデータを任意に変更することができるようになっている。
【００２５】
次に、カウンタ１２０について説明する。
【００２６】
カウンタ１２０は、伝送されてくる共通フレームの受信クロック信号に同期した送信クロック信号をカウントする９進カウンタ１２０ａ（以下、第一カウンタと呼ぶ）と、第一カウンタのキャリア信号をカウントする２２進カウンタ１２０ｂ（以下、第二カウンタと呼ぶ）と、第二カウンタのキャリア信号をカウントする１３進カウンタ１２０ｃ（以下、第三カウンタと呼ぶ）と、第三カウンタのキャリア信号をカウントする１２進カウンタ１２０ｂ（以下、第四カウンタと呼ぶ）とから構成されており、各カウンタ１２０ａ，１２０ｂ，１２０ｃ，１２０ｄが、それぞれ、リセット時点からカウントした信号数を、４ビットのビット管理情報、５ビットのワード管理情報、４ビットのフレーム管理情報、４ビットのマルチフレーム管理情報として出力するようになっている。即ち、パラレル／シリアル変換器１２１及びＣＲＣ演算回路１２４は、カウンタ１２０から出力される各管理情報を監視することにより、伝送されてくるデータのアドレスを検出するようになっている。
【００２７】
次に、パラレル／シリアル変換器１２１について説明する。
【００２８】
パラレル／シリアル変換器１２１は、アナログ入力部１１でデジタル変換された系統電気量データをシリアル変換した後、これを用いて、伝送されてくる共通フレームの自局の端子用フレームの所定のワードに格納されているデータを更新する。その結果、次局に伝送すべき共通フレームには、自局の系統電気量データが付加される。
【００２９】
次に、試験用伝送データ作成部について説明する。
【００３０】
試験用伝送データ作成部では、比較回路１２７が、ＲＡＭ１２６の試験情報テーブルに設定された各試験項目の試験情報とカウンタ１２０から出力された各管理情報とを順次比較し、その結果に応じて、２つの変更回路１２８，１２９が、伝送誤りを含む試験用送信データを生成する。
【００３１】
具体的には、比較回路１２７は、カウンタ１２０から出力されるビット管理情報とＲＡＭ１６０の試験用情報テーブルに設定された各試験項目のビット番号とを比較して両者が一致した時点でアクティブレベルの信号を出力する第一比較器１２７０ａと、カウンタ１２０から出力されるワード管理情報とＲＡＭ１６０の試験用情報テーブルに設定された各試験項目のワード番号とを比較して両者が一致した時点でアクティブレベルの信号を出力する第二比較器１２７０ｂと、カウンタ１２０から出力される各試験項目のフレーム管理情報とＲＡＭ１６０の試験用情報テーブルに設定されたフレーム番号とを比較して両者が一致した時点でアクティブレベルの信号を出力する第三比較器１２７０ｃと、カウンタ１２０から出力されるマルチフレーム管理情報とＲＡＭ１６０の試験用情報テーブルに設定されたマルチフレーム番号とを比較して両者が一致した時点でアクティブレベルの信号を出力する第四比較器１２７０ｄと、上記４つの比較器１２７０ａ，１２７０ｂ，１２７０ｃ，１２７０ｄから出力される信号が全てアクティブレベルの場合にのみアクティブレベルの信号を出力する第一ＡＮＤゲート１２７１と、カウンタ１２０から出力されるワード管理情報の値が２０又は２１の何れか一方の値である場合にアクティブレベルの信号を出力するデコード回路１２７４と、デコード回路１２７４から出力された信号を反転するインバータ１２７５とを備えており、後段の第二ＡＮＤゲート１２７２は、ＲＡＭ１２０の試験用情報テーブルにＣＴＲＬデータに所定の値（本実施の形態では、１）が設定されており、且つ、第一ＡＮＤゲート１２７１とインバータ１２７５とから共にアクティブレベルの信号が出力されている場合に、一方の変更回路１２８にデータ変更指令を出力するようになっている。一方、後段の第三ＡＮＤゲート１２７３は、ＲＡＭ１２０の試験用情報テーブルにＣＴＲＬデータに所定の値（本実施の形態では、１）が設定されており、且つ、第一ＡＮＤゲート１２７１とデコード回路１２７４とから共にアクティブレベルの信号が出力されている場合に、他方の変更回路１２９にＣＲＣ変更指令を出力するようになっている。
【００３２】
さて、一方の変更回路１２８は、次局へと伝送すべき共通フレームと第二ＡＮＤゲート１２７２から出力されるデータ変更指令とを入力とする排他的論理和回路１２８０により構成されており、第二ＡＮＤゲート１２７２からデータ変更指令が出力された時点で、伝送されてくる共通フレームの自局の端子用フレームの所定のワードに格納されているデータを反転するようなっている。つまり、一方の変更回路１２８は、実行すべき各試験項目の試験情報が示す位置に誤データを持った試験用伝送データを生成する。また、他方の変更回路１２９は、第三ＡＮＤゲート１２７３から出力されたＣＲＣデータ変更指令と、ＣＲＣ演算回路１２４が試験用伝送データから抽出した自局の系統電気量データを用いて作成したＣＲＣコードとを入力とする排他的論理和回路１２９０から構成されており、第三ＡＮＤゲート１２７３からＣＲＣデータ変更指令が出力された場合にのみ、ＣＲＣ演算回路１２４が作成したＣＲＣコードを変更するようになっている。つまり、他方の変更回路１２９は、試験用情報テーブルの試験項目「ＣＲＣチェックエラー」のＣＴＲＬデータに所定に値（本実施の形態では、１）が設定されている場合のみ、誤りを持つＣＲＣコードを生成する。
【００３３】
例えば、図４に示したような試験用情報テーブルを用いた場合には、以上の試験用伝送データ作成部の各部は、以下のように動作する。即ち、図５（ａ）に示すように第一カウンタ１２０ａからビット管理情報「０」が出力されている場合に、図５（ｆ）に示すように第一比較器１２７０ａがアクティブレベルの信号を出力し、図５（ｂ）に示すように第二カウンタ１２０ｂからワード管理情報「５」が出力されている場合に、図５（ｇ）に示すように第二比較器１２７０ｂがアクティブレベルの信号を出力し、図５（ｃ）に示すように第三カウンタ１２０ｃからフレーム管理情報「３」が出力されている場合に、図５（ｈ）に示すように第三比較器１２７０ｃがアクティブレベルの信号を出力し、図５（ｄ）に示すように第四カウンタ１２０ｄからマルチフレーム管理情報「１」が出力されている場合に、図５（ｉ）に示すように第四比較器１２７０ｄがアクティブレベルの信号を出力する。そして、上記４つの比較器１２７０ａ，１２７０ｂ，１２７０ｃ，１２７０ｄから共にアクティブレベルの信号が出力されている場合に、図５（ｊ）に示すように第一ＡＮＤゲート１２７１がアクティブレベルの信号を出力する。一方、図５（ｂ）に示すように第二カウンタ１２０ｂからワード管理情報「２１」が出力されている場合に、図５（ｋ）に示すように、デコード回路１２７４がアクティブレベルの信号を出力し、後段のインバータ１２７５が、その信号を反転する。そして、図５（ａ）のＣＴＲＬデータ信号がアクティブレベルであり、且つ、第一ＡＮＤゲート１２７１とインバータ１２７５とから共にアクティブレベルの信号が出力されている場合に、図５（ｌ）に示すように第二ＡＮＤゲート１２７２が、一方の変更回路１２８にデータ変更指令を出力する。また、図５（ａ）のＣＴＲＬデータ信号がアクティブレベルであり、且つ、第一ＡＮＤゲート１２７１とデコード回路１２７４とから共にアクティブレベルの信号が出力されている場合に、図５（ｍ）に示すように第三ＡＮＤゲート１２７３が、他方の変更回路１２９にＣＲＴ変更指令を出力する。
【００３４】
その結果、例えば、図５（ｎ）に示すような共通フレームが入力されると、試験用伝送データ作成部は、図５（ｏ）に示すような信号を出力する。
【００３５】
次に、検定回路１２２について説明する。
【００３６】
検定回路１２２では、伝送されてくる試験用伝送データのフォーマットが適正であるか否かの検査と、伝送されてくる試験用伝送データにループ伝送路の障害を表す伝送誤りが含まれるか否かの検査を行い、その結果に応じて、ループバック制御回路１２５に対して、ループバック指令３０２８と、リレーロック指令３０２７を出力する。尚、ここでいうループ伝送路の障害とは、具体的には、いずれかのリレー装置１０ａ，１０ｂ，１０ｃの第一伝送制御部１２ａ又は第二伝送制御部１２ｂに発生した障害や、上りルート１０００又は下りルート１００１自体に発生した障害等のことである。
【００３７】
ここで、本実施の形態で行う試験の一例を挙げておく。
【００３８】
（１）ＣＲＣチェック：伝送されてくる試験用伝送データに適正なＣＲＣデータが格納されているか否かを検査する。
【００３９】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「ＣＲＣビットエラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「２０」のワードｗ２０に格納されたＣＲＣデータＢ７に伝送誤りが与えられる。
【００４０】
（２）固定ビットチェック：伝送されてくる試験用伝送データに適正な固定ビットが含まれているか否かを検査する。
【００４１】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「固定ビットエラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「３」のワードｗ２に格納された固定ビットデータＢ０に伝送誤りが与えられる。
【００４２】
（３）フレームヘッダチェック：伝送されてくる試験用伝送データに適正なフレームヘッダが含まれているか否かを検査する。
【００４３】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「フレームヘッダエラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「０」のワードｗ０に格納されたフレームヘッダＢ７に伝送誤りが与えられる。
【００４４】
（４）フレーム同期チェック：伝送されてくる試験用伝送データに順番通りのフレーム番号が含まれているか否かを検査する。
【００４５】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「フレーム番号エラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「１」のワードｗ１に格納されたフレーム番号データＢ７に伝送誤りが与えられる。
【００４６】
（５）マルチフレーム同期チェック：伝送されてくる試験用伝送データに順番通りのマルチフレーム番号が含まれているか否かを検査する。
【００４７】
尚、本チェックを行うためには、図４に示すように、ＲＡＭ１６０に格納された試験情報テーブルの試験項目「マルチフレーム番号エラー」のＣＴＲＬデータに所定の値（本実施の形態では、１）を設定する。その結果、前述の試験用伝送データ作成部において、マルチフレーム番号「１」のマルチフレームＭＦ１に含まれるフレーム番号「３」の端子用フレームＦ３のワード番号「２」のワードｗ２に格納されたマルチフレーム番号データＢ７に伝送誤りが与えられる。
【００４８】
次に、ループバック制御回路１２５について簡単に説明する。
【００４９】
検出回路１２２からループバック指令３０２８とリレーロック指令３０２７とが出力されると、ループバック制御回路１２５は、接点回路をロックした後、主局、子局、折返し局の設定を切り替えるループバック制御を開始して、伝送不可能となった区間を迂回する新たなループ伝送路を形成する。そして、その後、障害の復旧が確認されたら、再度ループバック制御を開始して、当初のループ伝送路を再形成するようになっている。
【００５０】
以上で、本実施の形態に係るリレー保護システムの基本構成についての説明を終る。尚、本実施の形態では、ＲＡＭ１２６に格納された試験用情報テーブルには、試験実行時に誤データを生じさせるべきデータの位置を設定しているが、必ずしもこのようにする必要はない。例えば、伝送されてくる共通フレームの自局の端子用フレームに格納する系統電気量データ等の数値を直接設定しても構わない。尚、このようにする場合には、上記設定されたデータを２ビットに換算する演算回路を追加して、変更回路が、演算回路から出力されるデータを、伝送されてくる共通データにのせるようにすればよい。
【００５１】
ここで、こうした基本構成を備えたリレー保護システムを採用することにより得られる効果について纏めておく。
【００５２】
（１）伝送系の不良を検出する検出回路をリレー装置自体に搭載しているため、試験対称であるリレー装置を一旦電力系統から取り外す必要がないので、電力系統の現場試験を、手際よく行うことができる。また、現場試験のために予め定期的に停電日を設定しておく必要もなくなる。
【００５３】
（２）実際の電力系統を試験環境とすることが可能なので、実系統を模擬した模擬送が必要ない。従って、試験環境を作成するために、多大な時間と多大なコストが費やされることはない。また、実際の電力系統を試験環境とすることにより、継電器単体の動作試験のみならず、リレー保護システムの制御ループ全体の総合試験を行うことができる。従って、リレー保護システムの制御ループにおけるデータの伝送不良等も検出することができる。
【００５４】
（３）試験用情報テーブルから所望の試験情報を選択すれば、故障の種類や故障発生の時間間隔等の試験条件を設定することができるので、膨大なデータの入力をその都度必要とする模擬送による動作試験に比べて、電力系統の現場試験に従事する作業者の負担が大幅に軽減される。
【００５５】
ところで、サンプリング同期制御の試験（系統電気量データのサンプリングタイミングのずれのチェック）においては、各リレー装置間の距離条件を任意に設定する必要がある。そのためには、図６に示したように、各リレー装置のループバック制御回路１２５の前段に、伝送すべき試験用伝送データを任意に設定された遅延時間だけ遅延させる遅延回路６０１を搭載すればよい。具体的は、遅延回路６０１は、２のｎ乗ビットのシフトレジスタ６０１０と、設定された遅延時間Ｔに応じてシフトレジスタ６０１０の出力を切り替えるマルチプレクサ６０１１とから構成されている。即ち、シフトレジスタ６０１０の各フリッップフロップ６０１０ａ，．．．，６０１０ｐは、送信クロックに応じて、現在前段から入力されている信号を自身の出力信号とし、マルチプレクサ６０１１は、シフトレジスタ６０１０の出力を、上記設定された遅延時間Ｔだけ前に１段目のフリップフロップ６０１０ａに入力された信号を現在出力しているｍ段目のフリップフロップに切り替える（尚、ｍは、送信クロック周期ｔに対する遅延時間Ｔの比（Ｔ／ｔ）である）。その結果、伝送すべき試験用伝送データは、設定された遅延時間だけ遅延することができる。尚、本実施の形態では、ＲＡＭ６００に予め遅延時間のデフォルト値が格納されており、作業者が外部端末１６０ａを用いて、これを任意に変更することができるようになっている。
【００５６】
また、間欠的に発生する障害に対する動作試験を行う場合には、所定のサイクルまたはランダムに試験用伝送データを伝送する必要がある。そのためには、図７に示すように、試験用伝送データ部の起動回数情報と起動サイクル情報（所定値またはランダム値）とＯＮ／ＯＦＦパラメータとを格納したＲＡＭ７００と、試験用伝送データ部を起動するタイマ７０２と、試験用伝送データ部を停止する制御部７０１とを搭載する必要がある。より具体的には、タイマ７０１は、起動サイクル情報により定まる時間間隔で試験用伝送データ部を起動すると共に、試験用伝送データ部を起動する毎にＯＮ／ＯＦＦパラメータをインクリメントするようになっている。そして、制御部７０１は、ＯＮ／ＯＦＦパラメータが起動回数情報と等しくなった時点で、試験用伝送データ部を停止するようになっている。その結果、所定のサイクルまたはランダムなサイクルで試験用伝送データを伝送することが可能となる。
【００５７】
尚、本実施の形態では、作業者が、外部端末１６０ａを用いて、ＲＡＭ７００に格納された試験用伝送データ部の起動回数と起動サイクルをそれぞれ任意に変更することができるようになっている。
【００５８】
以上で、本発明に係る実施の形態についての説明を終る。尚、ここで説明した機能を組み合わせた総合試験によれば、複数の通信不良に対するリレー保護システムの通信機能を、所定のサイクル又はランダムに試験用送信データ作成部を起動する回数と、タイマ７０２と、設定されたタイマ情報に応じてタイマ７０２を制御する制御部７０１とを搭載する必要がある。尚、ここでいうタイマ情報とは、ＲＡＭ１６５に格納された、試験用伝送データを伝送するサイクル値を設定した情報のことであり、本実施の形態では、作業者が外部端末１６０ａを用いて、これを任意に変更することができるようになっている。
【００５９】
以上で、本発明に係る実施の形態についての説明を終る。尚、ここで説明した機能を組み合わせた総合試験によれば、複数の通信不良に対するリレー保護システムの通信機能を、より信頼性高く評価することができる。また、一連の動作試験を実行するシーケンシャルプログラムを組んでおけば、上記総合試験の自動化を図ることもできる。
【００６０】
【発明の効果】
本発明に係るリレー保護システムによれば、継電装置単体の通信試験と共に、リレー保護システムの制御ループ全体の総合試験を行うことができる。また、電力系統の現場試験に従事する作業者の負担を軽減することができる。加えて、リレー保護システムにかかる費用と時間を削減することができるという経済的な効果もあげることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るリレー保護システムの基本構成を示した図である。
【図２】共通フレームのフォーマット形式を説明するための図である。
【図３】図１の第一伝送制御部及び第二の伝送制御部の基本的な回路構成を示した図である。
【図４】試験用情報テーブルのデータ構造を説明するための図である。
【図５】試験用伝送データ作成部の処理を説明するための図である。
【図６】図１の第一伝送制御部及び第二の伝送制御部の回路構成の一例を示した図である。
【図７】図１の第一伝送制御部及び第二の伝送制御部の回路構成の一例を示した図である。
【符号の説明】
１０００，１００１…光伝送ルート
１０ａ，１０ｂ，１０ｃ…リレー装置
１１…アナログ入力部
１２ａ…第一伝送制御部
１２ｂ…第二伝送制御部
１３…リレー演算部
１４…光／電気変換器
１５…電気／光変換器
１６…外部端末
１１０…折返し誤差防止用アナログフィルタ
１１１…マルチプレクサ
１１２…ＡＤ変換器
１１３…デジタルフィルタ
１２０…カウンタ
１２１…パラレル／シリアル変換器
１２２…検出回路
１２３…シリアル／パラレル変換器
１２４…ＣＲＣ演算回路
１２５…ループバック制御回路
１２６…ＲＡＭ
１２７…比較回路
１２８，１２９…変更回路
Claims (8)
- 複数の情報通信装置を備え、前記複数の情報通信装置が検出したデータを所定のフォーマットを有する伝送フレームを用いて前記複数の情報通信装置間で順次伝送する伝送システムに用いられる情報通信装置であって、
前記伝送フレーム中の特定の領域を表す試験用情報を記憶する記憶手段と、
他の情報通信装置から伝送される前記伝送フレームを受信する受信手段と、
前記受信手段が受信した前記伝送フレームに、当該情報通信装置が検出したデータを格納する格納手段と、
前記記憶手段に記憶された前記位置情報が表す前記伝送フレーム中の領域に、前記格納手段が格納するデータの値を変更する変更手段と、
前記格納手段により前記変更手段が変更したデータが格納された前記伝送フレームを、他の情報通信装置に伝送する伝送手段とを備えることを特徴とする情報通信装置。 - 複数の情報通信装置を備え、前記複数の情報通信装置が検出したデータを所定のフォーマットを有する伝送フレームを用いて前記複数の情報通信装置間で順次伝送する伝送システムであって、
前記複数の情報通信装置は、それぞれ、
前記伝送フレーム中の特定の領域を表す試験用情報を記憶する記憶手段と、
他の情報通信装置から伝送される伝送フレームを受信する受信手段と、
前記受信手段が受信した前記伝送フレームに、当該情報通信装置が検出したデータを格納する格納手段と、
前記記憶手段に記憶された前記位置情報が表す前記伝送フレーム中の領域に、前記格納手段が格納するデータの値を変更する変更手段と、
前記格納手段により前記変更手段が変更したデータが格納された前記伝送フレームを、他の情報通信装置に伝送する伝送手段とを備えることを特徴とする伝送システム。 - 請求項２記載の伝送システムであって、
前記複数の情報通信装置は、それぞれ、
互いに異なる前記伝送フレーム中の領域を表す試験用情報を複数記憶する前記記憶手段と、
前記記憶手段が記憶する前記複数の試験情報の内の任意の試験用情報の選択を受け付ける受付手段とを備え、
前記変更手段は、前記受付手段が受け付けた選択により選択された試験用情報が表す前記伝送フレーム中の領域に、前記格納手段が格納するデータの値を変更することを特徴とする伝送システム。 - 請求項２または３記載の伝送システムであって、
前記複数の情報通信装置は、それぞれ、
前記記憶手段が記憶する前記試験用情報の内容を、入力されたデータを用いて更新する更新手段を備えることを特徴とする伝送システム。 - 請求項２、３または４記載の伝送システムであって、
前記伝送手段が伝送する伝送フレームに格納されたデータの値を検定することにより伝送系の不良を検出する検出手段を備えることを特徴とする伝送システム。 - 請求項２、３、４または５記載の伝送システムであって、
遅延時間を記憶する記憶手段と、
前記伝送手段が伝送する前記伝送フレームを、前記記憶手段が記憶する遅延時間だけ遅延させる遅延手段を備えることを特徴とする伝送システム。 - 請求項６記載の伝送システムであって、
前記記憶手段が記憶する遅延時間を、入力されたデータを用いて更新する遅延時間更新手段を備えることを特徴とする伝送システム。 - 請求項２、３、４、６または７記載の伝送システムであって、
前記変更手段が前記伝送フレームのデータを変更する動作を制御する制御手段を備えることを特徴とする伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10279796A JP3583860B2 (ja) | 1996-04-24 | 1996-04-24 | 情報通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10279796A JP3583860B2 (ja) | 1996-04-24 | 1996-04-24 | 情報通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289535A JPH09289535A (ja) | 1997-11-04 |
| JP3583860B2 true JP3583860B2 (ja) | 2004-11-04 |
Family
ID=14337081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10279796A Expired - Lifetime JP3583860B2 (ja) | 1996-04-24 | 1996-04-24 | 情報通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3583860B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102692576A (zh) * | 2012-06-15 | 2012-09-26 | 黑龙江省电力有限公司检修公司 | 一种继电保护定检方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303786A (ja) * | 2005-04-19 | 2006-11-02 | Kawasaki Microelectronics Kk | データ送受信回路 |
| CN103888186B (zh) * | 2010-09-29 | 2016-06-29 | 江苏省电力公司常州供电公司 | 应用于继电保护装置的光纤通道试验用切换光路接口机构 |
| CN104243017B (zh) * | 2010-09-29 | 2016-08-17 | 江苏省电力公司常州供电公司 | 一种应用于继电保护装置的光纤通道试验用切换光路接口机构 |
| CN102545175B (zh) * | 2012-02-13 | 2014-09-03 | 南京弘毅电气自动化有限公司 | 一种基于无线射频网络的井下防越级*** |
| CN109490769A (zh) * | 2018-12-19 | 2019-03-19 | 南方电网科学研究院有限责任公司 | 一种芯片化继电保护装置、测试仪及其控制方法、连接器 |
-
1996
- 1996-04-24 JP JP10279796A patent/JP3583860B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102692576A (zh) * | 2012-06-15 | 2012-09-26 | 黑龙江省电力有限公司检修公司 | 一种继电保护定检方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09289535A (ja) | 1997-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3581765B2 (ja) | 複合リング形ネットワークシステムにおけるパス切替方法及び装置 | |
| JP3424901B2 (ja) | 多重系制御装置の同期方式および同期方法 | |
| JP2009284758A (ja) | ディジタル保護継電装置 | |
| JPH0918506A (ja) | Ｖｔパス切替時のミスコネクション回避方法 | |
| JP4413358B2 (ja) | 障害監視システム及び障害通知方法 | |
| JP5020421B1 (ja) | 保護制御装置 | |
| JP3583860B2 (ja) | 情報通信装置 | |
| JPS63240241A (ja) | 中間中継装置 | |
| KR101156097B1 (ko) | 이더넷 파워링크에서의 마스터 이중화 방법 | |
| JPH09200947A (ja) | 電流差動保護継電装置及びその演算処理方法 | |
| CN110795289B (zh) | 一种多时钟自动切换方法 | |
| US7802150B2 (en) | Ensuring maximum reaction times in complex or distributed safe and/or nonsafe systems | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| Whitehead et al. | Validation Testing of IEC 61850 Process Bus Architecture in a Typical Digital Substation | |
| EP3726678B1 (en) | Handling of lost time synchronization in a substation network | |
| JP2603165B2 (ja) | 故障報知信号検出回路 | |
| RU2679739C1 (ru) | Система автоматизации с динамической функциональной архитектурой | |
| JP3930641B2 (ja) | 現用系・予備系切替方法および切替装置 | |
| JPH07336378A (ja) | 切替信号発生回路 | |
| JP3229993B2 (ja) | フレームパルス切替回路 | |
| JPH05284132A (ja) | 信号処理システム | |
| JP2023112972A (ja) | 保護リレーシステム | |
| SU1164899A2 (ru) | Устройство тактовой синхронизации | |
| JP2024073819A (ja) | 保護システムおよび保護方法 | |
| JP2841918B2 (ja) | フレーム同期監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |