JP2023112972A - 保護リレーシステム - Google Patents

保護リレーシステム Download PDF

Info

Publication number
JP2023112972A
JP2023112972A JP2022015022A JP2022015022A JP2023112972A JP 2023112972 A JP2023112972 A JP 2023112972A JP 2022015022 A JP2022015022 A JP 2022015022A JP 2022015022 A JP2022015022 A JP 2022015022A JP 2023112972 A JP2023112972 A JP 2023112972A
Authority
JP
Japan
Prior art keywords
timing
relay
frame
time
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022015022A
Other languages
English (en)
Inventor
晴泰 松本
Haruyasu Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022015022A priority Critical patent/JP2023112972A/ja
Publication of JP2023112972A publication Critical patent/JP2023112972A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】ネットワークスイッチにおける負荷を軽減して、正常にデータ通信することが可能な保護リレーシステムを提供する。【解決手段】保護リレーシステムは、複数のネットワークスイッチと、ループ状に接続された各ネットワークスイッチに接続された複数のリレー装置とを備える。ネットワークスイッチに接続された第1リレー装置は、サンプリングタイミングから第1の時間が経過した第1タイミングで、第1電気量データを含む第1フレームを当該ネットワークスイッチに送信する。ネットワークスイッチに接続された第2リレー装置は、サンプリングタイミングから第2の時間が経過した第2タイミングで、第2電気量データを含む第2フレームを当該ネットワークスイッチに送信する。各ネットワークスイッチは、受信した第1フレームおよび第2フレームを他のネットワークスイッチに送信する。【選択図】図1

Description

本開示は、保護リレーシステムに関する。
電力系統には保護リレーシステムが設けられている。保護リレーシステムは、様々な用途に適用され、例えば、送電線保護リレーシステムが知られている。送電線保護リレーシステムは、送電線および母線の事故を検出した場合に事故区間を切り離す。送電線保護リレーシステムにおいては、送電線区間の各端子にリレー装置が配置されている。各リレー装置は電気量データを計測して、電気量データを含む通信フレームを他のリレー装置との間で送受信する。
例えば、特開2014-138454号公報(特許文献1)に係る保護継電システムは、電力系統の電気量データに基づいて電力系統の保護を行なう複数の保護継電装置を備える。保護継電装置間においてはネットワーク用いて通信が行なわれる。
特開2014-138454号公報
保護区間の各端子には、リレー装置および監視装置等の各種装置が設けられており、ネットワークを用いて通信が行なわれる。多種のデータを同一ネットワークを介して送受信する場合、各端子に設けられた各種装置のデータの送信タイミングが集中すると、ネットワークスイッチでのデータの待機状態が発生し、正常にデータが送受信されずに消失する可能性がある。
本開示のある局面における目的は、各端子に設けられた複数のリレー装置を含む保護リレーシステムにおいて、ネットワークスイッチにおける負荷を軽減して、正常にデータ通信することが可能な技術を提供することである。
ある実施の形態に従う保護リレーシステムは、複数の端子にそれぞれ設けられた複数のネットワークスイッチと、ループ状に接続された複数のネットワークスイッチの各々について、当該ネットワークスイッチに接続された複数のリレー装置とを備える。複数のネットワークスイッチの各々について、当該ネットワークスイッチに接続された第1リレー装置は、サンプリングタイミングから第1の時間が経過した第1タイミングで、サンプリングタイミングでサンプリングされた第1電気量データを含む第1フレームを当該ネットワークスイッチに送信する。複数のネットワークスイッチの各々について、当該ネットワークスイッチに接続された第2リレー装置は、サンプリングタイミングから第2の時間が経過した第2タイミングで、サンプリングタイミングでサンプリングされた第2電気量データを含む第2フレームを当該ネットワークスイッチに送信する。各ネットワークスイッチは、受信した第1フレームおよび第2フレームを他のネットワークスイッチに送信する。
本開示によると、各端子に設けられた複数のリレー装置を含む保護リレーシステムにおいて、ネットワークスイッチにおける負荷を軽減して、正常にデータ通信することができる。
本実施の形態に従う保護リレーシステムの全体構成図である。 リレー装置のハードウェア構成の一例を示すブロック図である。 時刻同期方式の一例を示すシーケンス図である。 比較例に従うフレーム送信タイミングを説明するためのタイミングチャートである。 比較例に従うスイッチへのフレーム到着タイミングを説明するための図である。 本実施の形態に従うリレー装置のフレーム送信タイミングを説明するためのタイミングチャートである。 本実施の形態に従うスイッチへのフレーム到着タイミングを説明するための図である。 本実施の形態の変形例に従うリレー装置のフレーム送信タイミングを説明するためのタイミングチャートである。 本実施の形態の変形例に従うスイッチへのフレームの到着タイミングを説明するための図である。 その他の実施の形態に従う保護リレーシステムの全体構成図である。 その他の実施の形態に従うフレーム送信タイミングを説明するための図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
<全体構成>
図1は、本実施の形態に従う保護リレーシステムの全体構成図である。図1を参照して、保護リレーシステム1000は、ネットワークスイッチ3_1~3_5(以下、「スイッチ3」とも総称する。)と、複数のリレー装置2_1~2_20(以下、「リレー装置2」とも総称する。)と、同期装置20とを含む。本実施の形態では、同期装置20がスイッチ3_1に接続される構成について説明するが、同期装置20は他のスイッチ3_2~3_5のいずれに接続される構成であってもよい。
図1に示す保護リレーシステム1000で用いられるネットワークNWは、20個のリレー装置2_1~2_20を5つのスイッチ3_1~3_5を用いて相互に接続して構成される。複数のスイッチ3_1~3_5は、それぞれ複数の端子(例えば、電気所)E1~E5に設けられている。複数のスイッチ3_1~3_5は、通信経路Rを介してループ状に接続されている。ネットワークNWは、例えば、イーサネット(登録商標)等の高速通信網で構成されている。各スイッチ3は、例えば、L3スイッチである。
各スイッチ3には、複数のリレー装置2(すなわち、第1~第4リレー装置)が接続されている。例えば、端子E1には、スイッチ3_1と、スイッチ3_1に接続された第1リレー装置2_1、第2リレー装置2_2、第3リレー装置2_3および第4リレー装置2_4と、同期装置20とが設けられている。また、端子E2には、スイッチ3_2と、スイッチ3_2に接続された第1リレー装置2_5、第2リレー装置2_6、第3リレー装置2_7および第4リレー装置2_8とが設けられている。他の端子E3~E5についても同様である。
各リレー装置2は、ディジタル型の保護リレー装置であり、例えば、電流差動演算を実行して保護区間を保護するための電流差動リレー装置である。本実施の形態では、各第1リレー装置2_1,2_5,2_9,2_13,2_17(以下、「第1リレー装置2」とも総称する。)は、第1送電線を保護するための電流差動リレー装置である。同様に、各第2リレー装置2_2,2_6,2_10,2_14,2_18(以下、「第2リレー装置2」とも総称する。)は第2送電線を保護し、各第3リレー装置2_3,2_7,2_11,2_15,2_19(以下、「第3リレー装置2」とも総称する。)は第3送電線を保護し、各第4リレー装置2_4,2_8,2_12,2_16,2_20(以下、「第4リレー装置2」とも総称する。)は第4送電線を保護する。
各リレー装置2は、電気量データ(例えば、電流データ、電圧データ)を計測し、通信経路R上の各スイッチ3に接続された他のリレー装置2との間で電気量データを含むフレームを送受信する。これにより、各リレー装置2は、同一の送電線を保護する他のリレー装置2で計測された電気量データを共有する。具体的には、各第1リレー装置は、第1送電線を保護する他の第1リレー装置で計測された電気量データを共有する。同様に、各第2リレー装置は他の第2リレー装置で計測された電気量データを共有し、各第3リレー装置は他の第3リレー装置で計測された電気量データを共有し、各第4リレー装置は他の第4リレー装置で計測された電気量データを共有する。
各リレー装置2は、自端子で計測した電気量データを含むフレームを生成して、当該リレー装置2に接続されたスイッチ3に生成したフレームを送信する。具体的には、各第1リレー装置は、自端子で計測した電気量データM1を含むフレームF1をスイッチ3に送信する。各第2リレー装置は、自端子で計測した電気量データM2を含むフレームF2をスイッチ3に送信する。各第3リレー装置は、自端子で計測した電気量データM3を含むフレームF3をスイッチ3に送信する。各第4リレー装置は、自端子で計測した電気量データM4を含むフレームF4をスイッチ3に送信する。
各スイッチ3は、通信経路Rを介して、受信したフレームF1~F4を他のスイッチ3に順次送信する。具体的には、スイッチ3_1は、各フレームF1~F4をスイッチ3_2に送信する。スイッチ3_2は、各フレームF1~F4をスイッチ3_1およびスイッチ3_3に送信する。スイッチ3_3~3_5についても同様である。
詳細は後述するが、本実施の形態では、各リレー装置2からスイッチ3にフレームを送信するタイミングが管理されている。そのため、各スイッチ3の仕様を超える負荷をかけることなく、通信経路Rを介して正常にデータを送受信することができる。
同期装置20は、自装置の時刻に各リレー装置2の時刻を同期させるための同期メッセージを各リレー装置2と送受信する。これにより、保護リレーシステム1000におけるすべてのリレー装置2の時刻が同期する。各リレー装置2は、同一時刻(すなわち、サンプリングタイミング)で計測した電気量データを用いて、事故検出判定等の演算を行なう。電気量データを計測するタイミングは、ハードウェアクロックを分周して生成するサンプリングパルス信号を基準に定められる。例えば、サンプリング周期は、系統周波数の電気角30°(例えば、50Hz系統の場合、1.67ms)に設定される。
典型的には、各リレー装置2は、各端子でサンプリングされた電気量データ(この場合、電流データ)を用いて電流差動演算を実行する。第1リレー装置は、自端子でサンプリングされた電気量データM1と、1以上の他端子でサンプリングされた電気量データM1とを用いて電流差動演算を実行することにより第1送電線を保護する。第2リレー装置は、自端子でサンプリングされた電気量データM2と、1以上の他端子でサンプリングされた電気量データM2とを用いて電流差動演算を実行することにより第2送電線を保護する。第3おより第4リレー装置についても同様である。
一例として、第1送電線を保護する各第1リレー装置2による電流差動方式について説明する。第1リレー装置2_1,2_5,2_9,2_13,2_17が計測した電流データを、それぞれ電流データI1,I5,I9,I13,I17とする。この場合、各第1リレー装置は、各電流データI1,I5,I9,I13,I17のベクトル和を算出し、算出したベクトル和の大きさを差動電流IDLとして算出する。各第1リレー装置は、差動電流IDLが閾値Kよりも大きいか否か(すなわち、IDL1>Kが成立するか否か)を判定する。IDL>Kが成立する場合、各第1リレー装置は、保護区間(すなわち、第1送電線)に事故が発生したと判定して、トリップ指令TRを出力する。
スイッチ3_1とスイッチ3_5との間には、予備通信経路が準備されている。例えば、スイッチ3_4とスイッチ3_5との間の通信経路Rが故障により通信不可能になった場合、スイッチ3_4とスイッチ3_5との間の通信経路Rを新たな予備通信経路とする。そして、元の予備通信経路等を用いて各スイッチ3をループ状に通信接続する。
<ハードウェア構成>
各リレー装置2が、マイクロコンピュータに基づいて構成されている例について説明する。以下の例と異なり、各リレー装置2は、FPGA(Field Programmable Gate Array)またはASIC(Application Specific Integrated Circuit)などの電子回路に基づいて構成されていてもよい。もしくは、各リレー装置2は、FPGAまたはASICなどの電子回路とマイクロコンピュータとを組み合わせることによって構成されていてもよい。
図2は、リレー装置2のハードウェア構成の一例を示すブロック図である。図2を参照して、リレー装置2は、補助変成器32と、A/D変換部35と、演算処理部40と、サンプリングパルス発生回路45と、通信回路50と、デジタル出力回路(D/O:Digital Output)55と、デジタル入力回路(D/I:Digital Input)56とを含む。
補助変成器32は、電流変成器または電圧変成器からの電気量を取り込み、リレー内部回路での信号処理に適した電圧に変換して出力する。A/D変換部35は、補助変成器32から出力される電圧を取り込んでデジタルデータに変換する。具体的には、A/D変換部35は、アナログフィルタと、サンプルホールド回路と、マルチプレクサと、A/D変換器とを含む。
アナログフィルタは、補助変成器32から出力される電流の波形信号から高周波のノイズ成分を除去する。サンプルホールド回路は、アナログフィルタから出力される電流の波形信号を、サンプリングパルス発生回路45により生成されたサンプリングパルスの周期(すなわち、サンプリング周期)でサンプリングする。マルチプレクサは、演算処理部40から入力されるタイミング信号に基づいて、サンプルホールド回路から入力される波形信号を時系列で順次切り替えてA/D変換器に入力する。A/D変換器は、マルチプレクサから入力される波形信号をアナログデータからデジタルデータに変換する。A/D変換器は、デジタル変換した波形信号(すなわち、デジタルデータ)を演算処理部40へ出力する。
演算処理部40は、CPU(Central Processing Unit)41と、RAM(Random Access Memory)42と、ROM(Read Only Memory)43とを含む。これらの各要素はバス44を介して相互に接続されている。演算処理部40は、フラッシュメモリなど電気的に書換え可能な不揮発性メモリを含んでいてもよい。RAM42およびROM43は、CPU41の主記憶として用いられる。CPU41は、ROM43または不揮発性メモリに格納されたプログラムに従って、リレー装置2全体の動作を制御する。典型的には、以下に説明するリレー装置2の各処理は、演算処理部40によって実行される。
サンプリングパルス発生回路45は、発振器と、分周回路とを含む。発信器は、サンプリングパルスを発生するための基準周波数の基準周波数信号を出力する。分周回路は、発信器から入力される基準周波数信号を分周率nで分周して、サンプリングパルスを発生する。なお、分周器の分周率nは、CPU41によって制御される。これにより、サンプリングパルスの周波数(すなわち、サンプリング周波数)が制御される。
通信回路50は、スイッチ3と通信する。通信回路50は、スイッチ3との間で規定のプロトコルに従った通信を行なう。
デジタル出力回路55は、外部機器に信号を出力するためのインターフェイス回路である。例えば、デジタル出力回路55は、CPU41の指令に従って、送電線に設けられた遮断器にトリップ指令TRを出力する。デジタル入力回路56は、例えば、遮断器の開閉状態を示す開閉情報を遮断器から受信する。
<時刻同期方式>
図3は、時刻同期方式の一例を示すシーケンス図である。図3に示す処理は、IEEE1588に従う時刻同期方式である。同期装置20は、図3に示す処理を各リレー装置2と実行する。
図3を参照して、同期装置20は、時刻同期制御するための同期フレームであるSyncメッセージをリレー装置2に送信する(シーケンスSQ2)。同期装置20は、Syncメッセージを送信した時刻k1を内部メモリに記憶する。リレー装置2は、Syncメッセージを受信し、その受信した時刻k2を内部メモリに記憶する。
同期装置20は、Syncメッセージを送信した時刻k1を内部メモリから読み出して、時刻k1を格納したFollow_Upメッセージをリレー装置2に送信する(シーケンスSQ4)。リレー装置2は、受信したFollow_Upメッセージに格納された時刻k1を内部メモリに記憶する。なお、同期装置20は、時刻k1が格納されたSyncメッセージをリレー装置2に送信する構成であってもよい。
リレー装置2は、同期装置20にDelay_Reqメッセージを送信する(シーケンスSQ6)。リレー装置2は、Delay_Reqメッセージを送信した時刻k3を内部メモリに記憶する。同期装置20は、Delay_Reqメッセージを受信し、その受信した時刻k4を記憶する。
同期装置20は、時刻k4を格納したDelay_Respメッセージをリレー装置2に送信する(シーケンスSQ8)。リレー装置2は、受信したDelay_Respメッセージに格納された時刻k4を内部メモリに記憶する。
上述のシーケンスにより、リレー装置2の内部メモリには、時刻k1,k2,k3,k4が記憶されている。
リレー装置2は、時刻k1と時刻k2との差(すなわち、「k2-k1」)を計算することにより、同期装置20からリレー装置2への伝送路について、同期装置20およびリレー装置2の各時刻のずれと伝送路遅延との和を取得する。また、リレー装置2は、時刻k3と時刻k4との差(すなわち、「k4-k3」)を計算することにより、リレー装置2から同期装置20への伝送路について、同期装置20およびリレー装置2の各時刻のずれと伝送路遅延との和を取得する。
また、時刻差“k4-k3”と時刻差“k2-k1”との和は、伝送路遅延の二倍の時間に相当する。時刻差“k4-k3”と時刻差“k2-k1”との差は、同期装置20の時刻とリレー装置2の時刻とのずれの二倍の時間に相当する。ここで、同期装置20とリレー装置2との間の伝送遅延は、往路と復路で等価であるとする。この場合、単一方向の伝送路の遅延時間txは、以下の式(1)のように表わされる。
tx={(k4-k3)+(k2-k1)}/2 …(1)
また、同期装置20の時刻とリレー装置2の時刻との時刻差tdは、以下の式(2)のように表わされる。
td={(k4-k3)-(k2-k1)}/2 …(2)
リレー装置2は、時刻差tdを時刻同期の補正量として、自装置の時刻を補正することにより、同期装置20との時刻同期を実施する。これにより、同期装置20の時刻とリレー装置2の時刻とが同期する(すなわち、一致する)。
上記のように、各リレー装置2は、対応するスイッチ3を介して同期装置20から受信した時刻同期データに基づいて、当該リレー装置2の時刻を同期装置20の時刻に同期させる。これにより、各リレー装置2は、自装置のサンプリングタイミングを他のリレー装置2のサンプリングタイミングと同期させることができる。結果として、各リレー装置2_1~2_20のすべてのサンプリングタイミングが同期する。
<フレームの送信方式>
(比較例に従う送信方式)
図4は、比較例に従うフレーム送信タイミングを説明するためのタイミングチャートである。図4を参照して、図中の矢印はサンプリングタイミングを示している。時刻t0の今回のサンプリングタイミングから時刻t0xの次回のサンプリングタイミングまでの期間Taは、サンプリング期間を示している。
比較例に従うリレー装置では、サンプリングタイミングから一定期間後にフレームを送信するように構成されている。そのため、スイッチ3に対して複数のリレー装置が接続される構成において、各リレー装置のサンプリングタイミングが一致している場合、各リレー装置は、同一時刻にサンプリングした電気量データを含むフレームを同時にスイッチ3に送信する。すなわち、各リレー装置2から送信されるフレームの送信期間が重複する。図4の例では、第1~第4リレー装置は、時刻t0のサンプリングタイミングから時間T1経過した時刻t1に、それぞれフレームF1~F4をスイッチ3に送信する。
各スイッチ3は、第1~第4リレー装置から同時に受信したフレームF1~F4を内部のバッファに格納し、格納されたフレームF1~F4を順次読み出して他のスイッチ3に送信する。例えば、各スイッチ3は、フレームF1、フレームF2、フレームF3、フレームF4の順に送信する。各スイッチ3のバッファには、先のフレームの送信が完了するまでの間、残りのフレームが格納された状態となる。さらに、各スイッチ3のバッファには、他のスイッチ3から送信されるフレームも格納される。したがって、スイッチ3に対して同じタイミングで各リレー装置2からのフレームが到着すると、そのバッファには大きな負荷がかかる。この場合、スイッチ3のバッファのメモリ容量を超えて、データの待機状態が発生してしまい、正常にデータが送受信されずに消失する可能性がある。
図5は、比較例に従うスイッチへのフレーム到着タイミングを説明するための図である。図5の横軸は、各リレー装置2のリレー番号を示している。具体的には、リレー装置2_1~2_20のリレー番号は、それぞれ1~20で示されている。図5の縦軸は、サンプリングタイミングから、各リレー装置2のフレームがスイッチ3に到着するまでの到着時間が示されている。具体的には、図5(a)は、スイッチ3_1における到着時間が示されており、図5(b)にはスイッチ3_3における到着時間が示されている。なお、説明の容易化のため、図1に示す各スイッチ3間の距離は同一であるものとする。
図5(a)を参照して、スイッチ3_1には各リレー装置2_1~2_4が接続されているため、各リレー装置2_1~2_4のフレームはスイッチ3_1に同時に到着する。到着時間が35μs~40μs付近において、スイッチ3_1に隣接したスイッチ3_2に接続された各リレー装置2_5~2_8のフレームがスイッチ3_1に順次到着する。到着時間が65μs~70μs付近において、スイッチ3_3に接続された各リレー装置2_9~2_12のフレームがスイッチ3_2を介してスイッチ3_1に順次到着する。各リレー装置2_13~2_20のフレームについても図5(a)に示す通りである。
図5(b)を参照して、スイッチ3_3には各リレー装置2_9~2_12が接続されているため、各リレー装置2_9~2_12のフレームはスイッチ3_3に同時に到着する。スイッチ3_3はスイッチ3_2およびスイッチ3_4に隣接している。そのため、到着時間が35μs~40μs付近において、各リレー装置2_5~2_8のフレームおよび各リレー装置2_13~2_16のフレームがスイッチ3_1に順次到着する。また、到着時間が65μs~70μs付近において、各リレー装置2_1~2_4のフレームおよび各リレー装置2_17~2_20のフレームがスイッチ3_3に順次到着する。
図5を参照すると、スイッチ3への各フレームの到着タイミングが短期間に集中していることが理解される。特に、両側に他のスイッチ3が接続されているスイッチ3_3の場合、当該スイッチ3_3が短期間に受信するフレームの数はより多くなる。したがって、バッファへの負荷が大きくなると考えられる。
(本実施の形態に従う送信方式)
図6は、本実施の形態に従うリレー装置のフレーム送信タイミングを説明するためのタイミングチャートである。図6を参照して、本実施の形態に従う第1~第4リレー装置は、それぞれ異なるタイミングで、同一時刻にサンプリングした電気量データを含むフレームをスイッチ3に送信する。すなわち、フレームF1~F4の送信期間が互いに重複しない。
図6の例では、第1リレー装置は、時刻t0のサンプリングタイミングから時間T1経過したタイミング(すなわち、時刻t1)で、当該サンプリングタイミングでサンプリングされたフレームF1を送信する。第2リレー装置は、サンプリングタイミングから時間T2経過したタイミング(すなわち、時刻t2)で、当該サンプリングタイミングでサンプリングされたフレームF2を送信する。図6によると、フレームF1の送信が完了した後、フレームF2が送信されていることが理解される。すなわち、第1リレー装置がフレームF1を送信する期間は、第2リレー装置がフレームF2を送信する期間と重複しない。同様に、第3リレー装置は、サンプリングタイミングから時間T3経過した時刻t3にフレームF3を送信し、第4リレー装置は、サンプリングタイミングから時間T4経過した時刻t4にフレームF4を送信する。
各リレー装置2のフレーム送信タイミングの時間差は一定である。すなわち、時刻t1から時刻t2までの時間、時刻t2から時刻t3までの時間、および、時刻t3から時刻t4までの時間はいずれもTsであり、同一である。
上記送信方式によると、スイッチ3が、第1~第4リレー装置から各フレームF1~F4を受信するタイミングは異なる。スイッチ3は、受信したフレームをバッファに格納し、即時に当該フレームを他のスイッチ3に送信する。
したがって、スイッチ3がフレームF1~F4を他のスイッチ3に送信するタイミングは、第1~第4リレー装置がフレームF1~F4をスイッチ3に送信するタイミング(例えば、時刻t1~t4)とほぼ同期する。例えば、スイッチ3は、第1リレー装置から受信したフレームF1を他のスイッチ3に送信した後、第2リレー装置からフレームF2を受信して当該フレームF2を他のスイッチ3に送信する。
図4の送信方式のように各フレームF1~F4を同時に受信する場合と比較して、図6の送信方式ではバッファ内に同時に格納されているフレーム数(すなわち、データ量)が少ない。そのため、本実施の形態では、各スイッチ3のバッファに対する負荷を軽減できる。
図7は、本実施の形態に従うスイッチへのフレーム到着タイミングを説明するための図である。図7の横軸および縦軸は、図5と同様である。また、各スイッチ3間の距離は同一であるものとする。図7(a)は、スイッチ3_1における到着時間が示されており、図7(b)にはスイッチ3_3における到着時間が示されている。
図7(a)を参照して、各リレー装置2_1~2_4のフレームが、一定時間(図6の時間Tsに対応し、例えば、10μs)ごとにスイッチ3_1に順次到着する。スイッチ3_1に隣接したスイッチ3_2に接続された各リレー装置2_5~2_8のフレームは、10μsごとにスイッチ3_1に順次到着する。なお、リレー装置2_4のフレームが到着した後に、各リレー装置2_5~2_8のフレームが到着する。各リレー装置2_13~2_20のフレームの到着タイミングについても図7(a)に示す通りである。このように、スイッチ3_1への各フレームの到着タイミングは短期間に集中していないことが理解される。
図7(b)を参照して、各リレー装置2_9~2_12のフレームは、10μsごとにスイッチ3_3に順次到着する。スイッチ3_2に接続された各リレー装置2_5~2_8のフレームおよび各リレー装置2_13~2_16のフレームは、10μsごとにスイッチ3_3に順次到着する。なお、リレー装置2_12のフレームが到着した後に、各リレー装置2_5~2_8のフレームおよび各リレー装置2_13~2_16のフレームが到着する。
図7(b)によると、例えば、第1リレー装置2_5,2_13のフレームF1は、ほぼ同じタイミングでスイッチ3_3に到着する。これは、第2リレー装置2_6,2_14のフレームF2、第3リレー装置2_7,2_15のフレームF3、第4リレー装置2_8,2_16のフレームF4についても同様である。しかし、各フレームの到着タイミングが短期間に集中することはない。図5(b)と比較すると、スイッチ3_3が短期間に受信するフレームの数は明らかに少ないことが理解される。このことから、各スイッチ3のバッファに対する負荷を軽減でき、バッファからデータ(すなわち、フレーム)が溢れてしまう事態を防止できる。
(変形例)
図6および図7では、第1~第4リレー装置のフレーム送信タイミングの間隔が一定(例えば、時間Ts)である場合について説明した。変形例では、各フレームF1~F4を2つのグループに分けて、最初のグループに属するフレームの送信タイミングと、後のグループに属するフレームの送信タイミングとの間に、比較的長い遅延時間を設ける構成について説明する。
図8は、本実施の形態の変形例に従うリレー装置のフレーム送信タイミングを説明するためのタイミングチャートである。図8を参照して、フレームF1,F2はグループG1に属しており、フレームF3,F4はグループG2に属している。グループG1に属する第1リレー装置は、時刻t0のサンプリングタイミングから時間T1経過した時刻t1にフレームF1を送信し、グループG1に属する第2リレー装置は、サンプリングタイミングから時間T2経過した時刻t2にフレームF2を送信する。フレームF1の送信タイミング(例えば、時刻t1)とフレームF2の送信タイミング(例えば、時刻t2)との時間差は“Ts”である。
第3リレー装置は、サンプリングタイミングから時間T3経過した時刻t3にフレームF3を送信し、第4リレー装置は、サンプリングタイミングから時間T4経過した時刻t4にフレームF4を送信する。フレームF3の送信タイミング(例えば、時刻t3)とフレームF4の送信タイミング(例えば、時刻t4)との時間差は“Ts”である。一方、フレームF2の送信タイミングとフレームF3の送信タイミングとの時間差は“Ts1”である。時間Ts1は時間Tsよりも十分長い。すなわち、異なるグループに属する各リレー装置2のフレーム送信タイミングの間隔(例えば、時間Ts1)は、同じグループに属する各リレー装置2のフレーム送信タイミングの間隔(例えば、時間Ts)よりも十分長い。
スイッチ3は、受信したフレームF1~F4を他のスイッチ3に順次送信する。そのため、スイッチ3がフレームF1~F4を他のスイッチ3に送信するタイミングは、第1~第4リレー装置がフレームF1~F4をスイッチ3に送信するタイミング(例えば、時刻t1~t4)とほぼ同期する。スイッチ3は、グループG1に属するフレームFM1,FM2を送信してから比較的長い時間が経過した後、グループG2に属するフレームFM3を送信する。そのため、他のスイッチ3からスイッチ3に各フレームF1,F2が到着するタイミングと、他のスイッチ3からスイッチ3に各フレームF3,F4が到着するタイミングとは大きく異なる。
したがって、グループG1に対応するフレームF1,F2と、グループG2に対応するフレームF3,F4とが分散して各スイッチ3に到着するため、各スイッチ3が短期間に受信するフレームの数が低減する。
図9は、本実施の形態の変形例に従うスイッチへのフレームの到着タイミングを説明するための図である。図9の横軸および縦軸は、図5において説明した通りである。また、各スイッチ3間の距離は同一であるものとする。図9(a)は、スイッチ3_1における到着時間が示されており、図9(b)にはスイッチ3_3における到着時間が示されている。
図9(a)を参照して、各リレー装置2_1,2_2のフレームは、10μsごとにスイッチ3_1に順次到着する。続いて、各リレー装置2_5,2_6のフレーム、各リレー装置2_9,2_10のフレーム、各リレー装置2_13,2_14のフレーム、各リレー装置2_17,2_18のフレームが順次スイッチ3_1に到着する。
サンプリングタイミングから概ね200μs後に、各リレー装置2_3,2_4のフレームが、10μsごとにスイッチ3_1に順次到着する。続いて、各リレー装置2_7,2_8のフレーム、各リレー装置2_10,2_11のフレーム、各リレー装置2_15,2_16のフレーム、各リレー装置2_19,2_20のフレームが順次スイッチ3_1に到着する。
図9(b)を参照して、各リレー装置2_9,2_10のフレームは、10μsごとにスイッチ3_3に順次到着する。続いて、各リレー装置2_5,2_6のフレームおよび各リレー装置2_13,2_14のフレームがスイッチ3_3に順次到着し、各リレー装置2_1,2_2のフレームおよび各リレー装置2_17,2_18のフレームがスイッチ3_3に順次到着する。
サンプリングタイミングから概ね200μs後に、各リレー装置2_9,2_10のフレームが、10μsごとにスイッチ3_3に順次到着する。続いて、各リレー装置2_7,2_8のフレームおよび各リレー装置2_14,2_15のフレームがスイッチ3_3に順次到着し、各リレー装置2_3,2_4のフレームおよび各リレー装置2_19,2_20のフレームがスイッチ3_3に順次到着する。
上記より、変形例に従う送信方式では、第1リレー装置および第2リレー装置にそれぞれ対応するフレームF1,F2がスイッチ3に到着した後、第3リレー装置および第4リレー装置にそれぞれ対応するフレームF3,F4がスイッチ3に到着する。これにより、各フレームがさらに分散してスイッチ3_1に到着していることが理解される。
<利点>
本実施の形態によると、各リレー装置2から送信される各フレームのスイッチ3への到着タイミングを分散させることができる。そのため、スイッチ3における負荷が軽減され、データを消失することなく正常にデータを送受信することができる。これにより、電流差動リレーの保護演算に用いられる高速周期で送信されるデータの連続性が確保され、データ欠落による電流差動演算の中断(すなわち、保護の中断)を防止できる。
その他の実施の形態.
(1)上述した実施の形態において、各スイッチ3にリレー装置2以外の他の装置が接続される構成であってもよい。
図10は、その他の実施の形態に従う保護リレーシステム1000Aの全体構成図である。図10を参照して、保護リレーシステム1000Aは、図1の保護リレーシステム1000において、複数のスイッチ3_1~3_5にそれぞれ監視装置5_1~5_5(以下、「監視装置5」とも総称する。)が接続され、スイッチ3_5に解析装置が接続される構成に相当する。
監視装置5は、自端子で計測した電気量データと、当該電気量データに基づく演算データとを内部メモリに記憶する。演算データは、例えば、自端子で計測された電圧データおよび電流データに基づいて演算される電力データ、規定期間の電圧データに基づいて演算される周波数データ等である。監視装置5は、リレー装置2と同様のハードウェア構成であってもよい。この場合、監視装置5による各種処理は、監視装置5に含まれる演算処理部によって実行される。なお、監視装置5の機能を各リレー装置2に設ける構成であってもよい。
同期装置20は、自装置の時刻に各監視装置5の時刻を同期させるための同期メッセージを各監視装置5と送受信する。上述したように、同期装置20は、各リレー装置2とも同期メッセージをやり取りする。したがって、保護リレーシステム1000Aにおけるすべてのリレー装置2および監視装置5の時刻が同期する。これにより、各リレー装置2_1~2_20および各監視装置5_1~5_5のサンプリングタイミングが同期する。
監視装置5は、同期したサンプリングタイミングで計測した電気量データを順次記憶する。また、監視装置5は、電気量データに対して必要な演算を実行し、演算データを順次記憶する。典型的には、監視装置5は、第1~第4リレー装置によって計測される電気量データに相当する電気量データを計測する。監視装置5は、これらの電気量データおよび演算データを監視データとして記憶する。監視装置5は、監視データ(例えば、第1~第4送電線の電気量データ、および各電気量データに基づく演算データの少なくとも一方)を含むフレームFXを、対応するスイッチ3を介して他の監視装置5に送信する。
各監視装置5は、電気量データ(例えば、電流データ、電圧データ)、電気量データに基づく演算データ(例えば、有効電力データ、無効電力データ、周波数データ)等を含む監視データをディスプレイに表示する機能を有する。これにより、各監視装置5のユーザ(例えば、系統運用者)は、自装置および他の監視装置5の監視データを確認できる。
解析装置60は、保護区間(例えば、第1~第4送電線のいずれか)に事故が発生した場合、事故解析を実行する。具体的には、解析装置60は、各リレー装置2の少なくとも1つから事故が発生したとの通知を受信すると、当該事故に関連するデータを各監視装置5に要求する。例えば、第1送電線に事故が発生した場合を想定する。この場合、解析装置60は、事後発生前後の一定期間における第1送電線に関する電気量データおよび演算データの送信を各監視装置5に要求する。各監視装置5は、これらのデータを含むフレームFYを、対応するスイッチ3を介して解析装置60に送信する。
図11は、その他の実施の形態に従うフレーム送信タイミングを説明するための図である。各フレームF1~F4,FX,FYは4つのグループに分けられている。フレームF1,F2はグループG1に属し、フレームF3,F4はグループG2に属し、フレームFXはグループG3に属し、フレームFYはグループG4に属している。
図11を参照して、第1リレー装置は、時刻t0のサンプリングタイミングから時間T1経過した時刻t1にフレームF1を送信し、第2リレー装置は、サンプリングタイミングから時間T2経過した時刻t2にフレームF2を送信する。第3リレー装置は、サンプリングタイミングから時間T3経過した時刻t3にフレームF3を送信し、第4リレー装置は、サンプリングタイミングから時間T4経過した時刻t4にフレームF4を送信する。監視装置5は、サンプリングタイミングから時間T5経過したタイミング(例えば、時刻t5)でフレームFXを送信し、サンプリングタイミングから時間T6経過したタイミング(例えば、時刻t6)でフレームFYを送信する。
スイッチ3は、受信したフレームF1~F4,FX,FYを他のスイッチ3に順次送信する。そのため、スイッチ3がフレームF1~F4,FX,FYを他のスイッチ3に送信するタイミングは、各装置がフレームF1~F4,FX,FYをスイッチ3に送信するタイミング(例えば、時刻t1~t6)とほぼ同期する。
フレームFXには、監視データ(例えば、各電気量データおよび各演算データ)を分割したデータが含まれる。監視装置5は、サンプリングタイミング後の時刻t5が到来する毎にフレームFXを送信することにより、必要なすべての監視データを送信する。また、フレームFYには、解析装置60から要求された事故解析用データ(例えば、一定期間における電気量データおよび演算データ)を分割したデータが含まれる。監視装置5は、サンプリングタイミング後の時刻t6が到来する毎にフレームFYを送信することにより、必要なすべての事故解析用データを送信する。
図11に示すように、異なるグループに属する装置のフレーム送信タイミングの間隔(例えば、時間Ts2)は、同じグループに属する装置のフレーム送信タイミングの間隔(例えば、時間Ts)よりも十分長い。これにより、各フレームのスイッチ3への到着タイミングを分散させることができる。
上記によると、サンプリング期間において、各リレー装置2が、最新のサンプリングタイミングで計測された電気量データを送信しつつ、監視装置5が、監視データおよび事故解析用データの分割データを送信する。これにより、高速周期で送信する必要のあるリレー演算に用いられるデータ以外の他のデータ(例えば、監視データおよび事故解析用データ)も、当該リレー演算に影響を与えることなく同一のネットワークを用いて送受信できる。このように、ネットワークを最大限に使用することにより、他のデータ用に新たなネットワークを構築する必要がないため、トータルコストの削減も実現できる。
(2)上述の実施の形態として例示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
2 リレー装置、3 スイッチ、5 監視装置、20 同期装置、32 補助変成器、35 A/D変換部、40 演算処理部、42 RAM、43 ROM、44 バス、45 サンプリングパルス発生回路、50 通信回路、55 デジタル出力回路、56 デジタル入力回路、60 解析装置、1000,1000A 保護リレーシステム。

Claims (9)

  1. 複数の端子にそれぞれ設けられた複数のネットワークスイッチと、
    ループ状に接続された前記複数のネットワークスイッチの各々について、当該ネットワークスイッチに接続された複数のリレー装置とを備え、
    前記複数のネットワークスイッチの各々について、当該ネットワークスイッチに接続された第1リレー装置は、サンプリングタイミングから第1の時間が経過した第1タイミングで、前記サンプリングタイミングでサンプリングされた第1電気量データを含む第1フレームを当該ネットワークスイッチに送信し、
    前記複数のネットワークスイッチの各々について、当該ネットワークスイッチに接続された第2リレー装置は、前記サンプリングタイミングから第2の時間が経過した第2タイミングで、前記サンプリングタイミングでサンプリングされた第2電気量データを含む第2フレームを当該ネットワークスイッチに送信し、
    各前記ネットワークスイッチは、受信した前記第1フレームおよび前記第2フレームを他の前記ネットワークスイッチに送信する、保護リレーシステム。
  2. 前記複数のネットワークスイッチのいずれかに接続された同期装置をさらに備え、
    前記複数のネットワークスイッチの各々について、当該ネットワークスイッチに接続された前記複数のリレー装置の各々は、当該ネットワークスイッチを介して前記同期装置から受信した時刻同期データに基づいて、当該リレー装置の時刻を前記同期装置の時刻に同期させることにより、当該リレー装置のサンプリングタイミングと他のリレー装置のサンプリングタイミングとを同期させる、請求項1に記載の保護リレーシステム。
  3. 前記第1タイミングは前記第2タイミングよりも早く、
    前記複数のネットワークスイッチの各々は、当該ネットワークスイッチに接続された前記第1リレー装置から受信した前記第1フレームを他の前記ネットワークスイッチに送信した後、当該ネットワークスイッチに接続された前記第2リレー装置から受信した前記第2フレームを他の前記ネットワークスイッチに送信する、請求項1または請求項2に記載の保護リレーシステム。
  4. 前記複数のネットワークスイッチの各々について、当該ネットワークスイッチに接続された第3リレー装置は、前記サンプリングタイミングから第3の時間が経過した第3タイミングで、前記サンプリングタイミングでサンプリングされた第3電気量データを含む第3フレームを当該ネットワークスイッチに送信し、
    前記第1および第2リレー装置が第1グループに属し、前記第3リレー装置が第2グループに属する場合、前記第2タイミングと前記第3タイミングとの時間差は、前記第1タイミングと前記第2タイミングとの時間差よりも長い、請求項1~請求項3のいずれか1項に記載の保護リレーシステム。
  5. 各前記ネットワークスイッチは、前記第1グループに属する前記第1フレームおよび前記第2フレームを送信した後、前記第2グループに属する前記第3フレームを送信する、請求項4に記載の保護リレーシステム。
  6. 前記複数のネットワークスイッチの各々に接続されており、自端子でサンプリングされる電気量データ、および当該電気量データに基づいて演算された演算データの少なくとも一方を含む監視データを記憶する監視装置をさらに備え、
    前記監視装置は、前記サンプリングタイミングから第4の時間が経過した第4タイミングで、前記監視データを含む第4フレームを前記ネットワークスイッチに送信する、請求項4または請求項5に記載の保護リレーシステム。
  7. 前記第4フレームが第3グループに属する場合、前記第3タイミングと前記第4タイミングとの時間差は、前記第1タイミングと前記第2タイミングとの時間差よりも長い、請求項6に記載の保護リレーシステム。
  8. 各前記端子に設けられた前記ネットワークスイッチに接続された前記第1リレー装置は、自端子でサンプリングされた前記第1電気量データと、1以上の他端子でサンプリングされた前記第1電気量データとを用いて電流差動演算を実行し、
    各前記端子に設けられた前記ネットワークスイッチに接続された前記第2リレー装置は、自端子でサンプリングされた前記第2電気量データと、前記1以上の他端子でサンプリングされた前記第2電気量データとを用いて電流差動演算を実行する、請求項1~請求項7のいずれか1項に記載の保護リレーシステム。
  9. 前記第1リレー装置が前記第1フレームを送信する期間は、前記第2リレー装置が前記第2フレームを送信する期間と重複しない、請求項1~請求項8のいずれか1項に記載の保護リレーシステム。
JP2022015022A 2022-02-02 2022-02-02 保護リレーシステム Pending JP2023112972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022015022A JP2023112972A (ja) 2022-02-02 2022-02-02 保護リレーシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022015022A JP2023112972A (ja) 2022-02-02 2022-02-02 保護リレーシステム

Publications (1)

Publication Number Publication Date
JP2023112972A true JP2023112972A (ja) 2023-08-15

Family

ID=87565460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022015022A Pending JP2023112972A (ja) 2022-02-02 2022-02-02 保護リレーシステム

Country Status (1)

Country Link
JP (1) JP2023112972A (ja)

Similar Documents

Publication Publication Date Title
US8953645B2 (en) Communication system, communication apparatus and time synchronization method
JP6125714B2 (ja) 分散型電力系統測定のための通信システムおよび方法
US9476922B2 (en) Measuring device, protection relay, and program product
JPS64890B2 (ja)
EP2898418B1 (en) Branch circuit monitoring
JP5020421B1 (ja) 保護制御装置
CN103546272A (zh) 一种基于数据交换动态延时补偿的采样值同步方法
JP2010041899A (ja) 保護リレーシステム
JP2014135657A (ja) 同期維持装置、局側装置、宅側装置、通信システム及び同期時刻の維持方法
CN110915169B (zh) 用于自动化***的总线连接器和用于监视供电网的方法
JP2023112972A (ja) 保護リレーシステム
Flatt et al. An FPGA based cut-through switch optimized for one-step PTP and real-time Ethernet
JP2017153305A (ja) 保護制御装置
JP5457230B2 (ja) 保護継電装置、並びに電流差動保護継電装置
Zhao et al. A network scheme for process bus in smart substations without using external synchronization
JP2023069810A (ja) 保護リレーシステム
JP5844022B1 (ja) プロセスバス適用保護システム
JP7511538B2 (ja) 保護リレーシステム
EP2887547B1 (en) Balancing currents of power semiconductors
JP2872011B2 (ja) Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置
JPH08251802A (ja) ディジタルリレーのサンプリング同期方法
Ptaszyński et al. Mikronika's new solutions for power substations with the process bus technology
JP2024020086A (ja) マージングユニット、電子装置、及びプロセスバスシステム
RU119964U1 (ru) Четырехпортовое устройство резервирования для коммуникационной сети и коммуникационная сеть с таким устройством
WO2016181457A1 (ja) ディジタル保護制御装置及び電力系統保護方法