JP3581289B2 - 電界放出電子源アレイ及びその製造方法 - Google Patents
電界放出電子源アレイ及びその製造方法 Download PDFInfo
- Publication number
- JP3581289B2 JP3581289B2 JP2000060036A JP2000060036A JP3581289B2 JP 3581289 B2 JP3581289 B2 JP 3581289B2 JP 2000060036 A JP2000060036 A JP 2000060036A JP 2000060036 A JP2000060036 A JP 2000060036A JP 3581289 B2 JP3581289 B2 JP 3581289B2
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- electron source
- electrode wiring
- emission electron
- minute space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、冷陰極ランプ、蛍光表示管、液晶デバイス用のバックライト、フィールドエミッションディスプレイ等に用いられる電界放出電子源アレイ及びその製造方法に関し、詳細には、均一性、信頼性に優れ、薄型画像形成装置のようにXYアドレスが必要な電界放出電子源アレイ及びその製造方法に関する。
【0002】
【従来の技術】
近年、強電界を印加することにより、電界放出電子を放出する電界放出電子源の研究、開発が盛んに行われ、フラットパネルディスプレイ、すなわちフィールドエミッションディスプレイ(FED)への応用が期待されている。
最近になって、円筒状に巻いたグラファイト層が入れ子状になった形状を有するカーボンナノチューブ(CNT)が飯島ら(S.Iijima,Nature,354,56.1991)によって発見され、CNTを用いたFEDの研究、開発が行われるようになってきた。このようなCNTを用いたFEDの構成は、例えば、特開平11−162383号公報で開示されたものがある。
図5は、特開平11−162383号公報で開示されている平面ディスプレイの断面図を示すものであり、この図を用いて、従来のCNTを用いた平面ディスプレイの構成を説明する。電子放出部105はリブ104で分割されると共に、スルーホールを介して、カソード電極配線と電気的に接続される。前記リブ104上には、ゲート電極配線が配設され、このゲート電極配線と前記カソード電極配線とを用いることにより、XYアドレスを可能にし、平面ディスプレイの提供を可能にしている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記公報に記載された平面ディスプレイにあっては、電子放出部(画素部)は、スクリーン印刷法で形成した柱状グラファイト(CNT)のペーストパターンであり、画素部、更にはディスプレイ面内の発光輝度の均一性が劣化するという課題があった。
また、この平面ディスプレイは、従来より用いられている抵抗層等の電流制限機構が設けられていないため、CNTが過電流によりダメージを受け、平面ディスプレイの信頼性劣化が課題であった。さらに、この平面ディスプレイに、従来から知られているような抵抗層を単に配設しただけでは、ペースト内の各々のCNTの電気的な接触があり、抵抗を十分に付加することができず、電流制限機構の効果があまり得られなかった。
本発明は、このような問題に鑑みてなされたものであって、エミッション電流が均一で、電流制限機構を有し、薄型画像形成装置のチラツキの低減、信頼性の向上を可能にする電界放出電子源アレイ及びその製造方法を提供することを目的とする。
【0004】
【課題を解決するための手段】
本発明の電界放出電子源アレイは、電界放出電子源とカソード電極配線とが抵抗層を介して電気的に接続され、前記電界放出電子源と前記抵抗層が同一の微小空間に充填され、前記微小空間のそれぞれが絶縁材料で絶縁分離され、電子放出領域が前記電界放出電子源と前記抵抗層とを充填する微小空間を集積して形成される構造を特徴とする。
すなわち、本発明の電界放出電子源アレイは、数十nm〜数百nm程度の微小空間に分割して配設された電界放出電子源の集合体であり、一つの電界放出電子源は一つの抵抗層と微小空間内で電気的に接続する構成を有する。
また、前記電界放出電子源が、電子放出材料と、前記電子放出材料を前記微小空間内の前記抵抗層上に固定化する固着材料とから構成されるものであることで、前記固着材料は電子放出材料を分散し、電気的、機械的に抵抗層に付着する役割を有する。
また、前記微小空間を有する絶縁材料が、多孔質アルミナであることを特徴とする。微小空間がカソード電極配線側から電子放出面側に貫通しており、その貫通した微小空間が直線的であることから、微小空間を有する絶縁材料を多孔質アルミナで構成する。
【0005】
本発明の電界放出電子源アレイの製造方法は、支持基板にカソード電極配線を形成する工程と、前記支持基板上に微小空間を有する絶縁材料を形成する工程と、前記カソード電極配線とゲート電極配線とを絶縁するゲート絶縁層を形成する工程と、前記微小空間に抵抗材料を充填して抵抗層を形成する工程と、前記抵抗層上に電界放出電子源を形成する工程と、ゲート電極配線を形成する工程と、を含むことを特徴とする。すなわち、本発明の電界放出電子源アレイの製造方法は、カソード電極配線上に形成された絶縁材料の微小空間に抵抗材料、電子放出材料と固着材料とから構成される分散物を順次充填して形成する工程を含むことを特徴とする。
【0006】
また、前記支持基板上に微小空間を有する絶縁材料を形成する工程が、絶縁材料の薄膜の貼り合わせ工程であることを特徴とする。また、カソード電極配線上の微小空間を有する絶縁材料の形成は、微小空間を有する絶縁材料を直接貼り合わせる工程か、パターニングした金属薄膜の堆積膜を陽極酸化する工程か、貼り合わせたアルミ箔を陽極酸化する工程かを含むことを特徴とする。
また、前記微小空間に抵抗材料を充填して抵抗層を形成する工程が、電気化学的堆積であることを特徴とする。
【0007】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態について詳細に説明する。
図1は、本発明の実施の形態の電界放出電子源アレイの斜視図である。本実施の形態の電界放出電子源アレイは、フィールドエミッションディスプレイ(以下、FEDという)に適用した例である。このようなFEDの基本構成は、冷陰極ランプ、液晶デバイスのバックライト、及び蛍光表示管と同様である。すなわち、冷陰極ランプは電子放出領域(画素)をアドレスする必要がなく、ゲート電極及びカソード電極が単純な平板でよい。また、液晶デバイスのバックライト及びFEDはゲート電極及びカソード電極をラインに分割してアドレスする必要があると共に、FEDはゲート電極とカソード電極を直交するように配設する。更に、蛍光表示管はセグメントに対応したゲート電極及びカソード電極を配設する。本発明の電界放出電子源アレイは、これらすべての電子デバイスに利用可能である。
【0008】
図1において、本実施の形態の電界放出電子源アレイは、セラミック材料からなりバックプレートの背面側より、フェイスプレートを指示する支持基板1と、スキャン側ドライバより順次走査電圧を印加するためのカソード電極配線2と、カソード電極配線2とゲート電極配線7を電気的に絶縁するゲート絶縁層6と、微小空間(細孔)10を形成するための陽極酸化皮膜(絶縁材料)3と、電界放出するための電界放出電子源5と、データ側ドライバより水平ライン分の画像データを印加するためのゲート電極配線7とを順次積層した積層構造を有し、電界放出電子源5とカソード電極配線2とが抵抗層4を介して電気的に接続され、電界放出電子源5と抵抗層4が同一の微小空間10に充填され、微小空間10のそれぞれが絶縁材料3で絶縁分離され、電子放出領域が電界放出電子源5と抵抗層4とを充填する微小空間10を集積して形成される構造を有する。
【0009】
図1に示すように、支持基板1上にカソード電極配線2が形成される。本実施の形態では、支持基板1上にカソード電極配線2を直接形成しているが、支持基板1を凹状に加工し、電極配線材料を埋め込んでも構わない。また、カソード電極配線2はライン状に分割され、そのライン幅(又は、ラインピッチ)は目的とするデバイスの設計により適宜決定される。また、従来では抵抗層をカソード電極配線上に形成する必要があったが、本実施の形態では抵抗層をカソード電極配線上に形成する必要がないため、図1の垂直方向(+Z軸方向)の精細度が向上可能な構成となっている。
【0010】
カソード電極配線2の材料としては、金、白金、銀、銅、ニッケル、コバルト、アルミニウム等の従来から良く知られるカソード電極材料が利用可能である。カソード電極配線2上には、絶縁材料3が配設され、実質的な電子放出領域(画像形成装置の場合、画素)8を形成する。また、絶縁材料3は微小空間10を有する。微小空間10の直径は、数十nm〜数百nm程度、その高さ(絶縁材料3の膜厚)は数μm〜数十μm程度、密度は108〜1010/cm2程度である。絶縁材料3の材質は、微小空間10形成を考慮に入れる必要があり、微細加工の手間を省くならば、陽極酸化に伴う微小空間(細孔)10が自発的に形成されるような金属材料が好ましい。陽極酸化可能な材料としては、アルミニウム、タンタル等が挙げられ、限定するものではないが、直線的な微小空間10を有するアルミニウムが、本実施の形態において、最も好ましい。
【0011】
電子放出領域8内には、多数の微小空間10が集積され、微小空間10内には、電界放出電子源5と抵抗層4が充填されている。電界放出電子源5は、抵抗層4を介してカソード電極配線2と電気的に接続され、電界放出材料と固着材料とから構成される。但し、電界放出材料が抵抗層4に対して十分固定化可能である場合、固着材料は用いなくても構わない。電界放出材料としては、カーボンナノチューブ、ダイアモンド、フラーレン、グラファイト等の炭素材料、ボロンナイトライド、シリコン等の半導体材料、金、白金等の貴金属材料が挙げられる。
また、固着材料としては、従来から良く知られるペースト材料が使用可能であり、ガラス系に代表される無機ペースト材料、アクリル酸系、セルロース系に代表される有機ペースト材料が挙げられる。導入される抵抗層4の抵抗値は、当業者がデバイス設計に応じて適宜決定されるものであり、設計された抵抗値は、互いに電気的に絶縁された微小空間10の断面積と高さで精密にデバイスに表現される。
【0012】
電子放出領域8と、それと隣り合う電子放出領域8との間隙にはゲート絶縁層6が配設される。ゲート絶縁層6は、カソード電極配線2とゲート電極配線7とを電気的に絶縁するためのものであり、このようなゲート絶縁層6を設けることにより、電子放出領域間の短絡防止の信頼性を向上するばかりでなく、カソード電極配線2とゲート電極配線7とを互いに直角に配設することを容易にする。ゲート絶縁材料としては、その埋め込みの容易性から、焼結可能な溶液状の絶縁材料が好ましい。
【0013】
ゲート絶縁層6上には、ゲート電極配線7が配設される。このゲート電極配線7は、電子ビームを変調するためのものであり、例えば画像形成装置の場合、このゲート電極配線7とカソード電極配線2とでXYアドレスする。図1では、電子放出領域8に対してゲート開口部が一つであるが、これに限定するものではなく、電子放出領域に対して複数のゲート開口部を設けても構わない。ゲート電極配線材料としては、従来から良く知られる電界放出電子源のゲート電極配線材料が用いられる。
【0014】
このような構成を有する電界放出電子源アレイ(5インチ対角、320×240)を試作し、その電界放出特性を実験的に検証した。その結果、電界放出開始電圧は1V/μm以下であり、電流密度は10mA/cm2以上を観測した。さらに、このような電界放出電子源アレイに対向するように蛍光体を配設し、電界放出実験を続けたところ、蛍光体が一様に発光し、均一な電界放出が得られていることを実験的に確認した。
【0015】
図2は、本実施の形態の電界放出電子源アレイを用いた画像形成装置の概略を示す回路図である。
図2において、11はデータ側ドライバ、12はスキャン側ドライバ、13はこれらドライバ11,12を制御するコントローラーである。コントローラー13には、画像を形成するためのビデオ信号が入力される。
コントローラー13は、スキャン側ドライバ12に対してスキャンが行われるように制御し、その結果、スキャン側ドライバ12はカソード電極配線2に順次走査電圧を印加する。一方、コントローラー13で制御されたデータ側ドライバ11は、ゲート電極配線7に水平ライン分の画像データに対応した電圧を印加する。このようにして、カソード電極配線2とゲート電極配線7とでアドレスされた画素8は、対向するアノード電極に向けて電界放出する。
本実施の形態においては、アドレスされた画素内のそれぞれの電界放出電子源は、カソード電極配線2に対して並列に接続されており、同様の抵抗が付加される。このようにして、本実施の形態の電界放出電子源アレイは画像形成装置として動作する。
【0016】
次に、本実施の形態の電界放出電子源アレイの製造方法を図3及び図4の工程断面図に基づいて説明する。
図3及び図4は、本実施の形態の電界放出電子源アレイの工程断面図である。
まず、図3(a)において、支持基板1上にカソード電極配線2を形成する。カソード電極配線2の形成は、従来からある技術で十分対応可能である。しかし、カソード電極配線2のピッチが狭い場合、又は配線長が長い場合、それぞれに適応したプロセスを適宜選択すべきである。すなわち、カソード電極配線2のピッチが100μm以下の場合、通常の半導体加工技術で用いられるスパッタ法(又は、真空蒸着法)、フォトリソグラフィー、エッチング等で形成することが好ましい。また、カソード電極配線の配線長が30cm以上の場合、スクリーン印刷法、直接描画法等で形成することが好ましい。
【0017】
次に、図3(b)において、カソード電極配線2上に陽極酸化可能な金属薄膜9、及びカソード電極配線2以外の領域にゲート絶縁層6を形成する。カソード電極配線2上の陽極酸化可能な金属としては、アルミニウム、タンタル、シリコン等が挙げられるが、直線的な微小空間(細孔)が得られる点で、アルミニウムが最も好ましい。アルミニウム薄膜の膜厚は1μm〜3μm程度が好ましく、1μm以下の場合、微小空間(細孔)が形成し難くなり、一方、3μm以上の場合、薄膜が剥離し易くなる。また、アルミニウム薄膜表面は平坦であることが要求され、鏡面が得られるような堆積条件の最適化を行う必要がある。このような堆積条件は、用いる堆積装置により異なるが、堆積速度を速くし、アルミニウムの結晶成長を抑制する堆積条件が好ましい。
また、ゲート絶縁層6は、アルミニウムの陽極酸化を行う前に堆積し、アルミニウム薄膜の側面からの陽極酸化を防止する。ゲート絶縁層6としては、半導体プロセスで良く用いられるSOG(spin on glass)のように溶液状の絶縁材料が好ましい。このような溶液状の絶縁材料は、スピンコーター等で塗布し、CMP、又は、単なる機械的研磨法等で表面を研磨し、アルミニウム薄膜表面を露出する。このようにして、図3(b)に示すような工程断面図を得る。
【0018】
次に、図3(c)に示すように、アルミニウム薄膜9を陽極酸化し、陽極酸化皮膜3を得る。陽極酸化皮膜3には、微小空間(細孔)10が形成される。陽極酸化条件に関しては、陽極酸化皮膜3の膜厚、微小空間(細孔)10の直径により、当業者により適宜決定され得るものである。微小空間(細孔)10の直径は数十nm〜数百nm程度が好ましく、数十nm以下の場合、抵抗材料、電子放出材料の微小空間(細孔)10への充填方法、充填材料が限定され、数百nm以上の場合、陽極酸化条件が難しくなる。本実施の形態では、アルミニウム薄膜を蒸着法で1μm堆積し、陽極酸化(硫酸中、印加電圧:40V、温度:10℃)することにより、リン酸/塩酸の混酸でウェットエッチングすることにより、直径:60nmの微小空間(細孔)10を有する陽極酸化皮膜3を得た(図3(c)参照)。
【0019】
次に、図4(d)に示すように、カソード電極配線2上に抵抗層4を充填する。抵抗層4の充填方法は、電気化学的堆積方法が好ましい。抵抗材料としては、当業者が適宜設計した抵抗値に対応して抵抗材料を選択すべきであり、電気化学的堆積方法で充填可能な材料が好ましい。また、図3(c)で形成した陽極酸化皮膜3の直径、充填量も考慮に入れて材料選択すべきである。
次に、図4(e)に示すように、微小空間(細孔)10内の抵抗層4上に電界放出電子源5を充填する。電界放出電子源5は、電子放出材料の微粒子、又は、電子放出材料と固着材料との微粒子の分散系で構成する。このような電界放出電子源5は、電気化学的堆積方法、又は、スクリーン印刷法で充填する。電子放出材料としては、上述のように炭素材料、半導体材料、貴金属材料の微粒子が好ましく、固着材料としては、ガラス系に代表される無機ペースト材料、アクリル酸系、セルロース系に代表される有機ペースト材料が好ましい。この時、細長い棒状の電子放出材料、例えばカーボンナノチューブを用い、カーボンナノチューブの長手方向の長さを微小空間(細孔)10の直径よりも2倍以上長くすると、カーボンナノチューブは、対向するアノード電極に対して垂直方向に配向制御される。
【0020】
また、電子放出材料と固着材料の分散系を微小空間(細孔)10内に充填する場合、充填後の後処理が重要となる。この後処理は、電子放出材料の微粒子表面を固着材料から露出するために行われ、固着材料と電子放出材料との選択比を考慮に入れ、エッチャント、又は、エッチングガスが選択される。このようなエッチングはウェットエッチング、ドライエッチングのどちらでも構わない。
最後に、図4(f)に示すように、ゲート絶縁層6上にゲート電極配線7を形成する。ゲート電極配線7の形成は、スクリーン印刷法、直接描画法で形成可能である。ゲート電極配線7材料としては、モリブデン、ニオブ等の従来から用いられている材料を用いることができる。
また、電子放出領域8が数百μm程度になると、スクリーン印刷法、直接描画法での製造に限界が生じる。このような場合、レジストで電子放出領域8をマスクした後、ゲート電極配線材料を堆積し、レジストをリフトオフする方法が好ましい。通常の半導体プロセスで用いられるような堆積したゲート電極配線材料の電子放出領域8をエッチング除去するような方法を用いると、電子放出領域にプロセスダメージを与えるおそれがあり、好ましい製造方法とは言えない。但し、プロセスダメージが問題ない程度であれば、エッチング除去しても構わない。
【0021】
以上に説明したように、本実施の形態の電界放出電子源アレイは、各々の電界放出電子源5を微小空間10に分割配設し、抵抗層4と並列接続する基本構成とし、また電界放出電子源アレイは、電子放出材料と固着材料とから構成され、微小空間10を有する絶縁材料3は多孔質アルミナで構成する。また、電界放出電子源アレイの製造方法は、図3及び図4で詳述したようにカソード電極配線2上に形成された絶縁材料3の微小空間10に抵抗材料、電子放出材料と固着材料とから構成される分散物を電気化学的堆積法で順次充填して形成すると共に、カソード電極配線2上の微小空間10を有する絶縁材料3は、微小空間10を有する絶縁材料3を直接貼り合わせるか、パターニングした金属薄膜の堆積膜を陽極酸化するか、貼り合わせたアルミ箔を陽極酸化するかで形成するようにしたので、電界放出電子源アレイを容易に製造することが可能になり、従来の電界放出電子源アレイと比較して、エミッション電流の均一性に優れ、信頼性も高い電界放出電子源アレイが実現可能となる。
【0022】
【発明の効果】
以上、詳述したように、本発明の電界放出電子源アレイによれば、各々の電界放出電子源を数十nm〜数百nm程度の微小空間に分割配設し、一つの電界放出電子源に対して一つの抵抗層を微小空間内で電気的に並列に接続するように構成したので、電子放出領域内のみならず、設計されたデバイス面内の均一性、信頼性を向上させることができる。
また、本発明の電界放出電子源アレイは、電界放出電子源を電子放出材料と固着材料とから構成したので、接続する抵抗層に対して電気的、機械的付着を向上させることができ、また、電界放出電子源を充填する微小空間を多孔質アルミナで構成したので、微細な直径を有する微小空間を設けることが可能になる。
【0023】
また、本発明の電界放出電子源アレイの製造方法は、カソード電極配線上に形成された絶縁材料の微小空間に抵抗材料、電子放出材料と固着材料とから構成される分散物を順次充填して形成する工程を含むことにより、電界放出電子源アレイの微小空間への分割配設、抵抗層への並列接続の構成を構築することができる。
また、カソード電極配線上の微小空間を有する絶縁材料の形成を、微小空間を有する絶縁材料を直接貼り合わせる工程か、パターニングした金属薄膜の堆積膜を陽極酸化する工程か、貼り合わせたアルミ箔を陽極酸化する工程かで行うことにより、通常の半導体プロセスで用いられるような微細加工技術を不要にするとともに、絶縁材料の微小空間内に抵抗材料を充填して抵抗層を形成する工程を電気化学的堆積法を用いることにより、製造コストの低減をすることができる。
したがって、微細加工技術を用いることなく、高集積化した微小な電界放出電子源アレイを製造することができ、XYアドレス可能で、大型化パネルに適用して好適である。
【図面の簡単な説明】
【図1】本発明の実施の形態の電界放出電子源アレイの斜視図である。
【図2】本実施の形態の電界放出電子源アレイを用いた画像形成装置の概略を示す回路図である。
【図3】本実施の形態の電界放出電子源アレイの工程断面図(その1)である。
【図4】本実施の形態の電界放出電子源アレイの工程断面図(その2)である。
【図5】従来の平面ディスプレイの断面図である。
【符号の説明】
1 支持基板
2 カソード電極配線
3 陽極酸化皮膜
4 抵抗層
5 電界放出電子源
6 ゲート絶縁層
7 ゲート電極配線
8 電子放出領域(画素)
9 金属薄膜(金属箔)
10 微小空間(細孔)
11 データ側ドライバ
12 スキャン側ドライバ
13 コントローラー
Claims (7)
- 電界放出電子源とカソード電極配線とが抵抗層を介して電気的に接続され、前記電界放出電子源と前記抵抗層が同一の微小空間に充填され、前記微小空間のそれぞれが絶縁材料で絶縁分離され、電子放出領域が前記電界放出電子源と前記抵抗層とを充填する微小空間を集積して形成されるとともに、前記電界放出電子源は、電子放出材料と、前記電子放出材料を前記微小空間内の前記抵抗層上に固定化する固着材料とから構成されていることを特徴とする電界放出電子源アレイ。
- 前記微小空間を有する絶縁材料が多孔質アルミナであることを特徴とする請求項1に記載の電界放出電子源アレイ。
- 支持基板にカソード電極配線を形成する工程と、前記支持基板上に微小空間を有する絶縁材料を形成する工程と、前記カソード電極配線とゲート電極配線とを絶縁するゲート絶縁層を形成する工程と、前記微小空間に抵抗材料を充填して抵抗層を形成する工程と、前記微小空間に電子放出材料及び固着材料から構成された分散物を充填して前記抵抗層上に電界放出電子源を形成する工程と、ゲート電極配線を形成する工程と、を含むことを特徴とする電界放出電子源アレイの製造方法。
- 前記支持基板上に微小空間を有する絶縁材料を形成する工程が絶縁材料の薄膜の貼り合わせ工程であることを特徴とする請求項3に記載の電界放出電子源アレイの製造方法。
- 前記微小空間に抵抗材料を充填して抵抗層を形成する工程が、電気化学的堆積であることを特徴とする請求項3に記載の電界放出電子源アレイの製造方法。
- 前記支持基板上に微小空間を有する絶縁材料を形成する工程が、アルミニウム薄膜のパターニング工程と、前記アルミニウムの陽極酸化工程とを含むことを特徴とする請求項3又は4のいずれかに記載の電界放出電子源アレイの製造方法。
- アルミニウム薄膜のパターニング工程が、アルミ箔の貼り合わせ工程であることを特徴とする請求項6に記載の電界放出電子源アレイの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060036A JP3581289B2 (ja) | 2000-03-06 | 2000-03-06 | 電界放出電子源アレイ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060036A JP3581289B2 (ja) | 2000-03-06 | 2000-03-06 | 電界放出電子源アレイ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001250469A JP2001250469A (ja) | 2001-09-14 |
JP3581289B2 true JP3581289B2 (ja) | 2004-10-27 |
Family
ID=18580412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000060036A Expired - Fee Related JP3581289B2 (ja) | 2000-03-06 | 2000-03-06 | 電界放出電子源アレイ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3581289B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3730476B2 (ja) | 2000-03-31 | 2006-01-05 | 株式会社東芝 | 電界放出型冷陰極及びその製造方法 |
JP3839713B2 (ja) | 2001-12-12 | 2006-11-01 | 株式会社ノリタケカンパニーリミテド | 平面ディスプレイの製造方法 |
KR101046976B1 (ko) * | 2004-10-19 | 2011-07-07 | 삼성에스디아이 주식회사 | 전자 방출원 형성용 조성물, 이를 이용한 전자 방출원제조 방법 및 전자 방출원 |
US7326328B2 (en) * | 2005-07-19 | 2008-02-05 | General Electric Company | Gated nanorod field emitter structures and associated methods of fabrication |
JP2007294126A (ja) | 2006-04-21 | 2007-11-08 | Canon Inc | 電子放出素子、電子源、画像表示装置、及び、電子放出素子の製造方法 |
-
2000
- 2000-03-06 JP JP2000060036A patent/JP3581289B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001250469A (ja) | 2001-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3483526B2 (ja) | 画像形成装置 | |
JP2001101966A (ja) | 電子源アレイ及びその製造方法並びに電子源アレイの駆動方法 | |
JP2002170480A (ja) | 電界放出型冷陰極及びその製造方法並びに平面画像表示装置 | |
KR20030059291A (ko) | 카본 나노튜브의 패턴 형성 방법 및 전계 방출형 냉음극과그 제조 방법 | |
JP3581298B2 (ja) | 電界放出型電子源アレイ及びその製造方法 | |
JP3581289B2 (ja) | 電界放出電子源アレイ及びその製造方法 | |
WO2004049372A1 (ja) | 電子源装置および表示装置 | |
JP3585396B2 (ja) | 冷陰極の製造方法 | |
JP3581296B2 (ja) | 冷陰極及びその製造方法 | |
US7601043B2 (en) | Method of manufacturing microholes in a cathode substrate of a field emission display using anodic oxidation | |
JP2000348599A (ja) | 電界放出電子源及びその製造方法 | |
JP3597740B2 (ja) | 冷陰極及びその製造方法 | |
JP3590007B2 (ja) | 電子放出素子およびその製造方法並びに該電子放出素子を用いた画像表示装置 | |
JP3474142B2 (ja) | 電界放出型電子源アレイの製造方法、電界放出型電子源アレイ、及びその製造装置 | |
JP2001035351A (ja) | 円筒型電子源を用いた冷陰極及びその製造方法 | |
JP3693935B2 (ja) | 電子源の製造方法 | |
JP3568859B2 (ja) | 冷陰極及びその冷陰極の製造方法 | |
JP2002124180A (ja) | 電子放出素子の製造方法、電子放出素子、電子源及び画像形成装置 | |
JP3558948B2 (ja) | 電子源アレイ及びその製造方法 | |
JP2004014406A (ja) | 電子源装置とその製造方法および表示装置 | |
JP4141591B2 (ja) | 表示装置の製造方法 | |
JP2000340100A (ja) | 電子放出源の製造方法、電子放出源及び蛍光発光型表示器 | |
JP3854174B2 (ja) | 表示装置およびその製造方法 | |
KR100720669B1 (ko) | 양면 발광이 가능한 스핀트형 3극관 전계방출소자 및 그제조방법 | |
JP2001057145A (ja) | 冷陰極光源及び薄型画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040722 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |