KR100297723B1 - 강유전체박막을이용한반도체장치의커패시터및그제조방법 - Google Patents

강유전체박막을이용한반도체장치의커패시터및그제조방법 Download PDF

Info

Publication number
KR100297723B1
KR100297723B1 KR1019980058043A KR19980058043A KR100297723B1 KR 100297723 B1 KR100297723 B1 KR 100297723B1 KR 1019980058043 A KR1019980058043 A KR 1019980058043A KR 19980058043 A KR19980058043 A KR 19980058043A KR 100297723 B1 KR100297723 B1 KR 100297723B1
Authority
KR
South Korea
Prior art keywords
upper electrode
film
dielectric film
capacitor
electrode
Prior art date
Application number
KR1019980058043A
Other languages
English (en)
Other versions
KR20000042003A (ko
Inventor
황두섭
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980058043A priority Critical patent/KR100297723B1/ko
Publication of KR20000042003A publication Critical patent/KR20000042003A/ko
Application granted granted Critical
Publication of KR100297723B1 publication Critical patent/KR100297723B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

강유전체 박막을 이용한 반도체 장치의 커패시터 및 그 제조 방법을 개시한다. 본 발명의 일 관점은 반도체 기판 상에 형성된 하부 전극과, 하부 전극 상에 형성된 상부 전극과, 하부 전극 및 상부 전극의 계면에 강유전체 물질로 형성된 유전막, 및 유전막의 측벽을 덮어 유전막에 수소 공급을 차단하여 보호하는 보호 스페이서를 포함하는 반도체 장치의 커패시터를 제공한다. 보호 스페이서는 IrO2, RuO2, LaSrCoO, CaRuO3, 또는 SrRuO3등으로 형성된다. 보호 스페이서의 하부막으로 스페이서와 상부 전극, 유전막 및 하부 전극 각각을 절연시키는 하부 절연막을 더 구비한다.

Description

강유전체 박막을 이용한 반도체 장치의 커패시터 및 그 제조 방법
본 발명은 반도체 장치에 관한 것으로, 특히 수소에 의한 강유전체 박막(ferroelectric thin film)의 열화를 방지하는 반도체 장치의 커패시터 및 그 제조 방법에 관한 것이다.
반도체 집적 회로 공정에서 칩 집적도(chip density)가 증가함에 따라 커패시터가 가질 수 있는 면적이 좁아지고 있다. 이에 따라, 단위 면적 당 커패시터가 가질 수 있는 정전 용량의 증가가 요구되고 있다. 이를 위한 방법들 중에는 유전율이 높은 강유전체 물질을 유전막으로 이용하는 방법이 잇다.
예를 들어, 디램(DRAM;dynamic random access memory)의 커패시터의 전극간 유전막을 BST(Ba(Sr,Ti)O3), BaTiO3, SrTiO3또는 PZT(Pb(Zr,Ti)O3등과 같은 강유전체 물질 또는 고유전체 물질로 형성할 수 있다. 이와 같이 하면 질화물 등을 이용하는 경우에 비해 커패시터의 정전 용량은 대략 100배 이상 높은 값을 가지게 된다. 더욱이, PZT 등을 유전막으로 이용하는 경우 커패시터에 전계를 제거하여도 데이터(data)가 소멸되지 않는 특성을 가지므로, 이를 이용하여 불휘발성 메모리 분야에 응용될 수 있다.
한편, 이러한 강유전체 물질은 대략 600℃ 내지 700℃의 비교적 고온에서 박막으로 형성된다. 따라서, 강유전체 물질로 이루어진 유전막을 사용하는 커패시터의 전극은 이러한 고온 환경에서 견딜 수 있고 쉽게 산화되지 않는 물질로 형성된다. 예를 들어, 백금(Pt), 팔라디움(Pd) 또는 루테늄(Ru) 등으로 전극을 형성한다.
그런데, PZT, PLZT((Pb,La)(Zr,Ti)O3), PLT((Pb,La)Ti)O3) 또는 BST 등으로 이루어진 유전막을 사용하는 커패시터를 형성한 후에, 수소를 포함한 소오스 가스를 이용하는 층간 절연막(interlayer dielectric/intermetal dielctric;ILD/IMD) 형성 공정 또는 패시베이션(passivation) 등이 수행된다. 이러한 공정에서는 수소 가스의 발생이 수반된다.
예를 들어, 실리콘 산화물로 층간 절연막을 형성할 경우에 실리콘 소오스로 실란(SiH4) 가스 등과 같이 수소를 포함하는 소오스 가스를 이용한다. 이와 같은 실란 가스는 반응에 의해서 수소 가스를 발생시킬 수 있다. 이와 같이 발생하는 수소 가스는 상부 전극으로 이용되는 Pt 등과 반응하여 수소 래디컬(hydrogen radical)로 분해된다. 이와 같은 분해된 수소 래디컬은 상기 유전막으로 확산되어 유전막의 특성 열화를 일으킬 수 있다. 즉, 침입하는 수소에 의해서 상기 유전막의 특성이 열화되는 이른바 수소에 의한 특성 손상이 발생할 수 있다.
도 1은 종래의 반도체 장치의 커패시터를 개략적으로 나타낸다.
구체적으로, 종래의 반도체 장치의 커패시터는 반도체 기판(10) 상에 절연막(20)을 하부막으로 가지는 하부 전극(30)과 상기 하부 전극(30) 상에 형성된 상부 전극(50)을 구비한다. 하부 전극(30) 및 상부 전극(50)은 Pt로 이루어지며, 상부 전극(50)과 하부 전극(30)의 계면에는 PZT 등으로 이루어진 유전막(40)이 구비된다.
그리고, 상부 전극(50) 상에는 TiO2절연막(60)이 도포된다. TiO2절연막(60)은 상기 상부 전극(50) 또는 유전막(40) 등을 덮어 절연시키는 후속의 층간 절연막(도시되지 않음)과 상기 유전막(40)의 계면 반응을 억제하도록 도입된다. 이러한 TiO2절연막(60)은 상기한 바와 같은 수소 또는 수소 래디컬의 확산을 일부 방지할 수 있으나, 상기 TiO2절연막(60)으로는 완전하게 수소의 확산을 방지하기 어렵다.
또한, 유전막(40)의 측벽은 단지 상기 TiO2절연막(60)으로만 덮여 있다. 이에 따라, 상기 수소의 확산은 유전막(40)의 측벽으로부터 용이하게 일어날 수 있다. 더욱이, 반도체 장치가 고집적화됨에 따라 패턴의 종횡비가 증가함에 따라 유전막(40)의 측벽이 차지하는 면적이 상대적으로 증가하고 있다. 즉, 측면의 면적 분율이 높아지고 있다. 이에 따라, 상기 수의 측벽에서의 확산은 매우 우세하게 일어날 수 있다. 이와 같이 수소가 확산되면 유전막(40)을 이루는 PZT 박막은 확산되는 수소에 의해서 손상을 받아 그 특성이 열화된다.
본 발명이 이루고자 하는 기술적 과제는 강유전체 물질로 이루어지는 유전막이 후속 공정에서 수소에 의해서 손상 받아 그 특성이 열화되는 것을 방지할 수 있는 반도체 장치의 커패시터를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 강유전체 물질로 이루어지는 유전막이 후속 공정에서 수소에 의해서 손상 받아 그 특성이 열화되는 것을 방지할 수 있는 반도체 장치의 커패시터를 제조하는 방법을 제공하는 데 있다.
도 1은 종래의 반도체 장치의 커패시터를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2는 본 발명의 실시예에 의한 반도체 장치의 커패시터를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 3 내지 도 5를 참조하여 본 발명의 실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 6 및 도 7은 각각 본 발명의 실시예에 의한 효과를 설명하기 위해서 반도체 기판 상의 위치에 따른 측정된 항전압(coercive Electric field;Ec) 및 항전압 이동(coercive Electric field-shift;Ec-shift)을 개략적으로 표시한 그래프들이다.
주요 참조 부호의 개략적인 설명
100; 반도체 기판 300; 하부 전극
400; 강유전체 물질의 유전막 500; 상부 전극
600; 하부 절연막 700; 보호 스페이서
250; 상부 절연막
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은 반도체 기판 상에 형성된 하부 전극과, 상기 하부 전극 상에 형성된 상부 전극과, 상기 하부 전극 및 상기 상부 전극의 계면에 강유전체 물질로 형성된 유전막, 및 상기 유전막의 측벽을 덮어 상기 유전막에 수소 공급을 차단하여 보호하는 보호 스페이서를 포함하는 반도체 장치의 커패시터를 제공한다.
상기 상부 전극은 IrO2, RuO2, 또는 LaSrCoO 등과 같은 금속 산화물로 형성된다. 상기 보호 스페이서는 IrO2, RuO2, LaSrCoO, CaRuO3, 또는 SrRuO3등으로 형성된다. 상기 보호 스페이서의 하부막으로 상기 스페이서와 상기 상부 전극, 상기 유전막 및 상기 하부 전극 각각을 절연시키는 하부 절연막을 더 구비한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명의 일 관점은 반도체 기판 상에 하부 전극, 강유전체 물질의 유전막 및 상부 전극을 형성한다. 상기 유전막의 측벽을 덮어 상기 유전막에 수소 공급을 차단하여 보호하는 보호 스페이서를 형성한다.
상기 상부 전극은 IrO2, RuO2, 또는 LaSrCoO 등과 같은 금속 산화물로 형성된다. 상기 보호 스페이서는 IrO2, RuO2, LaSrCoO, CaRuO3, 또는 SrRuO3등으로 형성된다. 상기 보호 스페이서의 하부막으로 상기 스페이서와 상기 상부 전극, 상기 유전막 및 상기 하부 전극 각각을 절연시키는 하부 절연막을 더 형성한다.
본 발명에 따르면, 강유전체 물질로 이루어지는 유전막이 후속 공정에서 수소에 의해서 손상 받아 그 특성이 열화되는 것을 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 2는 본 발명의 실시예에 의한 반도체 장치의 커패시터를 개략적으로 나타낸다.
구체적으로, 본 발명의 실시예에 의한 반도체 장치의 커패시터는 반도체 기판(100) 상에 하부 전극(300)/유전막(400)/상부 전극(500)의 구조를 구비한다.
하부 전극(300)은 절연막(200)에 의해서 반도체 기판(100)과 전기적으로 절연된다. 하부 전극(300)은 금속 또는 금속 산화물로 형성될 수 있다. 예를 들어, 이리듐 산화물(IrO2), 루테늄 산화물(RuO2) 또는 LSCO(LaSrCoO) 등과 같은 금속 산화물로 형성될 수 있다.
유전막(400)은 상기 하부 전극(300) 및 상기 상부 전극(500)의 계면에 강유전체 물질로 형성된다. 예를 들어, BaTiO3, SrTiO3, PZT, PLZT, PLT 또는 BST 등과 같은 강유전체 또는 고유전체 물질을 이용하여 유전막(400)을 형성한다.
상부 전극(500)은 IrO2, RuO2또는 LaSrCoO 등과 같은 금속 산화물로 형성한다. 이때, 상기 금속 산화물로 박막을 형성한 후에 상기 금속 산화물 박막 상에 금속막을 형성한 이중막 구조로 상부 전극(500)을 형성할 수 있다. 예를 들어, IrO2박막 상에 Ir 박막을 형성한 이중막으로 상부 전극(500)을 형성하는 것이 바람직하다.
상부 전극(500) 등을 이루는 전극 물질로 상기한 바와 같은 금속 산화물을 이용하는 것은 다음과 같은 이점을 가질 수 있다. 전극 물질로 Pt 등을 이용하면, Pt는 수소 분자의 분해를 야기하며 분해된 수소는 확산 과정을 거쳐 유전막(400)의 강유전체 물질과 반응하여 그 막질 특성을 열화시키게 된다. 그러나, 전극 물질로 금속 산화물을 이용할 경우에, 이러한 수소에 의한 특성 열화를 방지할 수 있다. 또한, 데이터를 읽고 쓰는 과정이 반복됨에 따른 전기적 특성 열화, 즉, 피로 특성이 우수하므로 신뢰성이 보다 확보될 수 있다. 예를 들어, FRAM(ferroelectric random access memory) 장치의 신뢰성 확보에 유리하다.
이와 같은 하부 전극(300), 유전막(400) 및 상부 전극(500)의 구조의 상기 유전막(400)의 측벽을 덮는 보호 스페이서(700)를 본 발명의 실시예에 의한 커패시터는 더 구비한다. 보호 스페이서(700)는 유전막(400)의 측벽을 덮으며 또한 상부 전극(500)의 측벽에까지 연장될 수 있다. 그리고, 하부 전극(300)의 일부를 덮게 연장된다. 이에 따라, 유전막(400)은 상기 보호 스페이서(700)와 상부 전극(500) 또는 하부 전극(300)에 의해서 완벽하게 차폐되어 보호된다.
이에 따라, 상부 전극(500) 상에 커패시터를 덮어 보호하는 층간 절연막(도시되지 않음), 예컨대, ILD 또는 IMD로부터 유전막(500)이 보호될 수 있다. 보다 상세하게 설명하면 층간 절연막을 실리콘 산화물 등과 같은 절연물로 형성할 때 실리콘 소오스로 이용되는 실란 가스 등에서 발생하는 수소 가스로부터 상기 유전막(500)이 보호된다.
더욱이, 보호 스페이서(700)는 수소의 확산 또는 이동을 방지할 수 있는 물질로 형성된다. 즉, 수소를 흡착할 수 있는 금속 또는 금속 산화물, 예컨대, IrO2, RuO2, LaSrCoO, CaRuO3, 또는 SrRuO3등과 같은 금속 산화물로 상기 보호 스페이서(700)가 형성된다. 이에 따라, 상기 수소 가스가 분해되어 형성되는 수소 래디컬 또는 수소 원자 등이 상기 보호 스페이서(700)를 투과 확산할 때, 상기 수소 래디컬 또는 수소 원소 등이 상기 보호 스페이서(700)를 이루는 금속 산화물에 흡수 또는 흡착된다.
보다 상세하게 설명하면, 상기한 금속 산화물은 금속과 산소간의 본드 강도(bond strength)가 비정상적으로 낮은 특성을 나타낸다. 이는 상기 산소가 확산되는 수소 래디컬 등과 비교적 용이하게 결합할 수 있음을 의미한다. 따라서, 상기 금속과 결합된 산소는 공급되는 수소 래디컬 또는 수소 원자를 용이하게 산화(금속 산화물에서는 환원 반응)된다. 이와 같은 메커니즘에 의해서 보호 스페이서(700)에 침투된 수소 래디컬 등은 트랩(trap)되어 유전막(400)으로 확산되지 못한다. 즉, 유전막(400)으로의 수소 래디컬 또는 수소 원자의 공급이 억제되어, 수소에 의한 PZT 등과 같은 강유전체 물질의 열화가 방지될 수 있다.
또한, 유전막(400)의 상부에 형성된 상부 전극(500)도 상기한 바와 같이 IrO2, RuO2, LaSrCoO, CaRuO3, 또는 SrRuO3등과 같은 금속 산화물로 형성된다. 이에 따라, 상부 전극(500)을 투과하는 수소 래디컬 또한 상기한 바와 같은 메커니즘에 의해서 유전막(400)으로 확산되는 것이 방지될 수 있다. 이에 따라, 유전막(400)을 이루는 강유전체 물질의 수소에 의한 열화가 방지될 수 있다.
보호 스페이서(700)는 상기한 바와 같은 금속 산화물로 형성될 수 있을 뿐만 아니라 수소 래디컬 또는 수소 원자의 확산을 방지할 수 있는 물질로 형성될 수 있다. 그러나, 상기한 바와 같은 금속 산화물은 앞서 설명한 바와 같은 메커니즘에 의해서 수소의 확산을 효율적으로 방지하므로 이러한 금속 산화물로 보호 스페이서(700)를 형성하는 것이 바람직하다.
이러한 금속 산화물은 일반적으로 도전성을 가지고 있다. 이러한 도전성은 커패시터의 동작에 불필요하므로 보호 스페이서(700)를 이루는 금속 산화물을 상부 전극(500), 유전막(400) 또는 하부 전극(300)과 절연시켜 주어야 한다. 이를 위해서, 상기 보호 스페이서(400)의 하부막으로 하부 절연막(600)을 더 구비한다. 하부 절연막(600)은 티타늄 산화물(TiO2), 알루미늄 산화물(Al2O3), 실리콘 질화물 또는 BST 등으로 형성될 수 있다.
한편, 상기 보호 스페이서(700)의 상부에 또한 상부 절연막(250)이 더 형성될 수 있다. 이와 같은 상부 절연막(250)은 TiO2, Al2O3, 실리콘 질화물 또는 BST 등과 같은 절연 물질로 형성될 수 있다. 상기 상부 절연막(250)은 보호 스페이서(700)를 층간 절연막 등으로부터 보호하는 역할을 한다. 보다 상세하게 설명하면, 보호 스페이서(700)를 이루는 금속 산화물과 층간 절연막을 이루는 실리콘 산화물의 상호 확산 등을 방지하여 보호 스페이서(700)를 보호하는 역할을 한다.
도 3 내지 도 5를 참조하여 본 발명의 실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명한다.
도 3은 반도체 기판(100) 상에 하부 전극(300), 유전막(400) 및 상부 전극(500)을 순차적으로 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100) 상에 반도체 기판(100)의 일부를 노출시키는 콘택홀(도시되지 않음)을 가지는 절연막(200)을 형성한다. 이후에, 상기 콘택홀을 채우는 도전성 콘택을 형성한 후 상기 콘택에 연결되어 반도체 기판(100)과 전기적으로 연결되는 하부 전극(300), 하부 전극(300) 상에 형성된 유전막(400) 및 상부 전극(500) 등을 증착 및 패터닝 공정을 통해서 형성한다.
하부 전극(300)은 IrO2, RuO2또는 LaSrCoO 등과 같은 금속 산화물로 형성될 수 있다. 유전막(400)은 BaTiO3, SrTiO3, PZT, PLZT, PLT 또는 BST 등과 같은 강유전체 또는 고유전체 물질을 이용하여 소정 두께, 예컨대, 2500Å 두께로 형성될 수 있다. 이와 같은 유전막(400)은 졸-겔(sol-gel)법, 스퍼터링(sputtering)법, MOCVD(Molecular Organic Chemical Vapour Deposition)법 또는 펄스 레이저 증착(pulse laser deposition) 방법 등으로 의해 형성된 강유전체 박막을 이용한다.
상부 전극(500)은 IrO2, RuO2또는 LaSrCoO 등과 같은 금속 산화물로 형성할 수 있다. 상부 전극(500)은 이후에 형성되는 배선, 예컨대, 알루미늄(Al) 배선과의 연결을 고려하여 금속 산화물 박막과 금속 박막의 이중막으로 형성할 수 있다. 예를 들어, 소정 두께, 예컨대, 300Å 두께의 IrO2박막과 소정 두께, 예컨대, 1700Å 두께의 Ir 박막의 이중막으로 상부 전극(500)을 형성한다. 이는 Al과 IrO2가 반응하여 알루미늄 산화물(Al2O3)이 형성되어 저항 증가의 요인이 발생하는 것을 방지하기 위함이다.
도 4는 상부 전극(500) 상에 하부 절연막(600) 보호 스페이서 박막(701)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 상부 전극(500) 상에 상부 전극(500)의 측벽 및 유전막(400)의 측벽을 덮도록 연장되며 하부 전극(400)을 덮어 차폐하는 하부 절연막(600)을 형성한다. 이때, 하부 절연막(600)은 티타늄 산화물(TiO2), 알루미늄 산화물(Al2O3), 실리콘 질화물 또는 BST 등과 같은 절연 물질로 형성된다. 바람직하게는 TiO2박막을 대략 1000Å 정도의 두께로 형성하여 하부 절연막(600)으로 이용한다.
이후에, 하부 절연막(600) 상에 보호 스페이서 박막(701)을 IrO2, RuO2, LaSrCoO, CaRuO3, 또는 SrRuO3등과 같은 금속 산화물로 형성한다. 이러한 금속 산화물은 상부 전극(500) 등과 같은 전극을 이루는 전극 물질로 이용될 수 있다. 또한, 수소 래디컬 또는 수소 원자의 유전막(400)으로의 확산을 방지할 수 있다. 바람직하게는 IrO2로 보호 스페이서 박막(701)을 대략 1000Å 정도의 두께로 형성한다.
도 5는 보호 스페이서 박막(701)을 패터닝하여 보호 스페이서(700)를 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 보호 스페이서 박막(701)의 전면을 방향성을 가지는 에칭 방법으로 에칭한다. 예를 들어, 플라즈마(plasma)를 이용한 건식 에칭 방법, 화학 기계적 연마(chemical mechanical polishing) 등과 같은 물리적 에칭 방법 등을 이용한다. 이와 같은 에칭 방법을 이용하여 상기 보호 스페이서 박막(701)을 전면 에칭하여 유전막(400)의 측벽을 덮도록 보호 스페이서 박막(701)의 일부를 잔류시켜 보호 스페이서(700)를 형성한다.
또는, 보호 스페이서 박막(701)을 형성하지 않고, 추가의 물질 패턴을 유전막(400)의 측벽 또는 상기 측벽을 덮는 하부 절연막(600)의 일부를 노출하는 오픈 홀(open hole)을 가지도록 형성한다. 이후에, 상기 오픈 홀을 채우는 물질막을 형성한 후 에칭하여 유전막(400)의 측벽을 덮어 차폐하는 보호 스페이서(700)를 형성할 수 있다.
보호 스페이서(700)는 유전막(400)의 측벽을 덮으며 또한 상부 전극(500)의 측벽에까지 연장될 수 있다. 그리고, 하부 전극(300)의 일부를 덮게 연장된다. 이에 따라, 유전막(400)은 상기 보호 스페이서(700)와 상부 전극(500) 또는 하부 전극(300)에 의해서 완벽하게 차폐되어 보호된다.
한편, 보호 스페이서(700)가 상기한 바와 같은 도전성을 가지는 금속 산화물로 형성되므로, 하부 절연막(600)은 보호 스페이서(700)를 이루는 금속 산화물을 상부 전극(500), 유전막(400) 또는 하부 전극(300)과 절연시키는 역할을 한다. 또한, 하부 절연막(600)은 이후에 형성되는 층간 절연막, 예컨대, ILD 또는 IMD로 이용되는 실리콘 산화막과 유전막(400)과의 상호 확산을 방지하는 부가적인 기능도 한다.
이와 같이 보호 스페이서(700)를 형성한 이후에, 결과물 전체를 덮는 층간 절연막을 형성한다. 이때, 상기 층간 절연막의 하부막으로 TiO2, Al2O3, 실리콘 질화물 또는 BST 등과 같은 절연 물질로 도 2에 도시한 바와 같이 상부 절연막(250)을 형성한다. 바람직하게는 TiO2박막을 대략 500Å 정도의 두께로 형성한다. 상부 절연막(250)은 상기 보호 스페이서(700)를 층간 절연막 등으로부터 보호하는 역할을 한다.
도 6 및 도 7은 본 발명의 실시예에 의한 효과를 설명하기 위해서 반도체 기판 상의 위치에 따른 항전압(coercive Electric field;Ec) 및 항전압 이동(coercive Electric field-shift;Ec-shift)을 각각 개략적으로 도시한 그래프들이다.
구체적으로 시편을 다음과 같이 제작하였다. 하부 전극/PZT의 유전막/IrO2-Ir 박막의 상부 전극이 형성된 결과물 상에 하부 절연막으로 TiO2박막을 대략 1000Å 정도의 두께로 형성하고 스페이서를 형성하였다. 스페이서는 IrO2박막을 대략 1000Å 정도의 두께로 상기 하부 절연막 상에 형성한 후 전면 에칭하여 대략 300Å 정도의 두께로 잔류하여 PZT 유전막을 둘러싸도록 형성된다. 이후에, 스페이서를 덮는 상부 절연막을 TiO2박막을 500Å 정도의 두께로 형성하였다. 이와 같이 준비된 본 발명의 실시예에 따르는 시편과 함께 스페이서를 형성하지 않고 TiO2박막만을 1500Å 두께로 형성한 비교 시편을 준비하였다.
이와 같은 시편들의 E-Pr(Electric field-remnant polarization) 특성을 측정하여 도 6 및 도 7에 도시하였다. 특히, 이러한 시편들은 반도체 기판 상에 형성되는 여러 패턴들 중에 사각형의 패드(pad) 옆에 긴 라인 모양으로 패턴이 형성된 부위를 설정하였다. 이러한 부위들은 측벽이 차지하는 면적이 큰 부위이므로 본 발명에 의한 스페이서 도입의 효과가 명확하게 나타날 수 있다.
도 6 및 도 7에서 반도체 기판 상에서의 시편들의 위치에 따라 중앙은 C로, 위는 T로, 아래는 B로, 왼 쪽은 L로, 오른 쪽은 R로 나타냈다. 그리고, 본 발명의 실시예를 따르는 스페이서를 도입한 시편은 도 6의 참조 번호 820, 840과 도 7의 참조 번호 920, 940의 경우이며, 참조 번호 820, 920은 5V의 전압 하에서의 결과이며 참조 번호 840, 940은 3V의 전압 하에서의 결과이다. 또한, 스페이서를 도입하지 않은 비교 시편은 도 6의 참조 번호, 810, 830과 도 7의 참조 번호 910, 930의 경우이며, 참조 번호 810, 910은 3V의 전압 하에서의 결과이고 참조 번호 830, 930은 5V의 전압 하에서의 결과이다.
스페이서를 도입하거나 도입하지 않은 시편들은 모두 대략 12 내지 13 μC/㎠의 Pr 값을 나타냈다. 그러나, 도 6에 나타나듯이 스페이서를 도입하지 않은 경우(810, 830)는 스페이서를 도입한 경우(820, 840)에 비해 평균적으로 높은 Ec를 나타내었다. 그리고, 도 7에 나타나듯이, 스페이서를 도입하지 않은 경우(910, 930)는 스페이서를 도입한 경우(920, 940)에 비해 항전압 이전 정도가 + 방향으로 평균적으로 높게 중심 이동한 결과를 나타나고 있다. 이러한 결과는 스페이서가 수소에 의한 유전막, 예컨대, PZT 박막의 열화를 방지하여 특성 손상을 억제하였음을 의미한다.
상술한 본 발명에 따르면, 유전막의 측벽을 차폐하여 보호하는 스페이서를 형성함으로써, 강유전체 유전막의 수소에 의한 열화를 방지할 수 있다. 스페이서를 전극 물질로 이용되는 금속 산화물 등으로 형성함으로써, 금속 산화물의 수소 래디컬 또는 수소 원자의 확산을 억제하는 특성에 의해서 강유전체 유전막의 수소에 의한 특성 열화를 방지할 수 있다.

Claims (6)

  1. 반도체 기판 상에 형성된 하부 전극;
    상기 하부 전극 상에 형성된 상부 전극;
    상기 하부 전극 및 상기 상부 전극의 계면에 강유전체 물질로 형성된 유전막;
    상기 유전막의 측벽을 덮어 상기 유전막에 수소 공급을 차단하여 보호하는 보호 스페이서; 및
    상기 보호 스페이서과 상기 유전막의 계면에서 상기 상부 전극, 상기 유전막 및 상기 하부 전극 각각과 상기 보호 스페이서 간을 절연시키는 하부 절연막을 포함하는 것을 특징으로 하는 반도체 장치의 커패시터.
  2. 제1항에 있어서, 상기 상부 전극은 IrO2, RuO2, 및 LaSrCoO로 이루어지는 일군에서 선택된 어느 하나의 금속 산화물로 형성되는 것을 특징으로 하는 반도체 장치의 커패시터.
  3. 제1항에 있어서, 상기 보호 스페이서는 IrO2, RuO2, LaSrCoO, CaRuO3, 및 SrRuO3으로 이루어지는 일군에서 선택된 어느 하나로 형성되는 것을 특징으로 하는 반도체 장치의 커패시터.
  4. 반도체 기판 상에 하부 전극, 강유전체 물질의 유전막 및 상부 전극을 형성하는 단계;
    상기 하부 전극, 유전막 및 상부 전극을 덮어 절연하는 하부 절연막을 형성하는 단계; 및
    상기 유전막의 측벽 상의 상기 하부 절연막 상을 덮어 상기 유전막에 수소 공급을 차단하여 보호하는 보호 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 장치의 커패시터 제조 방법
  5. 제4항에 있어서, 상기 상부 전극은 IrO2, RuO2, 및 LaSrCoO로 이루어지는 일군에서 선택된 어느 하나의 금속 산화물로 형성되는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
  6. 제4항에 있어서, 상기 보호 스페이서는
    IrO2, RuO2, LaSrCoO, CaRuO3, 및 SrRuO3으로 이루어지는 일군에서 선택된 어느 하나로 형성되는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
KR1019980058043A 1998-12-24 1998-12-24 강유전체박막을이용한반도체장치의커패시터및그제조방법 KR100297723B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058043A KR100297723B1 (ko) 1998-12-24 1998-12-24 강유전체박막을이용한반도체장치의커패시터및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058043A KR100297723B1 (ko) 1998-12-24 1998-12-24 강유전체박막을이용한반도체장치의커패시터및그제조방법

Publications (2)

Publication Number Publication Date
KR20000042003A KR20000042003A (ko) 2000-07-15
KR100297723B1 true KR100297723B1 (ko) 2001-10-26

Family

ID=19565247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058043A KR100297723B1 (ko) 1998-12-24 1998-12-24 강유전체박막을이용한반도체장치의커패시터및그제조방법

Country Status (1)

Country Link
KR (1) KR100297723B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581114B2 (ja) * 2001-06-27 2004-10-27 シャープ株式会社 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法

Also Published As

Publication number Publication date
KR20000042003A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100395468B1 (ko) 수소 배리어 층을 갖는 반도체 장치
KR100648500B1 (ko) 반도체기억장치
KR100396879B1 (ko) 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
US5438023A (en) Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
EP1313141B1 (en) Semiconductor device and method of manufacturing the same
US6664578B2 (en) Ferroelectric memory device and method of forming the same
US7491996B2 (en) Capacitive element, semiconductor device, and method of manufacturing the capacitive element
KR20020049875A (ko) 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
US20020127867A1 (en) Semiconductor devices having a hydrogen diffusion barrier layer and methods of fabricating the same
KR100706847B1 (ko) 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법
JP4930371B2 (ja) 半導体装置及びその製造方法
WO2006103779A1 (ja) 半導体装置及びその製造方法
EP1006582A2 (en) Semiconductor memory device having a hydrogen barrier, and method for manufacturing the same
KR100297723B1 (ko) 강유전체박막을이용한반도체장치의커패시터및그제조방법
KR100425827B1 (ko) 반도체소자의캐패시터제조방법
KR100687433B1 (ko) 캐패시터의 하부전극 형성 방법
JP4500248B2 (ja) 半導体記憶装置
KR0180786B1 (ko) 반도체소자의 캐패시터 형성방법
US20040206993A1 (en) Process for fabrication of ferroelectric devices with reduced hydrogen ion damage
KR20000018995A (ko) 강유전체 메모리 제조를 위한 수소 열화 방지 장치 및 제조 방법
KR100334529B1 (ko) 반도체소자의캐패시터형성방법
KR19980060612A (ko) 반도체의 캐패시터 제조방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법
KR20040008450A (ko) 반도체소자의 제조방법
KR19990061091A (ko) 강유전체막을 구비하는 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee