JP3653601B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3653601B2 JP3653601B2 JP15679096A JP15679096A JP3653601B2 JP 3653601 B2 JP3653601 B2 JP 3653601B2 JP 15679096 A JP15679096 A JP 15679096A JP 15679096 A JP15679096 A JP 15679096A JP 3653601 B2 JP3653601 B2 JP 3653601B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- generating means
- timing signal
- reference line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、低消費電力用のＴＦＴアクティブマトリクス液晶ディスプレイとして用いるに好適な液晶表示装置に関する。
【０００２】
【従来の技術】
従来、液晶表示装置としては、例えば、特開平７−２７１３２９号公報、特開平６−２４２７４９号公報、小林俊介著「カラー液晶ディスプレイ」（産業図書）に記載されているものなどが知られている。液晶表示装置のうちＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いたＴＦＴアクティブマトリクス型液晶表示装置においては、駆動方式として線順次走査方式が採用されている。この線順次走査方式では、各走査電極に、１フレーム時間ごとに一回走査パルスを印加するようになっている。一方、各信号電極には走査パルスに同期して液晶駆動電圧を一斉に印加し、走査パルスが印加される１行分の画素の液晶に対して液晶駆動電圧を一斉に印加するようになっている。そして１フレーム時間としては１／６０秒程度がよく用いられ、このパルスは通常パネルの上側から下側に向かって順次タイミングをずらしながら各走査電極に印加される。このため画素構成として、６４０×４８０ドットのカラーパネルでは、１画素が３ドットから構成されるため、総ドット数は１９２０×４８０ドットとなり、１フレーム内に４８０本の走査電極（ゲート配線）を走査するので、走査パルスの時間幅は約３５μｓである。そして走査パルスに同期して液晶駆動電圧が印加された選択画素では、走査電極に接続されたＴＦＴのゲート電極の電圧が高くなり、ＴＦＴがオン状態になる。このとき、液晶駆動電圧は、ＴＦＴのソース・ドレイン間を経由して表示電極に印加される。これにより、表示電極と対向電極との間に形成される液晶容量と、画素に配置された負荷容量とを合わせた画素容量が充電される。この動作を繰り返すことにより、パネル全面の画素容量には、フレーム時間ごとに繰り返し液晶駆動電圧が印加される。
【０００３】
また液晶を駆動するためには交流電圧が必要であるため、フレーム時間ごとに極性を反転した電圧を信号電極に印加することが行なわれている。したがって、通常６０ヘルツのフレーム周波数に対し、液晶駆動周波数はこの１／２の周波数である３０ヘルツとなり、フリッカと呼ばれるちらつきが見え、表示を見ずらくさせている。そこで、上下、左右に隣合う画素ごとに液晶駆動電圧の極性を交互に反転させる駆動方式が採用採用されており、この駆動方式を用いることで、フリッカが目立たない良好な表示を得ることができる。なお、６４０×４８０ドットのパネルの場合、信号電極の極性は、１走査期間の３５μｓ毎に反転するので、信号電極の駆動周期は１４．４ｋＨｚと液晶駆動周波数の約５００倍になる。
【０００４】
【発明が解決しようとする課題】
従来技術では、走査電極や信号電極の配線（走査電極線、信号電極線）の交差部における容量と、配線と対向基板上全面に形成された対向電極との間の液晶の容量を１フレーム時間ごとに走査パルスによって充放電を毎回繰り返しているため、多くの電力が消費される。
【０００５】
そこで、本願出願人は、特願平８−６２９９６号により、消費電力を低減するようにした液晶表示装置を提案している。この液晶表示装置は、走査電極からの信号と信号電極からの表示データを基に表示データを取り込み、この表示データを保持する表示データ保持回路を備えている。この装置によれば、表示データ保持回路により表示データとして“１”、“０”の２値を保持するようにしているため、表示データの内容に変更がないときには１フレームごとに走査パルスを印加する必要がなくなり、電力の消費を低減することができる。
【０００６】
しかしながら、上述した液晶表示装置では、スイッチング手段を構成するＴＦＴ素子をオフにすることで液晶の印加電圧を０にしているので、ＴＦＴ素子をオンからオフにするときの電圧応答に時間を要したり、オフ状態のときに電圧が変動したりすることがあり、画質の向上を図るうえでの障害になる。通常、ＴＦＴ素子をオンからオフにするときには、液晶には何らかの電圧が印加されている。この電圧は液晶の容量に保持され、液晶の体積抵抗やＴＦＴ素子の抵抗によって漸次減衰していく。この結果、ＴＦＴ素子がオンからオフに移行するときの電圧が液晶に保持されていると、液晶印加電圧がオンからオフに移行する応答が非常に遅くなり、動画の表示が困難になる。またオフ状態の液晶印加電圧の体積抵抗やＴＦＴ素子のリーク電流によって応答電圧が変化するので、オフ状態における液晶印加電圧が不安定になる。
【０００７】
本発明の目的は、画像データに従って液晶印加電圧が変化するときにその応答を速くすることができる液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明は、複数の画素を構成する液晶を含む液晶層と、該液晶層を間にして相対向して配置されて少なくとも一方が透明な一対の基板と、該一対の基板の一方の基板に分散して配置されて走査パルスを伝送する複数の走査線と、前記一対の基板のいずれか一方に分散して配置されて前記複数の走査線にマトリクス状に交差し画像データを伝送する複数の信号線と、
前記複数の走査線と複数の信号線とによりそれぞれ囲まれた複数の表示領域に、
一対の基板の一方に配置された表示電極と、
前記液晶層を間にして前記表示電極と相対向して配置される対向電極と、
前記表示電極と基準線に接続された画素駆動用スイッチング素子と、
を有する液晶表示装置であって、
前記対向電極に前記基準線の電圧を基準とした交流の液晶駆動電圧を印加する交流電圧発生手段と、
前記交流電圧発生手段から発生する前記液晶駆動電圧が前記基準線の電圧となる期間にタイミング信号を周期的に発生するタイミング信号発生手段と、
前記走査線からの走査パルスに応答して前記信号線からの画像データを保持し保持した画像データに従って前記画素駆動用スイッチング素子のスイッチング動作を制御するデータ保持手段と、
前記タイミング信号発生手段からのタイミング信号に応答して前記表示電極と前記対向電極との間に印加される電圧を周期的に前記液晶層の電荷が放電される電圧に初期化する初期化手段とを有し、
前記交流電圧発生手段から発生する液晶駆動電圧には、半周期ごとに前記基準線の電圧になる期間が設定されてなる液晶表示装置を構成したものである。
【０００９】
上記液晶表示装置を構成するに際して、初期化手段の代わりに、タイミング信号発生手段からのタイミング信号に応答して画素駆動用スイッチング素子を周期的に短絡するリセット手段を設けたり、あるいはデータ保持手段に保持された画素駆動用画像データとタイミング信号発生手段からのタイミング信号のうちいずれか一方に応答して画素駆動用スイッチング素子を周期的にオン状態に制御する論理手段を設けることもできる。
【００１０】
前記各液晶表示装置を構成するに際しては、以下の要素を付加することができる。
【００１１】
（１）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧を示すタイミングに同期して発生してなる。
【００１２】
（２）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧を示すタイミングに同期して発生し、表示電極と対向電極との間に印加される電圧が零となるタイミングで発生を停止してなる。
【００１３】
（３）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧とは異なる電圧を示すタイミングに同期して発生し、交流電圧発生手段から発生する液晶駆動電圧が平均電圧を示すタイミングで発生を停止してなる。
【００１４】
（４）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧とは異なる電圧を示すタイミングに同期して発生し、表示電極と対向電極との間に印加される電圧が零となるタイミングで発生を停止してなる。
【００１５】
（５）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子に画像データが入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、リセット手段は画素駆動用スイッチング素子に並列に接続されたＴＦＴ素子で構成され、ゲート端子がタイミング信号発生手段に接続され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されている。
【００１６】
（６）交流電圧発生手段から発生する液晶駆動電圧には、交流の平均値に等しい平均電圧を示す期間が一定期間半周期毎に設定されている。
【００１７】
前記した手段によれば、交流の液晶駆動電圧が基準線の電圧となる期間に、周期的に発生するタイミング信号に応答して表示電極と対向電極との間に印加される電圧を初期化したり、素子駆動用スイッチング素子を短絡したり、あるいは画素駆動用スイッチング素子をオン状態に制御したりしているため、液晶容量の両端に印加される電圧を周期的に０電圧に初期化することができ、液晶印加電圧をオンからオフに変化するときに、その応答を早めることができ、良好な動画や静止画を画像表示することができる。さらに静止画を画像表示する場合は、初期化の周期を長くすることで、消費電力を低減することができる。
【００１８】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に基づいて説明する。
【００１９】
図１は本発明の一実施の形態を示す液晶表示装置の全体構成図である。図１において、液晶表示装置はＴＦＴアクティブマトリクス型液晶ディスプレイとして、画素回路１００、表示部１１０、信号回路２００、走査回路３００、交流電圧回路４００、タイミング回路５００、中心電圧回路６００、対向基板７００、ＴＦＴ基板８００を備えて構成されており、画素回路１００、表示部１１０、信号回路２００、走査回路３００、対向基板ＴＦＴ基板８００がカラーパネルＰ上に形成されている。なお、本実施の形態では、カラーパネルＰとその周辺回路についてのみ示し、光学系などカラーパネルＰの具体的構造については省略してある。
【００２０】
カラーパネルＰは一対の基板として、対向基板７００とＴＦＴ基板８００を備えており、各基板が複数の画素を構成する液晶を含む液晶層（図示省略）を間にして相対向して配置されている。そして対向基板７００は透明基板として、その一方の面に透明電極が形成されている。またＴＦＴ基板８００には画素回路１００、表示部１１０、信号回路２００、走査回路３００が形成されている。画素回路１００は表示部１１０にｎ×ｍ個（ｎ行ｍ列）形成されており、表示部１１０にはｎ本の走査線Ｇ１〜Ｇｎが分散して配線されているとともに、各走査線とマトリクス状にｍ本の信号線Ｄ１〜Ｄｍが分散して配線されている。そしてカラーパネルＰの表示面には表示領域を形成する表示部１１０に、各走査線Ｇ１〜Ｇｎと信号線Ｄ１〜Ｄｍによってそれぞれ囲まれた複数の表示領域Ａ１１〜Ａｎｍが形成されている。この場合、走査線の本数を６４０本とし、信号線の本数を４８０本とすると、カラーパネルＰとしては６４０×４８０ドットのパネルを構成することになる。また各表示領域には交流信号線ＣＰ、タイミング線ＴＭＧ、基準線ＣＮＴが配線されており、交流信号線ＣＰは交流電圧回路４００に接続され、タイミング線ＴＭＧはタイミング回路５００に接続され、基準線ＣＮＴは中心電圧回路６００にそれぞれ接続されている。
【００２１】
各表示領域に形成された画素回路１００は、図2に示すように、データ保持回路１２０、画素制御回路１３０を備えて構成されている。データ保持回路１２０は、ＴＦＴで構成されたトランジスタ１０、保持容量２０を備えて構成されており、画素制御回路１３０はＴＦＴで構成されたトランジスタ３０、４０、表示電極４０、対向電極７０を備えて構成されている。そして画素回路１００がｎ行、ｍ列目の画素回路のときには、トランジスタ１０のゲートが走査線Ｇｎに接続され、ドレインが信号線Ｄｍに接続され、ソースがトランジスタ３０のゲートと保持容量２０の一端に接続されている。また保持容量２０の他端は基準線ＣＮＴに接続されている。トランジスタ３０、４０は互いに並列に接続されており、ドレインとソースが互いに接続され、各ドレインが表示電極５０に接続され、各ソースが基準線ＣＮＴに接続されている。そしトランジスタ４０のゲートはタイミング線ＴＭＧに接続されている。表示電極５０と対向電極７０の間には液晶容量ＣＬＣが形成されており、対向電極７０が交流信号線ＣＰに接続されている。
【００２２】
トランジスタ１０は、走査線Ｇｎに印加される走査パルスのレベルが“Ｈ”のときにオンとなり、信号線Ｄｍに伝送される画像データを取り込み、画像データにしたがった電圧Ｖｄａｔａをトランジスタ３０のゲートに印加するとともに、保持容量２０に保持させるようになっている。すなわちデータ保持回路１２０はデータ保持手段として構成されている。トランジスタ３０はＶｄａｔａのレベルが“Ｈ”のときにオンとなり、保持容量２０に保持された電圧を表示電極５０に印加する画素駆動用スイッチング素子として構成されている。トランジスタ４０はタイミング線ＴＭＧを伝送するタイミング信号のレベルが“Ｈ”のときにオンとなってトランジスタ３０のドレイン・ソース間を短絡し、トランジスタ３０がオフの状態にあるときには表示電極５０と対向電極７０間の電圧を０Ｖに初期化する初期化手段またはトランジスタ３０のドレイン・ソース間を短絡するリセット手段を構成するようになっている。また信号回路２００は各信号線Ｄ１〜Ｄｍに画像データを印加する画像データ発生手段として構成されており、走査回路３００は各走査線Ｇ１〜Ｇｎに順次走査パルスを印加する走査パルス発生手段として構成されている。
【００２３】
次に、交流電圧回路４００、タイミング回路５００、中心電圧回路６００の具体的構成を図３および図４にしたがって説明する。
【００２４】
タイミング回路５００はモノステーブルマルチバイブレータ５０１、５０２、５０３、フリップフロップ５０４、ＯＲゲート５０５、インバータ５０６、５０７、ＡＮＤゲート５０８、５０９を備えて構成されており、タイミング回路５００の入力端子に、フレーム周期を規定する信号に同期した同期信号ＶＳが入力され、出力端子から６０ヘルツのタイミング信号ＶＴＭＧを周期的に出力するようになっている。
【００２５】
バイブレータ５０１に同期信号ＶＳが入力されると、バイブレータ５０１、５０２、５０３の各出力端子Ａ、Ｂ、Ｃからは、図４（ｂ）〜（ｄ）に示されるように、各入力パルスの立上りエッジに応答して各マルチバイブレータで指定されたパルス幅のパルスが順次出力される。すなわち各マルチバイブレータ５０１〜５０３からは各出力パルスのパルス幅分だけ遅れたパルスが順次出力され、各パルスがＯＲゲート５０５に入力されている。このためＯＲゲート５０５からは、（ｅ）に示すように、各パルスの論理和にしたがったパルスが出力端子Ｄから出力される。
【００２６】
一方、バイブレータ５０１の出力パルスはフリップフロップ５０４に入力されており、フリップフロップ５０４の出力端子Ｅからは、（ｆ）に示すようなパルス幅のパルスが出力される。すなわちフリップフロップ５０４は同期信号ＶＳの立上りで出力を反転する動作を行ない、同期信号ＶＳが発生するごとに論理が反転したパルスを順次出力するようになっている。そしてフリップフロップ５０４の出力パルスはＡＮＤゲート５０８に入力されるとともに、インバータ５０６を介してＡＮＤゲート５０９に入力される。またＡＮＤゲート５０８、５０９の他方の入力端子にはＯＲゲート５０５の出力パルスがインバータ５０７を介して入力されている。このためＡＮＤゲート５０８の出力端子Ｆからはフリップフロップ５０４の出力パルスとインバータ５０７の出力パルスとの論理積にしたがったパルスが出力され、ＡＮＤゲート５０９の出力端子Ｇからはインバータ５０６の出力パルスとインバータ５０７の出力パルスとの論理積にしたがったパルスが出力される。そして各出力端子Ｄ、Ｆ、Ｇの出力パルスはそれぞれ交流電圧回路４００に入力されている。すなわちタイミング回路５００は周期的にハイレベルのパルスを出力するタイミング信号発生手段として構成されている。
【００２７】
交流電圧回路４００は、電源４０１、４０２、スイッチ４０３、４０４、４０５を備えて構成されており、電源４０１と４０２との接続点が基準線ＣＮＴとして中心電圧回路６００の電源６０１に接続されている。電源４０１のプラス端子はスイッチ４０４を介して交流信号線ＣＰに接続され、電源４０２のマイナス端子はスイッチ４０５を介して交流信号線ＣＰへ接続され、電源４０１と電源４０２との接続点がスイッチ４０３を介して交流信号線ＣＰに接続されている。
【００２８】
スイッチ４０３はＯＲゲート５０５の出力端子Ｄからのパルスのレベルが“Ｈ”のときに接点を閉じ、スイッチ４０４はＡＮＤゲート５０８の出力端子Ｆからのパルスのレベルが“Ｈ”になったときに接点を閉じ、スイッチ４０５は、ＡＮＤゲート５０９の出力端子Ｇからのパルスのレベルが“Ｈ”になったときに接点を閉じるように構成されている。すなわちスイッチ４０３の接点が閉じたときには、図４（ｊ）に示すように、電源６０１の出力電圧に相当する基準電圧あるいは中心電圧ＶＣＮＴの信号を出力し、スイッチ４０４の接点が閉じたときには電源６０１の電圧に電源４０１の電圧が加算された電圧ＶＰの信号を出力し、スイッチ４０５の接点が閉じたときには、電源４０２の電圧（負の電圧）ＶＮの電圧を出力するようになっている。
【００２９】
すなわち交流電圧回路４００は、中心電圧ＶＣＮＴを基準として最大値ＶＰ、最小値ＶＮの交流電圧で、例えば実効値３Ｖの交流電圧ＶＣＰを液晶駆動電圧として対向電極７０に印加する交流電圧発生手段として構成されている。また交流電圧ＶＣＰには中心電圧ＶＣＮＴを間にして、電圧ＶＰの正の期間と電圧ＶＮの負の期間が設定されており、中心電圧ＶＣＮＴの期間にタイミング信号ＶＴＭＧが発生するようになっている。
【００３０】
次に、画素回路１００の動作を図５のタイミングチャートにしたがって説明する。なお、タイミング信号ＶＴＭＧの周期は交流電圧ＶＣＰの周期１／２に設定され、タイミング信号ＶＴＭＧが中心電圧のときに“Ｈ”となる関係に設定されている。さらに、トランジスタ３０のゲートに印加される電圧Ｖｄａｔａが変化するタイミングはデータ保持回路１２０の書き込みに依存し、電圧Ｖｄａｔａと電圧ＶＣＰの位相は、各電圧の同期をとったとしても、画素の位置によって異なる。このため、ここでは、タイミング信号ＶＴＭＧのほぼ中央のタイミングでデータが切り替わる例について説明する。
【００３１】
まず、走査線Ｇｎに走査パルスが印加されてトランジスタ１０がオンとなり、信号線Ｄｍからの画像データが入力され、画像データの電圧Ｖｄａｔａのレベルが“Ｈ”のときにはトランジスタ３０がオンとなり、表示電極５０の電圧Ｖｐｉｘは基準線ＣＮＴの電圧ＶＣＮＴとなる。このため表示電極５０と対向電極７０間の液晶には液晶駆動電圧ＶＬＣとして交流電圧ＶＣＰがそのまま印加される。このため、液晶には、図６に示すように、実効値の液晶駆動電圧ＶＬＣとして飽和電圧ＶＨ（液晶透過率最小）と０Ｖ（液晶透過率最大値）の電圧（矢印Ａ）が交互に印加され、液晶が点灯することになる。
【００３２】
次に、電圧Ｖｄａｔａのレベルが“Ｈ”から“Ｌ”に移行したときに、タイミング信号ＶＴＭＧのレベルが“Ｌ”のときには、トランジスタ３０はオンからオフになり、トランジスタ４０はオフの状態に維持されている。この結果、表示電極５０は直流的にオープン状態となり、液晶駆動電圧ＶＬＣは０となる。しかし、表示電極５０と対向電極７０との間には液晶容量ＣＬＣが存在するため、過渡的にはトランジスタ３０がオンしているときの電圧を液晶容量ＣＬＣがホールドすることになる。このため電圧Ｖｐｉｘは中心電圧ＶＣＮＴのままに維持され、液晶には交流電圧ＶＣＰが印加される。
【００３３】
この後、電圧Ｖｄａｔａのレベルが“Ｈ”から“Ｌ”に変化したときに、タイミング信号ＶＴＭＧのレベルが“Ｈ”になると、トランジスタ４０がオン状態となる。この結果表示電極５０が基準線ＣＮＴに接続され、液晶の透過容量ＣＬＣに充電されていた電荷が放電され、液晶容量ＣＬＣ内の電荷が０に初期化される。すなわち表示電極５０と対向電極７０間の電圧が０ボルトに初期化される。この結果液晶は即座に消灯状態となり、このあと対向電極７０に交流電圧が印加されても、各トランジスタ３０、４０がそれぞれオフ状態に維持されているため、液晶容量ＣＬＣの電荷は０に維持され、表示電極５０の電圧Ｖｐｉｘは対向電極７０の電圧ＶＣＰと等しくなる。すなわち液晶印加電圧ＶＬＣは０電圧に維持され、液晶は消灯状態を維持することになる。
【００３４】
このように、本実施の形態においては、トランジスタ４０をタイミング信号ＶＴＭＧにしたがって周期的にオンとし、電圧Ｖｄａｔａが“Ｌ”のときには液晶容量ＣＬＣに蓄えられた電荷を周期的に０にするようにしたため、電圧Ｖｄａｔａの変化に対する液晶駆動電圧ＶＬＣの応答が速くなり、画像データにしたがって動画や静止画を表示するときでも、動画や静止画の画像を良好な状態で表示することができる。
【００３５】
前記実施の形態では、初期化の周期に相当するタイミング信号ＶＴＭＧの周期は、対向電極７０の印加電圧ＶＣＰの１／２の周期に設定しているが、液晶駆動電圧ＶＬＣの応答遅れの許容範囲内で長くすることができる。この場合電圧ＶＣＰの波形は、少なくともタイミング信号ＶＴＭＧのレベルが“Ｈ”のときに電圧ＶＣＰの中心値あるいは中間値を電圧ＶＣＮＴに設定すればよい。
【００３６】
また電圧ＶＣＰの周期を１／３０秒に設定しているが、データ保持回路１２０の書き込みタイミングとは独立に設定することができる。すなわちデータ保持回路１２０の書き込み周期はデータによって異なり一定ではないが、電圧ＶＣＰの周期はある周期に設定される。しかも電圧ＶＣＰの周期はフリッカと消費電力とに関係する。このため、電圧ＶＣＰの周期を短くすると、消費電力は増加するが、フリッカの周波数が増加することでフリッカによるちらつきを低減することができる。逆に、電圧ＶＣＰの周期を長くすると、フリッカの発生は目だってくるが、液晶を駆動する周波数が低下するので、消費電力を低くすることができる。
【００３７】
次に、本発明の第２の実施の形態を図７ないし図９にしたがって説明する。
【００３８】
本実施の形態は、タイミング信号ＶＴＭＧのパルス幅として、図５に示すタイミング信号ＶＴＭＧのパルス幅よりも広いタイミング信号ＶＴＭＧを用い、データ保持回路１２０の電圧Ｖｄａｔａのレベルが“Ｌ”のときでも、トランジスタ４０をわずかの期間オン状態にし、液晶印加電圧ＶＬＣを、図６に示す液晶のしきい値相当する電圧ＶＬに設定したものである。
【００３９】
具体的には、タイミング回路５００としては、図８に示すように、図３のＯＲゲート５０５の代わりに、ＯＲゲート５１１、５１２を設け、ＯＲゲート５１１にはマルチバイブレータ５０２、５０３の出力パルスが入力され、ＯＲゲート５１２にはマルチバイブレータ５０１、５０２の出力パルスが入力され、フリップフロップ５０４にはマルチバイブレータ５０２の出力パルスが入力されている。
【００４０】
上記構成によるタイミング回路５００を用いると、図９に示すように、タイミング信号ＶＴＭＧは出力端子Ａ、Ｂのレベルが“Ｈ”となるときに“Ｈ”となる。そして交流電圧ＶＣＰとしては、出力端子Ｆが“Ｈ”のときに最大値ＶＰとなり、出力端子Ｇのレベルが“Ｈ”のときに最小値ＶＮとなる。すなわちタイミング信号ＶＴＭＧは、交流電圧ＶＣＰの中心電圧ＶＣＮＴに対して正または負のタイミングで“Ｈ”となるように設定されている。
【００４１】
上記構成において、データ保持回路１２０の電圧Ｖｄａｔａが“Ｈ”になってトランジスタ３０がオンになると、表示電極５０の電圧Ｖｐｘｉは中心電圧ＶＣＮＴとなり、液晶には交流電圧ＶＣＰがそのまま印加され、液晶が点灯する。
【００４２】
次に、電圧Ｖｄａｔａが“Ｈ”から“Ｌ”に変化し、タイミング信号ＶＴＭＧが“Ｌ”のときにはトランジスタ３０、４０はともにオフ状態となる。このとき電圧Ｖｐｉｘは中心電圧ＶＣＮＴであり、液晶には電圧ＶＣＰが印加される。このあとタイミング信号ＶＴＭＧが“Ｌ”から“Ｈ”に変化すると、トランジスタ４０がオンになり、このとき交流電圧ＶＣＰの電圧が電圧ＶＣＮＴとは異なるレベルにあるときにはその電圧がそのまま液晶に印加される。そしてタイミング信号ＶＴＭＧが“Ｈ”の状態にあるときに、電圧ＶＣＰのレベルが中心電圧ＶＣＮＴに変化すると、表示電極５０が基準線ＣＮＴに接続され、液晶容量（透過容量）ＣＬＣの電荷が０に初期化される。
【００４３】
このあと、電圧Ｖｄａｔａが“Ｌ”の状態にあるときに、タイミング信号ＶＴＭＧが周期的に“Ｈ”となると、交流電圧ＶＣＰのレベルが中心電圧ＶＣＮＴと異なるレベルにあるときにトランジスタ４０が周期的にオンとなり、図６の矢印Ｂで示すように、液晶駆動電圧ＶＬＣとして飽和電圧ＶＨとしきい値電圧ＶＬの範囲の電圧が印加された状態で、液晶が消灯状態となる。
【００４４】
本実施の形態によれば、液晶駆動電圧ＶＬＣを周期的に０電圧に初期化するようにしたため、電圧Ｖｄａｔａの変化に対する液晶駆動電圧ＶＬＣの応答を速めることができ、良好な動画像や静止画像を表示することが可能となる。さらに、電圧Ｖｄａｔａが“Ｌ”のときでも液晶駆動電圧ＶＬＣとして飽和電圧ＶＨとしきい値電圧ＶＬとの範囲の電圧を液晶に印加するようにしているため、前記実施の形態よりも、液晶の応答速度を高めることができるとともに、カラーディスプレイに適応した場合でも、しきい値電圧ＶＬを各色ごとに調整することで、ホワイトバランスを調整することができ、高速で高画質の液晶表示装置を実現することができる。
【００４５】
図１０は、本発明に係る画素回路１００の他の実施の形態を示す回路構成図である。
【００４６】
図１０に示す画素回路１００は、トランジスタ４０の代わりに、論理手段としてＯＲゲート６０を用い、ＯＲゲート６０をトランジスタ３０のゲート側に配置し、ＯＲゲート６０の一方の入力端子をトランジスタ１０のソースに接続し、他方の入力端子をタイミング線ＴＭＧに接続し、出力端子をトランジスタ３０のゲートに接続したものである。
【００４７】
本実施の形態においては、ＯＲゲート６０は、電圧Ｖｄａｔａまたはタイミング信号ＶＴＭＧのうちいずれか一方のレベルが“Ｈ”となったときにオンになるので、図２に示す画素回路１００を用いたときと同様の効果を得ることができる。
【００４８】
さらに、本実施の形態においては、表示電極５０に接続するトランジスタはトランジスタ３０のみであり、表示電極を１０に接続されるトランジスタが２個のときよりもリーク電流やノイズを低減することができ、画質の向上に寄与することができる。
【００４９】
また前記各実施の形態においては、基準線ＣＮＴに印加される電圧として中心電圧ＶＣＮＴを用いたものについて述べたが、基準線ＣＮＴに印加する電圧としては、交流電圧ＶＣＰの平均値に等しい平均電圧、０Ｖの電圧を用いることもできる。
【００５０】
また前記各実施の形態において静止画を表示する場合には、初期化の周期を長くすることで消費電力を低減することができる。
【００５１】
また各実施の形態において、液晶駆動電圧ＶＬＣにおけるしきい値電圧ＶＬと飽和電圧ＶＨに合わせた電圧を独立に設定できるので、カラー画像を表示する場合、良好なカラーバランスをとることができる。すなわち電圧ＶＣＰの振幅値を変えると飽和電圧ＶＨに相当する電圧としきい値電圧ＶＬに相当する電圧の両方が変化する。一方、タイミング信号ＶＴＭＧのパルス幅を変えると、しきい値電圧ＶＬに相当する電圧が変化する。したがって、Ｖｄａｔａが“Ｈ”のときに、電圧ＶＣＰの振幅値を変えることで、液晶の飽和電圧に合わせ、次に、Ｖｄａｔａが“Ｌ”のときに、タイミング信号ＶＴＭＧのパルス幅を変えることで、液晶のしきい値に相当する電圧に合わせることができる。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、タイミング信号に応答して表示電極と対向電極との間に印加される電圧を周期的に液晶層の電荷が放電される電圧に初期化するにあたり、液晶駆動電圧に半周期ごとに基準線の電圧になる期間を設定して液晶を初期化するようにしたため、液晶駆動電圧が画像データにしたがって変化するときに、その応答速度を早めることができ、動画や静止画を良好な状態で表示することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す液晶表示装置の全体構成図である。
【図２】画素回路の回路構成図である。
【図３】タイミング回路と交流電圧回路の回路構成図である。
【図４】タイミング回路と交流電圧回路の作用を説明するためのタイミングチャートである。
【図５】画素回路の作用を説明するためのタイミングチャートである。
【図６】液晶駆動電圧と液晶透過率との関係を示特性図である。
【図７】画素回路の他の実施の形態の作用を説明するためのタイミングチャートである。
【図８】タイミング回路の他の実施の形態を示す回路構成図である。
【図９】図８に示すタイミング回路と交流電圧回路の作用を説明するためのタイミングチャートである。
【図１０】画素回路の他の実施の形態を示す回路構成図である。
【符号の説明】
１０ 、３０、４０ トランジスタ（ＴＦＴ）
２０ 保持容量
５０ 表示電極
６０ ＯＲゲート
７０ 対向電極
１００ 画素回路
２００ 信号回路
３００ 走査回路
４００ 交流電圧回路
５００ タイミング回路
６００ 中心電圧回路
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、低消費電力用のＴＦＴアクティブマトリクス液晶ディスプレイとして用いるに好適な液晶表示装置に関する。
【０００２】
【従来の技術】
従来、液晶表示装置としては、例えば、特開平７−２７１３２９号公報、特開平６−２４２７４９号公報、小林俊介著「カラー液晶ディスプレイ」（産業図書）に記載されているものなどが知られている。液晶表示装置のうちＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いたＴＦＴアクティブマトリクス型液晶表示装置においては、駆動方式として線順次走査方式が採用されている。この線順次走査方式では、各走査電極に、１フレーム時間ごとに一回走査パルスを印加するようになっている。一方、各信号電極には走査パルスに同期して液晶駆動電圧を一斉に印加し、走査パルスが印加される１行分の画素の液晶に対して液晶駆動電圧を一斉に印加するようになっている。そして１フレーム時間としては１／６０秒程度がよく用いられ、このパルスは通常パネルの上側から下側に向かって順次タイミングをずらしながら各走査電極に印加される。このため画素構成として、６４０×４８０ドットのカラーパネルでは、１画素が３ドットから構成されるため、総ドット数は１９２０×４８０ドットとなり、１フレーム内に４８０本の走査電極（ゲート配線）を走査するので、走査パルスの時間幅は約３５μｓである。そして走査パルスに同期して液晶駆動電圧が印加された選択画素では、走査電極に接続されたＴＦＴのゲート電極の電圧が高くなり、ＴＦＴがオン状態になる。このとき、液晶駆動電圧は、ＴＦＴのソース・ドレイン間を経由して表示電極に印加される。これにより、表示電極と対向電極との間に形成される液晶容量と、画素に配置された負荷容量とを合わせた画素容量が充電される。この動作を繰り返すことにより、パネル全面の画素容量には、フレーム時間ごとに繰り返し液晶駆動電圧が印加される。
【０００３】
また液晶を駆動するためには交流電圧が必要であるため、フレーム時間ごとに極性を反転した電圧を信号電極に印加することが行なわれている。したがって、通常６０ヘルツのフレーム周波数に対し、液晶駆動周波数はこの１／２の周波数である３０ヘルツとなり、フリッカと呼ばれるちらつきが見え、表示を見ずらくさせている。そこで、上下、左右に隣合う画素ごとに液晶駆動電圧の極性を交互に反転させる駆動方式が採用採用されており、この駆動方式を用いることで、フリッカが目立たない良好な表示を得ることができる。なお、６４０×４８０ドットのパネルの場合、信号電極の極性は、１走査期間の３５μｓ毎に反転するので、信号電極の駆動周期は１４．４ｋＨｚと液晶駆動周波数の約５００倍になる。
【０００４】
【発明が解決しようとする課題】
従来技術では、走査電極や信号電極の配線（走査電極線、信号電極線）の交差部における容量と、配線と対向基板上全面に形成された対向電極との間の液晶の容量を１フレーム時間ごとに走査パルスによって充放電を毎回繰り返しているため、多くの電力が消費される。
【０００５】
そこで、本願出願人は、特願平８−６２９９６号により、消費電力を低減するようにした液晶表示装置を提案している。この液晶表示装置は、走査電極からの信号と信号電極からの表示データを基に表示データを取り込み、この表示データを保持する表示データ保持回路を備えている。この装置によれば、表示データ保持回路により表示データとして“１”、“０”の２値を保持するようにしているため、表示データの内容に変更がないときには１フレームごとに走査パルスを印加する必要がなくなり、電力の消費を低減することができる。
【０００６】
しかしながら、上述した液晶表示装置では、スイッチング手段を構成するＴＦＴ素子をオフにすることで液晶の印加電圧を０にしているので、ＴＦＴ素子をオンからオフにするときの電圧応答に時間を要したり、オフ状態のときに電圧が変動したりすることがあり、画質の向上を図るうえでの障害になる。通常、ＴＦＴ素子をオンからオフにするときには、液晶には何らかの電圧が印加されている。この電圧は液晶の容量に保持され、液晶の体積抵抗やＴＦＴ素子の抵抗によって漸次減衰していく。この結果、ＴＦＴ素子がオンからオフに移行するときの電圧が液晶に保持されていると、液晶印加電圧がオンからオフに移行する応答が非常に遅くなり、動画の表示が困難になる。またオフ状態の液晶印加電圧の体積抵抗やＴＦＴ素子のリーク電流によって応答電圧が変化するので、オフ状態における液晶印加電圧が不安定になる。
【０００７】
本発明の目的は、画像データに従って液晶印加電圧が変化するときにその応答を速くすることができる液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明は、複数の画素を構成する液晶を含む液晶層と、該液晶層を間にして相対向して配置されて少なくとも一方が透明な一対の基板と、該一対の基板の一方の基板に分散して配置されて走査パルスを伝送する複数の走査線と、前記一対の基板のいずれか一方に分散して配置されて前記複数の走査線にマトリクス状に交差し画像データを伝送する複数の信号線と、
前記複数の走査線と複数の信号線とによりそれぞれ囲まれた複数の表示領域に、
一対の基板の一方に配置された表示電極と、
前記液晶層を間にして前記表示電極と相対向して配置される対向電極と、
前記表示電極と基準線に接続された画素駆動用スイッチング素子と、
を有する液晶表示装置であって、
前記対向電極に前記基準線の電圧を基準とした交流の液晶駆動電圧を印加する交流電圧発生手段と、
前記交流電圧発生手段から発生する前記液晶駆動電圧が前記基準線の電圧となる期間にタイミング信号を周期的に発生するタイミング信号発生手段と、
前記走査線からの走査パルスに応答して前記信号線からの画像データを保持し保持した画像データに従って前記画素駆動用スイッチング素子のスイッチング動作を制御するデータ保持手段と、
前記タイミング信号発生手段からのタイミング信号に応答して前記表示電極と前記対向電極との間に印加される電圧を周期的に前記液晶層の電荷が放電される電圧に初期化する初期化手段とを有し、
前記交流電圧発生手段から発生する液晶駆動電圧には、半周期ごとに前記基準線の電圧になる期間が設定されてなる液晶表示装置を構成したものである。
【０００９】
上記液晶表示装置を構成するに際して、初期化手段の代わりに、タイミング信号発生手段からのタイミング信号に応答して画素駆動用スイッチング素子を周期的に短絡するリセット手段を設けたり、あるいはデータ保持手段に保持された画素駆動用画像データとタイミング信号発生手段からのタイミング信号のうちいずれか一方に応答して画素駆動用スイッチング素子を周期的にオン状態に制御する論理手段を設けることもできる。
【００１０】
前記各液晶表示装置を構成するに際しては、以下の要素を付加することができる。
【００１１】
（１）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧を示すタイミングに同期して発生してなる。
【００１２】
（２）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧を示すタイミングに同期して発生し、表示電極と対向電極との間に印加される電圧が零となるタイミングで発生を停止してなる。
【００１３】
（３）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧とは異なる電圧を示すタイミングに同期して発生し、交流電圧発生手段から発生する液晶駆動電圧が平均電圧を示すタイミングで発生を停止してなる。
【００１４】
（４）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧とは異なる電圧を示すタイミングに同期して発生し、表示電極と対向電極との間に印加される電圧が零となるタイミングで発生を停止してなる。
【００１５】
（５）画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子に画像データが入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、リセット手段は画素駆動用スイッチング素子に並列に接続されたＴＦＴ素子で構成され、ゲート端子がタイミング信号発生手段に接続され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されている。
【００１６】
（６）交流電圧発生手段から発生する液晶駆動電圧には、交流の平均値に等しい平均電圧を示す期間が一定期間半周期毎に設定されている。
【００１７】
前記した手段によれば、交流の液晶駆動電圧が基準線の電圧となる期間に、周期的に発生するタイミング信号に応答して表示電極と対向電極との間に印加される電圧を初期化したり、素子駆動用スイッチング素子を短絡したり、あるいは画素駆動用スイッチング素子をオン状態に制御したりしているため、液晶容量の両端に印加される電圧を周期的に０電圧に初期化することができ、液晶印加電圧をオンからオフに変化するときに、その応答を早めることができ、良好な動画や静止画を画像表示することができる。さらに静止画を画像表示する場合は、初期化の周期を長くすることで、消費電力を低減することができる。
【００１８】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に基づいて説明する。
【００１９】
図１は本発明の一実施の形態を示す液晶表示装置の全体構成図である。図１において、液晶表示装置はＴＦＴアクティブマトリクス型液晶ディスプレイとして、画素回路１００、表示部１１０、信号回路２００、走査回路３００、交流電圧回路４００、タイミング回路５００、中心電圧回路６００、対向基板７００、ＴＦＴ基板８００を備えて構成されており、画素回路１００、表示部１１０、信号回路２００、走査回路３００、対向基板ＴＦＴ基板８００がカラーパネルＰ上に形成されている。なお、本実施の形態では、カラーパネルＰとその周辺回路についてのみ示し、光学系などカラーパネルＰの具体的構造については省略してある。
【００２０】
カラーパネルＰは一対の基板として、対向基板７００とＴＦＴ基板８００を備えており、各基板が複数の画素を構成する液晶を含む液晶層（図示省略）を間にして相対向して配置されている。そして対向基板７００は透明基板として、その一方の面に透明電極が形成されている。またＴＦＴ基板８００には画素回路１００、表示部１１０、信号回路２００、走査回路３００が形成されている。画素回路１００は表示部１１０にｎ×ｍ個（ｎ行ｍ列）形成されており、表示部１１０にはｎ本の走査線Ｇ１〜Ｇｎが分散して配線されているとともに、各走査線とマトリクス状にｍ本の信号線Ｄ１〜Ｄｍが分散して配線されている。そしてカラーパネルＰの表示面には表示領域を形成する表示部１１０に、各走査線Ｇ１〜Ｇｎと信号線Ｄ１〜Ｄｍによってそれぞれ囲まれた複数の表示領域Ａ１１〜Ａｎｍが形成されている。この場合、走査線の本数を６４０本とし、信号線の本数を４８０本とすると、カラーパネルＰとしては６４０×４８０ドットのパネルを構成することになる。また各表示領域には交流信号線ＣＰ、タイミング線ＴＭＧ、基準線ＣＮＴが配線されており、交流信号線ＣＰは交流電圧回路４００に接続され、タイミング線ＴＭＧはタイミング回路５００に接続され、基準線ＣＮＴは中心電圧回路６００にそれぞれ接続されている。
【００２１】
各表示領域に形成された画素回路１００は、図2に示すように、データ保持回路１２０、画素制御回路１３０を備えて構成されている。データ保持回路１２０は、ＴＦＴで構成されたトランジスタ１０、保持容量２０を備えて構成されており、画素制御回路１３０はＴＦＴで構成されたトランジスタ３０、４０、表示電極４０、対向電極７０を備えて構成されている。そして画素回路１００がｎ行、ｍ列目の画素回路のときには、トランジスタ１０のゲートが走査線Ｇｎに接続され、ドレインが信号線Ｄｍに接続され、ソースがトランジスタ３０のゲートと保持容量２０の一端に接続されている。また保持容量２０の他端は基準線ＣＮＴに接続されている。トランジスタ３０、４０は互いに並列に接続されており、ドレインとソースが互いに接続され、各ドレインが表示電極５０に接続され、各ソースが基準線ＣＮＴに接続されている。そしトランジスタ４０のゲートはタイミング線ＴＭＧに接続されている。表示電極５０と対向電極７０の間には液晶容量ＣＬＣが形成されており、対向電極７０が交流信号線ＣＰに接続されている。
【００２２】
トランジスタ１０は、走査線Ｇｎに印加される走査パルスのレベルが“Ｈ”のときにオンとなり、信号線Ｄｍに伝送される画像データを取り込み、画像データにしたがった電圧Ｖｄａｔａをトランジスタ３０のゲートに印加するとともに、保持容量２０に保持させるようになっている。すなわちデータ保持回路１２０はデータ保持手段として構成されている。トランジスタ３０はＶｄａｔａのレベルが“Ｈ”のときにオンとなり、保持容量２０に保持された電圧を表示電極５０に印加する画素駆動用スイッチング素子として構成されている。トランジスタ４０はタイミング線ＴＭＧを伝送するタイミング信号のレベルが“Ｈ”のときにオンとなってトランジスタ３０のドレイン・ソース間を短絡し、トランジスタ３０がオフの状態にあるときには表示電極５０と対向電極７０間の電圧を０Ｖに初期化する初期化手段またはトランジスタ３０のドレイン・ソース間を短絡するリセット手段を構成するようになっている。また信号回路２００は各信号線Ｄ１〜Ｄｍに画像データを印加する画像データ発生手段として構成されており、走査回路３００は各走査線Ｇ１〜Ｇｎに順次走査パルスを印加する走査パルス発生手段として構成されている。
【００２３】
次に、交流電圧回路４００、タイミング回路５００、中心電圧回路６００の具体的構成を図３および図４にしたがって説明する。
【００２４】
タイミング回路５００はモノステーブルマルチバイブレータ５０１、５０２、５０３、フリップフロップ５０４、ＯＲゲート５０５、インバータ５０６、５０７、ＡＮＤゲート５０８、５０９を備えて構成されており、タイミング回路５００の入力端子に、フレーム周期を規定する信号に同期した同期信号ＶＳが入力され、出力端子から６０ヘルツのタイミング信号ＶＴＭＧを周期的に出力するようになっている。
【００２５】
バイブレータ５０１に同期信号ＶＳが入力されると、バイブレータ５０１、５０２、５０３の各出力端子Ａ、Ｂ、Ｃからは、図４（ｂ）〜（ｄ）に示されるように、各入力パルスの立上りエッジに応答して各マルチバイブレータで指定されたパルス幅のパルスが順次出力される。すなわち各マルチバイブレータ５０１〜５０３からは各出力パルスのパルス幅分だけ遅れたパルスが順次出力され、各パルスがＯＲゲート５０５に入力されている。このためＯＲゲート５０５からは、（ｅ）に示すように、各パルスの論理和にしたがったパルスが出力端子Ｄから出力される。
【００２６】
一方、バイブレータ５０１の出力パルスはフリップフロップ５０４に入力されており、フリップフロップ５０４の出力端子Ｅからは、（ｆ）に示すようなパルス幅のパルスが出力される。すなわちフリップフロップ５０４は同期信号ＶＳの立上りで出力を反転する動作を行ない、同期信号ＶＳが発生するごとに論理が反転したパルスを順次出力するようになっている。そしてフリップフロップ５０４の出力パルスはＡＮＤゲート５０８に入力されるとともに、インバータ５０６を介してＡＮＤゲート５０９に入力される。またＡＮＤゲート５０８、５０９の他方の入力端子にはＯＲゲート５０５の出力パルスがインバータ５０７を介して入力されている。このためＡＮＤゲート５０８の出力端子Ｆからはフリップフロップ５０４の出力パルスとインバータ５０７の出力パルスとの論理積にしたがったパルスが出力され、ＡＮＤゲート５０９の出力端子Ｇからはインバータ５０６の出力パルスとインバータ５０７の出力パルスとの論理積にしたがったパルスが出力される。そして各出力端子Ｄ、Ｆ、Ｇの出力パルスはそれぞれ交流電圧回路４００に入力されている。すなわちタイミング回路５００は周期的にハイレベルのパルスを出力するタイミング信号発生手段として構成されている。
【００２７】
交流電圧回路４００は、電源４０１、４０２、スイッチ４０３、４０４、４０５を備えて構成されており、電源４０１と４０２との接続点が基準線ＣＮＴとして中心電圧回路６００の電源６０１に接続されている。電源４０１のプラス端子はスイッチ４０４を介して交流信号線ＣＰに接続され、電源４０２のマイナス端子はスイッチ４０５を介して交流信号線ＣＰへ接続され、電源４０１と電源４０２との接続点がスイッチ４０３を介して交流信号線ＣＰに接続されている。
【００２８】
スイッチ４０３はＯＲゲート５０５の出力端子Ｄからのパルスのレベルが“Ｈ”のときに接点を閉じ、スイッチ４０４はＡＮＤゲート５０８の出力端子Ｆからのパルスのレベルが“Ｈ”になったときに接点を閉じ、スイッチ４０５は、ＡＮＤゲート５０９の出力端子Ｇからのパルスのレベルが“Ｈ”になったときに接点を閉じるように構成されている。すなわちスイッチ４０３の接点が閉じたときには、図４（ｊ）に示すように、電源６０１の出力電圧に相当する基準電圧あるいは中心電圧ＶＣＮＴの信号を出力し、スイッチ４０４の接点が閉じたときには電源６０１の電圧に電源４０１の電圧が加算された電圧ＶＰの信号を出力し、スイッチ４０５の接点が閉じたときには、電源４０２の電圧（負の電圧）ＶＮの電圧を出力するようになっている。
【００２９】
すなわち交流電圧回路４００は、中心電圧ＶＣＮＴを基準として最大値ＶＰ、最小値ＶＮの交流電圧で、例えば実効値３Ｖの交流電圧ＶＣＰを液晶駆動電圧として対向電極７０に印加する交流電圧発生手段として構成されている。また交流電圧ＶＣＰには中心電圧ＶＣＮＴを間にして、電圧ＶＰの正の期間と電圧ＶＮの負の期間が設定されており、中心電圧ＶＣＮＴの期間にタイミング信号ＶＴＭＧが発生するようになっている。
【００３０】
次に、画素回路１００の動作を図５のタイミングチャートにしたがって説明する。なお、タイミング信号ＶＴＭＧの周期は交流電圧ＶＣＰの周期１／２に設定され、タイミング信号ＶＴＭＧが中心電圧のときに“Ｈ”となる関係に設定されている。さらに、トランジスタ３０のゲートに印加される電圧Ｖｄａｔａが変化するタイミングはデータ保持回路１２０の書き込みに依存し、電圧Ｖｄａｔａと電圧ＶＣＰの位相は、各電圧の同期をとったとしても、画素の位置によって異なる。このため、ここでは、タイミング信号ＶＴＭＧのほぼ中央のタイミングでデータが切り替わる例について説明する。
【００３１】
まず、走査線Ｇｎに走査パルスが印加されてトランジスタ１０がオンとなり、信号線Ｄｍからの画像データが入力され、画像データの電圧Ｖｄａｔａのレベルが“Ｈ”のときにはトランジスタ３０がオンとなり、表示電極５０の電圧Ｖｐｉｘは基準線ＣＮＴの電圧ＶＣＮＴとなる。このため表示電極５０と対向電極７０間の液晶には液晶駆動電圧ＶＬＣとして交流電圧ＶＣＰがそのまま印加される。このため、液晶には、図６に示すように、実効値の液晶駆動電圧ＶＬＣとして飽和電圧ＶＨ（液晶透過率最小）と０Ｖ（液晶透過率最大値）の電圧（矢印Ａ）が交互に印加され、液晶が点灯することになる。
【００３２】
次に、電圧Ｖｄａｔａのレベルが“Ｈ”から“Ｌ”に移行したときに、タイミング信号ＶＴＭＧのレベルが“Ｌ”のときには、トランジスタ３０はオンからオフになり、トランジスタ４０はオフの状態に維持されている。この結果、表示電極５０は直流的にオープン状態となり、液晶駆動電圧ＶＬＣは０となる。しかし、表示電極５０と対向電極７０との間には液晶容量ＣＬＣが存在するため、過渡的にはトランジスタ３０がオンしているときの電圧を液晶容量ＣＬＣがホールドすることになる。このため電圧Ｖｐｉｘは中心電圧ＶＣＮＴのままに維持され、液晶には交流電圧ＶＣＰが印加される。
【００３３】
この後、電圧Ｖｄａｔａのレベルが“Ｈ”から“Ｌ”に変化したときに、タイミング信号ＶＴＭＧのレベルが“Ｈ”になると、トランジスタ４０がオン状態となる。この結果表示電極５０が基準線ＣＮＴに接続され、液晶の透過容量ＣＬＣに充電されていた電荷が放電され、液晶容量ＣＬＣ内の電荷が０に初期化される。すなわち表示電極５０と対向電極７０間の電圧が０ボルトに初期化される。この結果液晶は即座に消灯状態となり、このあと対向電極７０に交流電圧が印加されても、各トランジスタ３０、４０がそれぞれオフ状態に維持されているため、液晶容量ＣＬＣの電荷は０に維持され、表示電極５０の電圧Ｖｐｉｘは対向電極７０の電圧ＶＣＰと等しくなる。すなわち液晶印加電圧ＶＬＣは０電圧に維持され、液晶は消灯状態を維持することになる。
【００３４】
このように、本実施の形態においては、トランジスタ４０をタイミング信号ＶＴＭＧにしたがって周期的にオンとし、電圧Ｖｄａｔａが“Ｌ”のときには液晶容量ＣＬＣに蓄えられた電荷を周期的に０にするようにしたため、電圧Ｖｄａｔａの変化に対する液晶駆動電圧ＶＬＣの応答が速くなり、画像データにしたがって動画や静止画を表示するときでも、動画や静止画の画像を良好な状態で表示することができる。
【００３５】
前記実施の形態では、初期化の周期に相当するタイミング信号ＶＴＭＧの周期は、対向電極７０の印加電圧ＶＣＰの１／２の周期に設定しているが、液晶駆動電圧ＶＬＣの応答遅れの許容範囲内で長くすることができる。この場合電圧ＶＣＰの波形は、少なくともタイミング信号ＶＴＭＧのレベルが“Ｈ”のときに電圧ＶＣＰの中心値あるいは中間値を電圧ＶＣＮＴに設定すればよい。
【００３６】
また電圧ＶＣＰの周期を１／３０秒に設定しているが、データ保持回路１２０の書き込みタイミングとは独立に設定することができる。すなわちデータ保持回路１２０の書き込み周期はデータによって異なり一定ではないが、電圧ＶＣＰの周期はある周期に設定される。しかも電圧ＶＣＰの周期はフリッカと消費電力とに関係する。このため、電圧ＶＣＰの周期を短くすると、消費電力は増加するが、フリッカの周波数が増加することでフリッカによるちらつきを低減することができる。逆に、電圧ＶＣＰの周期を長くすると、フリッカの発生は目だってくるが、液晶を駆動する周波数が低下するので、消費電力を低くすることができる。
【００３７】
次に、本発明の第２の実施の形態を図７ないし図９にしたがって説明する。
【００３８】
本実施の形態は、タイミング信号ＶＴＭＧのパルス幅として、図５に示すタイミング信号ＶＴＭＧのパルス幅よりも広いタイミング信号ＶＴＭＧを用い、データ保持回路１２０の電圧Ｖｄａｔａのレベルが“Ｌ”のときでも、トランジスタ４０をわずかの期間オン状態にし、液晶印加電圧ＶＬＣを、図６に示す液晶のしきい値相当する電圧ＶＬに設定したものである。
【００３９】
具体的には、タイミング回路５００としては、図８に示すように、図３のＯＲゲート５０５の代わりに、ＯＲゲート５１１、５１２を設け、ＯＲゲート５１１にはマルチバイブレータ５０２、５０３の出力パルスが入力され、ＯＲゲート５１２にはマルチバイブレータ５０１、５０２の出力パルスが入力され、フリップフロップ５０４にはマルチバイブレータ５０２の出力パルスが入力されている。
【００４０】
上記構成によるタイミング回路５００を用いると、図９に示すように、タイミング信号ＶＴＭＧは出力端子Ａ、Ｂのレベルが“Ｈ”となるときに“Ｈ”となる。そして交流電圧ＶＣＰとしては、出力端子Ｆが“Ｈ”のときに最大値ＶＰとなり、出力端子Ｇのレベルが“Ｈ”のときに最小値ＶＮとなる。すなわちタイミング信号ＶＴＭＧは、交流電圧ＶＣＰの中心電圧ＶＣＮＴに対して正または負のタイミングで“Ｈ”となるように設定されている。
【００４１】
上記構成において、データ保持回路１２０の電圧Ｖｄａｔａが“Ｈ”になってトランジスタ３０がオンになると、表示電極５０の電圧Ｖｐｘｉは中心電圧ＶＣＮＴとなり、液晶には交流電圧ＶＣＰがそのまま印加され、液晶が点灯する。
【００４２】
次に、電圧Ｖｄａｔａが“Ｈ”から“Ｌ”に変化し、タイミング信号ＶＴＭＧが“Ｌ”のときにはトランジスタ３０、４０はともにオフ状態となる。このとき電圧Ｖｐｉｘは中心電圧ＶＣＮＴであり、液晶には電圧ＶＣＰが印加される。このあとタイミング信号ＶＴＭＧが“Ｌ”から“Ｈ”に変化すると、トランジスタ４０がオンになり、このとき交流電圧ＶＣＰの電圧が電圧ＶＣＮＴとは異なるレベルにあるときにはその電圧がそのまま液晶に印加される。そしてタイミング信号ＶＴＭＧが“Ｈ”の状態にあるときに、電圧ＶＣＰのレベルが中心電圧ＶＣＮＴに変化すると、表示電極５０が基準線ＣＮＴに接続され、液晶容量（透過容量）ＣＬＣの電荷が０に初期化される。
【００４３】
このあと、電圧Ｖｄａｔａが“Ｌ”の状態にあるときに、タイミング信号ＶＴＭＧが周期的に“Ｈ”となると、交流電圧ＶＣＰのレベルが中心電圧ＶＣＮＴと異なるレベルにあるときにトランジスタ４０が周期的にオンとなり、図６の矢印Ｂで示すように、液晶駆動電圧ＶＬＣとして飽和電圧ＶＨとしきい値電圧ＶＬの範囲の電圧が印加された状態で、液晶が消灯状態となる。
【００４４】
本実施の形態によれば、液晶駆動電圧ＶＬＣを周期的に０電圧に初期化するようにしたため、電圧Ｖｄａｔａの変化に対する液晶駆動電圧ＶＬＣの応答を速めることができ、良好な動画像や静止画像を表示することが可能となる。さらに、電圧Ｖｄａｔａが“Ｌ”のときでも液晶駆動電圧ＶＬＣとして飽和電圧ＶＨとしきい値電圧ＶＬとの範囲の電圧を液晶に印加するようにしているため、前記実施の形態よりも、液晶の応答速度を高めることができるとともに、カラーディスプレイに適応した場合でも、しきい値電圧ＶＬを各色ごとに調整することで、ホワイトバランスを調整することができ、高速で高画質の液晶表示装置を実現することができる。
【００４５】
図１０は、本発明に係る画素回路１００の他の実施の形態を示す回路構成図である。
【００４６】
図１０に示す画素回路１００は、トランジスタ４０の代わりに、論理手段としてＯＲゲート６０を用い、ＯＲゲート６０をトランジスタ３０のゲート側に配置し、ＯＲゲート６０の一方の入力端子をトランジスタ１０のソースに接続し、他方の入力端子をタイミング線ＴＭＧに接続し、出力端子をトランジスタ３０のゲートに接続したものである。
【００４７】
本実施の形態においては、ＯＲゲート６０は、電圧Ｖｄａｔａまたはタイミング信号ＶＴＭＧのうちいずれか一方のレベルが“Ｈ”となったときにオンになるので、図２に示す画素回路１００を用いたときと同様の効果を得ることができる。
【００４８】
さらに、本実施の形態においては、表示電極５０に接続するトランジスタはトランジスタ３０のみであり、表示電極を１０に接続されるトランジスタが２個のときよりもリーク電流やノイズを低減することができ、画質の向上に寄与することができる。
【００４９】
また前記各実施の形態においては、基準線ＣＮＴに印加される電圧として中心電圧ＶＣＮＴを用いたものについて述べたが、基準線ＣＮＴに印加する電圧としては、交流電圧ＶＣＰの平均値に等しい平均電圧、０Ｖの電圧を用いることもできる。
【００５０】
また前記各実施の形態において静止画を表示する場合には、初期化の周期を長くすることで消費電力を低減することができる。
【００５１】
また各実施の形態において、液晶駆動電圧ＶＬＣにおけるしきい値電圧ＶＬと飽和電圧ＶＨに合わせた電圧を独立に設定できるので、カラー画像を表示する場合、良好なカラーバランスをとることができる。すなわち電圧ＶＣＰの振幅値を変えると飽和電圧ＶＨに相当する電圧としきい値電圧ＶＬに相当する電圧の両方が変化する。一方、タイミング信号ＶＴＭＧのパルス幅を変えると、しきい値電圧ＶＬに相当する電圧が変化する。したがって、Ｖｄａｔａが“Ｈ”のときに、電圧ＶＣＰの振幅値を変えることで、液晶の飽和電圧に合わせ、次に、Ｖｄａｔａが“Ｌ”のときに、タイミング信号ＶＴＭＧのパルス幅を変えることで、液晶のしきい値に相当する電圧に合わせることができる。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、タイミング信号に応答して表示電極と対向電極との間に印加される電圧を周期的に液晶層の電荷が放電される電圧に初期化するにあたり、液晶駆動電圧に半周期ごとに基準線の電圧になる期間を設定して液晶を初期化するようにしたため、液晶駆動電圧が画像データにしたがって変化するときに、その応答速度を早めることができ、動画や静止画を良好な状態で表示することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す液晶表示装置の全体構成図である。
【図２】画素回路の回路構成図である。
【図３】タイミング回路と交流電圧回路の回路構成図である。
【図４】タイミング回路と交流電圧回路の作用を説明するためのタイミングチャートである。
【図５】画素回路の作用を説明するためのタイミングチャートである。
【図６】液晶駆動電圧と液晶透過率との関係を示特性図である。
【図７】画素回路の他の実施の形態の作用を説明するためのタイミングチャートである。
【図８】タイミング回路の他の実施の形態を示す回路構成図である。
【図９】図８に示すタイミング回路と交流電圧回路の作用を説明するためのタイミングチャートである。
【図１０】画素回路の他の実施の形態を示す回路構成図である。
【符号の説明】
１０ 、３０、４０ トランジスタ（ＴＦＴ）
２０ 保持容量
５０ 表示電極
６０ ＯＲゲート
７０ 対向電極
１００ 画素回路
２００ 信号回路
３００ 走査回路
４００ 交流電圧回路
５００ タイミング回路
６００ 中心電圧回路
Claims (8)
- 複数の画素を構成する液晶を含む液晶層と、該液晶層を間にして相対向して配置されて少なくとも一方が透明な一対の基板と、該一対の基板の一方の基板に分散して配置されて走査パルスを伝送する複数の走査線と、前記一対の基板のいずれか一方に分散して配置されて前記複数の走査線にマトリクス状に交差し画像データを伝送する複数の信号線と、
前記複数の走査線と複数の信号線とによりそれぞれ囲まれた複数の表示領域に、
一対の基板の一方に配置された表示電極と、
前記液晶層を間にして前記表示電極と相対向して配置される対向電極と、
前記表示電極と基準線に接続された画素駆動用スイッチング素子と、
を有する液晶表示装置であって、
前記対向電極に前記基準線の電圧を基準とした交流の液晶駆動電圧を印加する交流電圧発生手段と、
前記交流電圧発生手段から発生する前記液晶駆動電圧が前記基準線の電圧となる期間にタイミング信号を周期的に発生するタイミング信号発生手段と、
前記走査線からの走査パルスに応答して前記信号線からの画像データを保持し保持した画像データに従って前記画素駆動用スイッチング素子のスイッチング動作を制御するデータ保持手段と、
前記タイミング信号発生手段からのタイミング信号に応答して前記表示電極と前記対向電極との間に印加される電圧を周期的に前記液晶層の電荷が放電される電圧に初期化する初期化手段とを有し、
前記交流電圧発生手段から発生する液晶駆動電圧には、半周期ごとに前記基準線の電圧になる期間が設定されてなる液晶表示装置。 - 複数の画素を構成する液晶を含む液晶層と、該液晶層を間にして相対向して配置されて少なくとも一方が透明な一対の基板と、該一対の基板の一方の基板に分散して配置されて走査パルスを伝送する複数の走査線と、前記一対の基板のいずれか一方に分散して配置されて前記複数の走査線にマトリクス状に交差し画像データを伝送する複数の信号線と、
前記複数の走査線と複数の信号線とによりそれぞれ囲まれた複数の表示領域に、
一対の基板の一方に配置された表示電極と、
前記液晶層を間にして前記表示電極と相対向して配置される対向電極と、
前記表示電極と基準線に接続された画素駆動用スイッチング素子と、
を有する液晶表示装置であって、
前記対向電極に前記基準線の電圧を基準とした交流の液晶駆動電圧を印加する交流電圧発生手段と、
前記交流電圧発生手段から発生する前記液晶駆動電圧が前記基準線の電圧となる期間にタイミング信号を周期的に発生するタイミング信号発生手段と、
前記走査線からの走査パルスに応答して前記信号線からの画像データを保持し保持した画像データに従って前記画素駆動用スイッチング素子のスイッチング動作を制御するデータ保持手段と、
前記タイミング信号発生手段からのタイミング信号に応答して画素駆動用スイッチング素子を周期的に短絡して前記表示電極と前記対向電極との間に印加される電圧を周期的に前記液晶層の電荷が放電される電圧に初期化するリセット手段とを有し、
前記交流電圧発生手段から発生する液晶駆動電圧には、半周期ごとに前記基準線の電圧になる期間が設定されてなる液晶表示装置。 - 複数の画素を構成する液晶を含む液晶層と、該液晶層を間にして相対向して配置されて少なくとも一方が透明な一対の基板と、該一対の基板の一方の基板に分散して配置されて走査パルスを伝送する複数の走査線と、前記一対の基板のいずれか一方に分散して配置されて前記複数の走査線にマトリクス状に交差し画像データを伝送する複数の信号線と、
前記複数の走査線と複数の信号線とによりそれぞれ囲まれた複数の表示領域に、
一対の基板の一方に配置された表示電極と、
前記液晶層を間にして前記表示電極と相対向して配置される対向電極と、
前記表示電極と基準線に接続された画素駆動用スイッチング素子と、
を有する液晶表示装置であって、
前記対向電極に前記基準線の電圧を基準とした交流の液晶駆動電圧を印加する交流電圧発生手段と、
前記交流電圧発生手段から発生する前記液晶駆動電圧が前記基準線の電圧となる期間にタイミング信号を周期的に発生するタイミング信号発生手段と、
前記走査線からの走査パルスに応答して前記信号線からの画像データを保持し保持した画像データに従って前記画素駆動用スイッチング素子のスイッチング動作を制御するデータ保持手段と、
該データ保持手段に保持された画素駆動用画像データとタイミング信号発生手段からのタイミング信号のうちいずれか一方に応答して前記画素駆動用スイッチング素子をオン状態に制御する論理手段とを有し、
前記タイミング信号に応答して前記画素駆動用スイッチング素子を周期的にオン状態にして、前記表示電極と前記対向電極との間に印加される電圧を周期的に前記液晶層の電荷が放電される電圧に初期化し、
前記交流電圧発生手段から発生する液晶駆動電圧には、半周期ごとに前記基準線の電圧になる期間が設定されてなる液晶表示装置。 - 画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧を示すタイミングに同期して発生してなる請求項１、２または３記載の液晶表示装置。
- 画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧を示すタイミングに同期して発生し、表示電極と対向電極との間に印加される電圧が零となるタイミングで発生を停止してなる請求項１、２または３記載の液晶表示装置。
- 画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧とは異なる電圧を示すタイミングに同期して発生し、交流電圧発生手段から発生する液晶駆動電圧が平均電圧を示すタイミングで発生を停止してなる請求項１、２または３記載の液晶表示装置。
- 画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子にスイッチング用の信号が入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、タイミング信号発生手段のタイミング信号は交流電圧発生手段から発生する液晶駆動電圧が平均電圧とは異なる電圧を示すタイミングに同期して発生し、表示電極と対向電極との間に印加される電圧が零となるタイミングで発生を停止してなる請求項１、２または３記載の液晶表示装置。
- 画素駆動用スイッチング素子はＴＦＴ素子で構成され、ゲート端子に画像データが入力され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されており、リセット手段は画素駆動用スイッチング素子に並列に接続されたＴＦＴ素子で構成され、ゲート端子がタイミング信号発生手段に接続され、ドレイン端子が表示電極に接続され、ソース端子が液晶駆動電圧の平均電圧を示す基準線に接続されている請求項２記載の液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15679096A JP3653601B2 (ja) | 1996-06-18 | 1996-06-18 | 液晶表示装置 |
| EP97104580A EP0797182A1 (en) | 1996-03-19 | 1997-03-18 | Active matrix LCD with data holding circuit in each pixel |
| US08/820,835 US6115017A (en) | 1996-03-19 | 1997-03-19 | Liquid crystal display apparatus |
| KR1019970009375A KR100497720B1 (ko) | 1996-03-19 | 1997-03-19 | 액정표시장치 |
| KR1020040086007A KR100507128B1 (ko) | 1996-03-19 | 2004-10-26 | 액정표시장치 |
| US11/002,517 US20050078073A1 (en) | 1996-03-19 | 2004-12-03 | Liquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15679096A JP3653601B2 (ja) | 1996-06-18 | 1996-06-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH103069A JPH103069A (ja) | 1998-01-06 |
| JP3653601B2 true JP3653601B2 (ja) | 2005-06-02 |
Family
ID=15635370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15679096A Expired - Lifetime JP3653601B2 (ja) | 1996-03-19 | 1996-06-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3653601B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3574768B2 (ja) * | 1999-10-25 | 2004-10-06 | 株式会社日立製作所 | 液晶表示装置及びその駆動方法 |
| JP2001194685A (ja) * | 2000-01-06 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| TW507192B (en) * | 2000-09-18 | 2002-10-21 | Sanyo Electric Co | Display device |
| KR100852833B1 (ko) * | 2002-03-12 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 고속응답용 액정표시소자 |
| CN114974161A (zh) * | 2022-06-16 | 2022-08-30 | 武汉华星光电技术有限公司 | 一种像素驱动电路及显示面板 |
-
1996
- 1996-06-18 JP JP15679096A patent/JP3653601B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH103069A (ja) | 1998-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2743841B2 (ja) | 液晶表示装置 | |
| US5640174A (en) | Method of driving an active matrix liquid crystal display panel with asymmetric signals | |
| KR100361465B1 (ko) | 액정 패널 구동 방법 및 그 장치 | |
| JP3901048B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3428550B2 (ja) | 液晶表示装置 | |
| US7800579B2 (en) | Liquid crystal display | |
| KR100767364B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US7259755B1 (en) | Method and apparatus for driving liquid crystal display panel in inversion | |
| JPH01134346A (ja) | 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法 | |
| JPS62218943A (ja) | 液晶表示装置 | |
| JPH07318901A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JP3914639B2 (ja) | 液晶表示装置 | |
| JPH11282431A (ja) | 平面表示装置 | |
| JPH07104246A (ja) | 液晶表示装置 | |
| JP3653601B2 (ja) | 液晶表示装置 | |
| JPH11352464A (ja) | 液晶表示装置および液晶パネル | |
| JPH10325946A (ja) | 光変調装置 | |
| JPH11109313A (ja) | アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム | |
| KR100825094B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR100206563B1 (ko) | 박막 트랜지스터 액정 표시 장치의 구동 방법 | |
| JPH1062741A (ja) | 表示装置 | |
| JPH0635417A (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JP5418388B2 (ja) | 液晶表示装置 | |
| JPH08328515A (ja) | 画像表示装置 | |
| JPH06148675A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |