KR100455883B1 - 액티브매트릭스 표시장치 - Google Patents

액티브매트릭스 표시장치 Download PDF

Info

Publication number
KR100455883B1
KR100455883B1 KR1019970053040A KR19970053040A KR100455883B1 KR 100455883 B1 KR100455883 B1 KR 100455883B1 KR 1019970053040 A KR1019970053040 A KR 1019970053040A KR 19970053040 A KR19970053040 A KR 19970053040A KR 100455883 B1 KR100455883 B1 KR 100455883B1
Authority
KR
South Korea
Prior art keywords
active matrix
primary
clock signal
signal
matrix display
Prior art date
Application number
KR1019970053040A
Other languages
English (en)
Other versions
KR19980041942A (ko
Inventor
가쓰히데 우치노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17828394&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100455883(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19980041942A publication Critical patent/KR19980041942A/ko
Application granted granted Critical
Publication of KR100455883B1 publication Critical patent/KR100455883B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

수평스위치 HSW를 드라이브하는 샘플링펄스의 불균일을 억제하는 액티브매트릭스 표시장치를 제공하는 것을 목적으로 한다.
시프트레지스터(2a)는, 외부로부터 입력된 1차 클록신호에 따라서 동작하고, 순차 1차 샘플링펄스를 출력한다. 위상조정부(3)는, 1차 클록신호와 동일 또는 별개의 2차 클록신호에 대한 1차 샘플링펄스의 위상조정을 행하고, 위상조정후의 1차 샘플링펄스인 위상조정펄스를 출력한다. 1차 스위치군(4)은, 위상조정부(3)의 각 출력단에 접속되어 위상조정펄스에 따라서 개폐동작하고, 1차 클록신호 또는 2차 클록신호를 샘플링하여 순차 2차 샘플링펄스를 생성한다. 2차 스위치군(5)은, 신호선의 일단에 접속된 2차 샘플링펄스에 따라서 개폐동작을 하고, 외부 입력된 영상신호를 신호선에 공급한다.

Description

액티브매트릭스 표시장치
본 발명은 액티브매트릭스 표시장치에 관한 것이고, 특히 행상(行狀)의 게이트선과, 열상(列狀)의 신호선과, 양자의 각 교차부에 배설된 행렬상의 화소와, 게이트선을 선순차(線順次) 주사하여 1수평기간마다 1행분의 화소를 선택하는 수직주사회로와, 1수평기간내에 영상신호를 신호선에 공급하여 선택된 1행분의 화소에 점순차(点順次)로 영상신호의 기입을 행하는 수평주사회로와를 구비한 액티브매트릭스 표시장치에 관한 것이다.
액정디스플레이는, 박형화가 용이하며 소비전력이 적고, 컬러화하기 쉽다고 하는 특징을 가지고, OA기기 등의 표시화면에 폭넓게 사용되고 있다. 또, 근년은 액티브매트릭스 액정디스플레이(AM­LCD：Active Matrix-Liquid Crystal Display)가 주류로 되어 있다. 이것은 표시한 도트 하나하나에 트랜지스터나 다이오드 등, 전압을 가하기 위한 스위치가 배치되어 있는 것이며, 콘트라스트나 응답속도, 색순도 등이 우수하다.
도 6은, 액티브매트릭스 액정디스플레이의 구성도이다. 액티브매트릭스 액정디스플레이는, 행상의 게이트선 G과, 열상의 신호선 S1, S2, S3, …과, 양자의 각 교차부에 배설된 행렬상의 화소 PXL와를 구비하고 있다.
개개의 화소 PXL는, 박막트랜지스터 Tr 등으로 이루어지는 스위칭소자에 의해 구동된다. 박막트랜지스터 Tr의 게이트전극은 대응하는 게이트선 G에 접속되고, 소스전극은 대응하는 신호선 S에 접속되고, 드레인전극은 대응하는 화소 PXL에 접속되어 있다.
액티브매트릭스 액정디스플레이는, 화소 PXL 등에 더하여, 수직주사회로(10) 및 수평주사회로(20)를 내장하고 있다. 수직주사회로(10)는 각 게이트선 G을 선순차 주사하고, 1수평기간마다 1행분의 화소 PXL를 선택한다. 즉, 수직주사회로(10)는, 1수평기간마다 선택펄스를 각 게이트선 G에 출력하고, 동일 라인상의 박막트랜지스터 Tr를 도통(導通)상태로 한다.
또, 수평주사회로(20)는 1수평기간내에 비디오라인으로부터 영상신호를 각 신호선 S1, S2, S3, …에 순차 샘플링하고, 선택된 1행분의 화소 PXL에 점순차로 영상신호의 기입을 행한다. 이 수평주사회로(20)는, 플립플롭 FF을 다단 접속한 시프트레지스터(20a)를 가지고 있다.
시프트레지스터(20a)는 외부로부터 공급되는 한쌍의 서로 역상(逆相)인 수평클록 HCK, HCKX에 따라서 동작하고, 동일하게 외부로부터 공급되는 수평스타트신호 HST를 순차 전송하여, 각 단마다 샘플링펄스 A1, A2, A3, …를 출력한다. 샘플링펄 스 A1, A2, A3, …는, 파형정형용(波形整形用)의 논리회로(70a, 70b, 70c, …)를 통하여 최종적인 샘플링펄스 B1, B2, B3…, 가 얻어진다.
각 신호선 S1, S2, S3, …에는 수평스위치 HSW1, HSW2, HSW3, …가 각각 접속되어 있고, 공통의 비디오라인을 통하여 외부로부터 영상신호의 공급을 받는다. 그리고, 각 수평스위치 HSW1, HSW2, HSW3, …는 각각 대응하는 샘플링펄스 B1, B2, B3, …에 의해 순차 개폐동작하고, 영상신호를 대응하는 신호선 S1, S2, S3, …에 순차 샘플링한다.
도 7은, 액티브매트릭스 액정디스플레이의 동작을 설명하는 타이밍차트이다. 수평스타트신호 HST는 단발(單發)의 펄스이다. 이것에 대하여 수평클록신호 HCK, HCKX는 서로 역상의 직사각형파이고, 시프트레지스터(20a)는 이것에 따라서 동작하고, HST를 순차 전송하여 샘플링펄스 A1, A2, A3, …를 순차 출력한다.
이들 샘플링펄스 A1, A2, A3, …는, 시프트레지스터(20a)의 각 단마다 배설된 논리회로(70a, 70b, 70c, …)에 의해 파형정형되고, 서로 시간적으로 분리된 최종적인 샘플링펄스 B1, B2, B3, …가 얻어진다.
그리고, 수평스위치 HSW1, HSW2, HSW3, …는, 샘플링펄스 B1, B2, B3, …에 따라서 순차 개폐되고, 영상신호를 대응하는 신호선에 샘플링한다.
따라서, 화소 PXL에 영상신호의 전압레벨을 설정하기 위해서는, 샘플링펄스 B1, B2, B3, …와 비디오라인으로부터의 영상신호와의 각각의 위상이 정합(整合)될 필요가 있다.
그런데, 액티브매트릭스 액정디스플레이에는 제조프로세스상에서 소자간에 불균일이 있고, 또 샘플링펄스 B1, B2, B3, …가 생성되는 과정에서는, HCK와 HCKX의 상승 및 하강의 에지로부터 시프트레지스터(20a)가 샘플링펄스 A1, A2, A3, …를 출력하기까지의 사이와, 또한 논리회로(70a, 70b, 70c, …)를 통과하기까지의 사이에 지연이 생긴다. 따라서, 샘플링펄스 B1, B2, B3 …의 위상이 각각 불균일하게 되어 버린다.
그러므로, 샘플링하지 않으면 안되는 본래의 시간으로부터 벗어난 시간에 샘플링해 버려 해상도 열화나 고스트 등이 생겨 버린다. 따라서, 샘플링펄스의 위상불균일을 억제할 필요가 있다.
도 8은, 종래의 샘플링펄스의 위상불균일을 제거하는 액티브매트릭스 액정디스플레이의 간략구성도이다. 기본적인 구성은 도 6에서 설명한 액티브매트릭스 액정디스플레이와 동일하고, 행상의 게이트선 G과 열상의 신호선 S과, 양자의 각 교차부에 배설된 행렬상의 화소 PXL와를 구비하고 있다. 또, 수직주사회로(10)를 내장하고 있고, 각 게이트선 G을 선순차 주사하고, 1수평기간마다 1행분의 화소 PXL를 선택한다. 또한, 수평주사회로(20)를 내장하고 있고 1수평기간내에 영상신호를 각 신호선에 공급하고, 선택된 1행분의 화소 PXL에 점순차로 영상신호의 기입을 행한다.
또, 특징적인 구성으로서 시프트레지스터(20a)의 출력에 CKSW를 배설하고 있다. CKSW는, 시프트레지스터(20a)에 접속되어 샘플링펄스 A에 따라서 개폐동작하고, HCK, HCKX와 동일 또는 별개의 클록인 CK, CKX를 샘플링하여 샘플링펄스 B를 생성한다.
수평스위치 HSW는 신호선 S의 일단에 접속되고, 샘플링펄스 B에 따라서 개폐동작하고, 외부 입력된 영상신호를 신호선에 순차 샘플링한다.
도 9는, 샘플링펄스의 위상불균일을 제거하는 액티브매트릭스 액정디스플레이의 동작을 설명하는 타이밍차트이다. 수평스타트신호 HST는 단발의 펄스이다. 이것에 대하여 수평클록신호 HCK, HCKX는 서로 역상의 직사각형파이고, 시프트레지스터(20a)는 이것에 따라서 동작하고, HST를 순차 전송하여 샘플링펄스 A를 출력한다.
CK와 CKX는, 서로 역상의 직사각형파로 이루어진다. 그리고, HCK와 CK 및 HCKX와 CKX는, 각각 동일한 파형을 가지고 있어 공용해도 된다. CKSW는 샘플링펄스 A에 따라서 개폐동작하고, 샘플링펄스 A내에 포함되는 1개 또는 복수개의 CKX펄스 또는 CK펄스를 취출한다. 도면에서는, 샘플링펄스 A내에 포함되는 1개의 CKX펄스를 취출하여 샘플링펄스 B를 생성하고 있다.
이와 같이, HSW를 드라이브하기 위한 샘플링펄스 B는, 원래의 클록신호 CK 또는 CKX로부터 취출하므로, 샘플링펄스 A에 비해 불균일은 적어진다.
그러나, 상기와 같은 종래기술에서는, 시프트레지스터(20a)의 출력인 샘플링펄스 A와 CKX와의 각각의 위상이 어긋나면, 샘플링펄스 B의 위상불균일이 발생해 버린다.
도 10은, 샘플링펄스 B의 위상불균일 발생을 설명하는 타이밍차트이다. 샘플링펄스 A와 CKX와의 위상이 t 어긋나 있다.
샘플링펄스 B는, 샘플링펄스 A내에 포함되는 CKX펄스로서 취출되므로, 샘플링펄스 A가 도면과 같이 오프된 경우에는, 샘플링펄스 B도 오프되어 버린다.
따라서, 샘플링펄스 A가 불균일하면 샘플링펄스 B의 위상도 불균일하게 되어 버린다. 이와 같은 위상불균일은, 해상도 열화나 고스트 등이 생기는 원인으로 되어 있었다.
본 발명은 이와 같은 점을 감안하여 이루어진 것이고, 수평스위치를 드라이브하는 샘플링펄스의 위상불균일을 억제하는 액티브매트릭스 표시장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 액티브매트릭스 표시장치의 원리도.
도 2는 액티브매트릭스 표시장치의 동작수순를 나타낸 플로차트.
도 3은 액티브매트릭스 표시장치의 구성도.
도 4는 위상조정부의 구성도.
도 5는 위상조정부의 동작을 설명하는 타이밍차트.
도 6은 액티브매트릭스 액정디스플레이의 구성도.
도 7은 액티브매트릭스 액정디스플레이의 동작을 설명하는 타이밍차트.
도 8은 종래의 샘플링펄스의 위상불균일을 제거하는 액티브매트릭스 액정디스플레이의 간략구성도.
도 9는 샘플링펄스의 위상불균일을 제거하는 액티브매트릭스 액정디스플레이의 동작을 설명하는 타이밍차트.
도 10은 샘플링펄스 B의 위상불균일 발생을 설명하는 타이밍차트.
〈도면의 주요부분에 관한 부호의 설명〉
1 : 수직주사(走査)회로, 2 : 수평주사회로, 2a : 시프트레지스터, 3 : 위상조정부, 4 : 1차 스위치군, 5 : 2차 스위치군, 6a, 6b : 화소.
본 발명에서는 상기 과제를 해결하기 위해, 행상의 게이트선과, 열상의 신호선과, 양자의 각 교차부에 배치된 행렬상의 화소와, 상기 게이트선을 선순차 주사하여 1수평기간마다 1행분의 상기 화소를 선택하는 수직주사회로와, 1수평기간내에 영상신호를 상기 신호선에 공급하고, 선택된 1행분의 상기 화소에 점순차로 상기 영상신호의 기입을 행하는 수평주사회로와를 구비한 액티브매트릭스 표시장치에 있어서, 상기 수평주사회로 내부에 있어서, 외부로부터 입력된 1차 클록신호에 따라서 동작하고, 순차 1차 샘플링펄스를 출력하는 시프트레지스터와,
상기 1차 클록신호와 동일 또는 별개의 2차 클록신호에 대한 상기 1차 샘플링펄스의 위상조정을 행하고, 상기 위상조정후의 1차 샘플링펄스인 위상조정펄스를 출력하는 위상조정부와, 상기 위상조정부의 각 출력단에 접속되어 상기 위상조정펄스에 따라서 개폐동작을 하고, 상기 1차 클록신호 또는 상기 2차 클록신호를 샘플링하여 순차 2차 샘플링펄스를 생성하는 1차 스위치군과, 상기 신호선의 일단에 접속된 상기 2차 샘플링펄스에 따라서 개폐동작을 하고, 외부 입력된 상기 영상신호를 상기 신호선에 공급하는 2차 스위치군과를 가지는 것을 특징으로 하는 액티브매트릭스 표시장치가 제공된다.
여기서, 시프트레지스터는, 외부로부터 입력된 1차 클록신호에 따라서 동작하고, 순차 1차 샘플링펄스를 출력한다. 위상조정부는, 1차 클록신호와 동일 또는 별개의 2차 클록신호에 대한 1차 샘플링펄스의 위상조정을 행하고, 위상조정후의 1차 샘플링펄스인 위상조정펄스를 출력한다. 1차 스위치군은, 위상조정부의 각 출력단에 접속되어 위상조정펄스에 따라서 개폐동작을 하고, 1차 클록신호 또는 2차 클록신호를 샘플링하여 순차 2차 샘플링펄스를 생성한다. 2차 스위치군은, 신호선의 일단에 접속된 2차 샘플링펄스에 따라서 개폐동작을 하고, 외부 입력된 영상신호를 신호선에 공급한다.
다음에, 본 발명의 실시의 형태를 도면을 참조하여 설명한다. 도 1은, 본 발명의 액티브매트릭스 표시장치의 원리도이다. 액티브매트릭스 표시장치는, 행상의 게이트선 G과, 열상의 신호선 S과, 양자의 각 교차부에 배설된 행렬상의 화소(6a, 6b, …)와를 가지고 있다. 또, 수직주사회로(1)는, 게이트선 G을 선순차 주사하여 1수평기간마다 1행분의 화소(6a, 6b, …)를 선택한다. 수평주사회로(2)는, 1수평기간내에 영상신호를 신호선 S에 공급하고, 선택된 1행분의 화소(6a, 6b, …)에 점순차로 영상신호의 기입을 행한다.
시프트레지스터(2a)는, 수평주사회로(2) 내부에 있어서, 외부로부터 입력된 1차 클록신호에 따라서 동작하고, 순차 1차 샘플링펄스를 출력한다. 위상조정부(3)는, 1차 클록신호와 동일 또는 별개의 2차 클록신호에 대한 1차 샘플링펄스의 위상조정을 행하고, 위상조정후의 1차 샘플링펄스인 위상조정펄스를 출력한다. 도면에서는 2차 클록신호에 대한 1차 샘플링펄스의 위상조정을 행하고 있다.
1차 스위치군(4)은, 위상조정부(3)의 각 출력단에 접속되어 위상조정펄스에 따라서 개폐동작을 하고, 1차 클록신호 또는 2차 클록신호를 샘플링하여 순차 2차 샘플링펄스를 생성한다. 도면에서는, 2차 클록신호를 샘플링하여 2차 샘플링펄스를 생성하고 있다. 2차 스위치군(5)은, 신호선 S의 일단에 접속된 2차 샘플링펄스에 따라서 개폐동작을 하고, 외부 입력된 영상신호를 신호선 S에 공급한다.
다음에, 동작에 대하여 설명한다. 도 2는, 액티브매트릭스 표시장치의 동작수순을 나타낸 플로차트이다.
〔S1〕시프트레지스터(2a)는, 외부로부터 입력된 1차 클록신호에 따라서 동작하고, 1차 샘플링펄스를 순차 출력한다.
〔S2〕위상조정부(3)는, 1차 클록신호와 동일 또는 별개의 2차 클록신호에 대한 1차 샘플링펄스의 위상조정을 행하고, 위상조정후의 1차 샘플링펄스인 위상조정펄스를 출력한다.
〔S3〕1차 스위치군(4)은, 위상조정부(3)의 각 출력단에 접속되어 1차 샘플링펄스에 따라서, 개폐동작하고, 1차 클록신호와 동일 또는 별개의 2차 클록신호를 샘플링하여 순차 2차 샘플링펄스를 생성한다.
〔S4〕2차 스위치군(5)은, 각 신호선 S의 일단에 접속되어 2차 샘플링펄스에 따라서 개폐동작하고, 외부 입력된 영상신호를 각 신호선에 순차 샘플링한다.
다음에, 본 발명의 액티브매트릭스 표시장치의 상세한 구성에 대하여 설명한다. 도 3은, 액티브매트릭스 표시장치의 구성도이다. 액티브매트릭스 표시장치는, 행상의 게이트선 G과, 열상의 신호선 S1, S2, S3…, 과 양자의 각 교차부에 배설된 행렬상의 화소 PXL(6a, 6b, 6c, …)와를 구비하고 있다. 또, 각 교차부에는 스위칭소자로서 박막트랜지스터 Tr1, Tr2, Tr3, …가 형성되어 있다.
각 박막트랜지스터 Tr1, Tr2, Tr3, …의 게이트전극은 대응하는 게이트선 G에 접속되고, 소스전극은 대응하는 신호선 S1, S2, S3…에 접속되고, 드레인전극은 대응하는 화소 PXL(6a, 6b, 6c, …)에 접속되어 있다. 또, 화소 PXL(6a, 6b, 6c, …)는 미세한 액정셀로 이루어지고, 이 액정셀은 화소전극과 대향전극과 양 전극의 사이에 유지된 액정과로 이루어진다.
또한, 액티브매트릭스 표시장치는, 수직주사회로(1) 및 수평주사회로(2)를 포함하고 있다. 수직주사회로(1)는 각 게이트선 G을 선순차 주사하고, 1수평기간마다 1행분의 화소 PXL(6a, 6b, 6c, …)를 선택한다. 구체적으로는, 수직주사회로(1)는 외부로부터 입력되는 서로 역상의 수직클록신호 VCK, VCKX에 따라서 동작하고, 동일하게 외부로부터 공급되는 수직스타트신호 VST를 순차 전송하여, 1수평기간마다 선택펄스를 각 게이트선 G에 출력하고, 동일 라인상의 박막트랜지스터 Tr1, Tr2, Tr3, …를 도통상태로 한다.
수평주사회로(2)는, 1수평기간내에 비디오라인으로부터의 영상신호를 각 신호선 S1, S2, S3, …에 순차 샘플링하고, 선택된 1행분의 화소 PXL에 점순차로 영상신호의 기입을 행한다. 이 수평주사회로(2)는 플립플롭 FF을 다단 접속한 시프트레지스터(2a)를 가지고 있다.
시프트레지스터(2a)는, 외부로부터 공급되는 한쌍의 서로 역상인 수평클록 HCK, HCKX(1차 클록신호)에 따라서 동작하고, 동일하게 외부로부터 공급되는 수평스타트신호 HST를 순차 전송하여, 각 단마다 1차 샘플링펄스 A1, A2, A3, …를 순차 출력한다.
위상조정부(3a, 3b, 3c…)는, HCK, HCKX와 동일 또는 별개의 CK, CKX(2차 클록신호)에 대한 1차 샘플링펄스 A1, A2, A3, …의 위상조정을 행하고, 위상조정후의 1차 샘플링펄스인 위상조정펄스를 출력한다.
복수의 클록스위치 CKSW(4a, 4b, 4c, …)(1차 스위치군)는, 위상조정부(3)의 각 출력단에 접속되고, 1차 샘플링펄스 A1, A2, A3, …에 따라서 개폐동작하고, HCK, HCKX와 동일 또는 별개의 CK, CKX를 샘플링하여, 순차 2차 샘플링펄스 B1, B2, B3, …를 생성한다.
복수의 수평스위치 HSW(5a, 5b, 5c, …)(2차 스위치군)는, 각 신호선 S1, S2, S3, …의 일단에 접속되고, 2차 샘플링펄스 B1, B2, B3, …에 따라서 개폐동작하고, 외부 입력된 영상신호를 각 신호선에 순차 샘플링한다.
다음에, 위상조정부(3)에 대하여 상세하게 설명한다. 도 4는, 위상조정부(3)의 내부구성도이다. 위상조정부(3)는, P­MOS박막트랜지스터 Tr31, Tr32와, N­MOS박막트랜지스터 Tr33와, 인버터 IC34와로 구성된다.
Tr31의 소스전극은 VDD와 접속하고, 게이트전극은 CKSW(4)의 출력단자에 접속한다. 드레인전극은 Tr32의 소스전극에 접속한다.
Tr32의 게이트전극은 시프트레지스터(2a)의 출력에 접속하고, 드레인전극은 Tr33의 드레인전극에 접속한다.
Tr33의 게이트전극은 시프트레지스터(2a)의 출력에 접속하고, 소스전극은 VSS에 접속한다.
인버터 IC34의 입력단자는, Tr32의 드레인전극과 Tr33의 드레인전극에 접속한다. 출력단자는, CKSW스위치단자로 된다.
다음에, 동작에 대하여 설명한다. 도 5는, 위상조정부(3)의 동작을 설명하는 타이밍차트이다. CK에 대하여 샘플링펄스 A는, 도면과 같은 위상을 가진 펄스라고 한다. 먼저, 샘플링펄스 A의 상승으로부터 하강까지는, Tr33이 온되고, 인버터 IC34의 입력은 L로 되고, 인버터(34)의 출력은 H로 된다. 또, CKSW는 CK입력단자에 스위치가 접속되므로 Tr31의 게이트전극에는 CK가 입력된다.
샘플링펄스 A의 상승으로는 Tr32가 온, Tr33이 오프되지만 Tr31이 오프이므로, 인버터 IC34입력은 L의 상태가 샘플링펄스 A의 하강 이후도 계속된다.
그리고, Tr31게이트전극의 상승으로 Tr31이 온으로 된다. 이미, Tr32는 온, Tr33은 오프이므로 인버터 IC34의 입력은 H로 된다. 따라서, 인버터 IC34의 출력, 즉 위상조정펄스는 샘플링펄스 A내에 포함되는 CK펄스를 충분히 취출하는 H의 펄스로 되고, 이 위상조정펄스로부터 샘플링펄스 B1, B2, B3…가 생성된다.
이상 설명한 바와 같이, 본 발명의 액티브매트릭스 표시장치는, 1차 샘플링펄스 A1, A2, A3, …의 위상조정을 행하는 위상조정부(3)를 배설하고, 2차 샘플링펄스 B1, B2, B3, …를 생성하는 구성으로 하였다. 이로써, 2차 샘플링펄스 B1, B2, B3, …의 불균일을 억제할 수 있고, 해상도 열화나 고스트 등의 불량을 개선하는 것이 가능해 진다.
이상 설명한 바와 같이, 본 발명의 액티브매트릭스 표시장치는, 1차 샘플링펄스의 위상조정을 행하는 위상조정부를 배설하여, 2차 샘플링펄스를 생성하는 구성으로 하였다. 이로써, 2차 샘플링펄스의 불균일을 억제하고, 해상도 열화나 고스트 등의 불량을 개선할 수 있으므로 고품위인 화질의 표시가 가능해진다.

Claims (9)

  1. 행상(行狀)의 게이트선과 열상(列狀)의 신호선과, 상기 게이트선 및 신호선의 각 교차부에 배설된 화소를 가지는 화소부와,
    상기 게이트선을 선순차 주사(走査)하여 1수평기간마다 1행분의 화소를 선택하는 수직주사회로와,
    1수평기간내에 영상신호를 상기 신호선에 공급하고, 선택된 1행분의 화소에 상기 영상신호를 기입하고, 외부로부터 입력된 1차 클록신호에 따라서 동작하고, 순차 1차 샘플링펄스를 출력하는 시프트레지스터를 가지는 수평주사회로와
    를 가지는 액티브매트릭스 표시장치로서,
    2차 클록신호에 대한 상기 1차 샘플링펄스의 위상조정을 행하고, 이 위상조정후의 1차 샘플링펄스인 위상조정펄스를 출력하는 위상조정부와,
    상기 위상조정부의 각 출력단에 접속되어 상기 위상조정펄스에 따라서 개폐동작을 하고, 상기 1차 또는 2차 클록신호를 샘플링하여 순차 2차 샘플링펄스를 생성하는 1차 스위치군과,
    상기 신호선의 일단에 접속된 상기 2차 샘플링펄스에 따라서 개폐동작을 하고, 외부 입력된 상기 영상신호를 상기 신호선에 공급하는 2차 스위치군과
    를 가지는 액티브매트릭스 표시장치.
  2. 청구항 1에 있어서, 상기 2차 클록신호는, 상기 1차 클록신호와 동일한 신호인 액티브매트릭스 표시장치.
  3. 청구항 1에 있어서, 상기 2차 클록신호는, 상기 1차 클록신호와 상이한 신호인 액티브매트릭스 표시장치.
  4. 청구항 1에 있어서, 상기 화소부, 상기 수평주사회로, 상기 위상조정부, 상기 제1 및 제2의 스위치군이 동일 기판에 형성되어 있는 액티브매트릭스 표시장치.
  5. 청구항 4에 있어서, 상기 화소부와 상기 수직주사회로가 동일 기판에 형성되어 있는 액티브매트릭스 표시장치.
  6. 청구항 1에 있어서, 상기 수평주사회로, 상기 위상조정부, 상기 제1 및 제2의 스위치가 절연기판상에 형성된 박막트랜지스터에 의해 형성되어 있는 액티브매트릭스 표시장치.
  7. 청구항 1에 있어서, 상기 영상신호의 기입이 점순차로 행해지는 액티브매트릭스 표시장치.
  8. 청구항 1에 있어서, 상기 화소가, 화소전극에 접속된 화소트랜지스터를 가지는 액티브매트릭스 표시장치.
  9. 청구항 8에 있어서, 상기 화소트랜지스터가 절연기판상에 형성된 박막트랜지스터로 구성되어 있는 액티브매트릭스 표시장치.
KR1019970053040A 1996-11-08 1997-10-16 액티브매트릭스 표시장치 KR100455883B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29604596A JP3329212B2 (ja) 1996-11-08 1996-11-08 アクティブマトリクス表示装置
JP96-296045 1996-11-08

Publications (2)

Publication Number Publication Date
KR19980041942A KR19980041942A (ko) 1998-08-17
KR100455883B1 true KR100455883B1 (ko) 2005-01-17

Family

ID=17828394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053040A KR100455883B1 (ko) 1996-11-08 1997-10-16 액티브매트릭스 표시장치

Country Status (5)

Country Link
US (1) US6040816A (ko)
EP (1) EP0841653B1 (ko)
JP (1) JP3329212B2 (ko)
KR (1) KR100455883B1 (ko)
DE (1) DE69738475T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4156075B2 (ja) * 1998-04-23 2008-09-24 株式会社半導体エネルギー研究所 画像表示装置
US6288699B1 (en) * 1998-07-10 2001-09-11 Sharp Kabushiki Kaisha Image display device
KR100563826B1 (ko) * 1999-08-21 2006-04-17 엘지.필립스 엘시디 주식회사 액정표시장치의 데이타구동회로
JP3739663B2 (ja) * 2000-06-01 2006-01-25 シャープ株式会社 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置
KR100769159B1 (ko) * 2000-12-28 2007-10-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 장치 및 그 구동방법
GB0105148D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active Matrix Display Device
KR100604912B1 (ko) 2004-10-23 2006-07-28 삼성전자주식회사 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있는액정 표시 장치의 소스 드라이버
TWI345693B (en) * 2007-11-06 2011-07-21 Novatek Microelectronics Corp Circuit device and related method for mitigating emi
CN113626355B (zh) * 2020-05-06 2023-11-14 华润微集成电路(无锡)有限公司 实现串行接口全双工通信的从机芯片的电路结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216441A (ja) * 1992-01-31 1993-08-27 Sony Corp 固定重複パタン除去機能付水平走査回路
JPH05281927A (ja) * 1992-03-31 1993-10-29 Sharp Corp サンプルホールド回路
JPH06348232A (ja) * 1993-06-08 1994-12-22 Nec Corp 液晶表示パネル駆動回路
JPH07129124A (ja) * 1993-10-29 1995-05-19 Sanyo Electric Co Ltd 画素配列表示装置
JPH07319420A (ja) * 1994-05-19 1995-12-08 Sanyo Electric Co Ltd 画素同期装置
JPH07325551A (ja) * 1994-06-01 1995-12-12 Sanyo Electric Co Ltd 画素配列表示装置
JPH08286640A (ja) * 1995-04-11 1996-11-01 Sony Corp アクティブマトリクス表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841430A (en) * 1992-01-30 1998-11-24 Icl Personal Systems Oy Digital video display having analog interface with clock and video signals synchronized to reduce image flicker
JPH08171363A (ja) * 1994-10-19 1996-07-02 Sony Corp 表示装置
JPH08234701A (ja) * 1995-02-28 1996-09-13 Sony Corp 映像表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216441A (ja) * 1992-01-31 1993-08-27 Sony Corp 固定重複パタン除去機能付水平走査回路
JPH05281927A (ja) * 1992-03-31 1993-10-29 Sharp Corp サンプルホールド回路
JPH06348232A (ja) * 1993-06-08 1994-12-22 Nec Corp 液晶表示パネル駆動回路
JPH07129124A (ja) * 1993-10-29 1995-05-19 Sanyo Electric Co Ltd 画素配列表示装置
JPH07319420A (ja) * 1994-05-19 1995-12-08 Sanyo Electric Co Ltd 画素同期装置
JPH07325551A (ja) * 1994-06-01 1995-12-12 Sanyo Electric Co Ltd 画素配列表示装置
JPH08286640A (ja) * 1995-04-11 1996-11-01 Sony Corp アクティブマトリクス表示装置

Also Published As

Publication number Publication date
US6040816A (en) 2000-03-21
DE69738475D1 (de) 2008-03-13
JP3329212B2 (ja) 2002-09-30
EP0841653B1 (en) 2008-01-23
DE69738475T2 (de) 2009-01-22
EP0841653A3 (en) 1998-07-29
JPH10142573A (ja) 1998-05-29
EP0841653A2 (en) 1998-05-13
KR19980041942A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
EP0678848B1 (en) Active matrix display device with precharging circuit and its driving method
JP3451717B2 (ja) アクティブマトリクス表示装置及びその駆動方法
US10825414B2 (en) Scanning signal line drive circuit, display device provided with same, and drive method for scanning signal line
US20070132698A1 (en) Display apparatus
JPH08101669A (ja) 表示装置駆動回路
WO2007015347A1 (ja) 表示装置ならびにその駆動回路および駆動方法
JP4043112B2 (ja) 液晶表示装置およびその駆動方法
KR100746536B1 (ko) 액정 표시 장치
US7545355B2 (en) Image display apparatus and driving method thereof
KR100455883B1 (ko) 액티브매트릭스 표시장치
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
JPH08137443A (ja) 画像表示装置
JP3613243B2 (ja) 画像表示装置
JP2001075534A (ja) 液晶表示装置
US6417847B1 (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
JP2005070298A (ja) 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法
JPH09182004A (ja) 走査回路および画像表示装置
JPH07199872A (ja) 液晶表示装置
JP3341530B2 (ja) アクティブマトリクス表示装置
JP3329136B2 (ja) アクティブマトリクス表示装置
JP3968925B2 (ja) 表示駆動装置
JP2001272657A (ja) 液晶素子
JP3433023B2 (ja) 液晶表示装置
JP3433022B2 (ja) 液晶表示装置
JPH09230308A (ja) 表示走査回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 12

EXPY Expiration of term