JP3565132B2 - ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 - Google Patents
ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3565132B2 JP3565132B2 JP2000095769A JP2000095769A JP3565132B2 JP 3565132 B2 JP3565132 B2 JP 3565132B2 JP 2000095769 A JP2000095769 A JP 2000095769A JP 2000095769 A JP2000095769 A JP 2000095769A JP 3565132 B2 JP3565132 B2 JP 3565132B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dry etching
- upper electrode
- etching
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、ドライエッチングプロセス、さらに詳しくは、Ir等の高融点材料膜よりなる上部および下部電極膜とチタン酸ジルコン酸鉛(以下「PZT」とする)系膜からなる強誘電体材料膜で構成された強誘電体キャパシタの製造方法であって、上部電極膜と強誘電体膜を同一のフォトレジストマスクを用いて一括にドライエッチングするプロセスに関するものである。
【0002】
【従来の技術】
FeRAMに用いられる強誘電体キャパシタの電極材料であるIrやPt等の高融点材料のドライエッチングは、マスク側壁に反応生成物の付着(以下「サイドデポ」とする)の発生や、フォトレジストとのエッチング速度の比(以下「レジスト選択比」とする)が小さいために、フォトレジストを厚くしなければならないという問題点があった。この問題を解決するため、例えば、特開平7−235527では、エッチングガスとして硫黄を含むガスを用いている。一方、強誘電体材料のドライエッチングでも同様に、エッチング速度が遅いことやレジスト選択比が低いという問題点があり、これを解決するために、特開平9−251980や特開平9−251983では、エッチングガスとしてBCl3とCl2の混合ガスやCF4を用いている。
【0003】
【発明が解決しようとする課題】
しかし、 図1(a)に示すように半導体回路や層間絶縁膜などが形成されたSi基板1上に下部電極膜2を形成し、さらにその上に強誘電体膜3、上部電極膜4を形成し、その上にフォトレジスト5によりパターニングした基板を、上部電極膜4と強誘電体膜3を同一のフォトレジスト5によって一括にドライエッチングするプロセスにおいて、従来のような上部電極材料乃至強誘電体材料の各単層膜のドライエッチングにおいて、サイドデポのない良好なパターニングが行える条件を組み合わせることによりドライエッチングを行うと、図1(b)のように上部電極膜4の形状がラウンド化するという問題点があった。
【0004】
これは、図2(a)のように、上部電極膜4をエッチングした段階では、サイドデポもなく、レジスト選択比も十分なエッチングが行えているが、その後、強誘電体膜3のエッチングを行うと、上部電極膜4のエッチング時にある程度フォトレジスト5が後退しているため、図2(b)のように、強誘電体膜3がエッチングされている間にフォトレジスト5がさらに後退し、初期のフォトレジストサイズよりも縮小していくため、図2(c)のように上部電極膜4もエッチングされることによる。
【0005】
本発明は、上記の問題点を解決するためになされたものであって、Ir、Ptまたは前記材料とIrO2の積層膜を上部電極膜とし、強誘電体膜としてPZT系膜を用いたFeRAMキャパシタの製造工程であり、前記上部電極膜と強誘電体膜を同一のフォトレジストマスクによって一括にパターニングするプロセスにおいて、良好なドライエッチング方法を提供するものである。
【0006】
【課題を解決する手段】
本発明のドライエッチングプロセスによれば、半導体回路や層間絶縁膜などが形成されているSi基板上に、下部電極膜、強誘電体膜および上部電極膜を形成し、上部電極膜および強誘電体膜を同一のフォトレジストマスクにより一括にドライエッチングするプロセスであって、フォトレジストマスク側壁への反応生成物の付着が発生する条件を用いて前記記載の上部電極膜のドライエッチングを行なう工程と、強誘電体膜単層のドライエッチング時にフォトレジストマスク側壁に反応生成物の付着が発生しない条件により前記記載の強誘電体膜のドライエッチングを行なう工程とを有することを特徴とする。
【0007】
これによれば、上部電極膜と強誘電体膜を同一のフォトレジストマスクにより一括にパターニングする際に、上部電極膜がラウンド化することを防ぐことができ、良好な形状を持つパターニングが行える。
【0008】
請求項2記載のドライエッチングプロセスでは、上部電極膜として、Pt、Irの各単層膜またはこれらの金属とIrO2との積層膜を用い、強誘電体膜としてPZT系膜を用いることを特徴とする。
【0009】
これによれば、前記の材料からなる強誘電体キャパシタを請求項1記載の方法でドライエッチングすることにより、良好なパターニングを行うことができる。
【0010】
請求項3記載のドライエッチングプロセスでは、上部電極膜のドライエッチング時にエッチングガスとして塩素とアルゴンの混合ガスを、強誘電体膜のドライエッチング時にCF4とアルゴンの混合ガスを、それぞれ用いることを特徴とする。
【0011】
これによれば、半導体プロセスに汎用のガスのみを用いて良好なドライエッチングを行うことができる。
【0012】
請求項4記載のドライエッチングプロセスによれば、請求項3記載の上部電極膜のドライエッチングにおいて、塩素流量比を40%〜60%にし、請求項3記載の強誘電体膜のドライエッチングにおいて、CF4流量比を50%以上にすることを特徴とする。
【0013】
これによれば、請求項3による効果を最適化できる。
【0014】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
【0015】
本発明の実施例に用いたエッチング装置を図3に示す。プラズマソース6、バイアス電極7が図のように配置され、エッチングガスはプラズマソース6直下のガス吹き出し口(図示せず)から供給され、真空ポンプ(図示せず)により排気される。プラズマソース電力は、プラズマソース6に供給される電力であり、バイアス電力は、バイアス電極7に供給される電力である。試料8は、バイアス電極7の上に静電チャックにより保持される。エッチング装置は、ICPドライエッチャーのように高密度プラズマであり高速排気できる装置であればよい。
【0016】
(実験1)
まず、図4に示すようにSi基板1上にTi膜9を形成し、Pt/IrO2膜10、あるいはPZT膜11を形成し、その上にフォトレジスト5をスピンコートによりパターニングした試料を用い、それぞれの膜のエッチング特性のデータを取得した。 Pt/IrO2膜10のエッチングには、塩素とアルゴンの混合ガスを用いた。ここで、塩素流量比が30%以下になるとPt/IrO2膜のエッチングレートが急激に下がるため、本実施例では、塩素流量比を30%以上とした。PZT膜11のドライエッチングには、CF4とアルゴンの混合ガスを使用した。 PZT膜は、塩素とアルゴンの混合ガスでもエッチングが可能であるが、CF4とアルゴンの混合ガスの方がレジスト選択比を大きくすることができる。
【0017】
エッチング圧力が高真空になるほど異方性の高いエッチングが行えるため、エッチング圧力はできるだけ高真空にし、バイアス電力はエッチング速度に大きく寄与するためできるだけ高くする。エッチング条件の一例として、 Pt/IrO2膜のエッチングの場合、プラズマソース電力=900W、バイアス電力=550W、塩素流量比=60%、ガス流量=50sccm、圧力=0.6Paとする。
【0018】
この結果、Pt/IrO2膜では、塩素流量比の増加に従いサイドデポの量は減少した。一方、PZT膜も同様に、CF4流量比の増加に従いサイドデポは減少した。このように、どちらの膜もサイドデポの発生を抑えるためには、エッチャントの流量比をある値以上にしなければならない。Pt/IrO2膜では、塩素流量比が70%以上、PZT膜ではCF4流量比が50%以上で完全にサイドデポを除去することができる。
【0019】
(実験2)
次に、図5のように、半導体回路や層間絶縁膜が形成されたSi基板1上に、スパッタにより下部電極膜2を形成し、その上にPZT膜11をゾルゲル法により形成し、さらにスパッタによりIrO2膜12、Pt膜13を堆積させることでPr/IrO2膜10を形成する。その後、スピンコートによりフォトレジスト5をコートし、露光及び現像によりパターンを形成する。ここで、下部電極膜2としては、Pt、Irの単層またはIrO2と前記の材料を組み合わせた積層膜で形成されていれば良い。この図5記載の試料のPt/IrO2膜10およびPZT膜11を図3記載のエッチング装置でエッチングを行う。 Pt/IrO2膜のエッチング時とPZT膜のエッチング時とでは異なったエッチング条件を用い、それぞれの膜のエッチング終点は、光学式エンドポイントモニターにより検出する。その後、レジストマスク5をO2プラズマで除去する。
【0020】
Pt/IrO2膜ならびにPZT膜それぞれのエッチング条件について、実験1におけるサイドデポが発生する条件を用いるか、発生しない条件を用いるかによる、エッチング形状への影響をまとめたものを表1に示す。
【0021】
【表1】
【0022】
表1より、サイドデポが発生しないように積層膜をエッチングするためには、Pt/IrO2膜のエッチング条件よりもPZT膜のエッチング条件をサイドデポが残らないように制御する必要がある。これは、PZT膜のエッチング中に、ある程度フォトレジストにテーパーがつくため、 Pt/IrO2膜のエッチング後にサイドデポが発生しても、PZT膜のエッチング中にアルゴンプラズマによりこのサイドデポが物理的に削られるためである。よって、積層膜を同一のフォトレジストマスクで一括してドライエッチングするには、各層においてサイドデポの発生しない条件を組み合わせる必要はない。
【0023】
このことから、 PZT膜のエッチングには、サイドデポの発生しない条件のうち最も選択比が取れるCF4流量比が50%の条件でエッチングすることにし、 Pt/IrO2膜のエッチング条件を塩素流量比を調整することにより変化させ、積層膜における最適なエッチング条件を見出す実験を行った。この結果を表2に示す。
【0024】
【表2】
【0025】
フォトレジストサイズの縮小が少ない条件は、 Pt/IrO2膜のエッチング時に塩素流量比を60%以下にした場合であり、この条件では、 Pt/IrO2膜のエッチング終了時にサイドデポが発生している。この時、フォトレジスト5は図6(a)に示すように、 Pt/IrO2膜10のエッチング終了時にテーパーがついていないため、PZT膜11のエッチング時にレジスト後退が起こりにくい。また、 Pt/IrO2膜をサイドデポ14の発生なくエッチングできる条件は、実験1より塩素流量比が70%以上の条件であるから、サイドデポが発生しても、その量が微量である場合(塩素流量比60%〜70%)には、フォトレジストサイズの縮小が起こる。一方、塩素流量比を下げていくと、実験1で述べたようにサイドデポの量が増加する。このサイドデポは、図6(a)に示すように、PZT膜11のエッチング時のマスクとなるため、積層膜エッチング後には、図6(b)に示すように、サイドデポの量が多くなるほど、サイズシフトが大きくなる。このため、フォトレジストサイズの縮小なく、かつエッチング後のサイズシフトを小さくするためには、 Pt/IrO2膜10のエッチング時に形成されるサイドデポの量をコントロールする必要がある。このことから、Pt/IrO2で構成される上部電極膜は、塩素流量比40%〜60%の条件でエッチングすることが望ましい。
【0026】
このように、上部電極膜と強誘電体膜からなる積層膜を同一のフォトレジストマスクにより一括にドライエッチングする工程において、上部電極膜のドライエッチングは適度にサイドデポの発生する条件とし、強誘電体膜は、その単層膜を最適にドライエッチングできる条件を用いることにより、前記の積層膜の良好なパターニングが行える。
【0027】
ここでは、図5に示されている構造の積層膜の場合についてのみ述べたが、Pt,Irの各単層、または、前記の材料とIrO2を組み合わせた積層膜から構成される上部電極膜と、PZT膜またはそれにLaなどを添加した材料を強誘電体膜とした積層膜においても同様のドライエッチングプロセスが行える。
【0028】
【発明の効果】
以上述べたように、本発明のドライエッチングプロセスによれば、上部電極膜と強誘電体膜を同一のフォトレジストマスクにより一括にドライエッチングを行いパターンを形成する工程において、上部電極膜のパターニングは、適度にサイドデポの発生する条件とし、強誘電体膜は、その単層膜を最適にドライエッチングできる条件で各層をドライエッチングすることにより、上部電極膜のラウンド化がなく、サイズシフトの小さい積層膜のパターニングが行える。
【図面の簡単な説明】
【図1】ドライエッチング前の試料の断面図と従来の技術によりドライエッチングを行なった後の試料の断面図。
【図2】従来の技術によりドライエッチングを行なった場合に、レジスト後退により上部電極膜がラウンド化する過程を示した断面図。
【図3】本発明の実施の形態における実験1および実験2に用いたドライエッチング装置の断面図。
【図4】本発明の実施の形態における実験1に用いた試料の断面図。
【図5】本発明の実施の形態における実験2に用いた試料の断面図。
【図6】本発明のドライエッチングプロセスによりパターニングされた試料の断面図。
【符号の説明】
1.Si基板
2.下部電極膜
3.強誘電体膜
4.上部電極膜
5.フォトレジスト
6.プラズマソース
7.バイアス電極
8.試料
9.Ti膜
10.Pt/IrO2膜
11.PZT膜
12.IrO2膜
13.Pt膜
14.サイドデポ
Claims (5)
- 半導体回路や層間絶縁膜などが形成されているSi基板上に、下部電極膜、強誘電体膜および上部電極膜を形成し、上部電極膜および強誘電体膜を同一のフォトレジストマスクにより一括にドライエッチングするプロセスであって、フォトレジストマスク側壁への反応生成物の付着が発生する条件を用いて前記記載の上部電極膜のドライエッチングを行なう工程と、強誘電体膜単層のドライエッチング時にフォトレジストマスク側壁に反応生成物の付着が発生しない条件により前記記載の強誘電体膜のドライエッチングを行なう工程とを有することを特徴としたドライエッチングプロセス。
- 前記記載の上部電極膜として、Pt、Irの各単層膜またはこれらの金属とIrO2との積層膜を用い、前記記載の強誘電体膜としてチタン酸ジルコン酸鉛系膜を用いることを特徴とした請求項1記載のドライエッチングプロセス。
- 前記記載の上部電極膜のドライエッチング時にエッチングガスとして塩素とアルゴンの混合ガスを、前記記載の強誘電体膜のドライエッチング時にCF4とアルゴンの混合ガスを、それぞれ用いることを特徴とした請求項2記載のドライエッチングプロセス。
- 前記記載の上部電極膜のドライエッチングにおいて塩素流量比を40%〜60%にし、前記記載の強誘電体膜のドライエッチングにおいてCF4流量比を50%以上にすることを特徴とした請求項3記載のドライエッチングプロセス。
- 請求項1〜4記載のいずれかのドライエッチングプロセスを用いた半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000095769A JP3565132B2 (ja) | 2000-03-30 | 2000-03-30 | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000095769A JP3565132B2 (ja) | 2000-03-30 | 2000-03-30 | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284326A JP2001284326A (ja) | 2001-10-12 |
JP3565132B2 true JP3565132B2 (ja) | 2004-09-15 |
Family
ID=18610626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000095769A Expired - Fee Related JP3565132B2 (ja) | 2000-03-30 | 2000-03-30 | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3565132B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101004692B1 (ko) | 2003-12-11 | 2011-01-04 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 캐패시터 제조방법 |
WO2007129732A1 (ja) * | 2006-05-10 | 2007-11-15 | Ulvac, Inc. | エッチング方法 |
JP2009252757A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 圧電素子およびその製造方法、圧電アクチュエータ、並びに、液体噴射ヘッド |
JP5350174B2 (ja) * | 2009-10-16 | 2013-11-27 | Sppテクノロジーズ株式会社 | プラズマエッチング方法 |
-
2000
- 2000-03-30 JP JP2000095769A patent/JP3565132B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001284326A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101257532B1 (ko) | 감소된 라인 에지 거칠기를 갖는 피처 에칭 | |
JP2001313282A (ja) | ドライエッチング方法 | |
JP3252780B2 (ja) | シリコン層のエッチング方法 | |
JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
TWI335615B (en) | Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask | |
KR20120091453A (ko) | 반도체 장치의 제조 방법 | |
US6046114A (en) | Method for producing a semiconductor device | |
JP3565132B2 (ja) | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 | |
JP2891952B2 (ja) | 半導体装置の製造方法 | |
JP2004080045A (ja) | マスクを利用した金属膜エッチング方法、半導体素子の配線形成方法、金属膜エッチング方法及びエッチングガス | |
JP3112832B2 (ja) | 半導体装置の製造方法 | |
JPH06275574A (ja) | ドライエッチング方法 | |
JPH0677178A (ja) | 半導体装置の製造方法 | |
JP3166747B2 (ja) | キャパシタの製造方法及びキャパシタ | |
JP2006294848A (ja) | ドライエッチング方法 | |
JPH11354505A (ja) | 誘電体薄膜素子の製造方法 | |
US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
JPH1197428A (ja) | 金属配線のドライエッチング方法 | |
JP2004079582A (ja) | 金属配線のエッチング方法 | |
JP2002026020A (ja) | 半導体装置の製造方法 | |
JPH08186120A (ja) | 半導体装置の製造方法 | |
JP2000311885A (ja) | 金属積層配線を有する半導体装置およびその製造方法 | |
US7205243B2 (en) | Process for producing a mask on a substrate | |
JP3541329B2 (ja) | ドライ・エッチング方法 | |
JP2006294847A (ja) | ドライエッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |