JP2000311885A - 金属積層配線を有する半導体装置およびその製造方法 - Google Patents
金属積層配線を有する半導体装置およびその製造方法Info
- Publication number
- JP2000311885A JP2000311885A JP11118139A JP11813999A JP2000311885A JP 2000311885 A JP2000311885 A JP 2000311885A JP 11118139 A JP11118139 A JP 11118139A JP 11813999 A JP11813999 A JP 11813999A JP 2000311885 A JP2000311885 A JP 2000311885A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- gas
- wiring
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線抵抗のばらつきを防ぎ、歩留りの向上を
図ることができるように改良された、金属積層配線を有
する半導体装置の製造方法を提供することを主要な目的
とする。 【解決手段】 レジストマスク７を用いて、Ｗを含む上
層金属膜５をドライエッチングし、それによって、上層
金属膜５を配線形状に加工するとともに、Ｔｉを含む下
層金属膜４の表面の一部を露出させる。レジストマスク
７を、Ｆを含むガスを添加したＯ2アッシングガスのプ
ラズマを用いて、アッシング除去する。下層金属膜４を
配線形状にパターニングする。
図ることができるように改良された、金属積層配線を有
する半導体装置の製造方法を提供することを主要な目的
とする。 【解決手段】 レジストマスク７を用いて、Ｗを含む上
層金属膜５をドライエッチングし、それによって、上層
金属膜５を配線形状に加工するとともに、Ｔｉを含む下
層金属膜４の表面の一部を露出させる。レジストマスク
７を、Ｆを含むガスを添加したＯ2アッシングガスのプ
ラズマを用いて、アッシング除去する。下層金属膜４を
配線形状にパターニングする。
Description
【０００１】
【発明の属する技術分野】この発明は、一般に、金属積
層配線を有する半導体装置の製造方法に関するものであ
り、より特定的には、タングステンおよびチタンを含む
金属積層配線を有する半導体装置の製造方法に関する。
この発明は、また、タングステンおよびチタンを含む金
属積層配線を有する半導体装置に関する。
層配線を有する半導体装置の製造方法に関するものであ
り、より特定的には、タングステンおよびチタンを含む
金属積層配線を有する半導体装置の製造方法に関する。
この発明は、また、タングステンおよびチタンを含む金
属積層配線を有する半導体装置に関する。
【０００２】
【従来の技術】タングステンと、その下部にある窒化チ
タン（ＴｉＮ）等のチタンを含む金属の積層配線を有す
る半導体装置の、従来の製造方法について説明する。
タン（ＴｉＮ）等のチタンを含む金属の積層配線を有す
る半導体装置の、従来の製造方法について説明する。
【０００３】図７を参照して、下地にＳｉＯ2膜２を有
する基板１の上に、ＳｉＮ膜６／Ｗ膜５／ＴｉＮ膜４／
ドープト−ポリ−Ｓｉ膜３の積層配線層を形成する。レ
ジストパターン７をマスクとして、最上層の窒化シリコ
ン膜（ＳｉＮ）６を、ＣＦ4／Ｏ2／Ａｒガスを用いた反
応性イオンエッチング（ＲＩＥ）により、ドライエッチ
ングする。
する基板１の上に、ＳｉＮ膜６／Ｗ膜５／ＴｉＮ膜４／
ドープト−ポリ−Ｓｉ膜３の積層配線層を形成する。レ
ジストパターン７をマスクとして、最上層の窒化シリコ
ン膜（ＳｉＮ）６を、ＣＦ4／Ｏ2／Ａｒガスを用いた反
応性イオンエッチング（ＲＩＥ）により、ドライエッチ
ングする。
【０００４】その後、図８を参照して、レジストマスク
７を用いて、タングステン５を、ＳＦ6／ＣＦ4ガスを用
い、誘導結合プラズマ（ＩＣＰ）を用いて、ドライエッ
チングする。このとき、側壁部分に、ドライエッチング
時の反応生成物を含む堆積物８が生じる。堆積物８に
は、タングステンを含むポリマーが含まれている。
７を用いて、タングステン５を、ＳＦ6／ＣＦ4ガスを用
い、誘導結合プラズマ（ＩＣＰ）を用いて、ドライエッ
チングする。このとき、側壁部分に、ドライエッチング
時の反応生成物を含む堆積物８が生じる。堆積物８に
は、タングステンを含むポリマーが含まれている。
【０００５】図８と図９を参照して、通常、Ｏ2／Ｎ2ガ
スを用いたダウンフロープラズマにより、レジストマス
ク７をアッシングし、除去する。このとき、側壁の堆積
物８は、アッシング中に除去されずに、残留する。その
後、残留する堆積物８をウエット処理にて除去する。ウ
エット処理には、体積比Ｈ2ＳＯ4／Ｈ2Ｏ2＝４：１の溶
液とＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ＝１：１：５溶液が用い
られる。
スを用いたダウンフロープラズマにより、レジストマス
ク７をアッシングし、除去する。このとき、側壁の堆積
物８は、アッシング中に除去されずに、残留する。その
後、残留する堆積物８をウエット処理にて除去する。ウ
エット処理には、体積比Ｈ2ＳＯ4／Ｈ2Ｏ2＝４：１の溶
液とＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ＝１：１：５溶液が用い
られる。
【０００６】このとき、図９と図１０を参照して、これ
らの溶液に含まれるＨ2Ｏ2はタングステン５を酸化、溶
解することにより、タングステン５には、約５００Å〜
２００Åのサイドエッチングが生じる。
らの溶液に含まれるＨ2Ｏ2はタングステン５を酸化、溶
解することにより、タングステン５には、約５００Å〜
２００Åのサイドエッチングが生じる。
【０００７】図１０と図１１を参照して、窒化シリコン
６をマスクとして、ＴｉＮ膜４／ドープト−ポリ−Ｓｉ
膜３を、Ｃｌ2／Ｏ2ガスを用いた、エレクトロンサイク
ロトロン共鳴（ＥＣＲ）プラズマにより、ドライエッチ
ングし、配線を形成する。
６をマスクとして、ＴｉＮ膜４／ドープト−ポリ−Ｓｉ
膜３を、Ｃｌ2／Ｏ2ガスを用いた、エレクトロンサイク
ロトロン共鳴（ＥＣＲ）プラズマにより、ドライエッチ
ングし、配線を形成する。
【０００８】
【発明が解決しようとする課題】従来の、金属積層配線
を有する半導体装置の製造方法は、以上のように構成さ
れていた。しかし、この従来方法では、０．３μｍ以
下、とりわけ０．１８μｍ以下の配線では、タングステ
ン５のサイドエッチングの割合が大きく、配線抵抗がば
らつき、歩留りが低下するという問題点があった。
を有する半導体装置の製造方法は、以上のように構成さ
れていた。しかし、この従来方法では、０．３μｍ以
下、とりわけ０．１８μｍ以下の配線では、タングステ
ン５のサイドエッチングの割合が大きく、配線抵抗がば
らつき、歩留りが低下するという問題点があった。
【０００９】本発明は、上記のような問題点を解決する
ためになされたもので、歩留りの低下を防ぎ、制御よく
積層配線を形成することができるように改良された、金
属積層配線を有する半導体装置の製造方法を提供するこ
とにある。
ためになされたもので、歩留りの低下を防ぎ、制御よく
積層配線を形成することができるように改良された、金
属積層配線を有する半導体装置の製造方法を提供するこ
とにある。
【００１０】この発明の他の目的は、そのような方法で
形成された金属積層配線を有する半導体装置に関する。
形成された金属積層配線を有する半導体装置に関する。
【００１１】
【課題を解決するための手段】請求項１に係る、金属積
層配線を有する半導体装置の製造方法においては、ま
ず、Ｔｉを含む下層金属膜および、その上に形成された
Ｗを含む上層金属膜が設けられた基板を準備する。上記
上層金属膜の上に、配線形状のパターンを有するレジス
トマスクを形成する。上記レジストマスクを用いて、上
記上層金属膜をドライエッチングし、それによって、上
記上層金属膜を配線形状に加工するとともに、上記下層
金属膜の表面の一部を露出させる。上記レジストマスク
を用いて、Ｆを含むガスを添加したＯ2アッシングガス
のプラズマを用いて、アッシング除去する。上記下層金
属膜を、配線形状にパターニングする。
層配線を有する半導体装置の製造方法においては、ま
ず、Ｔｉを含む下層金属膜および、その上に形成された
Ｗを含む上層金属膜が設けられた基板を準備する。上記
上層金属膜の上に、配線形状のパターンを有するレジス
トマスクを形成する。上記レジストマスクを用いて、上
記上層金属膜をドライエッチングし、それによって、上
記上層金属膜を配線形状に加工するとともに、上記下層
金属膜の表面の一部を露出させる。上記レジストマスク
を用いて、Ｆを含むガスを添加したＯ2アッシングガス
のプラズマを用いて、アッシング除去する。上記下層金
属膜を、配線形状にパターニングする。
【００１２】この発明によれば、レジストマスクを、Ｆ
を含むガスを添加したＯ2アッシングガスのプラズマを
用いて、アッシング除去するので、条件を選ぶことによ
り、上記下層金属膜の表面に、ＴｉとＦの化合物からな
る発塵物を堆積させずに、レジストマスクと側壁の堆積
物を除去することができる。
を含むガスを添加したＯ2アッシングガスのプラズマを
用いて、アッシング除去するので、条件を選ぶことによ
り、上記下層金属膜の表面に、ＴｉとＦの化合物からな
る発塵物を堆積させずに、レジストマスクと側壁の堆積
物を除去することができる。
【００１３】請求項２に係る金属積層配線を有する半導
体装置の製造方法においては、上記Ｆを含むガスの濃度
は、上記下層金属膜の表面の上に、ＴｉとＦの化合物か
らなる発塵が堆積しないように選ばれている。
体装置の製造方法においては、上記Ｆを含むガスの濃度
は、上記下層金属膜の表面の上に、ＴｉとＦの化合物か
らなる発塵が堆積しないように選ばれている。
【００１４】この発明によれば、下層金属膜の表面の上
に発塵が堆積しないので、後の工程において、ポリＳｉ
のエッチング残渣を生じさせない。
に発塵が堆積しないので、後の工程において、ポリＳｉ
のエッチング残渣を生じさせない。
【００１５】請求項３に係る金属積層配線を有する半導
体装置の製造方法においては、上記Ｏ2アッシングガス
のプラズマ中の、上記Ｆを含むガスの濃度は、０．２５
％以下にされている。
体装置の製造方法においては、上記Ｏ2アッシングガス
のプラズマ中の、上記Ｆを含むガスの濃度は、０．２５
％以下にされている。
【００１６】この発明によれば、上記Ｆを含むガスの濃
度が０．２５％以下にされているので、上記下層金属膜
の表面の上に、ＴｉとＦの化合物からなる発塵が堆積し
ない。
度が０．２５％以下にされているので、上記下層金属膜
の表面の上に、ＴｉとＦの化合物からなる発塵が堆積し
ない。
【００１７】請求項４に係る金属積層配線を有する半導
体装置の製造方法においては、上記Ｏ2アッシングガス
のプラズマ中の、上記Ｆを含むガスの濃度は、０．１％
以上にされており、上記Ｏ2アッシングガスにはＣｌ2が
添加されている。
体装置の製造方法においては、上記Ｏ2アッシングガス
のプラズマ中の、上記Ｆを含むガスの濃度は、０．１％
以上にされており、上記Ｏ2アッシングガスにはＣｌ2が
添加されている。
【００１８】この発明によれば、Ｏ2アッシングガスに
Ｃｌ2が添加されているので、上記Ｆを含むガスの濃度
が増加しても、発塵を抑えることができる。
Ｃｌ2が添加されているので、上記Ｆを含むガスの濃度
が増加しても、発塵を抑えることができる。
【００１９】請求項５に係る金属積層配線を有する半導
体装置の製造方法においては、上記Ｏ2アッシングガス
のプラズマ中の、上記Ｆを含むガスの濃度を３％以上に
して、上記レジストマスクのアッシング除去を行ない、
その後、露出した上記下層金属膜の表面の一部を希フッ
酸で処理する。
体装置の製造方法においては、上記Ｏ2アッシングガス
のプラズマ中の、上記Ｆを含むガスの濃度を３％以上に
して、上記レジストマスクのアッシング除去を行ない、
その後、露出した上記下層金属膜の表面の一部を希フッ
酸で処理する。
【００２０】この発明によれば、下層金属膜の表面に、
ＴｉとＦの化合物が形成されても、希フッ酸処理によっ
て除去することができる。
ＴｉとＦの化合物が形成されても、希フッ酸処理によっ
て除去することができる。
【００２１】請求項６に係る金属積層配線を有する半導
体装置の製造方法においては、上記上層金属膜を、ＣＦ
xを含むガスを用いて、上記ドライエッチングを行な
い、該上層金属膜のオーバーエッチング時に、上記ＣＦ
xを含むガスの上記ＣＦxのガス比を低下させる。
体装置の製造方法においては、上記上層金属膜を、ＣＦ
xを含むガスを用いて、上記ドライエッチングを行な
い、該上層金属膜のオーバーエッチング時に、上記ＣＦ
xを含むガスの上記ＣＦxのガス比を低下させる。
【００２２】この発明によれば、上記金属膜のオーバー
エッチング時に、上記ＣＦxを含むガス中の上記ＣＦxの
ガス比を低下させるので、上層金属膜のオーバーエッチ
ング時に、下層金属膜の表面に、ＴｉとＦの化合物から
なる発塵を発生させない。
エッチング時に、上記ＣＦxを含むガス中の上記ＣＦxの
ガス比を低下させるので、上層金属膜のオーバーエッチ
ング時に、下層金属膜の表面に、ＴｉとＦの化合物から
なる発塵を発生させない。
【００２３】請求項７に係る金属積層配線を有する半導
体装置の製造方法においては、上記上層金属膜を、ＣＦ
xを含むガスを用いて、上記ドライエッチングを行な
い、該上層金属膜のオーバーエッチング時に、Ｃｌ2を
添加する。
体装置の製造方法においては、上記上層金属膜を、ＣＦ
xを含むガスを用いて、上記ドライエッチングを行な
い、該上層金属膜のオーバーエッチング時に、Ｃｌ2を
添加する。
【００２４】この発明によれば、上記上層金属膜のオー
バーエッチング時に、Ｃｌ2を添加するので、下層金属
膜の表面に、ＴｉとＦの化合物からなる発塵の発生を防
ぐことができる。
バーエッチング時に、Ｃｌ2を添加するので、下層金属
膜の表面に、ＴｉとＦの化合物からなる発塵の発生を防
ぐことができる。
【００２５】請求項８に係る、金属積層配線を有する半
導体装置は、基板を備える。上記基板の上に、Ｔｉを含
む下層金属配線層および、その上に形成されたＷを含む
上層金属配線層が設けられている。上記下層金属配線層
の側壁面は、上記上層金属配線層の側壁面と面一にされ
ている。
導体装置は、基板を備える。上記基板の上に、Ｔｉを含
む下層金属配線層および、その上に形成されたＷを含む
上層金属配線層が設けられている。上記下層金属配線層
の側壁面は、上記上層金属配線層の側壁面と面一にされ
ている。
【００２６】この発明によれば、下層金属配線層の側壁
面は、上層金属配線層の側壁面と面一にされているの
で、配線抵抗がばらつかなくなり、ひいては、歩留りが
向上する。
面は、上層金属配線層の側壁面と面一にされているの
で、配線抵抗がばらつかなくなり、ひいては、歩留りが
向上する。
【００２７】
【発明の実施の形態】以下、この発明の実施の形態を、
図について説明する。
図について説明する。
【００２８】実施の形態１ 図１を参照して、従来と同様に、下地にＳｉＯ2膜２を
有する基板１の上に、ＳｉＮ膜６／タングステン（Ｗ）
膜５／ＴｉＮ膜４／ドープト−ポリ−Ｓｉ膜３の積層配
線層を形成する。レジストマスク７を用いて、最上層の
窒化シリコン膜（ＳｉＮ膜）６を、ＣＦ4／Ｏ2／Ａｒガ
スを用いた反応性イオンエッチングにより、ドライエッ
チングする。
有する基板１の上に、ＳｉＮ膜６／タングステン（Ｗ）
膜５／ＴｉＮ膜４／ドープト−ポリ−Ｓｉ膜３の積層配
線層を形成する。レジストマスク７を用いて、最上層の
窒化シリコン膜（ＳｉＮ膜）６を、ＣＦ4／Ｏ2／Ａｒガ
スを用いた反応性イオンエッチングにより、ドライエッ
チングする。
【００２９】図１と図２を参照して、従来と同様に、レ
ジストマスク７を用いて、タングステン（Ｗ）膜５を、
ＳＦ6／ＣＦ4ガスを用い、誘導結合プラズマを用いて、
ドライエッチングする。このとき、側壁部分に、堆積物
８が形成される。
ジストマスク７を用いて、タングステン（Ｗ）膜５を、
ＳＦ6／ＣＦ4ガスを用い、誘導結合プラズマを用いて、
ドライエッチングする。このとき、側壁部分に、堆積物
８が形成される。
【００３０】図２と図３を参照して、Ｆを含むガスとＯ
2との混合ガスのプラズマにより、レジストマスク７を
アッシングし、除去する。Ｆを含むガスには、ＣＦ4、
ＣＨＦ3、ＣＨ2Ｆ2、Ｃ4Ｆ8、ＮＦ3を用いる。Ｏ2もし
くはＯ2とＮ2の混合ガスにより、レジストマスク７がア
ッシング除去され、同時に、側壁の堆積物８も除去され
る。
2との混合ガスのプラズマにより、レジストマスク７を
アッシングし、除去する。Ｆを含むガスには、ＣＦ4、
ＣＨＦ3、ＣＨ2Ｆ2、Ｃ4Ｆ8、ＮＦ3を用いる。Ｏ2もし
くはＯ2とＮ2の混合ガスにより、レジストマスク７がア
ッシング除去され、同時に、側壁の堆積物８も除去され
る。
【００３１】しかし、この方法では、図３を参照して、
ＴｉＮ膜４の表面に、ＴｉとＦの化合物である発塵物９
が堆積する。
ＴｉＮ膜４の表面に、ＴｉとＦの化合物である発塵物９
が堆積する。
【００３２】図４は、添加ガスとしてＣＨＦ3を加えた
ときのガス比と発塵量との関係を示す（図中、黒丸が、
ガス比と発塵量と関係を示している）。添加するＣＨＦ
3のガス比が増加するほど、発塵量が増加し、その粒径
も大きくなっていることが認められた。この発塵９を残
して、下地のＴｉＮ膜４とドープト−ポリ−Ｓｉ膜３を
エッチングすると、発塵物９がマスクとなって、ポリ−
Ｓｉ膜３のエッチング残渣を生じさせ、歩留りが低下す
る。この発塵物９は、ＣＨＦ3のガス比を、約３％以下
とすることにより、抑えることができる。下記に示すプ
ロセス条件を用いて、ダウンフロープラズマを用いて、
アッシング処理するのが好ましい。
ときのガス比と発塵量との関係を示す（図中、黒丸が、
ガス比と発塵量と関係を示している）。添加するＣＨＦ
3のガス比が増加するほど、発塵量が増加し、その粒径
も大きくなっていることが認められた。この発塵９を残
して、下地のＴｉＮ膜４とドープト−ポリ−Ｓｉ膜３を
エッチングすると、発塵物９がマスクとなって、ポリ−
Ｓｉ膜３のエッチング残渣を生じさせ、歩留りが低下す
る。この発塵物９は、ＣＨＦ3のガス比を、約３％以下
とすることにより、抑えることができる。下記に示すプ
ロセス条件を用いて、ダウンフロープラズマを用いて、
アッシング処理するのが好ましい。
【００３３】ガス：Ｏ2／ＣＨＦ3＝２０００ｓｃｃｍ／
２ｓｃｃｍ〜５ｓｃｃｍ圧力＝１５０Ｐａμ波電力＝１
０００ＷＣＨＦ3が２ｓｃｃｍ（０．１％）でも、レジ
ストマスク７と同時に、発塵物９を除去することができ
る。微量のＦを含むガスを添加することにより、発塵は
抑えられ、レジストマスク７と堆積物８の除去を行なう
ことができる。ここで、アッシング中にＮ2が添加され
ていても、側壁の堆積物８が除去されることに、変わり
はない。
２ｓｃｃｍ〜５ｓｃｃｍ圧力＝１５０Ｐａμ波電力＝１
０００ＷＣＨＦ3が２ｓｃｃｍ（０．１％）でも、レジ
ストマスク７と同時に、発塵物９を除去することができ
る。微量のＦを含むガスを添加することにより、発塵は
抑えられ、レジストマスク７と堆積物８の除去を行なう
ことができる。ここで、アッシング中にＮ2が添加され
ていても、側壁の堆積物８が除去されることに、変わり
はない。
【００３４】同時に、微量のＣｌ2（１０％）を加えた
ときのガス比と発塵量との関係を、図４の白丸で示す。
アッシングガス中に、微量のＣｌ2を添加することによ
り、ＣＨＦ3の添加量を増加させても、発塵の増加を抑
えることができた。これは、Ｃｌ2により、ＴｉがＴｉ
Ｃｌx（ｘ＝２〜４）としてエッチングされるからであ
る。下地のＴｉＮ層４もエッチングされるが、この範囲
では、レジストマスク７のエッチングレジストが十分に
大きいため（＞１００倍）、十分に制御することができ
る。
ときのガス比と発塵量との関係を、図４の白丸で示す。
アッシングガス中に、微量のＣｌ2を添加することによ
り、ＣＨＦ3の添加量を増加させても、発塵の増加を抑
えることができた。これは、Ｃｌ2により、ＴｉがＴｉ
Ｃｌx（ｘ＝２〜４）としてエッチングされるからであ
る。下地のＴｉＮ層４もエッチングされるが、この範囲
では、レジストマスク７のエッチングレジストが十分に
大きいため（＞１００倍）、十分に制御することができ
る。
【００３５】これらの方法により、図５を参照して、タ
ングステン膜５の所望の形状のパターンを得ることがで
きる。
ングステン膜５の所望の形状のパターンを得ることがで
きる。
【００３６】図５と図６を参照して、その後、従来と同
様に、窒化シリコン膜６をマスクとして、ＴｉＮ膜４／
ドープト−ポリ−Ｓｉ膜３を、Ｃｌ2／Ｏ2ガスを用いた
ＥＣＲプラズマにより、ドライエッチングし、金属積層
配線を有する半導体装置を形成する。この方法によって
得られた半導体装置においては、ＴｉＮ膜４の側壁面
は、Ｗ膜５の側壁面と面一になる。
様に、窒化シリコン膜６をマスクとして、ＴｉＮ膜４／
ドープト−ポリ−Ｓｉ膜３を、Ｃｌ2／Ｏ2ガスを用いた
ＥＣＲプラズマにより、ドライエッチングし、金属積層
配線を有する半導体装置を形成する。この方法によって
得られた半導体装置においては、ＴｉＮ膜４の側壁面
は、Ｗ膜５の側壁面と面一になる。
【００３７】Ｗ膜５の側壁面とＴｉＮ膜４の側壁面が面
一になっているので、従来のもの（図１０）と異なり、
配線抵抗にばらつきはない。ひいては、歩留りが向上す
る。
一になっているので、従来のもの（図１０）と異なり、
配線抵抗にばらつきはない。ひいては、歩留りが向上す
る。
【００３８】実施の形態２ 実施の形態１は、発塵を抑制し、歩留りを向上させる技
術に関するものであるが、本実施の形態２は、アッシン
グ処理後のウエット処理方法を変更することで、生じた
発塵を除去することに関する。
術に関するものであるが、本実施の形態２は、アッシン
グ処理後のウエット処理方法を変更することで、生じた
発塵を除去することに関する。
【００３９】従来用いていたＯ2／Ｎ2ガスによるプラズ
マでは、側壁の堆積物が除去できずに、その後に、Ｈ2
ＳＯ4／Ｈ2Ｏ2とＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ溶液による
ウエット処理が必要となっていた。しかし、ＣＦ4、Ｃ
ＨＦ3、ＣＨ2Ｆ2、Ｃ4Ｆ8、ＮＦ 3等のＦを含むガスを
０．１％以上添加することにより、堆積物を除去するこ
とが可能であり、従来技術で用いられていたＨ2ＳＯ4／
Ｈ2Ｏ2とＮＨ4ＯＨ／Ｈ2Ｏ 2／Ｈ2Ｏ溶液による、ウエッ
ト処理は不要となる。
マでは、側壁の堆積物が除去できずに、その後に、Ｈ2
ＳＯ4／Ｈ2Ｏ2とＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ溶液による
ウエット処理が必要となっていた。しかし、ＣＦ4、Ｃ
ＨＦ3、ＣＨ2Ｆ2、Ｃ4Ｆ8、ＮＦ 3等のＦを含むガスを
０．１％以上添加することにより、堆積物を除去するこ
とが可能であり、従来技術で用いられていたＨ2ＳＯ4／
Ｈ2Ｏ2とＮＨ4ＯＨ／Ｈ2Ｏ 2／Ｈ2Ｏ溶液による、ウエッ
ト処理は不要となる。
【００４０】３％以上のＣＦ4、ＣＨＦ3、ＣＨ2Ｆ2、Ｃ
4Ｆ8、ＮＦ3等のＦを含むガスを用いても、ＴｉＮ表面
に、ＴｉとＦの化合物が形成されても、希フッ酸処理に
よって除去することができる。
4Ｆ8、ＮＦ3等のＦを含むガスを用いても、ＴｉＮ表面
に、ＴｉとＦの化合物が形成されても、希フッ酸処理に
よって除去することができる。
【００４１】処理に用いる薬液は、純水により希釈され
たＨＦ濃度＝０．０１〜４％のものを使用する。処理温
度は、室温（２３℃）である。
たＨＦ濃度＝０．０１〜４％のものを使用する。処理温
度は、室温（２３℃）である。
【００４２】この希フッ酸処理を行なうことにより、化
合物中のＴｉが希フッ酸によりエッチングされると同時
に、下地のＴｉＮ膜もエッチングされ、リフトオフす
る。このとき、ＴｉＮ膜は、希フッ酸により等方性エッ
チングされるため、サイドエッチングされるが、その量
は４０Å以下であり、問題とならない。また、希フッ酸
処理によってアッシング時に生じた、ＴｉＮ膜の表面の
酸化膜は、希フッ酸により除去されるため、その後のＴ
ｉＮ膜４／ドープト−ポリ−Ｓｉ膜３のドライエッチン
グを制御よく行なうことができる。以上の方法で、シリ
コン窒化膜およびタングステン配線を加工し、その側壁
に堆積物がなく、表面に発塵のない、清浄表面を得るこ
とができる（図５）。その後、ＨＢｒ／Ｏ2ガスを用い
たＥＣＲプラズマにより、ＴｉＮ膜４／ドープト−ポリ
−Ｓｉ膜３をドライエッチングする。エッチング条件
は、以下のとおりである。
合物中のＴｉが希フッ酸によりエッチングされると同時
に、下地のＴｉＮ膜もエッチングされ、リフトオフす
る。このとき、ＴｉＮ膜は、希フッ酸により等方性エッ
チングされるため、サイドエッチングされるが、その量
は４０Å以下であり、問題とならない。また、希フッ酸
処理によってアッシング時に生じた、ＴｉＮ膜の表面の
酸化膜は、希フッ酸により除去されるため、その後のＴ
ｉＮ膜４／ドープト−ポリ−Ｓｉ膜３のドライエッチン
グを制御よく行なうことができる。以上の方法で、シリ
コン窒化膜およびタングステン配線を加工し、その側壁
に堆積物がなく、表面に発塵のない、清浄表面を得るこ
とができる（図５）。その後、ＨＢｒ／Ｏ2ガスを用い
たＥＣＲプラズマにより、ＴｉＮ膜４／ドープト−ポリ
−Ｓｉ膜３をドライエッチングする。エッチング条件
は、以下のとおりである。
【００４３】ガス：ＨＢｒ／Ｏ2＝２０〜２００ｓｃｃ
ｍ／２〜２０ｓｃｃｍ 圧力：２．０〜５．０Ｐａ μ波電力：４００〜１５００Ｗ コイル電流１：１４Ａ コイル電流２：１４Ａ コイル電流３：３Ａ 下部電極電力：２０〜６０Ｗ 下地のＳｉＯ2と選択比の高い（＞３０）エッチング条
件で、ＴｉＮ膜４／ドープト−ポリ−Ｓｉ膜３を選択エ
ッチングし、所望の積層金属配線を形成する（図６）。
ｍ／２〜２０ｓｃｃｍ 圧力：２．０〜５．０Ｐａ μ波電力：４００〜１５００Ｗ コイル電流１：１４Ａ コイル電流２：１４Ａ コイル電流３：３Ａ 下部電極電力：２０〜６０Ｗ 下地のＳｉＯ2と選択比の高い（＞３０）エッチング条
件で、ＴｉＮ膜４／ドープト−ポリ−Ｓｉ膜３を選択エ
ッチングし、所望の積層金属配線を形成する（図６）。
【００４４】実施の形態３ ＴｉとＦの化合物による発塵は、タングステン配線膜５
のドライエッチング時にも生じる。タングステンのエッ
チング時のオーバーエッチング中に、下地のＴｉＮ膜４
がエッチングされ、エッチングガス中に含まれるＣＦ4
等の化合物を形成するからである。ＩＣＰプラズマを用
いたときのタングステンのエッチング条件を以下に示
す。
のドライエッチング時にも生じる。タングステンのエッ
チング時のオーバーエッチング中に、下地のＴｉＮ膜４
がエッチングされ、エッチングガス中に含まれるＣＦ4
等の化合物を形成するからである。ＩＣＰプラズマを用
いたときのタングステンのエッチング条件を以下に示
す。
【００４５】ガス：ＳＦ6／ＣＦ4＝３０〜５００ｓｃｃ
ｍ／５〜１００ｓｃｃｍ 圧力：２〜５０ｍＴｏｒｒ 上部コイル電力：４００〜２０００Ｗ 下部電極電力：２０〜１５０Ｗ エッチング形状を制御するために、添加ガスとして、Ｃ
Ｆ4のほかに、ＣＨＦ3、ＣＨ2Ｆ2、ＮＦ3も用いられ
る。このとき、必ずしも、ＣＦ4のガス比が４％以上
で、発塵するわけではない。ダウンフローのプラズマと
異なり、衝突するイオンにより、ポリマーが形成されに
くいためである。
ｍ／５〜１００ｓｃｃｍ 圧力：２〜５０ｍＴｏｒｒ 上部コイル電力：４００〜２０００Ｗ 下部電極電力：２０〜１５０Ｗ エッチング形状を制御するために、添加ガスとして、Ｃ
Ｆ4のほかに、ＣＨＦ3、ＣＨ2Ｆ2、ＮＦ3も用いられ
る。このとき、必ずしも、ＣＦ4のガス比が４％以上
で、発塵するわけではない。ダウンフローのプラズマと
異なり、衝突するイオンにより、ポリマーが形成されに
くいためである。
【００４６】エッチング中のウェハの保持する電極に印
加するＲＦ電力を低下させると、発塵を起こしやすく、
ＣＦ4の流量比を５０％とすると、下部電力のＲＦ電力
が１００Ｗ以下になると発塵し、ＣＦ4の流量比が２０
％になると、下部電極のＲＦ電力が５０Ｗ以下になる場
合、発塵しやすくなる。ＲＦ電力を増加させると、レジ
スト選択比の低下やテーパ形状になりやすいといったデ
メリットがあるため、制御性をよくするために、５〜１
００ｓｃｃｍのＣｌ2を添加する。
加するＲＦ電力を低下させると、発塵を起こしやすく、
ＣＦ4の流量比を５０％とすると、下部電力のＲＦ電力
が１００Ｗ以下になると発塵し、ＣＦ4の流量比が２０
％になると、下部電極のＲＦ電力が５０Ｗ以下になる場
合、発塵しやすくなる。ＲＦ電力を増加させると、レジ
スト選択比の低下やテーパ形状になりやすいといったデ
メリットがあるため、制御性をよくするために、５〜１
００ｓｃｃｍのＣｌ2を添加する。
【００４７】Ｃｌ2の添加量を増加させるほど、下地の
ＴｉＮ膜の削れ量は増加するため、下地の膜厚に依存さ
せて、Ｃｌ2の添加量を設定する。Ｃｌ2を添加したＳＦ
6／ＣＦ4／Ｃｌ2にて、タングステン膜をエッチングす
ることにより、ＲＦ電力を下げても、発塵を抑制させる
ことができ、エッチングプロセスの制御範囲を広くする
ことができる。
ＴｉＮ膜の削れ量は増加するため、下地の膜厚に依存さ
せて、Ｃｌ2の添加量を設定する。Ｃｌ2を添加したＳＦ
6／ＣＦ4／Ｃｌ2にて、タングステン膜をエッチングす
ることにより、ＲＦ電力を下げても、発塵を抑制させる
ことができ、エッチングプロセスの制御範囲を広くする
ことができる。
【００４８】また、発塵は、タングステンのオーバーエ
ッチング中に生じるため、オーバーエッチングに限定し
てもよい。エッチング時に消費されるＦ発光をモニタす
ることによって、その発光の変動から、タングステンエ
ッチングの終点を判定することができ、オーバーエッチ
ングのみでも、エッチングガスを変化させることができ
る。
ッチング中に生じるため、オーバーエッチングに限定し
てもよい。エッチング時に消費されるＦ発光をモニタす
ることによって、その発光の変動から、タングステンエ
ッチングの終点を判定することができ、オーバーエッチ
ングのみでも、エッチングガスを変化させることができ
る。
【００４９】そこで、少なくとも、タングステンエッチ
ングのオーバーエッチング時に、ＣＦ4のガス比を低下
させる。もしくは、タングステンのオーバーエッチング
時に、Ｃｌ2を添加して、ＴｉとＦの化合物の発生を防
ぎ、図２の形状を得ることができる。その後、図３、図
５、図６の工程を経由することにより、配線抵抗のばら
つきのない、金属積層配線を有する半導体装置が得られ
る。
ングのオーバーエッチング時に、ＣＦ4のガス比を低下
させる。もしくは、タングステンのオーバーエッチング
時に、Ｃｌ2を添加して、ＴｉとＦの化合物の発生を防
ぎ、図２の形状を得ることができる。その後、図３、図
５、図６の工程を経由することにより、配線抵抗のばら
つきのない、金属積層配線を有する半導体装置が得られ
る。
【００５０】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００５１】
【発明の効果】請求項１に係る金属積層配線を有する半
導体装置の製造方法においては、レジストマスクを、Ｆ
を含むガスを添加したＯ2アッシングガスのプラズマを
用いて、アッシング除去するので、条件を選ぶことによ
り、下層金属膜の表面に、ＴｉとＦの化合物からなる発
塵物を堆積させずに、レジストマスクと側壁の堆積物を
除去することができるという効果を奏する。
導体装置の製造方法においては、レジストマスクを、Ｆ
を含むガスを添加したＯ2アッシングガスのプラズマを
用いて、アッシング除去するので、条件を選ぶことによ
り、下層金属膜の表面に、ＴｉとＦの化合物からなる発
塵物を堆積させずに、レジストマスクと側壁の堆積物を
除去することができるという効果を奏する。
【００５２】請求項２に係る金属積層配線を有する半導
体装置の製造方法においては、下層金属膜の表面の上に
発塵が堆積しないので、後の工程において、ポリＳｉの
エッチング残渣を生じさせない。
体装置の製造方法においては、下層金属膜の表面の上に
発塵が堆積しないので、後の工程において、ポリＳｉの
エッチング残渣を生じさせない。
【００５３】請求項３に係る金属積層配線を有する半導
体装置の製造方法においては、Ｆを含むガスの濃度が
０．２５％以下にされているので、下層金属膜の表面の
上に、ＴｉとＦの化合物からなる発塵が堆積しない。
体装置の製造方法においては、Ｆを含むガスの濃度が
０．２５％以下にされているので、下層金属膜の表面の
上に、ＴｉとＦの化合物からなる発塵が堆積しない。
【００５４】請求項４に係る金属積層配線を有する半導
体装置の製造方法においては、Ｏ2アッシングガスにＣ
ｌ2が添加されているので、Ｆを含むガスの濃度が増加
しても、発塵を抑えることができる。
体装置の製造方法においては、Ｏ2アッシングガスにＣ
ｌ2が添加されているので、Ｆを含むガスの濃度が増加
しても、発塵を抑えることができる。
【００５５】請求項５に係る金属積層配線を有する半導
体装置の製造方法においては、下層金属膜の表面に、Ｔ
ｉとＦの化合物が形成されても、希フッ酸処理によって
除去することができる。
体装置の製造方法においては、下層金属膜の表面に、Ｔ
ｉとＦの化合物が形成されても、希フッ酸処理によって
除去することができる。
【００５６】請求項６に係る金属積層配線を有する半導
体装置の製造方法においては、金属膜のオーバーエッチ
ング時に、ＣＦ含むガス中のＣＦxのガス比を低下させ
るので、上層金属膜のオーバーエッチング時に、下層金
属膜の表面に、ＴｉとＦの化合物からなる発塵を発生さ
せない。
体装置の製造方法においては、金属膜のオーバーエッチ
ング時に、ＣＦ含むガス中のＣＦxのガス比を低下させ
るので、上層金属膜のオーバーエッチング時に、下層金
属膜の表面に、ＴｉとＦの化合物からなる発塵を発生さ
せない。
【００５７】請求項７に係る金属積層配線を有する半導
体装置の製造方法においては、上層金属膜のオーバーエ
ッチング時に、Ｃｌ2を添加するので、下層金属膜の表
面に、ＴｉとＦの化合物からなる発塵の発生を防ぐこと
ができる。
体装置の製造方法においては、上層金属膜のオーバーエ
ッチング時に、Ｃｌ2を添加するので、下層金属膜の表
面に、ＴｉとＦの化合物からなる発塵の発生を防ぐこと
ができる。
【００５８】請求項８に係る金属積層配線を有する半導
体装置によれば、下層金属配線層の側壁面は、上層金属
配線層の側壁面と面一にされているので、配線抵抗がば
らつかなくなり、ひいては、歩留りが向上するという効
果を奏する。
体装置によれば、下層金属配線層の側壁面は、上層金属
配線層の側壁面と面一にされているので、配線抵抗がば
らつかなくなり、ひいては、歩留りが向上するという効
果を奏する。
【図１】 実施の形態１に係る半導体装置の製造方法の
順序の第１の工程における半導体装置の断面図である。
順序の第１の工程における半導体装置の断面図である。
【図２】 実施の形態１に係る半導体装置の製造方法の
順序の第２の工程における半導体装置の断面図である。
順序の第２の工程における半導体装置の断面図である。
【図３】 実施の形態１に係る半導体装置の製造方法の
順序の第３の工程における半導体装置の断面図である。
順序の第３の工程における半導体装置の断面図である。
【図４】 Ｏ2／ＣＨＦ3のガス比と異物との関係を示す
図である。
図である。
【図５】 実施の形態１に係る半導体装置の製造方法の
順序の第４の工程における半導体装置の断面図である。
順序の第４の工程における半導体装置の断面図である。
【図６】 実施の形態１に係る半導体装置の製造方法の
順序の第５の工程における半導体装置の断面図である。
順序の第５の工程における半導体装置の断面図である。
【図７】 従来の半導体装置の製造方法の順序の第１の
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
【図８】 従来の半導体装置の製造方法の順序の第２の
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
【図９】 従来の半導体装置の製造方法の順序の第３の
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
【図１０】 従来の半導体装置の製造方法の順序の第４
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図１１】 従来の半導体装置の製造方法の順序の第５
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
１ 基板、２ ＳｉＯ2膜、３ ドープト−ポリ−Ｓｉ
膜、４ ＴｉＮ膜、５Ｗ膜、６ ＳｉＮ膜。
膜、４ ＴｉＮ膜、５Ｗ膜、６ ＳｉＮ膜。
フロントページの続き Ｆターム(参考） 4M104 BB01 BB18 BB30 DD65 EE17 FF13 FF16 HH20 5F004 AA13 BA14 BA20 BB14 BD01 DA00 DA01 DA04 DA15 DA16 DA17 DA18 DA23 DA25 DA26 DA30 DB03 DB07 DB08 DB10 DB26 EA07 EA13 EA28 EB02 5F033 HH04 HH19 HH33 MM05 MM08 MM13 QQ13 QQ15 QQ19 RR04 RR06 XX00 XX21
Claims (8)
- 【請求項１】 Ｔｉを含む下層金属膜および、その上に
形成されたＷを含む上層金属膜が設けられた基板を準備
する工程と、 前記上層金属膜の上に、配線形状のパターンを有するレ
ジストマスクを形成する工程と、 前記レジストマスクを用いて、前記上層金属膜をドライ
エッチングし、それによって、前記上層金属膜を配線形
状に加工するとともに、前記下層金属膜の表面の一部を
露出させる工程と、 前記レジストマスクを、Ｆを含むガスを添加したＯ2ア
ッシングガスのプラズマを用いて、アッシング除去する
工程と、 前記下層金属膜を、配線形状にパターニングする工程
と、を備えた、金属積層配線を有する半導体装置の製造
方法。 - 【請求項２】 前記Ｆを含むガスの濃度は、前記下層金
属膜の表面の上に、ＴｉとＦの化合物からなる発塵が堆
積しないように選ばれている、請求項１に記載の金属積
層配線を有する半導体装置の製造方法。 - 【請求項３】 前記Ｏ2アッシングガスのプラズマ中
の、前記Ｆを含むガスの濃度は、０．２５％以下にされ
ている、請求項１に記載の金属積層配線を有する半導体
装置の製造方法。 - 【請求項４】 前記Ｏ2アッシングガスのプラズマ中
の、前記Ｆを含むガスの濃度は、０．１％以上にされて
おり、 前記Ｏ2アッシングガスにはＣｌ2が添加されている、請
求項１に記載の金属積層配線を有する半導体装置の製造
方法。 - 【請求項５】 前記Ｏ2アッシングガスのプラズマ中
の、前記Ｆを含むガスの濃度を３％以上にして、前記レ
ジストマスクのアッシング除去を行ない、 その後、露出した前記下層金属膜の表面の一部を希フッ
酸で処理する、請求項１に記載の金属積層配線を有する
半導体装置の製造方法。 - 【請求項６】 前記上層金属膜を、ＣＦxを含むガスを
用いて、前記ドライエッチングを行ない、該上層金属膜
のオーバーエッチング時に、前記ＣＦxを含むガスの前
記ＣＦxのガス比を低下させる、請求項１に記載の金属
積層配線を有する半導体装置の製造方法。 - 【請求項７】 前記上層金属膜を、ＣＦxを含むガスを
用いて、前記ドライエッチングを行ない、該上層金属膜
のオーバーエッチング時に、Ｃｌ2を添加する、請求項
１に記載の金属積層配線を有する半導体装置の製造方
法。 - 【請求項８】 基板と、 前記基板の上に設けられた、Ｔｉを含む下層金属配線層
と、その上に形成されたＷを含む上層金属配線層と、を
備え、 前記下層金属配線層の側壁面は、前記上層金属配線層の
側壁面と面一にされている、金属積層配線を有する半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11118139A JP2000311885A (ja) | 1999-04-26 | 1999-04-26 | 金属積層配線を有する半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11118139A JP2000311885A (ja) | 1999-04-26 | 1999-04-26 | 金属積層配線を有する半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000311885A true JP2000311885A (ja) | 2000-11-07 |
Family
ID=14729038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11118139A Withdrawn JP2000311885A (ja) | 1999-04-26 | 1999-04-26 | 金属積層配線を有する半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000311885A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100955926B1 (ko) | 2003-06-27 | 2010-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| JP2012033891A (ja) * | 2010-07-09 | 2012-02-16 | Tokyo Electron Ltd | プラズマ処理方法及び半導体装置の製造方法 |
| WO2022266409A1 (en) * | 2021-06-17 | 2022-12-22 | Applied Materials, Inc. | Silicon-containing layer for bit line resistance reduction |
-
1999
- 1999-04-26 JP JP11118139A patent/JP2000311885A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100955926B1 (ko) | 2003-06-27 | 2010-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| JP2012033891A (ja) * | 2010-07-09 | 2012-02-16 | Tokyo Electron Ltd | プラズマ処理方法及び半導体装置の製造方法 |
| WO2022266409A1 (en) * | 2021-06-17 | 2022-12-22 | Applied Materials, Inc. | Silicon-containing layer for bit line resistance reduction |
| US11626410B2 (en) | 2021-06-17 | 2023-04-11 | Applied Materials, Inc. | Silicon-containing layer for bit line resistance reduction |
| US11637107B2 (en) | 2021-06-17 | 2023-04-25 | Applied Materials, Inc. | Silicon-containing layer for bit line resistance reduction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| US6939806B2 (en) | Etching memory | |
| JP2000311899A (ja) | 半導体デバイスの製造方法 | |
| US20080160771A1 (en) | Etching method using hard mask in semiconductor device | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| US7226867B2 (en) | Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas | |
| JP3891087B2 (ja) | ポリシリコンエッチング方法 | |
| JP2000311885A (ja) | 金属積層配線を有する半導体装置およびその製造方法 | |
| JP4408830B2 (ja) | 半導体装置の製造方法 | |
| US6452277B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3941629B2 (ja) | 金属配線のエッチング方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JP3565132B2 (ja) | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 | |
| JPH1197428A (ja) | 金属配線のドライエッチング方法 | |
| JP4641573B2 (ja) | ドライエッチング方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| JPH06151390A (ja) | ドライエッチングの後処理方法 | |
| JPH08339987A (ja) | 配線形成方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JPH09270420A (ja) | 半導体装置の製造方法 | |
| JP3541329B2 (ja) | ドライ・エッチング方法 | |
| JP2708019B2 (ja) | コンタクトホール形成方法 | |
| JP2708018B2 (ja) | コンタクトホール形成方法 | |
| JP2006086295A (ja) | 半導体装置の製造方法 | |
| JPH09260346A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |