JP2007134692A - 半導体チップ搭載用基板、これを用いた半導体パッケージ - Google Patents
半導体チップ搭載用基板、これを用いた半導体パッケージ Download PDFInfo
- Publication number
- JP2007134692A JP2007134692A JP2006279052A JP2006279052A JP2007134692A JP 2007134692 A JP2007134692 A JP 2007134692A JP 2006279052 A JP2006279052 A JP 2006279052A JP 2006279052 A JP2006279052 A JP 2006279052A JP 2007134692 A JP2007134692 A JP 2007134692A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- connection terminal
- substrate
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】基板10の第一の主面上に設けられ半導体チップに接続するための半導体チップ接続端子110と、基板10の前記第一の主面とは反対側の第二の主面上に設けられ配線板に接続するための外部接続端子111とを備える半導体チップ搭載用基板1aであって、半導体チップ接続端子110の半導体チップとの接触面側の最外層及び外部接続端子111の配線板との接触面側の最外層の一方又は双方は、鉛の含有濃度が0.01質量%以下である無電解ニッケルめっき皮膜3と、置換パラジウムめっき皮膜又は無電解パラジウムめっき皮膜4と、置換金めっき皮膜5とが内側からこの順で積層されためっき層108からなることを特徴とする。
【選択図】図1
Description
図1は、本発明の第一実施形態に係る半導体チップ搭載用基板を模式的に示す平面図である。図1(b)は、図1(a)のb−b線に沿った断面図である。図1(c)は、図1(a)のc−c線に沿った断面図である。図1に示される半導体チップ搭載用基板1aは、プリント配線板50と、プリント配線板50の同一表面上に設けられた外部接続端子111と絶縁層109とを備える。プリント配線板50は、基板10の表面上に設けられ開口118aを有する絶縁層118と、基板10の表面上に設けられ開口118a内に配置された複数の半導体チップ接続端子110と、複数の半導体チップ接続端子110間に配置された絶縁物9とを備える。
次に本発明の半導体チップ搭載用基板の製造方法の一例を以下に説明する。
工程aでは、図4(a)に示すようにコア基板100の片面上に第1の配線106aと第1の層間接続端子101とを形成する。第1の配線106a及び第1の層間接続端子101の形成方法としては、コア基板表面上に銅箔を形成して銅箔の不要な箇所をエッチングで除去する方法(サブトラクト法)、コア基板表面上の必要な箇所にのみめっきにより配線を形成する方法(アディティブ法)、コア基板表面上に薄い金属層(シード層)を形成して電解めっきで配線を形成した後、薄い金属層をエッチングで除去する方法(セミアディティブ法)がある。以下、コア基板に配線を形成する各方法について説明する。
サブトラクト法では、コア基板100の表面上に銅箔を形成した後、銅箔の不要な部分をエッチングにより除去する。銅箔の配線となる箇所、すなわち第1の配線106a及び第1の層間接続端子101となる部分上にエッチングレジストを形成し、エッチングレジストから露出した箇所に化学エッチング液をスプレー噴霧し、不要な銅箔をエッチング除去して第1の配線106a及び第1の層間接続端子101を形成することができる。エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を使用できる。エッチングレジストは、レジストインクをシルクスクリーン印刷することや、エッチングレジスト用ネガ型感光性ドライフィルムを銅箔の上にラミネートしその上に配線形状に光を透過するフォトマスクを重ねて紫外線で露光して露光しなかった箇所を現像液で除去することによって形成することができる。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
アディティブ法では、コア基板100の表面上の必要な部分に、めっきを行うことで第1の配線106a及び第1の層間接続端子101を形成することができる。具体的には、コア基板100の表面上に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成する。その後、めっきレジストを形成したコア基板100を無電解めっき液に浸漬して、めっきレジストに覆われていない箇所にのみ無電解めっきで銅配線及び銅端子を形成することができる。
セミアディティブ法では、コア基板100の表面上に、銅層(シード層)を形成した後、めっきレジストを必要なパターンに形成し、電気めっきにより第1の配線106a及び第1の層間接続端子101を形成する。その後、めっきレジストを剥離し、シード層をエッチングによって除去する。シード層を形成する方法としては、(a)蒸着による方法、(b)めっきによる方法及び(c)銅箔を貼り合わせる方法等がある。なお、これらの方法で、サブトラクト法の金属箔を形成することもできる。
工程bでは、図4(b)に示すように第1の層間接続端子101と後述する第2の層間接続端子103とを電気的に接続するための第1の層間接続用IVH102を形成する。
工程cでは、図4(c)に示すようにコア基板100の第1の配線106aが形成された面とは反対側の面に第2の配線106b及び第2の層間接続端子103を形成する。第2の配線106b及び第2の層間接続端子103は、第1の配線106a及び第1の層間接続端子101と同様にしてコア基板100の表面上に形成することができる。
工程dでは、図4(d)に示すように第2の配線106bと第2の層間接続端子103とが形成されたコア基板100の面上に、第1のビルドアップ層(層間絶縁層)104aを形成する。
工程eでは、図4(e)に示すように第1のビルドアップ層104aにIVH穴119を形成する。IVH穴の形成手段としては、一般的なレーザ穴あけ装置を使用することができる。レーザ穴あけ機で用いられるレーザの種類はCO2レーザ、YAGレーザ、エキシマレーザ等を用いることができるが、CO2レーザが生産性及び穴品質の点で好ましい。IVH穴の径が30μm未満の場合は、レーザ光を絞ることが可能なYAGレーザが適している。ビルドアップ層が有機溶剤等の薬液による化学エッチング加工が可能な材料からなる場合は、化学エッチングによってIVH穴を形成することができる。
工程fでは、図5(a)に示すように第1のビルドアップ層104aの表面上に、第3の配線106cと第3の層間接続端子105とを形成する。第3の配線106c及び第3の層間接続端子105は、第1の配線106a及び第1の層間接続端子101と同様にして第1のビルドアップ層104aの表面上に形成することができる。第3の層間接続端子105は、IVH穴119内にも形成される。
工程gでは、図5(b)に示すように第3の配線106c及び第3の層間接続端子105が形成された第1のビルドアップ層104aの面上に、第2のビルドアップ層104bを形成する。第2のビルドアップ層104bは第1のビルドアップ層104aと同様にして形成することができる。
工程hでは、図5(c)に示すように第4の層間接続端子107表面及び第2のビルドアップ層104bの表面上に絶縁層109を形成する。絶縁層109には、第4の層間接続端子107の一部が露出するように開口109aを設ける。また、コア基板100の表面上の一部及び第1の層間接続端子101の表面上に絶縁層118を形成する。絶縁層118には、第1の層間接続端子101の一部が露出するように開口118aを設ける。
工程iでは、第一実施形態と同様にして開口118aに露出している第1の層間接続端子101の表面と開口109aに露出している第4の層間接続端子107の表面とにめっき層108を形成する。(図5(d))。
配線や端子の表面に凹凸を形成する工程である。凹凸を形成する方法としては、(1)酸性溶液を用いる方法、(2)アルカリ性溶液を用いる方法、(3)酸化剤または還元剤を有する処理液を用いる方法がある。以下、各方法について詳述する。
酸性溶液としては、塩酸、硫酸、硝酸、リン酸、酢酸、蟻酸、塩化第二銅、硫酸第二鉄などの化合物、アルカリ金属塩化物、過硫酸アンモニウムなどから選ばれる化合物、またはこれらを組み合わせた化合物の水溶液、または、クロム酸、クロム酸−硫酸、クロム酸−フッ酸、重クロム酸、重クロム酸−ホウフッ酸などの酸性の6価クロムを含む水溶液を用いることができる。酸性溶液の濃度および処理時間については、銅配線及び銅端子の表面粗さがRaで0.01〜0.4μmとなるように適宜条件を選択して用いることが好ましい。
アルカリ性溶液としては、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、等のアルカリ金属やアルカリ土類金属の水酸化物溶液を用いることができる。これらの溶液には、有機酸、キレート剤等を加えることができる。アルカリ性溶液の濃度および処理時間については、銅配線及び銅端子の表面粗さがRaで0.01〜0.4μmとなるように適宜条件を選択して用いることが好ましい。
酸化剤を含む処理液としては、亜塩素酸ナトリウムなどの酸化剤を含む水溶液を使用することができる。このうち、更にOH陰イオン源およびリン酸三ナトリウムなどの緩衝剤を含むものが好ましい。還元剤を含む処理液としては、pHが9.0から13.5に調整されたアルカリ性溶液中にホルムアルデヒド、パラホルムアルデヒド、パラホルムアルデヒド、芳香族アルデヒド化合物を添加した水溶液、または次亜リン酸および次亜リン酸塩などを含んだ水溶液を使用することができる。
(A)凹凸を形成する工程によって銅配線及び銅端子の表面の表面粗さをRaで0.01〜0.4μmとした後、膜厚が5nm〜0.4μmである銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムからなる群から選択される金属、又は前記金属を含む合金からなる金属を連続的もしくは離散的に銅配線及び銅端子表面に付着させることによって、表面粗さがRaで0.01〜0.4μmである金属コートでコーティングされた配線及び端子を形成すること工程である。
Si−O−Si結合を形成する化合物を用いて銅配線及び銅端子の表面にSi−O−Si結合を形成する工程である。Si−O−Si結合を有する化合物としては、(1)シリカガラス、(2)ラダー構造を含む化合物などを用いることができる。
シリカガラス(SiO2)の厚さは、0.002μm〜5μmが好ましく、0.005μm〜1μmがより好ましく、0.01μm〜0.2μmがさらに好ましい。シリカガラスの厚みが5.0μmを超えると、IVH穴形成工程のレーザー等によるビア加工が困難となる傾向があり、0.002μmより薄くなるとシリカガラス層の形成が困難になる傾向がある。
ラダー構造を含む化合物としては、下記一般式(I)で表される化合物が挙げられる。式(I)中、R1、R2、R3及びR4は各々独立に、水素原子、反応性基、親水性基、疎水性基からなる群から選択される基を表す。これらの中で、配線表面の接着性の観点から反応性基が最も好ましい。
上記のSi−O−Si結合を有する化合物を配線及び端子の表面に形成した後、カップリング剤を含む溶液を用いて処理を行う工程である。カップリング剤を用いることによって、配線及び端子と層間絶縁層(ビルドアップ層)との密着強度を向上することができる。
銅配線及び銅端子の表面にSi−O−Si結合を有する化合物が形成された後、TiO2,ZnO,SrTiO3,CdS,GaP,InP,GaAs,BaTiO3,BaTi4O9,K2NbO3,Nb2O5,Fe2O3,Ta2O5,K3Ta3Si2O3,WO3,SnO2,Bi2O3,BiVO4,NiO,Cu2O,SiC,MoS2,InPb,RuO2,CeO2等、さらにはTi,Nb,Ta,Vからなる群から選ばれる元素を少なくとも1種以上有する層状酸化物である光触媒粒子を塗布する工程である。これらの光触媒の中で、無害かつ化学的安定性に優れるTiO2が最も好ましい。TiO2としては、アナタ−ゼ、ルチル、ブルッカイトのいずれでも使用することが可能である。
銅配線及び銅端子の表面に密着性改良剤を塗布する工程である。密着性改良剤としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できるが、熱硬化性の有機絶縁材料が主成分であることが好ましい。密着性改良剤としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂、フッ素樹脂、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等を使用することができる。
銅配線及び銅端子の表面に腐食抑制剤を含む溶液を塗布する工程である。かかる工程は、(A)凹凸を形成する工程の後又は(D)カップリング処理を施す工程の前もしくは後に行うことができる。なお、腐食抑制剤は上述の酸性溶液、アルカリ性溶液、カップリング剤溶液のいずれか1種に加えて用いてもよい。
図6は、本発明の第二実施形態にかかる半導体搭載用基板を備えた半導体パッケージの一例を模式的に示す断面図である。図6に示される半導体パッケージ300aは、フリップチップタイプの半導体パッケージである。半導体パッケージ300aは、半導体チップ搭載用基板1bと、半導体チップ搭載用基板1bに搭載された半導体チップ302とを備える。
図10は、本発明の半導体チップ搭載用基板における配線パターンの一例を模式的に表す平面図である。図10(b)は、図10(a)における領域Aを拡大した図である。半導体チップ搭載用基板1dの形状は、半導体パッケージの組立てを効率よく行う観点から図10(a)に示すようなフレーム形状にすることが好ましい。
〔工程a〕
コア基板100としての0.4mm厚のソーダガラス基板(熱膨張係数11ppm/℃)の片面にスパッタリングによって200nmの銅薄膜を形成した。スパッタリングはMLH−6315(日本真空技術株式会社製、装置型番)を用いて以下に示す条件1で行った。
<条件1>
電流:3.5A
電圧:500V
アルゴン流量:35SCCM
圧力:5×10−3Torr(4.9×10−2Pa)
成膜速度:5nm/秒
コア基板100の第1の配線106aが形成された面とは反対の面から、第1の層間接続端子101に到達するまで、レーザで穴径50μmのIVH穴を形成した。レーザ源としてはYAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を用い、周波数4kHz、ショット数50、マスク径0.4mmの条件でIVH穴を形成した。
コア基板100の第1の配線106aを形成した面とは反対側の面に、工程aと同様にスパッタリング、電気銅めっき、エッチングレジスト形成及びエッチングを行うことによって、第2の配線106bと第2の層間接続端子103を形成した[図4(c)]。これによって、第1の層間接続端子101と第2の層間接続端子103とは第1の層間接続用IVH102によって電気的に接続された。
コア基板100の第2の配線106bが形成された面を、200ml/lに調整した酸性脱脂液Z−200(ワールドメタル社製、商品名)に、液温50℃で2分間浸漬した。その後、湯洗のため液温50℃の水に2分間浸漬し、その後1分間水洗した。水洗後、100ml/lの硫酸水溶液に1分間浸漬し1分間水洗した。その後、酢酸でpH5に調整した水溶液にイミダゾールシランカップリング剤IS−1000(ジャパンエナジー株式会社製、商品名)を加えることによって該カップリング剤の濃度が0.5%に調整された水溶液に、コア基板100の第2の配線106bが形成された面を10分間浸漬した。その後、1分間水洗を行い常温にて乾燥した。
第1のビルドアップ層104aの表面から第2の層間接続用端子103に到達するまで、レーザで穴径50μmのIVH穴119を形成した。レーザ源としては、YAGレーザLAVIA−UV2000(住友重機械工業株式会社製、商品名)を使用し、周波数4kHz、ショット数20、マスク径0.4mmの条件でIVH穴119の形成を行った[図4(e)]。
第1のビルドアップ層104aのコア基板100との接着面とは反対側の面に、スパッタリングにより厚さ20nmの下地金属Ni層と厚さ200nmの薄膜銅層とをこの順で形成してシード層を形成した。各スパッタリングはMLH−6315(真空技術株式会社製、装置型番)を用いて以下の条件2で行った。
<条件2>
(ニッケル)
電流:5.0A
電流:350V
電圧アルゴン流量:35SCCM
圧力:5×10−3Torr(4.9×10−2Pa)
成膜速度:0.3nm/秒
(銅)
電流:3.5A
電圧:500V
アルゴン流量:35SCCM
圧力:5×10−3Torr(4.9×10−2Pa)
成膜速度:5nm/秒
工程d〜工程fと同様の工程を繰り返して、第2のビルドアップ層104bと第4の層間接続端子107とを形成した[図5(b)]。
その後、所定の位置に開口109aを有する絶縁層109を第2のビルドアップ層104bと第4の層間接続端子107との表面の一部に形成して基板を得た。
該基板のめっき前処理を次の通り実施した。まず、得られた基板を脱脂液Z−200(株式会社ワールドメタル製、商品名)に50℃で3分間浸漬し2分間水洗した。次に、100g/lの過硫酸アンモニウム溶液に1分間浸漬し2分間水洗した。その後、10%の硫酸で1分間浸漬して2分間水洗し、めっき活性処理液であるSA−100(日立化成工業株式会社製、商品名)に25℃で5分間浸漬し2分間水洗した。
表1に示す無電解ニッケルめっき液の代わりに、表2に示す無電解ニッケルめっき液を使用したこと以外は実施例1と同様にして半導体チップ搭載用基板を作製した。
表1に示す無電解ニッケルめっき液の代わりに、表3に示す無電解ニッケルめっき液を使用したこと以外は実施例1と同様にして半導体チップ搭載用基板を作製した。
表1に示す無電解ニッケルめっき液の代わりに、表4に示す無電解ニッケルめっき液を使用したこと以外は実施例1と同様にして半導体チップ搭載用基板を作製した。
表1に示す無電解ニッケルめっき液の代わりに、表5に示す無電解ニッケルめっき液を使用したこと以外は実施例1と同様にして半導体チップ搭載用基板を作製した。
表1に示す無電解ニッケルめっき液の代わりに、表6に示す無電解ニッケルめっき液を使用したこと以外は実施例1と同様にして半導体チップ搭載用基板を作製した。
表1に示す無電解ニッケルめっき液の代わりに、表7に示す無電解ニッケルめっき液(鉛イオンを0.2mg/l含有)を使用したこと以外は実施例1と同様にして半導体チップ搭載用基板を作製した。
無電解ニッケルめっき皮膜が形成された基板を、無電解パラジウムめっき液であるAPP(石原薬品株式会社、商品名)に浸漬せず無電解パラジウムめっき皮膜を形成しなかったこと以外は、実施例1と同様にして半導体チップ搭載用基板を作製した。
無電解ニッケルめっき皮膜が形成された基板を、無電解パラジウムめっき液であるAPP(石原薬品株式会社、商品名)に浸漬せず無電解パラジウムめっき皮膜を形成しなかったこと以外は、実施例2と同様にして半導体チップ搭載用基板を作製した。
無電解ニッケルめっき皮膜が形成された基板を、無電解パラジウムめっき液であるAPP(石原薬品株式会社、商品名)に浸漬せず無電解パラジウムめっき皮膜を形成しなかったこと以外は、実施例3と同様にして半導体チップ搭載用基板を作製した。
無電解ニッケルめっき皮膜が形成された基板を、無電解パラジウムめっき液であるAPP(石原薬品株式会社、商品名)に浸漬せず無電解パラジウムめっき皮膜を形成しなかったこと以外は、実施例4と同様にして半導体チップ搭載用基板を作製した。
無電解ニッケルめっき皮膜が形成された基板を、無電解パラジウムめっき液であるAPP(石原薬品株式会社、商品名)に浸漬せず無電解パラジウムめっき皮膜を形成しなかったこと以外は、実施例5と同様にして半導体チップ搭載用基板を作製した。
無電解ニッケルめっき皮膜が形成された基板を、無電解パラジウムめっき液であるAPP(石原薬品株式会社、商品名)に浸漬せず無電解パラジウムめっき皮膜を形成しなかったこと以外は、実施例6と同様にして半導体チップ搭載用基板を作製した。
無電解ニッケルめっき皮膜が形成された基板を、無電解パラジウムめっき液であるAPP(石原薬品株式会社、商品名)に浸漬せず無電解パラジウムめっき皮膜を形成しなかったこと以外は、実施例7と同様にして半導体チップ搭載用基板を作製した。
各実施例及び各比較例で作製した半導体チップ搭載用基板の外部接続端子にSn−3.5Ag−0.5Cuのはんだボールを搭載し、窒素リフロー炉(最高到達温度250℃)を通過させて外部接続端子にはんだボールを接続した。はんだボールを接続した半導体チップ搭載用基板のボールシェア試験を耐衝撃性ハイスピードボンドテスター4000HS(デイジ社製、商品名)によって行い、はんだボールシェア強度を測定した。シェア速度は20mm/secとした。
各実施例及び各比較例で示した無電解ニッケルめっき前処理及び無電解ニッケルめっき作製方法によって、SUS板上に無電解ニッケルめっき皮膜を作製した。作製した無電解ニッケルめっき皮膜をSUS板から剥離し、原子吸光度計を用いて無電解ニッケルめっき皮膜の鉛の含有濃度を測定した。測定結果は表8の通りであった。
Claims (2)
- 基板の第一の主面上に設けられ半導体チップに接続するための半導体チップ接続端子と、前記基板の前記第一の主面とは反対側の第二の主面上に設けられ配線板に接続するための外部接続端子とを備える半導体チップ搭載用基板であって、
前記半導体チップ接続端子の前記半導体チップとの接触面側の最外層及び前記外部接続端子の前記配線板との接触面側の最外層の一方又は双方は、鉛の含有濃度が0.01質量%以下である無電解ニッケルめっき皮膜と、置換パラジウムめっき皮膜又は無電解パラジウムめっき皮膜と、置換金めっき皮膜とが内側からこの順で積層されためっき層からなることを特徴とする、半導体チップ搭載用基板。 - 請求項1記載の半導体チップ搭載用基板を具備する半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006279052A JP2007134692A (ja) | 2005-10-14 | 2006-10-12 | 半導体チップ搭載用基板、これを用いた半導体パッケージ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005300085 | 2005-10-14 | ||
JP2006279052A JP2007134692A (ja) | 2005-10-14 | 2006-10-12 | 半導体チップ搭載用基板、これを用いた半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007134692A true JP2007134692A (ja) | 2007-05-31 |
Family
ID=38156052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006279052A Pending JP2007134692A (ja) | 2005-10-14 | 2006-10-12 | 半導体チップ搭載用基板、これを用いた半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007134692A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277897A (ja) * | 1999-03-24 | 2000-10-06 | Hitachi Chem Co Ltd | はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法 |
JP2002356781A (ja) * | 2001-05-25 | 2002-12-13 | Kyocera Corp | 配線基板及びその製造方法 |
-
2006
- 2006-10-12 JP JP2006279052A patent/JP2007134692A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277897A (ja) * | 1999-03-24 | 2000-10-06 | Hitachi Chem Co Ltd | はんだボール接続用端子とその形成方法並びに半導体搭載用基板の製造方法 |
JP2002356781A (ja) * | 2001-05-25 | 2002-12-13 | Kyocera Corp | 配線基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5286893B2 (ja) | 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 | |
JP4872368B2 (ja) | 銅表面の前処理方法及びこの方法を用いた配線基板 | |
US7588835B2 (en) | Method of treating the surface of copper and copper | |
JP4747770B2 (ja) | プリント配線板の製造方法、及び半導体チップ搭載基板の製造方法 | |
JP6201622B2 (ja) | 接続端子及びそれを用いた半導体チップ搭載用基板 | |
JP2006249519A (ja) | 銅の表面処理方法及び銅 | |
JP2009155668A (ja) | 無電解パラジウムめっき反応開始促進前処理液、この前処理液を用いた無電解めっき方法、無電解めっき方法で形成された接続端子並びにこの接続端子を用いた半導体パッケージ及びその製造方法 | |
JP5105137B2 (ja) | 銅箔を有する基板の製造方法及び銅箔を有する基板 | |
JP5109399B2 (ja) | 銅の表面処理方法 | |
JP4774844B2 (ja) | 銅の表面処理方法及び銅 | |
JP2008248269A (ja) | 銅表面の処理方法およびこの方法を用いた配線基板 | |
JP2005086071A (ja) | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JP4605446B2 (ja) | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JP5109400B2 (ja) | 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ | |
JP2007262579A (ja) | 銅の表面処理方法及び銅 | |
JP2007107080A (ja) | 銅の表面処理方法及び銅表面 | |
JP2007142376A (ja) | 半導体チップ搭載用基板、これを用いた半導体パッケージ | |
JP2010090402A (ja) | めっき析出物 | |
JP2006344920A (ja) | プリント配線基板、半導体チップ搭載基板、半導体パッケージ、プリント配線基板の製造方法、及び半導体チップ搭載基板の製造方法 | |
JP2006316300A (ja) | 銅の表面処理方法及び銅表面 | |
JP5194748B2 (ja) | 銅表面の処理方法、銅および配線基板 | |
JP2007134692A (ja) | 半導体チップ搭載用基板、これを用いた半導体パッケージ | |
JP2009197304A (ja) | 銅表面の処理方法および処理した銅並びに配線基板 | |
JP5105162B2 (ja) | 銅表面の処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |