JP2006140538A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2006140538A
JP2006140538A JP2006033573A JP2006033573A JP2006140538A JP 2006140538 A JP2006140538 A JP 2006140538A JP 2006033573 A JP2006033573 A JP 2006033573A JP 2006033573 A JP2006033573 A JP 2006033573A JP 2006140538 A JP2006140538 A JP 2006140538A
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
layer
copper
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006033573A
Other languages
English (en)
Inventor
Yoshihiro Hosoi
義博 細井
Yasuo Fukuda
康雄 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006033573A priority Critical patent/JP2006140538A/ja
Publication of JP2006140538A publication Critical patent/JP2006140538A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】第1配線層と電気的に接続された第2配線層にリード端子を強固にロウ付けできない。
【解決手段】絶縁基体1の表面に、第1配線層2と、金属部材8がロウ付けされる第2配線層3とを形成して成る配線基板6であって、前記第1配線層は表面に銅めっき層7aが、第2配線層3は表面にニッケルめっき層7bを被着し、かつ第1配線層2と第2配線層3とは絶縁基体1の内部に形成した内部配線層4を介して電気的に接続した。また、内部配線層4は、第1配線層2と第2配線層3とスルーホール導体4aにより電気的に接続されているとともに、スルーホール導体4aが、絶縁基体1の最上層となるセラミックグリーンシートのみを貫通した。
【選択図】図1

Description

本発明は、絶縁基体の表面に形成した第1の配線層と金属部材がロウ付けされる第2配線層とを電気的に接続して成る配線基板に関するものである。
従来、半導体素子や容量素子、抵抗器等の電子部品を搭載するため等に用いられる配線基板は、一般に、図3に示すように、酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面に電子部品が搭載される絶縁基体21と、絶縁基体21の上面に電子部品が搭載される領域から外周部にかけて形成された配線層22と、前記配線層22に銀ロウ等のロウ材を介してロウ付けされた外部リード端子23等の金属部材とにより形成されており、絶縁基体21の上面に半導体素子24等の電子部品を搭載するとともに、電子部品の電極を配線層22にボンディングワイヤ25等の導電性接続材を介して接続し、しかる後、必要に応じて前記電子部品を蓋体や封止樹脂等で封止することによって電子装置となる。
かかる電子装置は外部リード端子が外部電気回路基板の配線導体に半田等の導電性接合材を介して接続され、これによって電子部品の各電極が配線層を介して外部電気回路に電気的に接続されることとなる。
なお、前記配線層には、通常、参加腐食を防止するとともに、ボンディングワイヤのボンディング性やロウ材の濡れ性(反応性)を良好とするため、ニッケル、銅、金等の耐食性やボンディング性、ロウ材の濡れ性等の良好なめっき層が被着されている。
特開2000−77805号公報
しかしながら、上記配線基板は、配線層の金属部材がロウ付けされる領域からボンディングワイヤが接続される領域にかけて絶縁基体の上面に連続して形成されていることから、配線層に金属部材をロウ付けする際、ロウ材が配線層のロウ付けされる領域から流れ出し、金属部材をロウ付けするロウ材の量が不足して金属部材を配線層に強固にロウ付けすることができないという欠点があった。
また上記欠点を解決するため、例えば、配線層のうちリード端子等の金属部材がロウ付けされる領域をセラミック絶縁層等で区画し、ロウ材が配線層の不要な領域にまで流れ出すのを防止することが考えられる。
しかしながら、配線層のうち金属部材がロウ付けされる領域をセラミック絶縁層等で区画した場合、銀ロウ等のロウ材がセラミック絶縁層とは反応しないことから、ロウ材とセラミック絶縁層との間に微細な隙間を生じ、この隙間部分に外気中等の水分が侵入することによりロウ材や配線層に隙間腐食を発生させ、金属部材の接合強度の劣化や、溶出した金属成分による隣接する配線層間の電気的短絡等の問題を誘発してしまう。
また特にこのような隙間腐食は、配線層にリード端子をロウ付けした後、リード端子に対する半田の濡れ性を良好としたり、リード端子の酸化腐食を効果的に防止するために、リード端子の露出表面にニッケル、銅、金等のめっき層を被着するようなときに、通常、配線基板全体がめっき液、各種処理液等の腐食性の液中に浸漬されることから、特に顕著なものとなるという問題もあった。
本発明は、上記課題に鑑み案出されたもので、その目的は、絶縁基体の表面に形成した配線層に金属部材を強固にロウ付けすることが可能で、かつ、ロウ材や配線層に隙間腐食等の腐食が生じにくい配線基板を提供することにある。
さらには、配線層と配線層の間で伝播される信号の減衰を低減させ、半導体素子をより一層正確に安定化して作動させることができる配線基板を提供することにある。
本発明の配線基板は、絶縁基体の表面に、第1配線層と、金属部材がロウ付けされる第2配線層とを形成して成る配線基板であって、前記第1配線層は表面に銅めっき層が、第2配線層は表面にニッケルめっき層が被着されており、かつ前記第1配線層と前記第2配線層とは前記絶縁基体の内部に形成した内部配線層を介して電気的に接続されていることを特徴とするものである。
また本発明の配線基板は、前記内部配線層は、前記第1配線層および前記第2配線層とスルーホール導体により電気的に接続されているとともに、前記スルーホール導体が、前記絶縁基体の最上層となるセラミックグリーンシートのみを貫通していることを特徴とするものである。
また本発明の半導体装置は、上記記載の配線基板の上面に、半導体素子を搭載するとともに、配線導体の各電極を第1配線層に接続してなることを特徴とするものである。
本発明の配線基板によれば、金属部材がロウ付けされる第2配線層が第1配線層と内部配線層を介して電気的に接続され、直接接していないことから、第2配線層に金属部材をロウ付けする際、ロウ材が第1配線層に流出することはなく、第2配線層と金属部材とを十分な量のロウ材でロウ付けすることができ、金属部材を第2配線層に強固にロウ付けすることができる。また同時に、配線層表面にロウ材流出防止用等の被覆材を形成する必要がなく、隙間腐食を誘発するような隙間が生じないことから、配線層の腐食を効果的に防止することができる。
また、本発明の配線基板によれば、第1配線層は表面に銅めっき層が、第2配線層は表面にニッケルめっき層が被着されており、かつ第1配線層と第2配線層とは絶縁基体の内部に形成した内部配線層を介して電気的に接続されていることから、配線層と配線層の間で伝播される信号の減衰を低減させ、半導体素子をより一層正確に安定化して作動させることができる。
さらには、本発明の配線基板によれば、内部配線層は、第1配線層および第2配線層とスルーホール導体により電気的に接続されているとともに、スルーホール導体が、絶縁基体の最上層となるセラミックグリーンシートのみを貫通していることから、内部配線層の長さを極力短くすることによって、第1配線層と第2配線層との間で伝播される信号の減衰を低減させ、半導体素子をより一層正確に安定化して作動させることができる。
なお、本発明の半導体装置によれば、上記記載の配線基板の上面に、半導体素子を搭載するとともに、配線導体の各電極を第1配線層に接続してなる半導体装置を提供できるため、より一層正確に安定化して作動させる半導体装置を提供できる。
次に、本発明の配線基板の一実施例について、添付の図面を基に説明する。
図1は、本発明の配線基板を半導体素子搭載用の配線基板に用いた場合の一実施例を示し、1は絶縁基体、2は第1配線層、3は第2配線層、4は内部配線層であり、これらの絶縁基体1、第1配線層2、第2配線層3、内部配線層4により半導体素子5を搭載する配線基板6が形成される。
また図2に示すように、前記第1配線層2の表面にはめっき層7aが、第2配線層3の表面にはめっき層7bが、それぞれ被着され、第2配線層3にはめっき層7bを間に挟んでリード端子8がロウ付けされている。
前記絶縁基体1は半導体素子5等を搭載、支持する基体として作用し、その上面に半導体素子5がロウ材、ガラス、有機樹脂等の接着材を介して接着固定される。
前記絶縁基体1は酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、ムライト質焼結体等の電気絶縁材料から形成され、例えば、酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法等によりシート状に成型してセラミックグリーンシートを得、しかる後、前記セラミックグリーンシートに適当な打抜き加工および穴あけ加工を施すとともにこれを複数枚積層し、高温で焼成することによって製作される。
また前記絶縁基体1上面に形成された第1配線層2には半導体素子5の電極がボンディングワイヤ10を介して接続され、第2配線層3には外部リード端子8がロウ材9を介してロウ付けされる。前記第1配線層2および第2配線層3は後述する内部配線層4を介して電気的に接続されており、外部リード端子8を外部電気回路基板に半田等を介して接続することにより半導体素子5の電極が外部電気回路と電気的に接続される。
前記絶縁基体1上面の第1配線層2及び第2配線層3はタングステン、モリブデン、マンガン、銅、銀またはこれらを主成分とする合金等の金属材料から成り、例えば、これらの金属の1種または2種を主成分とする金属粉末に適当な有機溶剤、バインダーを添加して得た導体ペーストを絶縁基体1となるセラミックグリーンシートにスクリーン印刷法等で所定パターンに印刷塗布しておくことにより形成される。
なお、前記第1配線層2に被着しためっき層7aは、第1配線層2の酸化腐食を防止するとともに第1配線層に対するボンディングワイヤ10のボンディング性を良好とする作用をなし、また第2配線層3に被着しためっき層7bは第2配線層3の酸化腐食を防止するとともに外部リード端子8をロウ付けするときのロウ材の濡れ性を良好とする作用をなし、ニッケル、銅、金等の耐食性やボンディング性、ロウ材の濡れ性が良好な金属により形成される。
このようなめっき層7a、7bは、例えば、ニッケル、銅、金等、被着させようとする金属と、ホウ素系、リン系等の還元剤とを主成分とする無電解めっき液中に、第1配線層2および第2配線層3を所定時間浸漬することにより、所定厚みに被着することができる。
本発明の配線基板6においては、第1配線層2と第2配線層3との電気的接続を絶縁基体1内部に形成した内部配線層4を介して行うことが重要である。
前記第1配線層2と第2配線層3との電気的接続を内部配線層4を介して行うことにより、第1配線層2と第2配線層3とが直接接することがなくなり、第2配線層3に外部リード端子8をロウ材9を介してロウ付けする際、ロウ材9が第1配線層2にまで流れ出るようなことはなく、これによって外部リード端子8をロウ付けするロウ材9の量を十分に確保することができ、外部リード端子8を第2配線層3に強固にロウ付けすることができる。
前記内部配線層4は、例えば、第1配線層2および第2配線層3から直下の絶縁基体1内部に向けて形成されたスルーホール導体4aと、絶縁基体1内部に形成されスルーホール導体4a間を導通する内層導体4bとから成り、絶縁基体1となるセラミックグリーンシートの所定位置にスルーホールを形成しておくとともに、第1配線層2または第2配線層3を形成するのと同様の導体ペーストを前記セラミックグリーンシートの表面およびスルーホール内に印刷塗布、充填しておくことにより絶縁基体1内部に形成される。
また前記内部配線層4は、スルーホール導体4aを絶縁基体1の最上層となるセラミックグリーンシートのみに設けること等により、その長さを極力短くしておくことが好ましく、内部配線層4の長さを極力短くしておくことによって第1配線層2と第2配線層3との間で伝播される信号の減衰が極めて小さいものとなり、配線基板6に搭載される半導体素子5をより一層正確に、安定して作動させることができる。
なお、前記内部配線層4は、配線層全体の低抵抗化のため、第1配線層2および第2配線層3に対する接触面積が約0.002mm2以上となるようにして形成しておくことが好ましく、例えば、スルーホール導体4aの内径を50μm以上に、加工精度や配線基板を小型化することを考慮すれば、内径を75μm乃至100μm程度の柱状にしておくことが好ましい。この場合スルーホール導体4aは、通常、横断面が円形であるが、楕円形や四角形、六角形等の多角形でもよい。
また、前記リード端子8は、配線基板6の外部接続用の端子として作用し、銅や銅を主成分とする合金、鉄−ニッケル合金、鉄−ニッケル−コバルト合金等の金属材料から成り、金属材料に圧延加工、打抜き加工等の周知の金属加工を施すことにより形成される。このリード端子8は第2配線層3に銀ロウ等のロウ材9を介してロウ付けされ、例えば、リード端子8を第2配線層3上に、間に銀−銅共晶ロウ材を間に挟んで載せるとともに、約800℃の温度で熱処理することによって第2配線層3上にロウ付けされる。
前記リード端子8は、第2配線層3上にロウ付けした後、その露出表面をニッケル、銅、金等のめっき層(不図示)で被覆しておくことが好ましく、リード端子8の表面をめっき層で被覆しておくとリード端子8の酸化腐食を防止するとともに、リード端子8を外部電気回路基板の配線導体に半田等を介して接続する際の半田の濡れ性を良好とすることができ、さらにリード端子8の電気抵抗をより一層低下させることもできる。このようなめっき層は、第1配線層2、第2配線層3のめっき層7a、7bと同様の方法、具体的には被着させようとする金属と還元剤とを主成分とする無電解めっき液中にリード端子8(通常、実際には配線基板6全体)を浸漬すること等により被着形成することができる。
この場合、本発明の配線基板によれば、第1配線層2と第2配線層3とを上述のように内部配線層4を介して接続していることから、第2配線層3にロウ材の流出を防止するためのセラミック絶縁層等を形成する必要はなく、隙間が生じないため、配線基板全体をめっき液中に浸漬したとしても、隙間腐食を誘発・促進することはなく、リード端子8(金属部材)の接合強度の劣化や、溶出した金属成分による隣接する配線層、特に第2配線層3間の電気的短絡等を効果的に防止することができる。
上記本発明の配線基板6においては、前記第1配線層2を、主成分の一つとして銅を含有する金属材料で形成するようにしておくことが好ましく、第1配線層2を主成分の一つとして銅を含有する金属材料で形成しておくと配線層全体の電気抵抗を低くし、伝播される信号の減衰をより一層小さいものとして配線基板6に搭載される半導体素子5をより一層正確に、安定して作動させることができる。
この場合、第1配線層2は、タングステン−銅系、モリブデン−銅系等の金属材料から成るもの、特に、銅を10乃至70体積%、タングステン及び/またはモリブデンを30乃至90体積%の割合で含有するものであることが好ましい。
これは、第1配線層2の低抵抗化と、酸化アルミニウム質焼結体等から成る絶縁基体1との同時焼結性を達成するとともに、第1配線層2の同時焼成時の保形成を維持するためであり、上記銅量が10体積%よりも少なく、タングステンやモリブデン量が90体積%よりも多いと、第1配線層2を形成する導体の電気抵抗が約5.5×10-6Ω・cm以上と高くなる。また銅量が70体積%よりも多く、タングステンやモリブデン量が30体積%よりも少ないと、第1配線層2の同時焼成時の保形成が低下し、第1配線層2においてにじみが発生したり、溶融した銅によって第1配線層2が凝集して断線が生じるとともに、絶縁基体1と第1配線層2の熱膨張系数差により第1配線層2の剥離が発生するためである。最適な組成範囲は、銅を40乃至60体積%、タングステンおよび/またはモリブデンを60乃至40体積%である。
また、本発明においては、第1配線層2中におけるタングステンおよび/またはモリブデンは、平均粒径1乃至10μmの球状あるいは数個の粒子による焼結粒子として銅からなるマトリックス中に分散含有していることが望ましい。これは、上記平均粒径が、1μmよりも小さい場合、第1配線層2の保形性が悪くなるとともに組織が多孔質化して第1配線層2の抵抗が高くなり、10μmを越えると銅のマトリックスがタングステンやモリブデンの粒子によって分断されてしまい第1配線層2の抵抗が高くなったり、銅成分が分離してにじみなどが発生するためである。タングステンおよび/またはモリブデンは平均粒径1.3乃至5μm、特に1.3乃至3μmの大きさで分散されていることが最も望ましい。
また、上記第1配線層2中には、絶縁基体1との密着性を改善するために、酸化アルミニウム、または絶縁基体1と同じ成分を0.05乃至2体積%の割合で含有させることも可能である。
さらに、本発明の配線基板6においては、銅を含有する第1配線層2を銅の融点を越える温度で絶縁基体1と同時焼成することにより、第1配線層2中の銅成分が絶縁基体1中に拡散する場合があるが、本発明によれば、上記少なくとも銅を含む第1配線層2の周囲の絶縁基体1への銅の拡散距離が20μm以下、特に10μm以下であることが望ましい。これは、銅の絶縁基体1中への拡散距離が20μmを越えると、電気回路形成時に第1配線層2間の絶縁性が低下し電気回路の信頼性が低下するためである。
この銅の拡散距離を20μm以下とすることにより、第1配線層2のうち、同一平面内に形成された第1配線層2間の最小線間距離を100μm以下、特に90μm以下の高密度化を図ることができる。
また本発明の配線基板6においては、前記第1配線層2の表面に被着させるめっき層7aを、銅等の低抵抗金属を主成分とするものとしておくことが好ましく、第1配線層2をより一層低抵抗とすることができる。
前記第1配線層2のめっき層7aとして銅等の低抵抗金属を使用しておくと、第1配線層2を伝播する信号の高周波化、配線基板6に搭載される半導体素子5の低消費電力化等、配線層全体の低抵抗化の要求に対応して第1配線層2を非常に低抵抗とし、第1配線層2中を伝播する信号の損失を極めて小さなものに低減することができ、半導体素子5をより一層確実に正常に作動させることができる。
前記第1配線層2のめっき層7aは、銅から成る場合、その厚みが2μm未満では伝播される信号の高周波化等に対する第1配線層2の低抵抗化が不十分となる傾向があり、15μmを越えると内部応力により第1配線層2に対する密着性が低下し、フクレ、ハガレ等の不具合を生じるおそれがある。従って、前記第1配線層2のめっき層7aは、銅からなる場合、その厚みを2μm乃至15μmの範囲としておくことが好ましく、3μm乃至6μmの範囲としておくことがより一層好ましい。
このような第1配線層2のめっき層7aは、銅から成る場合、例えば、硫酸銅等の銅供給源となる銅化合物と、ホルマリン、次亜リン酸ナトリウム等の還元剤とを主成分とする無電解銅めっき液中に第1配線層2を所定時間浸漬することにより、第1配線層2上に所定厚みに被着形成される。
なお、この場合、被着形成される銅めっき層は、上記使用する還元剤の種類に応じてめっき層中に含有する共析成分が変化し、例えばホルマリンであれば銅含有量が99.9重量%以上の高純度の銅層が形成され、次亜リン酸ナトリウムであればリンを数重量%含有する銅層が形成される。銅めっき層は低抵抗化を図る上では高純度であることが好ましいことから、ホルマリン等のめっき層中への共析成分を含有しない還元剤を用いることが好ましい。
また、第1配線層2をタングステンおよび/またはモリブデンと銅とにより形成するとともにその表面に銅から成るめっき層を被着させる際、めっき前処理として、第1配線層2の表面に露出しているタングステンおよび/またはモリブデンの高融点金属をエッチング処理により極力除去し、第1配線層2表面のうち銅成分の露出する割合を、例えば、80%以上と大きくするようにしておくことが好ましく、第1配線層2表面のうち銅成分の露出割合を80%以上としておくと第1配線層2とめっき層との間で同種金属である銅同士の結合する割合が大きくなるため、第1配線層2に対する銅めっき層の被着強度をより一層良好とすることができる。
更に、前記第2配線層3は、リード端子8等の金属部材をロウ付けする接続パッドとして作用することから、金属部材の配線基板に対する接続信頼性を確保するため、絶縁基体1に対する接着強度を、例えば3kgf(29.4N)以上と大きくする必要があり、タングステン、モリブデン、タングステンおよび/またはモリブデンを主成分とする合金等の金属材料で形成することが好ましい。
この第2配線層3は、タングステンおよび/またはモリブデンと鉄族金属とから成る材料が好適に使用され、この第2配線層3を上記組成とすることにより絶縁基体1との高い接着強度を付与し得る。
この第2配線層3を、導体成分として低融点の銅を多量に含有する第1配線層2と同時焼成によって形成する場合、その焼成温度が1200〜1500℃の低温で焼成する必要があることから、タングステンやモリブデンのみからなる導体では、その低温焼成時に十分に焼結することができない。
そこで、上述のように、タングステンやモリブデン以外に、鉄族金属を酸化物換算で0.1乃至5体積%の割合で含有せしめることにより、低温での焼結性を高めることができる。
前記鉄族金属量が0.1体積%未満の場合には第2配線層3の緻密化が進行せず焼結不良になるため、絶縁基体1との接着強度が低下する。逆に、鉄族金属量が5体積%を越える場合には、タングステン、モリブデンの粒子が異常粒成長し接着強度が低下する。この上記鉄族金属量は、特には酸化物換算で0.5乃至2体積%が望ましい。
また、この第2配線層3中には、酸化アルミニウム等を主成分とする絶縁基体1との接着強度を高めるために、酸化アルミニウム等の絶縁基体1と同種の成分粉末を添加することも有効である。しかし、その含有量が45体積%よりも多いと焼結不良を招くとともに後述するめっき工程においてめっき欠け(めっきが付着しない)が発生する。このめっき欠けは、リード端子8等の金属部材の接合信頼性の低下を招くおそれがある。例えば、酸化アルミニウムの場合、その含有量は特に2乃至35体積%が望ましい。
この第2配線層3中の鉄族金属としては、鉄、ニッケル、コバルトが挙げられるがこれらの中でもニッケルが最も望ましい。また酸化物換算量は、鉄(Fe)はFe23、ニッケル(Ni)はNiO、コバルト(Co)はCo34の形態で換算した量である。
更に前記第2配線層3がタングステンおよび/またはモリブデンと鉄族金属とから成る場合、その表面に被着させるめっき層7bは、ニッケル、ニッケル合金等の、タングステン、モリブデンを主成分とする金属材料に対する密着性が良好で、ロウ材9の濡れ性の良い金属から成るものとすることが好ましい。
第2配線層3のめっき層7bは、例えば、次亜リン酸ナトリウム、ジメチルアミンボラン、ヒドラジン等の還元剤を用いた無電解めっき法により形成することができ、還元剤の種類に応じて、ニッケル−リン合金めっき層、ニッケル−ホウ素合金めっき層、ニッケルの純度が99.9重量%以上の高純度ニッケルめっき層等として形成される。
このようなニッケルまたはニッケル合金から成るめっき層は、モリブデンおよび/タングステンと鉄族金属とから成る第2配線層3に対する密着性が良好であるとともに、ロウ材9の濡れ性、接合性が良好であることから、第2配線層3にロウ材9を介してリード端子8を強固にロウ付けすることができる。
特に、前記第2配線層3のめっき層7bは、ニッケル−ホウ素合金とするとともに、その厚みを0.8μm以上としておくと、第2配線層3を緻密でピンホール等の少ないめっき層で確実に被覆することができるとともに、第2配線層3に対するロウ材9の濡れ性をより一層良好とすることができる。従って、前記第2配線層3のめっき層7bは、ニッケル−ホウ素合金とするとともに、その厚みを0.8μm以上としておくことが好ましく、めっき層の内部応力の増大に伴う被着強度の低下等の不具合を防止することも考慮すれば、0.8乃至4μmの範囲としておくことがより一層好ましい。
この場合、前記ニッケルホウ素合金から成るめっき層中のホウ素含有量が0.05重量%未満となると、このめっき層の耐食性が劣化する傾向にあり、3重量%を越えるとめっき層の電気抵抗が増大して伝播される信号の損失が増大する傾向にある。従って、前記第2配線層3のめっき層7bをニッケル−ホウ素合金とする場合、ホウ素含有量は0.05乃至3重量%の範囲としておくことが好ましい。
また前記第2配線層3のめっき層7bは、ニッケル−ホウ素合金から成る場合、微量成分である硫黄の含有量が0.005重量%未満となるとめっき層7b中に微細なクラックが生じやすくなり、0.08重量%を越えるとめっき層7bの耐食性が劣化する傾向がある。従って、前記第2配線層3のめっき層7bはニッケル−ホウ素合金から成る場合、その微量成分である硫黄の含有量を0.005乃至0.08重量%としておくことが好ましい。
更に、上記第1配線層2および第2配線層3に被着させためっき層7a、7bは、さらにその露出する表面を0.03乃至3μmの厚さの金めっき層(不図示)で被覆するようにしておくと、その酸化腐食をより効果的に防止することができるとともに、ボンディングワイヤ10のボンディング性等をより一層良好とすることができる。従って、第1配線層2および第2配線層3のめっき層7a、7bは、その露出表面を0.03乃至3μmの厚さの金めっき層で被覆するようにしておくことが好ましい。
更に、前記内部配線層4は、第1配線層2同様の低抵抗導体であることが好ましく、このためには、タングステンおよび/またはモリブデンと銅とから成るもの、具体的には上述の第1配線層2と同様の導体材料により形成することが好ましい。
また更に前記絶縁基体1は、その熱伝導性および機械的強度を良好とする上では、相対密度95%以上の高緻密体から構成されるものであることが望ましい。
前記絶縁基体1は、更に上述のように第1配線層2を低抵抗とするために銅を含有させる場合、この第1配線層2との同時焼成による保形性を達成する上では、1200℃乃至1500℃の低温で焼成することが必要となるが、本発明によれば、このような低温での焼成においても相対密度95%以上に緻密化することが望ましい。
かかる観点から、本発明における絶縁基体1は、例えば、酸化アルミニウムを主成分とするもの、具体的には酸化アルミニウムを90重量%以上の割合で含有するものが好適に使用され、第2の成分として、Mn(マンガン)化合物をMnO2換算で2.0乃至6.0重量%の割合で含有するものが望ましい。即ち、マンガン化合物が2.0重量%よりも少ないと、1200℃乃至1500℃での緻密化が達成されにくく、また6.0重量%よりも多いと絶縁基体1の絶縁性が低下する。マンガン化合物の最適な範囲はMnO2換算で3乃至7重量%である。
また、この絶縁基体1中には、第3の成分として、SiO2およびMgO、CaO、SrO等のアルカリ土類元素酸化物を低温焼結性を高めるために合計で0.4乃至8重量%の割合で含有せしめることが望ましい。
さらに、この絶縁基体1中には、着色成分や誘電率などの誘電特性の向上のためにW、Mo、Crなどの金属を着色成分とし2重量%以下の割合で含んでもよい。
上記酸化アルミニウム以外の成分は、酸化アルミニウム主結晶相の粒界に非晶質相あるいは結晶相として存在するが、熱伝導性を高める上で粒界中に助剤成分を含有する結晶相が形成されていることが望ましい。
前記絶縁基体1を酸化アルミニウムを主成分として形成した場合、酸化アルミニウム主結晶相は、粒状または柱状の結晶として存在するが、これら主結晶相の平均結晶粒径は、1.5乃至5.0μmであることが望ましい。なお、主結晶相が柱状結晶からなる場合、上記平均結晶粒径は、短軸径に基づくものである。この主結晶相の平均結晶粒径が1.5μmよりも小さいと、高熱伝導化が難しく、平均粒径が5.0μmよりも大きいと基板材料として用いる場合に要求される十分な強度が得られにくくなるためである。
(配線基板の形成方法)次に、本発明の配線基板6の製造方法の一例を、絶縁基体1が酸化アルミニウム質焼結体から成る場合について具体的に説明する。
まず、絶縁基体1を形成するために、主成分としての酸化アルミニウム原料粉末として、平均粒径が0.5μm乃至2.5μm、特に0.5μm乃至2.0μmの粉末を準備する。これは、平均粒径が0.5μmよりも小さいと、粉末の取扱いが難しく、また粉末のコストが高くなり、2.5μmよりも大きいと、1500℃以下の温度で焼成することが難しくなるためである。
そして、上記酸化アルミニウム粉末に対して、第2の成分として、MnO2を2.0乃至8.0重量%、特に3.0乃至7.0重量%の割合で添加する。また適宜、第3の成分として、SiO2.MgO、CaO、SrO2粉末等を0.4乃至8重量%、第4の成分として、W、Mo、Crなどの遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で2重量%以下の割合で添加する。
なお、上記酸化物の添加にあたっては、酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩などとして添加してもよい。
そして次に、この混合粉末を用いて絶縁基体1を形成するためのセラミックグリーンシートを複数枚作製する。セラミックグリーンシートは、周知の成形方法によって作製することができる。例えば、上記混合粉末に有機バインダーや溶媒を添加してスラリーを調整した後、ドクターブレード法によって形成したり、混合粉末に有機バインダーを加え、プレス成形、圧延成形等により所定の厚みのセラミックグリーンシートを作製できる。
また、前記セラミックグリーンシートには、内部配線層4のスルーホール導体4aとなるスルーホールを、レーザー加工法や機械的打抜き加工法等により形成しておく。
このようにして作製したセラミックグリーンシートに対して、まず、タングステンおよび/またはモリブデン粉末と銅粉末とにより作製され、第1配線層2となる導体ペーストをセラミックグリーンシートの表面およびスルーホール内にスクリーン印刷法等により印刷、充填する。
前記導体ペーストは、例えば、平均粒径が1乃至10μmの銅粉末を10乃至70体積%、特に40乃至60体積%、平均粒径が1乃至10μmのタングステンおよび/またはモリブデン粉末を30乃至90体積%、特に40乃至60体積%の割合で添加してなる固形成分に対して有機バインダーや溶剤を添加混合することにより作製することができる。
なお、前記第1配線層2および内部配線層4となる導体ペースト中には、絶縁基体1との密着性を高めるために、酸化アルミニウム粉末や、絶縁基体1を形成する成分と同一の組成物粉末を0.05〜2体積%の割合で添加することも可能である。
次に、前記セラミックグリーンシートの表面外周部に、タングステンおよび/またはモリブデンと鉄族金属とにより作製され、第2配線層3となる導体ペーストを、例えば多数の四角形状等、所定パターンに印刷塗布する。
前記第2配線層3となる導体ペーストは、例えば、平均粒径が0.5〜5μmのタングステンおよび/またはモリブデンに、酸化ニッケル等の鉄族金属の酸化物粉末を0.1〜5体積%の割合で含有する固形成分に対して、有機バインダーや溶剤を添加混合することにより作製される。
なお前記第2配線層3となる導体ペースト中には、絶縁基体1に対する密着性を高めるために、アルミナ粉末を前記固形成分中に45体積%以下の割合で含有させておくこともできる。
そして最後に、第1配線層2、第2配線層3、内部配線層4となる各導体ペーストを印刷塗布したセラミックグリーンシートを位置合わせして積層圧着した後、この積層体を、非酸化性雰囲気中、焼成最高温度が1200〜1500℃の温度となる条件で焼成する。
このときの上記焼成温度が1200℃より低いと、通常の原料を用いた場合において、酸化アルミニウム質焼結体から成る絶縁基体が相対密度95%以上まで緻密化できず、熱伝導性や強度が低下し、1500℃よりも高いと、第1配線層2において、タングステンあるいはモリブデン自体の焼結が進み、銅との均一組織を維持できなく、ひいては低抵抗を維持することが困難となり配線層全体の抵抗が高くなってしまう。また、同時に酸化アルミニウム主結晶相の粒径が大きくなり異常粒成長が発生したり、銅がセラミックス中へ拡散するときのパスである粒界の長さが短くなるとともに拡散速度も速くなる結果、拡散距離を30μm以下に制御することが困難となるたってしまう。従って、前記セラミックグリーンシートの焼成温度は1200〜1500℃の範囲、好適には1350〜1450℃の範囲がよい。
また、この焼成時の非酸化性雰囲気としては、窒素、あるいは窒素と水素との混合雰囲気であることが望ましいが、特に、配線層中の銅の拡散を抑制する上では、水素および窒素を含み露点+10℃以下、特に−10℃以下の非酸化性雰囲気であることが望ましい。なお、この雰囲気には所望により、アルゴンガス等の不活性ガスを混入してもよい。焼成時の露点が+10℃より高いと、焼成中に酸化物アルミニウムやMnO2、SiO2、MgO、CaO等の酸化物セラミックスと雰囲気中の水分とが反応し酸化膜を形成し、この酸化膜と銅含有導体の銅が反応してしまい、導体の低抵抗化の妨げとなるのみでなく、銅の拡散を助長してしまうためである。
さらにまた、上記のように焼成温度および雰囲気を制御して焼成することによって、絶縁基体1の表面の算術平均粗さRaを1μm以下、特に0.7μm以下の平滑性に優れた表面を形成できる。
かくして本発明の配線基板6によれば、絶縁基体1の上面に半導体素子5を搭載するとともに半導体素子5の各電極を第1配線層2にボンディングワイヤ10を介して電気的に接続し、しかる後、必要に応じて前記半導体素子5を金属やセラミックスから成る椀状の蓋体や封止樹脂(不図示)等を用いて気密封止することによって製品としての半導体装置が完成する。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上記実施例では、本発明の配線基板を半導体素子搭載用の配線基板に適用した場合について説明したが、これを混成集積回路基板等に適用してもよい。
本発明の配線基板の一実施例を示す断面図である。 図1に示す配線基板の要部拡大図である。 従来の配線基板一例を示す断面図である。
符号の説明
1・・・・絶縁基体
2・・・・第1配線層
3・・・・第2配線層
4・・・・内部配線層
4a・・・スルーホール導体
4b・・・内層導体
5・・・・半導体素子
6・・・・配線基板
7a・・・第1配線層のめっき層
7b・・・第2配線層のめっき層
8・・・・リード端子
9・・・・ロウ材
10・・・ボンディングワイヤ

Claims (3)

  1. 絶縁基体の表面に、第1配線層と、金属部材がロウ付けされる第2配線層とを形成して成る配線基板であって、前記第1配線層は表面に銅めっき層が、第2配線層は表面にニッケルめっき層が被着されており、かつ前記第1配線層と前記第2配線層とは前記絶縁基体の内部に形成した内部配線層を介して電気的に接続されていることを特徴とする配線基板。
  2. 前記内部配線層は、前記第1配線層および前記第2配線層とスルーホール導体により電気的に接続されているとともに、前記スルーホール導体が、前記絶縁基体の最上層となるセラミックグリーンシートのみを貫通していることを特徴とする請求項1に記載の配線基板。
  3. 請求項1または請求項2に記載の配線基板の上面に、半導体素子を搭載するとともに、配線導体の各電極を第1配線層に接続してなる半導体装置。
JP2006033573A 2006-02-10 2006-02-10 配線基板 Pending JP2006140538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006033573A JP2006140538A (ja) 2006-02-10 2006-02-10 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006033573A JP2006140538A (ja) 2006-02-10 2006-02-10 配線基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001013709A Division JP2002217336A (ja) 2001-01-22 2001-01-22 配線基板

Publications (1)

Publication Number Publication Date
JP2006140538A true JP2006140538A (ja) 2006-06-01

Family

ID=36621066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006033573A Pending JP2006140538A (ja) 2006-02-10 2006-02-10 配線基板

Country Status (1)

Country Link
JP (1) JP2006140538A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074667A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板
JP2013504195A (ja) * 2009-09-04 2013-02-04 テールズ パッケージ壁用フィードスルー
JP2014192298A (ja) * 2013-03-27 2014-10-06 Seiko Epson Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013504195A (ja) * 2009-09-04 2013-02-04 テールズ パッケージ壁用フィードスルー
JP2012074667A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板
JP2014192298A (ja) * 2013-03-27 2014-10-06 Seiko Epson Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP4959079B2 (ja) 半導体素子収納用パッケージ
US6787706B2 (en) Ceramic circuit board
JP3566569B2 (ja) 配線基板およびその製造方法
JP2006140538A (ja) 配線基板
JP2002111188A (ja) 配線基板
JP3538549B2 (ja) 配線基板およびその製造方法
JP2004059375A (ja) セラミックス−金属部材接合体
JP3493310B2 (ja) 多層配線基板
JP4530524B2 (ja) 配線基板
JP2002217336A (ja) 配線基板
JP3762352B2 (ja) 配線基板
JP5265256B2 (ja) セラミック配線基板
JP3808376B2 (ja) 配線基板
JP2001185838A (ja) セラミック配線基板
JP4454183B2 (ja) 配線基板の製造方法
JP2003234552A (ja) 配線基板
JP4530525B2 (ja) 配線基板
JP2003007923A (ja) 配線基板
JP2006203163A (ja) 配線基板
JP2004221407A (ja) 配線基板
JP3645744B2 (ja) セラミック配線基板
JP2000223821A (ja) セラミック配線基板
JP2002164477A (ja) 配線基板およびその製造方法
JP3740407B2 (ja) 配線基板
JPH1168260A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916