JP3534347B2 - 半導体素子の製造方法，ウエハ貼付用粘着シート - Google Patents

半導体素子の製造方法，ウエハ貼付用粘着シート

Info

Publication number
JP3534347B2
JP3534347B2 JP50859195A JP50859195A JP3534347B2 JP 3534347 B2 JP3534347 B2 JP 3534347B2 JP 50859195 A JP50859195 A JP 50859195A JP 50859195 A JP50859195 A JP 50859195A JP 3534347 B2 JP3534347 B2 JP 3534347B2
Authority
JP
Japan
Prior art keywords
pressure
sensitive adhesive
wafer
compound
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50859195A
Other languages
English (en)
Inventor
雄士 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Application granted granted Critical
Publication of JP3534347B2 publication Critical patent/JP3534347B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体素子の製造方法に関し、詳しくは、
リードフレームに接続された半導体チップを封止樹脂に
て封止して、樹脂封止型の半導体素子を製造する方法の
改良であって、パッケージクラックの発生の少ない方法
に関する。また、本発明は、当該方法に使用しえるウエ
ハ貼付用粘着シートに関する。
〔背景技術〕
従来の樹脂封止型の半導体パッケージ（半導体素子）
は、リードフレームと一体になったダイパッド上に、半
導体ウエハから切断分離された半導体チップを銀ペース
トなどの接着手段によって固定した構造であった。しか
し、近年、例えばDRAMなどのようにチップの大型化が進
み、従来の半導体パッケージ構造では対応が困難とな
り、チップ上にリードフレームが設けられたLOC構造を
採用する例が増加している。
LOC構造においては、従来の半導体パッケージ構造と
異なり、半導体チップの裏面が封止樹脂に直接接してい
る。また、従来の半導体パッケージ構造を含む各種構造
においても、ダイパッドに開口部を設けるなどの手段に
よって、ダイパッドの面積を半導体チップの面積よりも
小さくする構造を採用する例が増加している。このよう
な構造においても、ダイパッドの面積が半導体チップの
面積よりも小さいので、半導体チップの裏面で封止樹脂
に直接接する部分が存在する。
半導体ウエハは粘着シートに貼付され、複数の半導体
チップに切断（ダイシング）された後、粘着シートから
個々の半導体チップが分離（ピックアップ）されて、ダ
イパッド上にボンディングされる。上記のように、半導
体チップの裏面（粘着シートに接していた面、以下同
じ。）が封止樹脂に直接接する場合には、封止樹脂と半
導体チップとの素材の線膨張係数の相違により、または
半導体チップの裏面に付着した粘着剤と封止樹脂との界
面に水が溜まることにより、封止樹脂表面または内部に
ひびがはいり、所謂パッケージクラックが発生するとい
う問題がある。
通常、半導体チップの表面（パターン形成面）には、
ポリイミド樹脂が被覆されており、パッケージクラック
の問題は生じないが、半導体チップの裏面に対してもポ
リイミド樹脂で被覆するならば、煩雑な工程が増えるこ
ととなり、また高価なポリイミド樹脂を用いるために生
産コストが上昇するという問題が生じる。
また、放熱効果を高めるために、リードフレームに銅
フレームを用いる例が増加しているが、従来の42アロイ
などに比較して、パッケージクラックが発生し易いこと
が問題となっている。
さらに、半導体封止樹脂の設計においても、半導体チ
ップの大型化に伴い、成形用金型からの剥離性および半
導体チップとの間の接着性を兼ね備えさせることが、益
々困難になっている。
〔発明の開示〕
本発明の目的は、上記のような従来技術に伴う問題点
を解決しようとするものであって、煩雑な工程を必要と
せずにパッケージクラックを防止し、かつ封止樹脂の設
計が容易となる半導体素子の製造方法を提供することで
ある。
また、本発明は上記製造方法に、好適に使用しえるウ
エハ貼付用粘着シートを提供することである。
すなわち、本発明の半導体素子の製造方法は、反応性
基を有する化合物（但し、下記の酸、当該酸の酸成分と
なる置換基における誘導体は除く）、酸、当該酸の酸成
分となる置換基における誘導体（以下、酸誘導体とい
う）〔但し、酸および酸誘導体中、下記一般式（Ｉ）で
表される化合物に含まれるものは除く）、および下記一
般式（Ｉ） 〔但し、式中R1、R2、R3およびR4は、互いに同一または
異なっていてもよい１価の有機基であり、ｎおよびｍ
は、それぞれ０または１以上の整数を示し、ｎとｍとの
和は、１〜1000である。〕 で表されるシロキサン誘導体および該シロキサン誘導体
をその構成中に含む数平均分子量10000以下の化合物か
らなる群から選ばれる少なくとも一のパッケージクラッ
ク防止性化合物を用いて、リードフレームおよび／また
は半導体ウエハもしくは半導体チップを処理する工程を
含むことを特徴とする。
また、本発明のウエハ貼付用粘着シートは、上記少な
くとも一のパッケージクラック防止化合物を含有する粘
着剤からなる層が、基材面上に積層されてなるものであ
る。
〔図面の簡単な説明〕
図１は、本発明のウエハ貼付用粘着用シートの一実施
例を示す断面図である。
図２は、本発明のウエハ貼付用粘着用シートを用いた
ダイシング工程を示す断面図である。
図３は、本発明のウエハ貼付用粘着用シートを用いた
ピックアップ工程を示す断面図である。
図４は、チップの引張剥離力の測定方法を示す説明図
である。
図５は、パッケージの内部を示す説明図である。
図６は、リードフレームの剪断接着力の測定方法を示
す説明図である。
図７は、UV照射による接着シートとウエハとの接着力
の経時変化を示すグラフである。
図８は、UV照射によるパーティクル数の経時変化を示
すグラフである。
本発明において「反応性基を有する有機化合物」と
は、ヒドロキシル基、アミノ基、カルボニル基（エポキ
シ基を含む。）、ニトロ基、ニトロソ基、不飽和炭化水
素基（アルケニル、アルカジエニル、アルカトリエニ
ル、アルキニルなど）、イソシアネート基などを有する
化合物をいい、例えば架橋剤（例：イソシアネート系架
橋剤、エポキシ系架橋剤、メラミン系架橋剤など）、シ
ランカップリング剤（例：イソシアネート系、変性イソ
シアネート系、変性アミノシラン系、チタネート系、エ
ポキシ官能性シラン、オレフィン系シラン、アクリル系
シラン、メルカプト系シラン、イソシアネート系シラ
ン、エポキシ系シラン、アミノ系シラン、またはカルボ
キシル基を持つシラン類またはそのカルボキシル基にお
ける誘導体など）が例示される。「反応性基を有する有
機化合物」として好ましいものは、水酸基と反応性の
「反応性基を有する有機化合物」、特にその分子量が10
00以下の化合物が例示される。「反応性基を有する有機
化合物」としては、具体的には、次の化合物が例示され
る。
架橋剤： 下式で表されるスーパベッカミンＪ−820、 などのメラミン系架橋剤。
下式で表されるテトラッドＣ、 下式で表される化合物、 等のエポキシ系架橋剤。
下式で表されるコロネートＬ、 ジメチル−ジフェニルメタンジイソシアネート、ジメ
トキシ−ジフェニルジイソシアネート、ジメトキシ−ビ
フェニレンジイソシアネート、テトラメチル−ビフェニ
レンジイソシアネート等のイソシアネート系架橋剤。
シランカップリング剤： ３−アミノプロピルトリエトキシシラン、３−メタク
リロキシプロピルトリメトキシシラン、２−（3,4−エ
ポキシシクロヘキシル）エチルトリメトキシシラン、Ｎ
−２−（アミノエチル）３−アミノプロピルメチルジメ
トキシシラン、Ｎ−２−（アミノエチル）３−アミノプ
ロピルメチルジメトキシシラン、Ｎ−フェニル−３−ア
ミノプロピルトリメトキシシラン、３−メルカプトプロ
ピルトリメトキシシラン、アニリノプロピルトリメトキ
シシラン、メルカプトプロピルメチルジメトキシシラ
ン、３−ウレイドプロピルトリメトキシシラン、３−ア
ミノプロピル−トリス（２−メトキシ−エトキシ−エト
キシ）シラン、Ｎ−メチル−３−アミノプロピルトリメ
トキシシラン、３−4,5ジヒドロイミダゾールプロピル
トリエトキシシラン、下式で表されるKBM−403、KBM−9
03、KBM−902、KBM−603、KBP−44などのシリコーン性
シランカップリング剤が例示される。
また、酸としては、硫酸、硝酸、リン酸などの無機
酸、カルボキシル基、スルホン基を有する有機酸が例示
される。酸誘導体は、酸成分となる置換基（例えば、カ
ルボキシル基、スルホン基）における誘導体（例えば、
エステル、アミド、無水物など）をいう。
有機酸および有機酸酸誘導体としては、フタル酸など
の芳香族ジカルボン酸類；フタル酸アミドなどの芳香族
ジカルボン酸誘導体；安息香酸などの芳香族モノカルボ
ン酸類；アルキル安息香酸類、アミノ安息香酸のごとき
他の置換基をも有する芳香族カルボン酸類；酢酸などの
脂肪族モノカルボン酸類；コハク酸、アジピン酸、マレ
イン酸などの脂肪族ジカルボン酸類；クロトン酸、テト
ロール酸、アクリル酸、メタクリル酸などの不飽和カル
ボン酸類；あるいはアミノ基のごときその他の置換基を
も有する脂肪族カルボン酸化合物；カルボキシル基を三
つ以上有する脂肪族、芳香族カルボン酸化合物；上記の
酸無水物、例えば酢酸などの他の酸との混合無水物ある
いはエステル；上記の酸および／または酸誘導体をその
構成要素の一部に持つオリゴマー（但し、その有効性の
点から上記酸および／または酸誘導体を共重合体比で10
％以上含んでいるものが好ましい。）；上記のカルボキ
シル基をスルホン基に置換した化合物などが例示され
る。スルホン基に置換した化合物としては、メタンスル
ホン酸、エタンスルホン酸などの低級アルキルスルホン
酸、エタンジスルホン酸、プロパンジスルホン酸などの
低級アルキルジスルホン酸、ベンゼンスルホン酸、トル
エンスルホン酸などのアリルスルホン酸などが例示され
る。特に、リン酸などの無機酸、および無水フタル酸、
無水マレイン酸などの酸無水物が好ましい。
さらに、酸誘導体としては、後述する放射線重合性化
合物として例示した化合物中、アクリレート系化合物と
して例示した化合物が例示される。
また、上記の酸誘導体には塩も包含され、カリウム塩
またはカルシウム塩のようなアルカリ金属またはアルカ
リ土類金属の塩；フッ化水素酸塩、塩酸塩、臭化水素酸
塩、ヨウ化水素酸塩のようなハロゲン化水素酸塩；硝酸
塩、過塩素酸塩、硫酸塩、リン酸塩などの無機酸塩；メ
タンスルホン酸塩、トリフルオロメタンスルホン酸塩、
エタンスルホン酸塩のような低級アルキルスルホン酸
塩；ベンゼンスルホン酸塩、ｐ−トルエンスルホン酸塩
のようなアリールスルホン酸塩；フマール酸塩、コハク
酸塩、クエン酸塩、酒石酸塩、シュウ酸塩、マレイン酸
塩などの有機酸塩；およびグルタミン酸塩、アスパラギ
ン酸塩のようなアミノ酸塩を挙げることができる。
上記の酸および酸誘導体において、酸成分となる置換
基数は、分子の骨格を形成する元素数（当該置換基を除
く）に対して、5/100以上であることが好ましい。ここ
に酸成分となる置換基とは、カルボキシル基、スルホン
基などをいい、酸誘導体においては、誘導体化される前
の酸を構成している酸成分となる基をいう。
また、本発明においてウエハ貼付用粘着シート中に、
パッケージクラック防止性化合物、特に酸または酸誘導
体を配合させる場合には、架橋剤との反応を防ぐために
は、例えば酸および／または酸誘導体の酸部分を保護基
で置換しておいて、ダイシング後の例えばUV照射により
保護基を脱離させて元の酸とすることができ、より少量
で本発明の効果を奏することが可能である。このような
化合物としては、具体的には、ジアリルスルホニウム
塩、トリアリルスルホニウム塩、ジアルキルフェナシル
スルホニウム塩、アリルジアゾニウム塩、芳香族テトラ
カルボン酸エステル、芳香族スルホン酸エステル、ニト
ロベンジルエステル、芳香族スルファミド、ナフトキノ
ンジアジド−４−スルホン酸エステルなどが用いられ
る。これら化合物も本発明における酸または酸誘導体に
包含される。
なお、本発明におけるパッケージクラック防止性化合
物としては、界面活性作用を有するものは好ましくな
い。
さらに、本発明において下記の一般式（Ｉ） 〔但し、式中R1、R2、R3およびR4は、互いに同一または
異なっていてもよい１価の有機基であり、ｎおよびｍ
は、それぞれ０または１以上の整数を示し、ｎとｍとの
和は、１〜1000である。〕 で表されるシロキサン誘導体としては、従来公知のもの
が広く包含される。ここで「１価の有機基」とは、例え
ばアミノ基、炭素数１〜10のアミノアルキル基、炭素数
１〜５のアルキル基、炭素数１〜10のアルコキシ基、フ
ェニル基、アミノフェニル基、カルボキシル基、炭素数
１〜10のカルボキシアルキル基、カルボキシフェニル基
などが例示される。シロキサン誘導体の代表的なものを
例示すると以下の如くである。
また、上記の構造式において、アミノ基をカルボキシ
ル基に置換したシロキサン誘導体が例示される。
さらに、上記シロキサン誘導体をその構成要素の一部
に持つ数平均分子量が10000以下の化合物（但し、その
有効性の点から上記シロキサン誘導体を共重合体比で５
％以上、好ましくは20％以上含んでいるものが望まし
い。）を用いてもよい。また、該化合物を構成する他の
構成成分は特に限定されるものではないが、該化合物を
含む溶液を調製する際に使用される希釈媒体に可溶なも
のが好ましい。なお、シロキサン誘導体をその構成要素
の一部に持つとは、粘着剤ポリマー、放射線重合性化合
物等の粘着剤の構成材料の骨格中あるいは側鎖を形成し
ていることを意味する。
以上の反応性基を有する有機化合物、酸、酸誘導体、
および一般式（Ｉ）で表されるシロキサン誘導体、シロ
キサン誘導体を持つ化合物は、１種を単独で用いてもよ
いし、２種以上を併用してもよく、必要に応じて水また
は有機溶剤で希釈することが可能である。上記化合物を
含有する希釈溶液の濃度は、上記化合物および溶剤の種
類により種々異なるが、通常は0.01％〜30％、好ましく
は0.05％〜10％である。
本発明の半導体素子の製造方法においては、リードフ
レームに接続された半導体チップを封止樹脂にて封止す
る前に、上記の反応性基を有する有機化合物、酸、酸誘
導体、および一般式（Ｉ）で表されるシロキサン誘導
体、該シロキサン誘導体をその構成要素の一部に持つ化
合物からなる群から選ばれる少なくとも一の化合物に
て、リードフレームおよび／または半導体ウエハもしく
は半導体チップを処理する。これら半導体チップなどを
処理する段階は、封止前であれば、いずれの段階でもよ
く、ダイシング前の半導体ウエハ、ダイシング後の半導
体ウエハ（半導体チップ）などの面に、上記化合物また
はその希釈溶液をスピンコートなどのコーティング、塗
付、噴霧テープまたはフィルム状物（ウエハ貼付用粘着
シート）からの転写などの方法により処理してパッケー
ジクラック防止性化合物をこれら半導体チップなどに付
着させるものである。即ち、本発明における処理とは、
リードフレームおよび／または半導体ウエハもしくは半
導体チップの表面にパッケージクラック防止性化合物を
付着させるための処理である。
前記にて説明したように、半導体チップの裏面（パタ
ーン形成面の反対面）におけるパッケージクラックが特
に問題となるので、少なくとも半導体チップの裏面に上
記の処理を行うことが望ましい。また、リードフレーム
に上記の処理を行う場合には、封止樹脂により封止され
るリードフレームの部分は、少なくとも処理されること
が望ましい。その下限は0.005μｍ以上、好ましくは0.0
01μｍ以上、より好ましくは0.03μｍ以上であり、これ
らの膜厚は、特に、全面処理における場合に好ましい範
囲である。
上記化合物またはその希釈溶液の処理後の膜厚は、上
記化合物の種類および溶液の濃度などにより種々異なる
が、通常は１μｍ以下、好ましくは0.1μｍ以下とする
のが望ましい。
なお、本発明においては、被処理面の全面に対して必
ずしも処理することを要せず、スポット状に付着させて
もよい。この場合、ESCAによる半導体チップの裏面の表
面分析で検出されるSi、Ｃ、Ｏの各元素のうち、ブラン
ク（未処理）の半導体チップに較べて、Ｃ量が４％以
上、好ましくは５％以上とするのが望ましい。
本発明の半導体素子の製造方法に使用されるウエハ貼
付用粘着シートについて説明する。該シートは、ウエハ
に対するパッケージクラック防止性化合物の転写処理に
使用されるものである。
図１は、本発明のウエハ貼付用粘着シートの一実施例
を示す断面図である。図１に示されるウエハ貼付用粘着
シート（以下「粘着シート」と略す。）１は、基材２
と、この基材２の一方面上に積層された粘着剤層３とか
ら構成されており、粘着剤層３にはパッケージクラック
防止性化合物が含有されている。本発明の粘着シートの
形状はテープ状、ラベル状などのあらゆる形状をとり得
る。
基材２としては、耐水性および耐熱性に優れているも
のが適し、特に合成樹脂フィルムが適する。本発明の粘
着シートでは、その使用に際し、紫外線（UV）あるいは
電子線（EB）などの放射線の照射が行われる場合には、
それぞれの放射線を必要量は透過させる材料を用いる必
要がある。
このような基材２としては、具体的には、ポリエチレ
ンフィルム、ポリプロピレンフィルム、エチレン−プロ
ピレン共重合体フィルム、ポリ塩化ビニルフィルム、ポ
リエチレンテレフタレートフィルム、エチレン酢酸ビニ
ルフィルム、ポリウレタンフィルム、ポリブチレンテレ
フタレートフィルム、ポリメチルペンテンフィルム、ポ
リブタジエンフィルムなどが用いられる。ウエハのダイ
シング後にエキスパンディング処理をする必要がある場
合には、ポリ塩化ビニル、ポリオレフィン、ポリオレフ
ィン誘導体などの延伸可能なフィルムを用いることが好
ましい。これらのフィルムは単独または多層に積層して
用いられる。
基材２の粘着剤塗付側表面2aには、粘着剤の投錨性を
向上させるために、コロナ処理、EB処理、下塗りなどの
既知の処理を行うことが可能である。基材２のフィルム
の厚みは、強度、放射線透過性の点から通常25μｍ〜30
0μｍ、好ましくは30μｍ〜300μｍ、より好ましくは40
μｍ〜180μｍである。ダイシング時にフルカットする
際は、切り込んだ後の強度維持の観点から、70μｍ〜18
0μｍが好ましい。
粘着剤層３の基材２との対向面側3aには、必要に応じ
てシリコン処理などが施された剥離フィルム、あるいは
無処理のポリエチレン、ポリプロピレン、フッ素系の剥
離フィルムを設けることが可能である。
粘着剤層３を主として構成する粘着剤としては、従来
公知の粘着剤が用いられるが、例えば天然ゴムや各種の
合成ゴムなどのゴム系ポリマー、あるいは（メタ）アク
リル酸アルキルエステルとこのエステルに共重合可能な
他の不飽和単量体との共重合物などのアクリル系ポリマ
ーをベースポリマーとし、ポリイソシアネート化合物、
アルキルエーテル化メラミン化合物、エポキシ系化合
物、シランカップリング剤などの架橋剤が配合されたも
のが例示される。なお、上記のベースポリマーが放射線
により分子内にて重合する炭素−炭素二重結合を持つも
のであってもよい。また、粘着剤層３は異なる成分、配
合からなる多層状構造をとることも可能である。
接着力向上成分として、パッケージクラック防止性化
合物は、１種を単独で用いてもよいし、２種以上を併用
してもよく、その使用量は、ベースポリマー100重量部
に対して、酸および酸誘導体以外のものは0.1重量部〜1
0重量部、好ましくは0.5重量部〜４重量部の範囲とする
のがよく、酸および酸誘導体は0.1〜150重量部、好まし
くは0.1〜100重量部、より好ましくは0.5〜５重量部の
範囲とするのがよい。粘着剤の架橋反応あるいは放射線
硬化反応において、酸、酸誘導体が反応する場合には、
未反応の酸、酸誘導体、あるいは酸、酸誘導体と粘着剤
成分とが反応して形成されたオリゴマーが粘着剤層３中
に残るように、酸、酸誘導体を通常よりも多めに配合す
るのがよい。特に、放射線重合性化合物である場合には
30〜100重量部の範囲が好ましい。
粘着剤層３中へのパッケージクラック防止性化合物の
含有方法は、粘着剤を配合する際に混入して粘着剤層３
全体に含ませる、あるいは、パッケージクラック防止性
化合物を含有してなる粘着剤層を全体の粘着剤層中の表
層部のみ設ける、粘着剤層表面に塗付するなど、ウエハ
裏面に移行可能な形態ならばどのようなものも可能であ
る。
粘着剤が放射線硬化型粘着剤である場合には、上記粘
着剤に放射線により硬化して三次元網状化し、放射線に
て重合する、分子中に少なくとも２個の炭素−炭素二重
結合を有する低分子量化合物（以下「放射線重合性化合
物」という。）を配合し、さらに硬化手段がUVである場
合には、光重合開始剤を配合することが好ましい。
放射線重合性化合物は、その分子量が通常10,000以下
程度であるのがよく、より好ましくは、放射線照射によ
る粘着剤層３の三次元網状化が効率よくなされるよう
に、その分子量が5,000以下でかつ分子内の放射線重合
性炭素−炭素二重結合の数が２〜６個のものを用いるの
がよい。例えばトリメチロールプロパントリアクリレー
ト、テトラメチロールメタントリアクリレート、テトラ
メチロールメタンテトラアクリレート、ペンタエリスリ
トールトリアクリレート、ペンタエリスリトールテトラ
アクリレート、ジペンタエリスリトールモノヒドロキシ
ペンタアクリレート、ジペンタエリスリトールヘキサア
クリレート、1,4−ブチレングリコールジアクリレー
ト、1,6−ヘキサンジオールジアクリレート、ポリエチ
レングリコールジアクリレート、市販のオリゴエステル
アクリレート、下記のウレタンアクリレート系オリゴマ
ーなどのアクリレート系化合物、特公平５−25907号公
報（特に従来技術の欄）に開示されているようなオルガ
ノノポリシロキサン組成物などが挙げられる。
ウレタンアクリレート系オリゴマーはポリオール化合
物と、多価イソシアネートと、ヒドロキシ（メタ）アク
リレート等により合成される化合物である。
多価イソシアネートとしては、例えばトルエンジイソ
シアネート、フェニレンジイソシアネート、ヘキサメチ
レンジイソシアネート、ジフェニルメタンジイソシアネ
ート、ジメチルジフェニルジイソシアネート、ジシクロ
ヘキシルメタンジイソシアネート、キシレンジイソシア
ネートなどが挙げられる。
ポリオール化合物としては、例えばエチレングリコー
ル、プロピレングリコール、ジエチレングリコール、ブ
タンジオール、ペンタンジオール、トリメチロールエタ
ン、トリメチロールプロパン、ペンタエリスリトールな
どが挙げられる。
ヒドロキシ（メタ）アクリレートとしては、例えば２
−ヒドロキシエチル（メタ）アクリレート、ポリエチレ
ングリコール（メタ）アクリレート、ペンタエリスリト
ールトリアクリレートなどが挙げられる。
本発明において放射線重合性化合物としては、アクリ
レート系化合物、特にペンタエリスリトール類、中でも
ジペンタエリスリトールヘキサアクリレートが好まし
い。
放射線重合性化合物としては、上記の化合物のうちの
１種を単独で用いてもよいし２種以上を併用してもよ
く、その使用量は、ベースポリマー100重量部に対し
て、１重量部〜120重量部、好ましくは１重量部〜100重
量部、より好ましくは20〜100重量部の範囲とするのが
よい。１重量部未満であると、粘着剤層３の放射線照射
による三次元網状化が不十分となり、粘着シート１のチ
ップに対する粘着力の低下の程度が小さ過ぎて好ましく
ない。反対に、120重量部を超えると、粘着力との相溶
性が悪くなりテープとした時に白濁化するなどの問題点
がある。
上記の光重合開始剤としては、例えばイソプロピルベ
ンゾインエーテル、イソブチルベンゾインエーテル、ベ
ンゾフェノン、ミヒラーズケトン、クロロチオキサント
ン、ドデシルチオキサントン、ジメチルチオキサント
ン、アセトフェノンジエチルケタール、ベンジルジメチ
ルケタール、α−ヒドロキシシクロヘキシルフェニルケ
トン、２−ヒドロキシメチルフェニルプロパンなどが挙
げられ、これらのうちの１種を単独で、あるいは２種以
上の混合で使用すればよい。
この光重合開始剤の使用量としては、通常、上記のベ
ースポリマー100重量部に対して0.1重量部〜10重量部、
好ましくは0.1重量部〜５重量部の範囲とするのがよ
い。0.1重量部未満であると、粘着剤層３のUV照射によ
る三次元網状化が不十分となり、粘着シートのチップに
対する粘着力の低下の程度が小さ過ぎて好ましくない。
反対に、10重量部を超えると、それに見合う効果が得ら
れないばかりか、チップ裏面にこの光重合開始剤が残留
するため好ましくない。なお、必要に応じてこの光重合
開始剤とともにトリエチルアミン、テトラエチルペンタ
アミン、ジメチルアミノエタノールなどのアミン化合物
を光重合促進剤として併用してもよい。
さらに必要に応じて被着体であるウエハとの粘着力を
コントロールするために、タッキファイア、粘着調整
剤、界面活性剤、あるいはその他の改質剤および慣用成
分を配合することができる。ただし、界面活性剤または
界面活性を示す化合物は本発明の目的を達成するため
に、なるべく少ない方が好ましい。
上記の各成分が混合されてなる粘着剤組成物を用いて
粘着剤層３を形成するには、例えば放射線透過性の基材
２上にこの組成物を塗付し、必要に応じて加熱すればよ
い。このようにして形成される粘着剤層３の厚みとして
は、通常５μｍ〜40μｍ、好ましくは５μｍ〜25μｍと
するのがよい。
粘着剤層３と、粘着剤層３上に載置されるウエハＡと
の間の90度剥離接着力は、ウエハＡを切断分離した後
に、粘着シート１からの半導体チップのピックアップを
容易にするために、300g/25mm以下、好ましくは250g/25
mm以下に設定することが望ましい。その下限は15g/25mm
以上、好ましくは25g/25mm以上であることが望ましい。
また、放射線硬化型の粘着シートである場合には、125g
/25mm以下、好ましくは100g/20mm以下に設定することが
望ましく、その下限は1g/25mm以上であることが好まし
い。この剥離接着力は、粘着シート１を幅25mmに切断
し、トルエンで洗浄したウエハの裏面に貼付して30分間
放置した後、23℃、相対湿度65％の条件下、300mm/分で
90度剥離することによって測定される。なお、粘着シー
ト１が放射線硬化型の粘着シートである場合には、放射
線を基材２側から照射して、剥離接着力が低下した後に
測定する。
次に、本発明の粘着シートを用いた本発明の分離方法
について説明する。
まず図１に示されるように、粘着シート１の粘着剤層
３上にダイシングされるべきウエハＡを載置し、感圧接
着して固定した後、ウエハＡをダイシング、洗浄、乾燥
の各工程に付する。
その後、図２に示されるように、粘着シート１の基材
２側から粘着剤層３に放射線Ｂを照射して、粘着剤層３
の粘着力を低下させる。本発明方法において、放射線Ｂ
の照射手段および照射方法は特に限定されず、表面処
理、放射線硬化性塗料、放射線硬化性接着剤などの技術
分野において一般に実施されている常套手段、方法が採
用される。次に、粘着シート１をエキスパンディングし
て、切断された各半導体チップA1,A2,A3・・・間をピッ
クアップに充分な間隔とする。なお、粘着シート１をエ
キスパンディングした後に、放射線Ｂを照射するように
してもよい。
放射線Ｂの照射は、粘着シートからの転写量を増やす
ために、粘着剤層３が完全に硬化する前に終了すること
が可能である。放射線重合性化合物に本発明の目的の機
能を持たせた場合には、放射線Ｂの照射は粘着剤層３が
完全に硬化する前に終了することが好ましい。かくし
て、半導体チップの表面に、例えば酸および／または酸
誘導体と粘着剤成分とが反応して形成されたオリゴマー
を主成分とする付着物が付着する。このときの付着物の
量は、粘着剤層が完全に硬化した際の付着物の量よりも
多くなるので、付着物中に含まれる、例えば酸および／
または酸誘導体を介して、半導体チップの裏面と封止樹
脂との間の粘着力が向上し、パッケージクラックが防止
される。また、半導体封止樹脂の成形用金型からの剥離
性および各半導体チップとの間の接着性がともに向上す
るので、半導体封止樹脂の設計が容易となる。
適切な放射線Ｂの照射量または時間は、例えば、レー
ザー表面検査装置、各種顕微鏡観察、ESCAなどの表面分
析装置により、放射線の照射量または時間と粘着シート
からのパーティクルの付着量の関係を測定し、付着量が
比較的多い（最大値または極小値あるいはそれらの近傍
付近の値となる）放射線照射量または時間を選ぶことで
決定することができる。さらに、適切な放射線Ｂの照射
量または時間を決定する上で考慮すべき点は、半導体チ
ップA1・・・を粘着シート１からピックアップする際
に、粘着剤が半導体チップA1・・・の裏面に付着しない
ように、粘着シート１と半導体チップA1・・・との間の
粘着力を低下させるのに充分な照射量または時間とする
ことである。なお、完全に硬化する前の好ましい状態と
しては、赤外吸収スペクトルで測定した際、二重結合由
来のピークが減少を続けている状態である。
次に、粘着シート１を図示しないピックアップステー
ションへ移送し、図３に示されるように、基材２側から
突き上げ針扞５によって、ピックアップすべき半導体チ
ップA1・・・を突き上げ、突き上げられた半導体チップ
A1・・・を例えばエアピンセット６によってピックアッ
プし、所定の基板上にマウンティングする。なお、放射
線Ｂの照射は、ピックアップステーションにおいて行っ
てもよい。
本発明の分離方法においては、粘着シート１をエキス
パンディングする工程は必須ではなく、ウエハＡをダイ
シング、洗浄、乾燥の各工程に付した後、粘着シート１
に放射線Ｂを照射し、切断された各半導体チップA1・・
・をピックアップしてもよい。
本発明の半導体素子の製造方法によれば、接着力向上
成分である上記化合物にてリードフレームおよび／また
は半導体チップ（もしくは半導体ウエハ）を処理するの
で、リードフレームと封止樹脂との間の接着力および／
または半導体チップと封止樹脂との間の接着力が向上
し、リードフレームおよび半導体チップを封止樹脂にて
封止した際に、パッケージクラックが防止される。半導
体チップの裏面に対して高価なポリイミド樹脂で被覆す
る必要がなく、生産コストを抑えることができる。さら
に、半導体封止樹脂の成形用金型からの剥離性および半
導体チップとの間の接着性がともに向上するので、半導
体封止樹脂の設計が容易となる。また、本発明の粘着シ
ートは本発明の半導体素子の製造方法に便宜的に使用で
きるものである。
以下、本発明を詳細に説明するため実施例を挙げる
が、本発明はこれら実施例によって何ら限定されるもの
ではない。
〔実施例１〜９〕 a.引張剥離力 シリコンウエハをダイシングして得られた7.5mm□の
半導体チップの裏面（パターン形成面の反対面）側に、
表１に示される化合物の５％トルエン溶液0.1mlを滴下
し、スピンコータにて800rpm,20秒処理して乾燥させ
た。図４に示されるように、7.5mm□の半導体チップA1
上に直径2mmの開口部７を有するカプトンテープ８を貼
付し、この開口部７にて半導体チップA1の裏面10に接触
するように、半導体封止樹脂（日東電工株式会社製:MP
−190ML）にて円錐台状のモールド9aを成形し、矢符X,Y
方向に剥離速度5mm/minにて引っ張り、各々の引張剥離
力を測定した。その結果を同じく表１に記載する。
b.パッケージクラック発生の有無 シリコンウエハをダイシングして得られた7.5mm□の
半導体チップの裏面（パターン形成面の反対面）側に、
表１に示される化合物の５％トルエン溶液0.1mlを滴下
し、スピンコータにて800rpm,20秒処理して乾燥させ
た。図５に示されるように、半導体チップA1を裏面10が
上となるように、銀ペースト11にてリードフレーム12が
接続されたダイパッド13上に固定し、半導体封止樹脂
（日東電工株式会社製:MP−190ML）にて80ピン−QFPの
パッケージ9bを成形し、半導体素子Ｓを得た。85℃、85
％RH中に72時間保存し、遠赤外線加熱にて240℃、10秒
間加熱した。半導体素子Ｓには、半導体チップA1の裏面
10と封止樹脂（パッケージ）9bとの界面に起因するクラ
ックは発生せず、良好な結果が得られた。
〔比較例１〕 表１に示される化合物のトルエン溶液を塗付する代わ
りに、トルエンにて半導体チップの裏面を洗浄する以外
は、実施例と同様の操作を行って、引張剥離力およびパ
ッケージクラック発生の有無を調べ、その結果を表１に
記載した。半導体素子には、半導体チップの裏面と封止
樹脂との界面に起因する面の剥離が認められた。
〔実施例17〜20〕 a.剪断接着力 トリクロロエタンにて洗浄された銅のリードフレーム
（26mm×35mm×0.25mm）を表２に示される化合物の0.5
％トルエン溶液に浸漬した後、速やかにスピンコータに
て800rpm,20秒処理して乾燥させた。図６に示されるよ
うに、リードフレーム12上に、上面の直径が3.8mm、下
面の直径が4.4mm、高さが3mmの円錐台状のモールド9aを
半導体封止樹脂（日東電工株式会社製:MP−190ML）にて
成形した。測定治具を用いてリードフレーム12を固定
し、オートグラフ速度5mm/minにてモールド9aに矢符Ｚ
方向の荷重を負荷して、剪断接着力を測定した。その結
果を同じく表２に記載する。
b.パッケージクラック発生の有無 リードフレームを表２に示される化合物の0.5％トル
エン溶液に浸漬した後、速やかにスピンコータにて800r
pm,20秒処理して乾燥させた。パッケージを80L−QFP（1
4mm×20mm×0.4mm）、タブを8mm×8mm、シリコンチップ
を8mm□、リードフレームを42アロイ（0.15mm厚）、ダ
イボンドを銀ペーストとして、半導体素子を作製し、85
℃、85％RH中に72時間保存し、遠赤外線加熱にて240
℃、10秒間加熱した。半導体素子には、リードフレーム
と封止樹脂（パッケージ）との界面に起因するクラック
は発生せず、良好な結果が得られた。
〔比較例２〕 表２に示される化合物のトルエン溶液を塗付する代わ
りに、トルエンにてリードフレームを洗浄する以外は、
実施例と同様の操作を行って、剪断接着力およびパッケ
ージクラック発生の有無を調べ、その結果を表２に記載
した。半導体素子には、リードフレームと封止樹脂との
界面に起因するクラックが一部発生していた。
〔実施例21〜23・比較例３〕 下記の粘着剤ａ〜ｄを厚さ50μｍのポリエステルフィ
ルム上に塗工して、粘着剤層の厚さが20μｍであるウエ
ハ貼付用粘着シートをそれぞれ作成した。なお、下記の
粘着剤組成において部とあるのは重量部を意味する。
（実施例21） 粘着剤a:アクリル系粘着剤 100部 ウレタンアクリレート 30部 光重合開始剤 ３部 シランカップリング剤 ２部 （信越化学工業株式会社製、商品名:KBP−4
4） （実施例22） 粘着剤b:アクリル系粘着剤 100部 ウレタンアクリレート 30部 光重合開始剤 ３部 シランカップリング剤 0.5部 （信越化学工業株式会社製、商品名:KBP−4
4） （実施例23） 粘着剤c:アクリル系粘着剤 100部 ウレタンアクリレート 30部 ビス（３−アミノプロピル）テトラメチレン
ジシロキサン １部 （比較例３） 粘着剤d:アクリル系粘着剤 100部 ウレタンアクリレート 30部 光重合開始剤 ３部 〔90度剥離接着力〕 実施例21〜23・比較例３の粘着シートの基材面側か
ら、空冷式高圧水銀灯を用いて、UV（46mJ/cm2・ｓ）を
10秒間照射し、上述の90度剥離接着力を測定したとこ
ろ、実施例21〜23では19g/25mm、比較例３では18g/25mm
であった。
〔半導体チップの分離〕
実施例21〜23・比較例３の粘着シートにシリコンウエ
ハをそれぞれ貼付し、サイズが5mm×5mmのシリコンチッ
プにフルカットした。ダイシング後に、各粘着シートの
基材面側から、空冷式高圧水銀灯を用いて、UV（46mJ/c
m2・ｓ）を７秒間照射し、シリコンチップをピックアッ
プした。これらチップの半導体封止樹脂との引張剥離力
を以下のようにして測定し、その結果を表３にまとめ
た。
〔チップ引張剥離力〕
図４に示されるように、5mm□サイズのシリコンチッ
プA1上に直径2mmの開口部７を有するカプトンテープ８
を貼付し、この開口部７にてシリコンチップA1に接触す
るように、半導体封止樹脂（日東電工株式会社製:MP−1
90ML）にてモールド9aを成形し、剥離速度5mm/minに
て、矢印方向Ｘ、Ｙに引っ張り引張剥離力を測定した。
なお、粘着シートはウエハの裏面上に貼付し、ダイシン
グされたシリコンチップA1の裏面10上に半導体封止樹脂
層（モールド）9aを成形した。
〔パッケージクラック発生の有無〕 実施例21〜23・比較例３の粘着シートを用いて7.5mm
□サイズにシリコンウエハをダイシングして、シリコン
チップA1をそれぞれの粘着シートから分離した。図５に
示されるように、シリコンチップA1の裏面10が上となる
ように、銀ペースト11にてリードフレーム12が接続され
たダイパッド13上にチップA1を固定し、半導体封止樹脂
（日東電工株式会社製:MP−190ML）にてQFP−80のパッ
ケージ9bを成形した。85℃、85％RH中に72時間保存し、
遠赤外線加熱にて240℃、10秒間加熱した。
その結果、実施例21〜23の粘着シートから分離された
チップA1の半導体パッケージには、チップの裏面と封止
樹脂との接触に起因するクラックは生じなかったのに対
して、比較例３の場合、面の剥離が認められ、良好な結
果は得られなかった。
〔ウエハ貼付用粘着シートの製造例〕
〔実施例24〜31・比較例４〕 下記の粘着剤ｅ〜ｍを厚さ50μｍのポリエステルフィ
ルム上に塗工して、粘着剤層の厚さが20μｍであるウエ
ハ貼付用粘着シートをそれぞれ作成した。なお、下記の
粘着剤組成において部とあるのは重量部を意味する。
（実施例24） 粘着剤e:アクリル系粘着剤 100部 ジペンタエリスリトールヘキサアクリレート
30部 光重合開始剤 ３部 （実施例25） 粘着剤f:アクリル系粘着剤 100部 ジペンタエリスリトールヘキサアクリレート
30部 光重合開始剤 ３部 無水フタル酸 １部 （実施例26） 粘着剤g:アクリル系粘着剤 100部 ウレタンアクリレート 30部 光重合開始剤 ３部 無水マレイン酸 １部 （実施例27） 粘着剤h:アクリル系粘着剤 100部 ウレタンアクリレート 30部 光重合開始剤 ３部 無水フタル酸 １部 （実施例28） 粘着剤i:アクリル系粘着剤 100部 ウレタンアクリレート 30部 光重合開始剤 ３部 リン酸 １部 （実施例29） 粘着剤j:アクリル系粘着剤 100部 テトラメチロールメタントリアクリレート
30部 光重合開始剤 ３部 （実施例30） 粘着剤k:アクリル系粘着剤 100部 ウレタンアクリレート 30部 シランカップリング剤（KBP−44） ２部 光重合開始剤 ３部 （実施例31） 粘着剤l:アクリル系粘着剤 100部 ウレタンアクリレート 30部 シランカップリング剤（KBM−903） ２部 光重合開始剤 ３部 （比較例４） 粘着剤m:アクリル系粘着剤 100部 ウレタンアクリレート 30部 光重合開始剤 ３部 これら粘着シートを用いて半導体チップを分離するに
際して、粘着シートの粘着剤層に照射するUVの照射時間
を決定するために、先ず粘着剤ｅを用いた実施例24の粘
着シートについて以下の試験を行った。
UV照射による粘着シートとウエハとの粘着力の経時
変化 ウエハの裏面（パターン形成面の反対面）上に、幅20
mm,長さ100mmの短冊状の本粘着シートを貼付し、UV照射
時間を変化させた際のウエハの粘着力の変化を調べた。
なお、本粘着シートを貼付して30分後に、空冷式高圧水
銀灯を用いてUV（46mJ/cm2・ｓ）を照射し、23℃、55％
RH中で、剥離速度300mm/min、剥離角度90゜にて粘着力
を調べ、その結果を図７に示した。UV硬化反応が進行す
るには、UVの照射時間は約１秒以上必要であることが、
図７のグラフから判る。
UV照射によるパーティクル数の経時変化 ４インチウエハの裏面（パターン形成面の反対面）上
に本粘着シートを貼付し、30分後にUV（46mJ/cm2・ｓ）
を照射した後、本粘着シートを剥離して、レーザー表面
検査装置を用いて、裏面上に形成された0.28μｍ以上の
パーティクル（オリゴマーを主成分とする付着物）の数
を測定した。UV照射時間を変えて測定した結果を図８に
示す。パーティクル数は、UV照射を２秒間行った際に最
大となることが図８のグラフから判る。なお、本粘着シ
ートの粘着剤を完全に硬化させるには、UVを通常７秒間
程度照射する必要があり、UV照射を２秒間で終了させれ
ば、未反応の粘着剤成分（ジペンタエリスリトールヘキ
サアクリレートなど）、あるいは粘着剤成分が反応して
形成されたオリゴマーが粘着剤層中に残存することとな
る。
以上、ウエハの粘着力およびパーティクル数のUV照射
による経時変化の試験結果から、粘着剤ｅを用いた実施
例24の粘着シートにおけるUV照射時間は２秒間が望まし
いことが判る。また、粘着剤ｆの組成は、粘着剤ｅの組
成と略同様であるので、UVの照射時間は２秒間が望まし
いことが判る。
上記と同様の操作により、粘着剤ｇについてUVの最適
な照射時間を求めたところ、７秒間であることが判っ
た。なお、粘着剤h,i,mの組成は、粘着剤ｇの組成と略
同様であるので、UVの照射時間は７秒間が望ましいこと
が判る。
〔半導体チップの分離〕
実施例24〜31・比較例４の粘着シートにシリコンウエ
ハをそれぞれ貼付し、サイズが5mm×5mmのシリコンチッ
プにフルカットした。ダイシング後に、各粘着シートの
基材面側から、空冷式高圧水銀灯（46mJ/cm2・ｓ）を用
いて、UVを２秒間（実施例24、25、29〜31）または７秒
間（実施例26〜28・比較例４）照射し、シリコンチップ
をピックアップした。これらチップの半導体封止樹脂と
の引張剥離力を以下のようにして測定し、その結果を表
４にまとめた。
図４に示されるように、5mm□サイズのシリコンチッ
プA1上に直径2mmの開口部７を有するカプトンテープ８
を貼付し、この開口部７にてシリコンチップA1に接触す
るように、半導体封止樹脂（日東電工株式会社製:MP−1
90ML）にてモールド9aを成形し、剥離速度5mm/minにて
引張剥離力を測定した。なお、粘着シートはウエハの裏
面上に貼付し、ダイシングされたシリコンチップA1の裏
面10上に半導体封止樹脂層（モールド）9aを成形した。
〔パッケージクラック発生の有無〕 実施例24〜31・比較例４の粘着シートを用いて7.5mm
□サイズにシリコンウエハをダイシングして、シリコン
チップA1をそれぞれの粘着シートから分離した。図５に
示されるように、シリコンチップA1の裏面10が上となる
ように、銀ペースト11にてリードフレーム12が接続され
たダイパッド13上にチップA1を固定し、半導体封止樹脂
（日東電工株式会社製:MP−190ML）にてQFP−80のパッ
ケージ9bを成形した。85℃、85％RH中に72時間保存し、
遠赤外線加熱にて240℃、10秒間加熱した。
その結果、実施例24〜31の粘着シートから分離された
チップA1の半導体パッケージには、チップの裏面と封止
樹脂との接触に起因するクラックは生じなかったのに対
して、比較例４の場合、面の剥離が認められ、良好な結
果は得られなかった。
本発明を上述の明細書およびそれに含まれる実施例に
より適切かつ十分に説明したが、それらは本発明の精神
および範囲を逸脱することなく変更または修飾すること
ができる。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平5−302065 (32)優先日 平成５年12月１日(1993．12．1) (33)優先権主張国 日本（ＪＰ）

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】シランカップリング剤からなるパッケージ
    クラック防止性化合物を含む粘着剤からなる層が基材面
    上に積層されてなるウエハ貼付用粘着シートの該粘着剤
    層上にウエハを載置することによって、上記シランカッ
    プリング剤からなるパッケージクラック防止性化合物を
    ウエハに転写する工程と、当該パッケージクラック防止
    性化合物が転写された転写面を封止樹脂と接触させて樹
    脂封止する工程とを含むことを特徴とするウエハから半
    導体素子を製造する方法。
  2. 【請求項２】シランカップリング剤が水酸基との反応性
    基を有する有機化合物である請求の範囲第１項記載の半
    導体素子の製造方法。
  3. 【請求項３】水酸基との反応性基を有する有機化合物が
    分子量1000以下の化合物である請求の範囲第２項記載の
    半導体素子の製造方法。
  4. 【請求項４】粘着剤が放射線硬化型粘着剤である請求の
    範囲第１項記載の半導体素子の製造方法。
  5. 【請求項５】基材面上に放射線硬化型粘着剤が積層され
    てなるウエハ貼付用粘着シート上にウエハを載置した
    後、該ウエハを切断して複数の半導体チップを得、該粘
    着剤層に放射線を照射して、該粘着剤層を硬化させた
    後、切断された半導体チップを分離する工程を経る半導
    体素子の製造方法であって、該粘着剤が完全に硬化する
    前に放射線の照射を終了することを特徴とする請求の範
    囲第４項記載の半導体素子の製造方法。
  6. 【請求項６】シランカップリング剤からなるパッケージ
    クラック防止性化合物を含有する粘着剤層を基材面上に
    積層したウエハ貼付用粘着シートの該粘着剤層上にウエ
    ハを載置することによって、シランカップリング剤から
    なるパッケージクラック防止性化合物をウエハに転写さ
    せ、該ウエハのパッケージクラック防止性化合物が転写
    された転写面を封止樹脂と接触した状態で樹脂封止して
    作製された半導体素子。
  7. 【請求項７】ウエハ貼付用粘着シートの粘着剤層と、該
    粘着剤層上に載置されるウエハとの間の90度剥離接着力
    が、300g/25mm以下である請求の範囲第６項記載の半導
    体素子。
JP50859195A 1993-11-04 1994-11-04 半導体素子の製造方法，ウエハ貼付用粘着シート Expired - Fee Related JP3534347B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP27571193 1993-11-04
JP5-275711 1993-11-04
JP5-302065 1993-12-01
JP30206593 1993-12-01
JP30205293 1993-12-01
JP5-302052 1993-12-01
PCT/JP1994/001858 WO1995012895A1 (fr) 1993-11-04 1994-11-04 Procede pour produire un element a semi-conducteurs, et feuille auto-adhesive pour coller des tranches

Publications (1)

Publication Number Publication Date
JP3534347B2 true JP3534347B2 (ja) 2004-06-07

Family

ID=27336287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50859195A Expired - Fee Related JP3534347B2 (ja) 1993-11-04 1994-11-04 半導体素子の製造方法，ウエハ貼付用粘着シート

Country Status (3)

Country Link
US (1) US5759874A (ja)
JP (1) JP3534347B2 (ja)
WO (1) WO1995012895A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
US6030857A (en) * 1996-03-11 2000-02-29 Micron Technology, Inc. Method for application of spray adhesive to a leadframe for chip bonding
US5810926A (en) * 1996-03-11 1998-09-22 Micron Technology, Inc. Method and apparatus for applying atomized adhesive to a leadframe for chip bonding
US6132798A (en) * 1998-08-13 2000-10-17 Micron Technology, Inc. Method for applying atomized adhesive to a leadframe for chip bonding
KR100267155B1 (ko) 1996-09-13 2000-10-16 아끼구사 나오유끼 반도체 장치의 제조 방법 및 제조 장치
US6312800B1 (en) 1997-02-10 2001-11-06 Lintec Corporation Pressure sensitive adhesive sheet for producing a chip
US5899730A (en) * 1997-11-14 1999-05-04 Lucent Technologies Inc. Method of handling semiconductor wafers, bars and chips
JP2000223446A (ja) * 1998-11-27 2000-08-11 Denso Corp 半導体装置およびその製造方法
US6245597B1 (en) * 1999-09-28 2001-06-12 Microchip Technology Incorporated Method for reducing die cracking in integrated circuits
US6683368B1 (en) 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
US6689640B1 (en) 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
US7122908B2 (en) * 2001-02-01 2006-10-17 Micron Technology, Inc. Electronic device package
US6551859B1 (en) * 2001-02-22 2003-04-22 National Semiconductor Corporation Chip scale and land grid array semiconductor packages
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
DE102005028704B4 (de) * 2005-06-20 2016-09-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
US7802359B2 (en) * 2007-12-27 2010-09-28 Freescale Semiconductor, Inc. Electronic assembly manufacturing method
WO2010073660A1 (ja) * 2008-12-25 2010-07-01 パナソニック株式会社 リード、配線部材、パッケージ部品、樹脂付金属部品及び樹脂封止半導体装置、並びにこれらの製造方法
CN102511077B (zh) * 2010-08-05 2015-07-29 古河电气工业株式会社 粘合薄膜以及半导体晶片加工用胶带

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181347A (ja) * 1987-01-21 1988-07-26 Bando Chem Ind Ltd 感圧接着性シ−ト及びこれを用いる半導体ウエハ−のダイシング方法
US4908086A (en) * 1985-06-24 1990-03-13 National Semiconductor Corporation Low-cost semiconductor device package process
JPS6269640A (ja) * 1985-09-24 1987-03-30 Nippon Carbide Ind Co Ltd ウエハダイシング用貼着フイルム
JP2571235B2 (ja) * 1987-09-11 1997-01-16 三井石油化学工業株式会社 電子部品の封止方法
JPH01128453A (ja) * 1987-11-12 1989-05-22 Nitto Denko Corp 樹脂封止半導体装置
JP2594142B2 (ja) * 1988-11-30 1997-03-26 東芝シリコーン株式会社 電子部品の製造方法
US5225023A (en) * 1989-02-21 1993-07-06 General Electric Company High density interconnect thermoplastic die attach material and solvent die attach processing
JPH032289A (ja) * 1989-05-30 1991-01-08 Hitachi Chem Co Ltd 半導体素子表面保護膜用組成物，半導体装置および半導体装置の製造法
JPH0834276B2 (ja) * 1989-07-31 1996-03-29 株式会社三井ハイテック リードフレームの製造方法
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
US5227661A (en) * 1990-09-24 1993-07-13 Texas Instruments Incorporated Integrated circuit device having an aminopropyltriethoxysilane coating
JPH04249349A (ja) * 1991-02-05 1992-09-04 Hitachi Ltd 半導体装置及びその製造方法
JP3209544B2 (ja) * 1991-07-31 2001-09-17 リンテック株式会社 ウェハ貼着用粘着シート
JP2728333B2 (ja) * 1992-02-24 1998-03-18 リンテック株式会社 ウェハ貼着用粘着シートおよびチップのピックアップ方法
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal

Also Published As

Publication number Publication date
US5759874A (en) 1998-06-02
WO1995012895A1 (fr) 1995-05-11

Similar Documents

Publication Publication Date Title
JP3534347B2 (ja) 半導体素子の製造方法，ウエハ貼付用粘着シート
KR100466533B1 (ko) 칩의제조방법및칩제조를위한점착시트
KR100991940B1 (ko) 점접착 시트
KR101634064B1 (ko) 수지막 형성용 복합 시트
JP4409014B2 (ja) 半導体装置の製造方法
JP3544362B2 (ja) 半導体チップの製造方法
JP4283596B2 (ja) チップ状ワークの固定方法
TWI385759B (zh) 切割用晶片接合薄膜、固定碎片工件的方法以及半導體裝置
TWI392005B (zh) 切晶、黏晶片
KR20150037829A (ko) 필름상 접착제, 반도체 접합용 접착 시트, 및 반도체 장치의 제조 방법
JPH05179211A (ja) ダイシング・ダイボンドフイルム
TW201127930A (en) Adhesive film with dicing sheet and fabricating method thereof
JP2004134689A (ja) ダイシング・ダイボンドフィルム
JP2007158026A (ja) チップ用保護膜形成用シート
KR101170845B1 (ko) 다이싱 다이본딩 테이프
TWI673338B (zh) 帶切割帶的晶粒接合膜及半導體裝置的製造方法
JP2005005355A (ja) ダイシング・ダイボンドフィルム
JP2007016074A (ja) 粘接着シート、粘接着シートの製造方法及び半導体装置の製造方法
WO2003043076A2 (en) Surface protective sheet for use in wafer back grinding and process for producing semiconductor chip
JP2007012670A (ja) 粘接着テープ
JP2004260190A (ja) チップ用保護膜形成用シート
JP2004146761A (ja) 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
JPH10279894A (ja) 半導体ウエハ加工用粘着シ―ト類と加工方法
JP7488231B2 (ja) 半導体加工用テープ、及び半導体チップの製造方法
TW202141604A (zh) 背面研磨用黏著性膜及電子裝置的製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040308

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees