JP2003234442A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003234442A
JP2003234442A JP2002029598A JP2002029598A JP2003234442A JP 2003234442 A JP2003234442 A JP 2003234442A JP 2002029598 A JP2002029598 A JP 2002029598A JP 2002029598 A JP2002029598 A JP 2002029598A JP 2003234442 A JP2003234442 A JP 2003234442A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
lead
semiconductor chip
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002029598A
Other languages
English (en)
Inventor
Mamoru Ito
護 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002029598A priority Critical patent/JP2003234442A/ja
Priority to US10/318,018 priority patent/US6847112B2/en
Priority to US10/352,023 priority patent/US6703261B2/en
Publication of JP2003234442A publication Critical patent/JP2003234442A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85095—Temperature settings
    • H01L2224/85099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ヒートシンクの反りが発生し難い安価な半導
体装置の提供。 【解決手段】 ヒートシンクと、ヒートシンクの両端に
内端部分が接続され外端部分にネジ留め用貫通空間を有
するネジ留め片と、ヒートシンクの主面に固定される１
乃至複数の半導体チップと、ヒートシンクの裏面及び二
つのネジ留め片の外端部分を除いた部分を被う絶縁性樹
脂からなる封止体と、外端部分が封止体から突出し内端
部分が封止体内に位置するとともに内端がヒートシンク
の一側面近傍に位置する第１のリードと、外端部分が封
止体から突出し、内端部分が封止体内に位置するととも
に内端がヒートシンクの他の一側面近傍に位置する第２
のリードと、各リードと所定の半導体チップの所定の電
極間、各リードと所定の半導体チップの所定の電極間及
び所定の半導体チップの所定の電極と所定の半導体チッ
プの所定の電極間とを電気的に接続する導電性の複数の
ワイヤとを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係わり、特にセルラー通信等の無線通信シス
テムにおける基地局用高周波電力増幅器（高周波電力増
幅モジュール）の製造技術に適用して有効な技術に関す
る。
【０００２】
【従来の技術】セルラー通信等の無線通信システムにお
いては、通話者の携帯電話機（携帯端末）の操作によっ
て電話網の近接した基地局と繋がり、その後単一または
複数の基地局に順次繋がり、最終的に通話対象者の携帯
端末を呼び出し（発呼）、次いで通話対象者との通話が
可能な状態になるシステムとなっている。この際、基地
局では受信した信号を増幅して転送している。このよう
な増幅は基地局用高周波電力増幅器によって行われる。
本発明者は基地局用高周波電力増幅器の原価低減を検討
し、原価高の主因となっている封止構造（パッケージ構
造）を見直した。
【０００３】図２８乃至図３９は本発明に先立って検討
した半導体装置（以下、検討半導体装置と呼称）及び検
討内容に係わる図である。検討半導体装置は高周波電力
増幅器（高周波電力増幅モジュール）である。図２８は
検討半導体装置の平面図、図２９は検討半導体装置の側
面図、図３０は検討半導体装置のキャップを外した平面
図、図３１は図３０に示す検討半導体装置の模式的断面
図である。
【０００４】半導体装置７０は長方形の基板７１を基に
製造されている。この基板７１は半導体チップで発生す
る熱を取り付けた放熱板や実装基板に速やかに熱を伝達
するように熱伝導性の良好な金属（例えば、ＣｕＭｏ
板）で形成され、ヒートシンクともなっている。
【０００５】ヒートシンク７１上には、横幅がヒートシ
ンク７１の幅より僅かに小さくなり、縦の長さがヒート
シンク７１の長辺よりも短い矩形状の枠体７２が中央に
接着固定（銀ロウ付け）されている。このヒートシンク
７１はソース電極となる。また、枠体７２から外れたヒ
ートシンク７１の両端の中央にはそれぞれネジ留め用溝
７３が設けられている。
【０００６】枠体７２は、図３１に示すように、枠状の
ベースセラミック７４と、このベースセラミック７４上
に順次重ねられる枠状の２枚のセラミックスリーブ７５
とからなっている。また、上層のセラミックスリーブ７
５の表面には表面メタライズ層７５ａが設けられている
（図２８，図３０では点々を施した領域）。
【０００７】セラミックスリーブ７５は、ヒートシンク
７１の幅部分ではベースセラミック７４と同じ幅となっ
て内壁面と外壁面がそれぞれ一致するように重なってい
るが、ヒートシンク７１の長辺部分ではベースセラミッ
ク７４よりも幅が狭く、セラミックスリーブ７５の内側
と外側にはベースセラミック７４の表面が露出する構造
になっている。
【０００８】また、ヒートシンク７１の長辺に沿うベー
スセラミック７４の表面には、導電性のメタライズ層７
６が形成されている。従って、セラミックスリーブ７５
の内外のベースセラミック７４の表面にはメタライズ層
７６が露出することになる。セラミックスリーブ７５の
内側のメタライズ層部分はワイヤを接続するためのボン
ディングポスト７６ａとなり、セラミックスリーブ７５
の外側のメタライズ層部分はリードを接続するリード接
続部７６ｂになる。
【０００９】ヒートシンク７１の一方の長辺に沿うリー
ド接続部７６ｂには幅広の金属板からなるドレインリー
ド７７の内端が固定され、ヒートシンク７１の他方の長
辺に沿うリード接続部７６ｂには幅広の金属板からなる
ゲートリード７８の内端が固定されている。また、ドレ
インリード７７の一つの角は斜めに切り欠かれ、ドレイ
ン電極であることを認識する電極インデックス７７ａと
なっている（図２８参照）。ドレインリード７７及びゲ
ートリード７８を形成する金属板は、セラミックの熱膨
張係数と熱膨張係数差が少なく、銀ロウ付けの高温に耐
えられる特性を持つコバールやＦｅ−Ｎｉ合金製からな
っている。
【００１０】枠体７２の内側のヒートシンク７１の上面
には、ドレインリード７７からゲートリード７８に向か
って、容量チップ７９，ＳｉＭＯＳＦＥＴチップ８０，
容量チップ８１が並んで固定されている。容量チップ７
９及び容量チップ８１は、シリコン基板上に酸化膜（Ｓ
ｉＯ２膜）を形成し、さらにその上に電極を形成して所
定の容量を形成する。シリコン基板が一方の電極とな
り、酸化膜上の電極が他方の電極となる。これらチップ
は、ソース電極となる金属板からなるヒートシンク７１
に放熱性と電気伝導性が良好で信頼性が高いＡｕＳｉ共
晶によって固定されるため、チップの基板側の電極とヒ
ートシンク７１との電気的コンタクトが取れるととも
に、放熱性が良好となる。
【００１１】そして、図３０に示すように、ＳｉＭＯＳ
ＦＥＴチップ８０のドレイン電極８０ｄに一端を接続し
た導電性のワイヤ８２の他端はドレインリード７７寄り
の容量チップ７９の上部電極７９ａに接続され、この容
量チップ７９の上部電極７９ａに一端を接続した導電性
のワイヤ８３の他端はドレインリード７７に電気的に接
続されるボンディングポスト７６ａに接続されている。
また、ＳｉＭＯＳＦＥＴチップ８０のゲート電極８０ｇ
に一端を接続した導電性のワイヤ８４の他端はゲートリ
ード７８寄りの容量チップ８１の上部電極８１ａに接続
され、この容量チップ８１の上部電極８１ａに一端を接
続した導電性のワイヤ８５の他端はゲートリード７８に
電気的に接続されるボンディングポスト７６ａに接続さ
れている。ワイヤ８２〜８５は、アルミニウムワイヤか
らなっている。また、ドレイン電極及びゲート電極に接
続されるワイヤは、電流容量と高周波特性確保のため複
数本を並列接続する構造が採用されている（図３０参
照）。
【００１２】また、図２８に示すように、枠体７２には
キャップ８７が固定されている。このキャップ８７はセ
ラミック板からなり、図２９に示すように、その裏面の
周囲には前記セラミックスリーブ７５に対応して枠状に
ＡｕＳｎからなるメッキ膜８７ａが形成され、このメッ
キ膜８７ａを介してセラミックスリーブ７５が固定され
ている。即ち、キャップ８７はＡｕＳｎ合金を介して枠
体７２に気密的（ハーメチックシール構造）に固定され
ている。
【００１３】また、枠体７２の側面には、図２９で点々
で示すように側面メタライズ層７６ｄが設けられてい
る。この側面メタライズ層７６ｄはソース電極となるヒ
ートシンク７１と表面メタライズ層７５ａを電気的に接
続し、表面メタライズ層７５ａをソース電極と等電位に
している。なお、ヒートシンク７１，ドレインリード７
７，ゲートリード７８，表面メタライズ層７５ａ，側面
メタライズ層７６ｄ及びメタライズ層７６の露出部には
全面にＡｕメッキが施されている。
【００１４】このような半導体装置は製造コストの低減
が難しい。即ち、（１）ＣｕＭｏ製のヒートシンクは、
その熱膨張係数がセラミックやＳｉからなる半導体チッ
プと近似し、パッケージ応力を低減させる効果があると
ともに、放熱性に優れることから半導体装置の安定動作
が可能になるが、材料コストが高くかつまた加工に手間
が掛かりコスト高となる。さらに、半導体装置はその構
造からヒートシンクのサイズが大きくさらにコストが嵩
む。
【００１５】（２）ＡｕＳｉ共晶チップボンディングの
耐熱性確保のため、厚い金めっきが必要だが、立体構造
のため、部分金めっきが困難で全面めっき方式を採用し
なければならずコスト高となる。この金めっきの厚さ
は、チップボンディング時の加熱でメッキ変色等が発生
しないような耐熱性を確保させる充分な厚さが必要で、
約４３０℃に加熱されるＡｕＳｉ共晶用には２μｍ以上
が必要でコスト高の原因の一つになっている。
【００１６】（３）ＡｕＳｎ封止は作業コストが高い。
また、パッケージが中空構造でかつ気密構造（ハーメチ
ックシール構造）となるため、付加作業として気密リー
ク検査と可動性異物検査（異物封入検査）が必要にな
り、検査コストもより嵩む。
【００１７】即ち、気密性の良否は信頼性につながるの
で、気密リーク検査が必要で組立コスト高の要因となっ
ている。さらに、気密性を確実に確保させるには酸素濃
度管理が重要で、封止作業性を悪くしており、組立コス
ト高の要因となっている。また、中空のパッケージ内に
導電性異物が紛れ込んで封止されると、外部から与えら
れる振動で異物がパッケージ内を動き回り、電極間に跨
るような状態になると電気的に半ショート不良になる可
能性があり、異物封入検査が欠かせなくなる。
【００１８】一方、半導体装置７０を電気特性の観点か
ら検討してみると、以下のような問題点があることが判
明した。移動電話基地局の場合、周波数は約０．８〜約
２．１ＧＨｚで、最終段の電力増幅用ＦＥＴの出力は６
０〜２５０Ｗの大出力が要求されている。出力用ＦＥＴ
にＳｉ製ＭＯＳＦＥＴ（Metal Oxide Semiconductor Fi
eld-Effect-Transistor）を用いる増幅器の電源電圧は
２８Ｖ程度であるので、出力が１２５Ｗでドレイン効率
が約５０％のＦＥＴの場合、平均電流は約９Ａで、ピー
ク電流は平均電流の約３倍の２７Ａに達する。
【００１９】このような大電流を扱うため、ゲート幅が
２０ｃｍ前後の大形ＦＥＴチップが必要になり、入力容
量Ｃiss は１５０ＰＦ、出力容量Ｃoss は８０ＰＦ近く
と大容量となり、ＡＣ的に非常に低インピーダンスなデ
バイスとなる。そのため、１．５ＧＨｚ帯以上では高周
波損失が大きくなり、その対策としてＦＥＴチップとパ
ッケージの電極リード間に内部整合回路を入れ、リード
部のインピーダンスを上げる工夫が成されている。
【００２０】図３２は入力側（ゲート側）と出力側（ド
レイン側）に内部整合回路を設けた場合の等価回路図で
ある。ＳｉＭＯＳＦＥＴチップ８０のゲート電極８０ｇ
と入力端子Ｐinとの間には、ワイヤ８５，８４によるイ
ンダクタンスＬ１，Ｌ２と、容量チップ８１による容量
Ｃ１と、ＳｉＭＯＳＦＥＴチップ８０の入力容量Ｃiss
とによって入力整合回路が形成されている。
【００２１】また、ＳｉＭＯＳＦＥＴチップ８０のドレ
イン電極８０ｄと出力端子Ｐout との間には、ワイヤ８
２，８３によるインダクタンスＬ３，Ｌ４と、容量チッ
プ７９による容量Ｃ２と、ＳｉＭＯＳＦＥＴチップ８０
の出力容量Ｃoss によって出力整合回路が形成されてい
る。ドレイン電極８０ｄのソース電極８０ｓ及び各容量
の一端子はそれぞれグランド（ＧＮＤ）に接地されてい
る。
【００２２】入力整合回路によって数十Ωのインピーダ
ンスは１Ω以下の低インピーダンスに変換され、出力整
合回路によって１Ω以下のインピーダンスは数Ωのイン
ピーダンスに変換され、効率良く電力増幅を行うことが
できる。
【００２３】ワイヤ８２〜８５は、目的とする周波数特
性に対して、適切なインダクタンスとなり、内部整合回
路が形成できるようにワイヤ長さ（ワイヤループ形状）
の設計がなされている。
【００２４】しかし、問題は内部整合回路を形成するた
め、容量チップ７９，８１の付加スペースが必要にな
り、小形化のニーズに対して不利な構造となり、また、
ループ形状を揃えた多数回のワイヤボンディング作業が
必要となり、組立歩留低下要因となる。
【００２５】ここで、図３３を用いてＳｉＭＯＳＦＥＴ
チップ８０の断面構造と電流経路を説明する。図３３は
高周波電力増幅用に用いられている横型ＳｉＭＯＳＦＥ
Ｔチップの断面図とその電流経路を示した図である。
【００２６】横型ＳｉＭＯＳＦＥＴは、高濃度のｐ＋シ
リコン基板９０と、このｐ＋シリコン基板９０上に必要
な耐圧を得るために形成された低濃度のｐ−エピタキシ
ャル層９１を有している。ｐ−エピタキシャル層９１の
表層部にはチャンネル形成用ｐ層９２と、このチャンネ
ル形成用ｐ層９２から所定間隔離れた位置に形成された
高濃度のドレインｎ＋層９３が設けられている。このド
レインｎ＋層９３からチャンネル形成用ｐ層９２に至る
ｐ−エピタキシャル層９１の表層部分には低濃度のｎ−
ドレインオフセット層９４が設けられている。
【００２７】前記チャンネル形成用ｐ層９２は比較的深
く形成され、その表層部の左側にはソース形成用高濃度
ｎ＋層９５が設けられている。ソース形成用高濃度ｎ＋
層９５の左端からチャンネル形成用ｐ層９２とｎ−ドレ
インオフセット層９４とによって形成されるｐｎ接合と
の間がチャンネル形成領域となる。
【００２８】ソース形成用高濃度ｎ＋層９５の左端から
チャンネル形成用ｐ層９２，ｐ−エピタキシャル層９１
を通過してｐ＋シリコン基板９０の表層部に至る深さに
亘って高濃度のｐ＋スルー拡散層９６が設けられてい
る。ｐ−エピタキシャル層９１の表面は選択的に絶縁膜
（酸化膜）９７が設けられている。この絶縁膜９７はソ
ース形成用高濃度ｎ＋層９５の途中からドレインｎ＋層
９３の途中まで延在し、その右端のドレインｎ＋層９３
上にはドレイン電極８０ｄが設けられ、その左端のソー
ス形成用高濃度ｎ＋層９５からｐ＋スルー拡散層９６上
にはソース配線８０ｓａが設けられている。
【００２９】また、前記チャンネル形成領域から外れ、
ｎ−ドレインオフセット層９４上の絶縁膜９７上にはソ
ースフィールドプレート９８が設けられている。このソ
ースフィールドプレート９８はソース電位に固定され、
電界を緩和してドレイン耐圧を向上させる。
【００３０】また、前記チャンネル形成領域に対面する
部分の絶縁膜９７は薄く形成されてゲート絶縁膜（酸化
膜）９７ａとなるとともに、このゲート絶縁膜９７ａ上
にはゲート電極８０ｇが設けられている。このゲート電
極８０ｇは絶縁膜９７上にまで延在するゲート配線８０
ｇａに電気的に接続されている。
【００３１】ｐ型及びｎ型の各拡散層（領域）域はイオ
ン注入技術と拡散処理技術によって高精度に形成され
る。これにより、ｎチャンネルエンハンスメント形のＭ
ＯＳＦＥＴが形成される。
【００３２】このような素子構造において、図３３に示
す太線矢印が電流経路であり、電流９９は、ドレイン電
極８０ｄ，ドレインｎ＋層９３，ｎ−ドレインオフセッ
ト層９４，チャンネル形成用ｐ層９２，ソース形成用高
濃度ｎ＋層９５，ソース配線８０ｓａ，ｐ＋スルー拡散
層９６及びｐ＋シリコン基板９０を通ってソース電極８
０ｓと流れる。
【００３３】ここで、電流制御はゲート電位の上げ下げ
で行うが、横型ＦＥＴではエンハンスメント形のため、
ゲート電位を上げるとドレイン電流が増加し、０Ｖに近
づけると電流が遮断される構造なので、デプレッション
形のＧａＡｓＦＥＴで必要なゲートバイアス用マイナス
電源が省略できるのでセットの回路構成が容易にできる
メリットがある。
【００３４】横型ＦＥＴを用いた一般的な高周波電力増
幅では、略Ｂ級増幅に近く、規定周波数のＯＮ／ＯＦＦ
のスイッチング動作による電力成分をインダクタと容量
で形成されるタンク回路に蓄積し、整合回路で高周波電
力を取出す方式のため、ドレイン電圧が高くドレイン電
流が大量に流せるＦＥＴ程高出力が得られるが、高周波
動作に追従するためには容量が小さく、相互コンダクタ
ンス（Ｇm ）が大きい必要があり、高耐圧・低容量・高
Ｇm になるようなチップ設計を行う。ＦＥＴチップの低
容量・高Ｇm 化にはゲート長の微細化が必要で、高周波
増幅用ＦＥＴのトレンドとなっている。
【００３５】ここで、Ｇm の大きな阻害要因としてソー
ス抵抗が挙げられ、実際のＦＥＴとして観測される見か
け上のＧm 、これをＧm ’（外部から測定可能なＧm ）
とすると、Ｇm ’は、真のＧm （＝Ｇmint）とソース抵
抗（＝Ｒs ）の関係で以下の式で表せられる。
【００３６】
【数１】Ｇm ’＝（Ｇmint）/（１＋Ｒs ×Ｇmint） よって、ＦＥＴの性能向上には、前記電流経路で示した
ソースｎ層（ソース形成用高濃度ｎ＋層９５）以降の抵
抗低減が重要で、組立工程ではソース電極（＝Ｓｉ基
板）とヒートシンク間のコンタクト抵抗低減が重要課題
となり、具体的にはＡｕＳｉ共晶チップボンディング方
式が放熱性も含めて適しており、ＡｕＳｉ共晶中にボイ
ドが発生しないような条件出しを行い適用している。
【００３７】以下、図３４と図３５を用いて高価なヒー
トシンク小形化の阻害要因となっているスペースマージ
ンの問題点を説明する。図３４はＳｉＭＯＳＦＥＴチッ
プ８０のチップボンディングに必要なスペースマージン
を説明するため、パッケージの側面から見た断面図であ
る。チップボンディング時のＳｉＭＯＳＦＥＴチップ８
０は、チップボンディングのコレット１００に吸着搬送
されて、約４３０℃に加熱されたヒートシンク７１（ヒ
ートシンクのチップボンディング部には、予め図示しな
いＡｕ箔が付けられ、ＡｕＳｉ共晶の生成を容易にさせ
ている）の所定個所に押付けてスクラブ（擦り付け）を
かけＡｕＳｉ共晶１１１を生成させて溶着する。
【００３８】この際、ＡｕＳｉ中のボイドの発生を押さ
えるためにスクラブが必要であるが、大きいチップ程大
きくスクラブさせる必要がある。コレット１００はＦＥ
Ｔチップ８０を抱え込む必要があるので、ＦＥＴチップ
８０よりコレットのサイズの方が大きくなる。
【００３９】スペースマージンとしては、コレットのサ
イズにスクラブ幅を加えてコレットの端がベースセラミ
ック７４に当らない量が必要であるが、それに枠体７２
の位置バラツキとセラミックのサイズバラツキマージン
とコレット位置精度マージンを加える必要があり、合計
は約１ｍｍ程度になる。
【００４０】図３５はワイヤボンディングに必要なボン
ディングポスト７６ａのスペースマージンを説明するた
めの、パッケージ側面から見た断面図である。ワイヤボ
ンディング時のワイヤ１１２はボンディングツール１１
３により、ＦＥＴチップ８０の図示しないＡｌ電極に第
１のボンディング（１stボンディング）をした後、図の
例ではドレインリード７７側の容量チップ８１の図示し
ないＡｌ電極に第２のボンディング（２ndボンディン
グ）し、つぎに、容量チップ８１の図示しない電極を１
stボンディング側として、ドレインリード７７が固定さ
れたベースセラミック７４のボンディングポスト７６ａ
上に移動して、ボンディングツール１１３でＡｌからな
るワイヤ１１２をボンディングポスト７６ａに押付けて
超音波圧着して、２ndボンディングする。その後、ボン
ディングツール１１３でワイヤ１１２をクランプしなが
らボンディングツール１１３を上昇させてワイヤ１１２
を２ndボンディング部分から引き千切る。
【００４１】この時、図３５に示すように、ボンディン
グツール１１３の端部とワイヤ１１２が、セラミックス
リーブ７５に当らないようなマージンが必要となる。セ
ラミックスリーブ７５の高さが高い程、あるいはワイヤ
１１２の供給角度が緩い程ボンディングポスト７６ａの
長さを長くする必要があり、小型化を妨げることにな
る。
【００４２】一般的なＡｌ線超音波ワイヤボンディング
において、アルミワイヤの供給角度が低い程、Ａｌの圧
着形状バラツキが小さくなり組立歩留りが向上するた
め、アルミワイヤ供給角度は低い方が望ましいが、反面
ボンディングポスト７６ａのサイズを大きくしなければ
ならず、パッケージサイズの大形化によるコストアップ
の発生や、電極容量の増加による特性影響の問題が発生
する場合もある。
【００４３】つぎに、半導体装置７０をセット放熱板に
取り付けた場合とその問題点を、図３６乃至図３９を参
照しながら説明する。図３６はセット放熱板に半導体装
置７０をネジ留めした状態の平面図であり、図３７は同
じく模式的断面図である。
【００４４】半導体装置７０の取り付けは、ヒートシン
ク７１の両端に設けられた、ネジ留め用溝７３にネジ１
１５を挿入し、かつネジ１１５によって基板７１を実装
基板１１６に固定する。また、ドレインリード７７及び
ゲートリード７８は接合材（例えば、ＰｂＳｎ半田）を
介して実装基板１１６の所定の配線部分に接続される。
実装基板１１６への放熱板であるヒートシンク７１の固
定は、熱抵抗と電気抵抗の増加を押さえるため、作業上
締付トルクが規定されている。
【００４５】実際の実装にあたっては、ドレインリード
７７及びゲートリード７８の表面のＡｕメッキとＰｂＳ
ｎ半田との間で金属間化合物の生成による接触不良を防
止するため、実装前にリードＡｕメッキを落とす作業が
必要で、一般的には半田ディップ槽にリードを浸漬して
Ａｕメッキを半田槽中に拡散させてしまう予備半田作業
を行う必要があり、無駄な手間となっている。
【００４６】この対策として、リード部分にはＡｕメッ
キを付けないように部分Ａｕメッキ法の適用が考えられ
るが、２次元構造に近い連続搬送可能なリードフレーム
材のような材料への部分Ａｕメッキと違い、３次元構造
で、基本的に単体搬送のセラミックパッケージではマス
キングが困難で、部分Ａｕメッキの生産性が低く全面に
Ａｕメッキした方が部分Ａｕメッキより安くつくこと
と、リードだけＡｕメッキを薄くしてもチップボンディ
ングの時の加熱で変色してしまう問題があり、全面に厚
いＡｕメッキを付けている。
【００４７】つぎに、このような半導体装置のネジ留め
実装の問題点を図３７乃至図３９を参照しながら説明す
る。図３７は検討半導体装置を実装基板にネジ留めした
状態の模式的断面図、図３８（ａ），（ｂ）は基板の中
央が窪むように反った半導体装置とその実装状態を示す
模式図、図３９（ａ）〜（ｃ）は基板の中央が盛り上が
るように反った半導体装置とその実装状態を示す模式図
である。
【００４８】放熱性の観点で、基板（ヒートシンク）７
１は、図３７に示すように平坦状態が好ましいが、金属
からなるヒートシンク７１、ヒートシンク７１に固定さ
れるセラミックからなる枠体７２及び金属からなるキャ
ップ８７等間における熱応力によるバイメタル効果によ
り、実際には図３８に示す基板の中央が窪む凹反りのも
の、または図３９に示す基板の中央が盛り上がる凸反り
になるものも発生する。ヒートシンク７１と枠体７２は
銀ロウ１１７によって接合されている。なお、これらの
図では、セラミック部が曲っていないように示してある
が、実際はセラミック部も曲っているものもある。
【００４９】ヒートシンク７１が図３８（ａ）に示すよ
うに凹反りの場合は、図３８（ｂ）に示すように、実装
基板１１６にネジ留めすると、凹反り状態のヒートシン
ク７１は平坦側に矯正され、積層セラミックからなる枠
体７２に引張り応力が加わり、クラックＣが容易に発生
してしまう。
【００５０】一方、図３９（ａ）に示す凸反りの場合
は、図３９（ｂ）に示すようにネジ留め応力で積層セラ
ミックからなる枠体７２に圧縮応力が加わるので、セラ
ミック破壊は起こり難いが、図３９（ｃ）に示すよう
に、実装基板１１６への放熱経路に隙間Ｇが生じるので
熱抵抗Ｒthが大きくなり、信頼性と放熱性能が低下する
問題がある。
【００５１】このような反り対策として、ヒートシンク
が反り難くなるように、充分厚いヒートシンク材を使用
し、かつヒートシンクの反り選別を実施することも考え
られる。しかし、この場合は材料コストが高くなり、半
導体装置のコスト上昇をもたらしてしまう。
【００５２】本発明の目的は、材料費低減，封止を含む
組立のコスト低減及び検査コスト低減を図ることによっ
て半導体装置の製造コスト低減を図ることにある。本発
明の他の目的は、ヒートシンクの反りが発生し難い半導
体装置を提供することにある。本発明の前記ならびにそ
のほかの目的と新規な特徴は、本明細書の記述および添
付図面からあきらかになるであろう。
【００５３】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。 （１）熱伝導率が高い金属平板からなるヒートシンク
と、前記ヒートシンクの左右両端の主面側にそれぞれ内
端部分がネジによって接続され、外端部分にネジ留め用
貫通空間を有するネジ留め片と、前記ヒートシンクの主
面に固定される１乃至複数の半導体チップと、前記ヒー
トシンクの前記主面の裏側の裏面及び前記二つのネジ留
め片の外端部分を除いた部分を被う絶縁性樹脂からなる
封止体と、外端部分が前記封止体から突出し、内端部分
が前記封止体内に位置するとともに内端が前記ヒートシ
ンクの一側面近傍に位置する第１のリードと、外端部分
が前記封止体から突出し、内端部分が前記封止体内に位
置するとともに内端が前記ヒートシンクの他の一側面近
傍に位置する第２のリードと、前記各リードと所定の前
記半導体チップの所定の電極間、または前記各リードと
所定の前記半導体チップの所定の電極間及び所定の前記
半導体チップの所定の電極と所定の前記半導体チップの
所定の電極間とを電気的に接続する導電性の複数のワイ
ヤとを有することを特徴とする。
【００５４】前記ヒートシンクは変形し難い厚い部材で
形成され、前記ネジ留め片は変形し易いフレキシブルな
部材で構成されている。前記ネジ留め片は前記封止体か
ら突出した途中部分で一段折れ曲がり、裏面が前記ヒー
トシンクの裏面が位置する平面上に位置または近接した
平面上に位置し、かつ前記折れ曲がり部分が応力に対し
て変形する緩衝部分になっている。前記第１のリード及
び前記第２のリードの内端部分には前記封止体を構成す
る樹脂に噛み合う引っ掛かり部分が設けられている。前
記第１のリードまたは前記第２のリードの一部には極性
識別部が設けられている。前記第１及び第２のリードの
内端は前記ヒートシンクから外れた領域に位置してい
る。
【００５５】前記ヒートシンクの主面に固定される半導
体チップは、電界効果トランジスタが形成された半導体
チップと、この半導体チップのゲート・ドレイン方向に
沿う両端側に配置された容量が形成された半導体チップ
とが固定され、前記電界効果トランジスタの上面のドレ
イン電極と、前記容量が形成された一方の半導体チップ
の上部電極は複数の前記ワイヤで接続され、前記上部電
極と前記第１のリードは複数の前記ワイヤで接続され、
前記電界効果トランジスタの上面のゲート電極と、前記
容量が形成された他方の半導体チップの上部電極は複数
の前記ワイヤで接続され、前記上部電極と前記第２のリ
ードは複数の前記ワイヤで接続されて基地局用高周波電
力増幅器を構成している。
【００５６】このような半導体装置は、所定パターンの
製品形成部を１以上有する金属板からなるリードフレー
ムと、前記製品形成部にネジによって固定される熱伝導
率が高い金属平板からなるヒートシンクを用意する工程
と、前記ヒートシンクの主面に１乃至複数の半導体チッ
プを固定する工程と、前記リードフレームの各製品形成
部の裏面に前記ヒートシンクを重ねて前記リードフレー
ムの主面側からネジで前記ヒートシンクを前記リードフ
レームに固定する工程と、前記各半導体チップの電極と
これに対応するリードの内端部分間及び所定の半導体チ
ップの所定の電極間を導電性のワイヤで接続する工程
と、トランスファモールドによる片面モールドによって
絶縁性樹脂で前記ヒートシンクの主面側及び前記リード
フレームの所定部分を被って絶縁性の封止体を形成する
工程と、前記リードフレームの不要部分の切断除去を行
い、前記封止体の裏面に絶縁性ヒートシンクの裏面を露
出させるとともに封止体の側面からリードを突出させる
半導体装置を製造する工程とを有し、前記製品形成部
は、前記ヒートシンクの左右両端の主面側にネジによっ
て接続される内端部分と前記封止体の外に突出しかつ半
導体装置を実装する際使用されるネジ留め用貫通空間を
有する外端部分を形成するネジ留め片と、前記封止体内
に位置し内端が前記ヒートシンクの一側面近傍に位置す
る内端部分と、前記封止体から突出する外端部分とを有
する第１のリードと、前記封止体内に位置し内端が前記
ヒートシンクの他の一側面近傍に位置する内端部分と、
前記封止体から突出する外端部分を有する第２のリード
とを有し、前記リードフレームの不要部分の切断除去
時、またはその後前記封止体の側面から突出するリード
を一段折り曲げて表面実装型のリードを形成する工程を
経て製造される。
【００５７】前記半導体装置の製造方法においては、前
記ネジ留め片を前記ネジ留め用貫通空間が残留するよう
に切断するとともに、前記ネジ留め片を前記封止体から
突出した途中部分で一段折り曲げ、裏面が前記ヒートシ
ンクの裏面が位置する平面上に位置または近接した平面
上に位置するように形成する。
【００５８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００５９】（実施形態１）図１乃至図１８は本発明の
一実施形態（実施形態１）である半導体装置に係わる図
である。図１乃至図７は半導体装置の構造に係わる図で
あり、図８乃至図１７は半導体装置の製造に係わる図で
ある。本実施形態１では、半導体装置として基地局用高
周波電力増幅器（高周波電力増幅モジュール）に本発明
を適用した例について説明する。
【００６０】本実施形態１の半導体装置１、即ち基地局
用高周波電力増幅モジュールは、図１乃至図７に示す構
造になっている。図１は透視平面図、図２は平面図、図
３は正面図、図４は側面図、図５及び図６は図２のＡ−
Ａ線及びＢ−Ｂ線に沿う模式的断面図、図７は一部の拡
大断面図である。
【００６１】本実施形態１の半導体装置１は、外観的に
は、図２〜図４に示すように、偏平長方形状の絶縁性樹
脂からなる封止体（パッケージ）２と、この封止体２の
底面に下面を露出するヒートシンク（基板）３と、前記
封止体２の長手方向の両端（短辺）からそれぞれ突出す
るネジ留め片（サスペンションリード）４と、前記封止
体２の長辺からそれぞれ突出する幅広の第１のリード５
及び第２のリード６とからなっている。第１のリード
５、即ちリード５はドレイン（Ｄ）リード５となり、第
２のリード６、即ちリード６はゲート（Ｇ）リード６と
なっている。封止体２の底に露出するヒートシンク３の
面は放熱面となるとともに、ソース電極ともなってい
る。
【００６２】封止体２は、トランスファモールドによっ
て形成され、例えば、絶縁性のエポキシ樹脂によって形
成されている。この封止体２はヒートシンク３の側面の
４面を被う構造となり、ヒートシンク３と樹脂との界面
を通る水分の進入経路を長くして、信頼性を確保するよ
うになっている。また、封止体２の短辺の中央には封止
体の中心に向かって引っ込む窪み８が設けられている。
この窪み８はトランスファモールド時、モールド型の上
型と下型でヒートシンク３とネジ留め片４を締めつけて
保持し、ヒートシンク３を確実に下型に密着させて樹脂
の流出に起因するバリの発生を防止するための上型の抜
き跡である。
【００６３】ヒートシンク３及びネジ留め片４はいずれ
も金属で形成され、かつ封止体２内においてネジ留め片
４の内端部分は、ヒートシンク３の上面に重ねられかつ
２本のネジ７によって接続されていることから（図１参
照）、ヒートシンク３及びネジ留め片４は等電位とな
り、ソース（Ｓ）端子として使用できる構造になってい
る。ヒートシンク３は半導体チップが固定されるととも
に、半導体チップで発生する熱を放散する役割を持つた
め、熱伝導性の良好な金属平板（例えば、ＣｕＭｏ板）
で形成されている。また、このヒートシンク３は変形し
難くするため、例えば、２ｍｍと厚くなっている。これ
に対して、ネジ留め片４はサスペンションリードとする
ため、例えば、０．１５ｍｍと薄くなり、フレキシブル
な材料ともなっている。
【００６４】両ネジ留め片４の外端部分にはネジ留め用
溝９が設けられている。この一対のネジ留め用溝９を利
用して半導体装置１をマザーボード等の実装基板にネジ
固定する。ネジ留め片４の内端部分はヒートシンク３の
主面（上面）に重ねて固定されているとともに、ネジ留
め片４の外端部分は実装基板に接触して実装されるた
め、図５に示すように、ネジ留め片４は封止体２から突
出した部分で一段折れ曲がっている。この折れ曲がり部
分１０は応力に対して容易に変形可能な部分となり、即
ちサスペンション部分となっている。
【００６５】ヒートシンク３は、図７に示すように全面
にメッキ膜１１が形成されている。このメッキ膜１１
は、下地メッキとしてのＮｉメッキ膜と、このＮｉメッ
キ膜上に形成されるＡｕメッキ膜からなる。Ｎｉメッキ
膜はヒートシンク３を構成するＣｕＭｏとの密着性が良
好である。また、Ａｕメッキ膜は、半導体チップをＡｕ
Ｓｉ共晶でヒートシンク３に固定するチップボンディン
グ時の高熱に耐えられるように約３μｍと厚く形成され
ている。
【００６６】ネジ留め片４もその表面にメッキ膜１２が
設けられている。ネジ留め片４はコバールや４２アロイ
等ＦｅＮｉ系金属で形成されている。メッキ膜１２は下
地メッキとしてのＮｉメッキ膜と、このＮｉメッキ膜上
に形成されるＡｕメッキ膜からなる。Ｎｉメッキ膜はＦ
ｅＮｉ系金属との密着性が良好である。また、Ａｕメッ
キ膜は、アルミニュウム（Ａｌ）からなるワイヤの接合
性を良好とするために設けられるが、その厚さは、例え
ば０．２μｍ程度と薄くてよい。
【００６７】一対のネジ留め片４間のヒートシンク３の
主面には、図１及び図５〜図７に示すように、３個の半
導体チップ１５，１６，１７が固定されている。半導体
チップ１５，１６，１７は細長の形状となるとともに、
長辺に沿って電極が延在する構造になっている。いずれ
の半導体チップ１５，１６，１７もヒートシンク３の長
辺に沿って延在している。封止体２の長辺とヒートシン
ク３の長辺は同じ方向に沿って延在し、かつ対面するも
のである。
【００６８】半導体チップ１５は電界効果トランジスタ
（ＭＯＳＦＥＴ）が組み込まれている。図７に示すよう
に、ＭＯＳＦＥＴのドレイン・ゲート・ソース電極の
内、半導体チップ１５の上面にはドレイン電極２０とゲ
ート電極２１が設けられ、下面にはソース電極２２が設
けられている。ドレイン電極及びゲート電極は細長く、
互いに対向してチップ長辺に沿って延在している。ソー
ス電極２２はＡｕＳｉ共晶層２３を介してヒートシンク
３に固定されている。このＡｕＳｉ共晶層２３は、ヒー
トシンク３の所定箇所に金箔を張りつけ、その後半導体
チップを押しつけ、加熱するとともに振動（スクラブ）
させることによって形成される。
【００６９】半導体チップ１６，１７は半導体チップ１
５の両側に所定距離離れてヒートシンク３の主面に固定
されている。半導体チップ１６，１７は容量が組み込ま
れた構造となり、図６及び図７に示すように、一方の上
部電極２５ａ，２５ｂが半導体チップ１６，１７の上面
に設けられ、他方の下部電極２６ａ，２６ｂが半導体チ
ップ１６，１７の下面に設けられている。半導体チップ
１６，１７の下部電極２６ａ，２６ｂはＡｕＳｉ共晶層
２７ａ，２７ｂを介してヒートシンク３に固定されてい
る。このＡｕＳｉ共晶層２７ａ，２７ｂは、前記半導体
チップ１５と同様にヒートシンク３の所定箇所に金箔を
張りつけ、その後半導体チップをヒートシンク３に押し
つけ、加熱状態下で振動（スクラブ）させることによっ
て形成され、半導体チップ１６，１７をヒートシンク３
に固定することになる。
【００７０】ドレインリード５及びゲートリード６は、
細長い半導体チップ１５，１６，１７に対面するように
幅広構造となっている。半導体チップ１５のドレイン電
極２０とドレインリード５寄りの半導体チップ１６の上
部電極２５ａは導電性のワイヤ３１で電気的に接続され
るとともに、上部電極２５ａとドレインリード５は導電
性のワイヤ３２で電気的に接続されている。同様に、半
導体チップ１５のゲート電極２１とゲートリード６寄り
の半導体チップ１６の上部電極２５ｂ（図１参照）は導
電性のワイヤ３３で電気的に接続されるとともに、上部
電極２５ｂとゲートリード６は導電性のワイヤ３４で電
気的に接続されている。
【００７１】各電極間または電極とリード間を接続する
ワイヤは、図１に示すように、ワイヤ接続部分が共に平
行にかつ長く延在することから複数本の接続が可能とな
る。この複数本接続によって所望の電流容量と高周波特
性（例えば、ドレイン効率や利得）が確保できる。ワイ
ヤはアルミニュウムワイヤが使用される。また、アルミ
ニュウムワイヤは、目的とする周波数特性に対して適切
なインダクタンスとなり、所望の内部回路が形成できる
ようなワイヤループとなっている。これにより、図３２
に示される等価回路からなる高周波電力増幅モジュール
が形成されることになる。
【００７２】また、封止体２からリード５，６が容易に
抜けないようにするため、封止体２内に位置するリード
部分には、図１に示すように、封止体２を構成する樹脂
に噛み合う引っ掛かり部分３５がリード両側に設けられ
ている。また、ドレインリード５の外端の一の角部は斜
めに切断されて電極の極性が目視識別できるように極性
識別部３６が設けられている。極性識別部３６の形状，
構造は他の形状や構造のものでもよい。リード５，６及
びネジ留め片（サスペンションリード）４は、半導体装
置の製造において、１枚のリードフレームを切断して形
成される。従って、組成，厚さ及び表面処理は同じもの
である。
【００７３】つぎに、本実施形態１の半導体装置の製造
方法について図８乃至図１７を参照しながら説明する。
本実施形態１においては、図８に示すリードフレーム４
０と、図９及び図１０に示すヒートシンク（基板）３が
使用される。
【００７４】リードフレーム４０は、厚さ０．１５ｍｍ
程度の金属板をエッチングや精密プレスで打ち抜いて所
定のパターンとした構造である。本実施形態１では、１
個の製品が形成される製品形成部４１を一列に複数個配
置した多連構成のリードフレーム４０が使用される。こ
こでは製品形成部４１は５個となっている。金属板とし
ては、ヒートシンク３との膨張係数を合わせるため、コ
バールや４２アロイ等のＦｅ−Ｎｉ系合金で形成する。
リードフレーム４０の一側にはリードフレームの移送や
位置決めの際使用するガイド孔４３が設けられている。
ガイド孔４３は各製品形成部４１に対面して配置されて
いる。
【００７５】製品形成部４１は、図８の右端に示すよう
に四角形枠からなる枠部４５と、この枠部４５の対面す
る一対の辺の中央部分から内方に突出する片持梁からな
るネジ留め片４ａと、残りの対面する一対の辺の中央部
分から内方に突出する片持梁からなるリード５ａ，６ａ
とを有する。前記リード５ａは枠部４５の付け根におい
て、その一側縁が斜めに細くなり、斜めの部分で極性識
別部３６が形成されている。この極性識別部３６は、後
工程におけるリード５ａの切断時、極性識別部３６の途
中部分で切断が行われ、リード５の先端角部に極性識別
部３６が形成されるようになる。
【００７６】リードフレーム４０はその全表面にＮｉメ
ッキ膜が形成されるとともに、少なくともネジ留め片４
ａ及びリード５ａ，６ａの表面にはＡｕメッキ膜が形成
される。Ｎｉメッキ膜はＦｅ−Ｎｉ系合金との密着度が
高くＡｕメッキとの密着度も高い。本実施形態１ではリ
ード５ａ，６ａの部分にＡｌワイヤを接続するだけであ
ることから、Ａｕメッキ膜は、例えば、０．２μｍ程度
と薄くても充分である。薄くすることによって材料費が
軽減される。
【００７７】ネジ留め片４ａ及びリード５ａ，６ａはい
ずれも最終的には枠部４５の付け根近傍で切断され、ネ
ジ留め片４及びリード５，６となる。従って、ネジ留め
片４ａにおいては、ネジ留め片４となった時点でネジ留
め用溝９が形成されるようにネジ留め用溝９に一部が重
なるパターンからなる孔９ａが設けられている。また、
リード５ａ，６ａの先端部の両側には引っ込み部分によ
る引っ掛かり部分３５が形成されている。
【００７８】製品形成部４１の中央は四角形の空間が存
在する。この空間部分にはヒートシンク（基板）３が位
置するようになる。ヒートシンク３を固定するために、
本実施形態１ではネジが使用される。従って、ネジ留め
片４の先端側両側縁部分にはネジを挿入するガイド孔４
６が設けられている。図９及び図１０は長方形のヒート
シンク３を示すものであるが、このヒートシンク３の４
隅には前記各ガイド孔４６に対応してネジ孔４７が設け
られている。ヒートシンク３を固定する手段としては、
本実施形態１のネジ固定以外に溶接、或いは半田付け、
或いはリベットによる固定手段も採用できる。
【００７９】ヒートシンク３は半導体チップが固定され
る。半導体チップは脆弱なシリコン板に形成されるた
め、半導体チップの破損を防止するため、ヒートシンク
３の剛性は高いものが要請される。また、ヒートシンク
３は半導体チップで発生する熱を外部に速やかに放散す
る役割も果たすことから、熱伝導率の高いものが要求さ
れる。従って、ヒートシンク３はシリコンからなる半導
体チップと熱膨張係数の相性が良く、放熱性に優れる金
属材料で形成される。例えば、ヒートシンク３は厚さ２
ｍｍ程度のＣｕＭｏの平板で形成されている。このヒー
トシンク３はその表面にＣｕＭｏと密着度が高いＮｉメ
ッキ膜が形成され、このＮｉメッキ膜上にＡｕメッキ膜
が形成されている。このＡｕメッキ膜は、３μｍ程度と
厚い。これは、半導体チップをＡｕＳｉ共晶でヒートシ
ンク３に固定するチップボンディング時の高熱に耐えら
れるようにするためである。
【００８０】本実施形態１では、組立作業の最初は、図
１１（ａ），（ｂ）に示すように、ヒートシンク３の主
面に３個の半導体チップ１５，１６，１７をＡｕＳｉ共
晶層によって固定する。この固定は、ヒートシンク３の
所定箇所に金箔を張りつけ、その後半導体チップを金箔
に押しつけ、加熱状態下（例えば、４３０℃）で振動
（スクラブ）させることによって容易に行える。これに
より、中央にＭＯＳＦＥＴが形成された半導体チップ１
５を固定し、その両側に容量が形成された半導体チップ
１６，１７を固定する（図６，図７参照）。
【００８１】このチップボンディング作業は、図示しな
いチップボンディング装置で行う。半導体チップのハン
ドリングはコレットと呼称されるツールで行われる。ヒ
ートシンク３は平板となり、その主面は平坦になってい
る。従って、図３４に示すヒートシンク７１のように主
面に枠体７２が存在せず障害物がないので、コレットを
スクラブさせても障害物に当たるおそれもなく、ヒート
シンク３の主面のいかなる場所にもボンディングが可能
である。これはボンディングマージンの削減につなが
り、ヒートシンク３の小形化をもたらすことになる。
【００８２】つぎに、図１２に示すように、ヒートシン
ク３をリードフレーム４０に固定する。即ち、ヒートシ
ンク３の主面をリードフレーム４０の裏面に位置決めし
て重ね、ネジ７をリードフレーム４０のガイド孔４６に
差し込むとともに先端をヒートシンク３のネジ孔４７に
ネジ込むことによってヒートシンク３はリードフレーム
４０に固定されることになる。この段階でばらばらの部
材が一連のフレーム状になるためハンドリングが容易に
なり、後工程の作業が高能率にかつ正確に行えるように
なる。
【００８３】つぎに、図１３及び図１４に示すようにワ
イヤボンディングを行う。ワイヤボンディングは、Ａｌ
ワイヤを用いた超音波ボンダによって行う。即ち、図１
４に示すように、超音波ボンダのステージ５０上にヒー
トシンク３が取り付けられたリードフレーム４０を載置
した後、ボンディングツール５１で保持したワイヤ５２
をボンディングツール５１の超音波振動による擦り付け
によって接続する。例えば、ヒートシンク３上の半導体
チップ１５のドレイン電極２０と半導体チップ１６の上
部電極２５ａをワイヤ３１で接続し、上部電極２５ａと
リード５ａをワイヤ３２で接続する。
【００８４】このワイヤ３１及びワイヤ３２の接続は、
図１４の矢印ａ〜ｊに示すように行われる。即ち、ボン
ディングツール５１は、図示しないクランパでワイヤ５
２を保持し、この状態で矢印ａのように降下し、ワイヤ
５２の先端をドレイン電極２０に押し付けかつ振動させ
て接続（第１ボンディング）した後、ボンディングツー
ル５１を矢印ｂ，ｃ，ｄに示すように上昇，水平移動，
降下させ、ワイヤ５２の途中部分を半導体チップ１６の
上部電極２５ａに接続する（第２ボンディング）。前記
ボンディングツール５１の上昇，水平移動，降下時、ク
ランパは開きワイヤ５２は順次ボンディングツール５１
の先端から繰り出されるため、ワイヤ３１は所望のルー
プを描いて接続されることになる。第２ボンディング
後、ボンディングツール５１は矢印ｅに示すように上昇
するが、この上昇時クランパはワイヤ５２を保持する。
この結果、ワイヤ５２は引っ張られて上部電極２５ａと
の接続部分（第２ボンディング部分）近傍で破断する。
【００８５】つぎに、ボンディングツール５１は矢印ｆ
〜ｊに示すように移動し、半導体チップ１６の上部電極
２５ａを第１ボンディング部とし、リード５ａの先端部
分を第２ボンディング部とするワイヤ３２の接続を行
う。これにより、半導体チップ１５のドレイン電極２０
はリード５ａに電気的に接続される。
【００８６】つぎに、ステージ５０を１８０度回転させ
た後、前記ワイヤボンディング方法と同様のワイヤボン
ディング方法で半導体チップ１５のゲート電極２１と半
導体チップ１７の上部電極２５ｂをワイヤ３３で接続
し、上部電極２５ｂとリード６ａをワイヤ３４によって
接続し、ワイヤボンディングを終了する。ワイヤ３１〜
３４の接続状態は図１に示すようになる。
【００８７】Ａｌワイヤボンディングは常温で作業でき
るので、リードフレーム４０の表面メッキの劣化が起き
難い。従って、リードフレーム４０のリード５ａ，６ａ
の表面に設けるＡｕメッキ膜は０．２μｍ程度と薄くて
も、ボンディング性の問題は起きない。Ａｕメッキ膜が
０．２μｍ程度と薄ければ、ＡｌＡｕの金属間化合物の
成長もできないので信頼性を上げることができる。ま
た、顧客が行う実装時、リード表面のＡｕ除去の手間が
不要となる実益もある。
【００８８】このワイヤボンディングにおいて、ヒート
シンク３の主面には、ワイヤボンディング時ボンディン
グツール５１に干渉してボンディングツール５１の動き
を制限する枠体等が存在しないことから、円滑なワイヤ
ボンディングが行える。
【００８９】つぎに、トランスファモールドによる片面
モールドを行う。図１５はヒートシンク３やワイヤ３１
〜３４部分が封止体２で被われたリードフレーム４０の
平面図である。偏平四角形となる封止体２の長辺の一方
からリード５ａが突出し、長辺の他方からリード６ａが
突出し、短辺からそれぞれネジ留め片４ａが突出する形
状になる。孔９ａは当然にして封止体２の外側に位置す
る。
【００９０】封止体２の短辺の中央縁部分は封止体２の
中心方向に窪む窪み８が設けられている。この窪み８
は、トランスファモールド時モールド下型にヒートシン
ク３とこのヒートシンク３に重なるネジ留め片４ａを押
し付けるモールド上型の抜け跡である。このような抜け
跡を残すモールド上型では、ネジ留め片４ａをヒートシ
ンク３に密着させ、かつヒートシンク３の裏面をモール
ド下型に密着させることができ、樹脂漏れを防ぐことが
できる。
【００９１】つぎに、不要なリードフレーム部分を切断
除去して半導体装置を製造する。図１６及び図１７の上
段の図において、封止体２を囲む四角形は切断型におけ
る切断線５５を示すものであり、下段の図は前記切断線
５５で切断することによって製造された半導体装置１を
示す図である。
【００９２】リードフレーム部分の切断除去は、図１６
に示すように封止体２から突出する一対のネジ留め片４
ａとリード５ａ，６ａをその幅方向に沿って直線状に切
断することによって行われる。
【００９３】図１６に示すように、封止体２の縁から所
定距離離れた位置でリード５ａ，６ａを切断することに
よって外部電極端子としてのリード５，６とすることが
できる。このリード５ａ，６ａの切断において、リード
５ａにおいては斜めとなる極性識別部３６の途中で切断
が行われる。この結果、リード５の先端の一隅には斜め
に切り欠いた極性識別部３６が形成されることになる。
また、ネジ留め片４ａを孔９ａを横切るように切断す
る。これによって、図２に示すように、先端にネジ留め
用溝９を有するネジ留め片（サスペンションリード）４
を形成することができる。
【００９４】この際、ネジ留め片４ａの切断位置を、図
１７に示すように、封止体２の辺に近接した位置とし、
切断によってネジ留め片４の先端にネジ留め用溝が形成
されないようにすることもできる。この切断によって、
この半導体装置１の場合は、封止体２から突出する短い
ネジ留め片４は実装等に利用しないものである。
【００９５】いずれの場合でも、リード５はドレインリ
ード５になり、リード６はゲートリード６になる。また
ヒートシンク３はソース電極となる。ヒートシンク３に
接続されるネジ留め片（サスペンションリード）４はソ
ース電極（ソースリード）としても使用することができ
る。
【００９６】つぎに、特性選別（電気的選別）やマーク
形成作業を行う。また、封止体２の周面から突出する一
対のネジ留め片４を一段折り曲げ成形することによって
図３に示すようなガルウィング型リードのような形状に
することによって、図２及び図３に示すような半導体装
置１を複数製造することができる。ネジ留め片４の裏面
は、ヒートシンク３の裏面と同一平面上またはこれに近
似した平面上に位置する。なお、この折り曲げ成形は前
記ネジ留め片４ａの切断と共に行ってもよい。
【００９７】図１８は本実施形態１の製造方法によって
製造された半導体装置１のパッケージ底面（ヒートシン
ク３の底面）とネジ留め片（サスペンションリード）４
の下面との間の隙間（ｔ）と、熱抵抗及びパッケージ破
壊発生率との相関を示す図とグラフである。即ち、図１
８（ａ）が隙間（ｔ）を示す半導体装置１の模式図であ
り、図１８（ｂ）がサスペンションリード４の下面とパ
ッケージ底面（ヒートシンク３の底面）との間の隙間
（ｔ）と、熱抵抗及びパッケージ破壊発生率との相関を
示すグラフである。
【００９８】同グラフから分かるように、本発明構造
（実施形態１）の半導体装置の場合、隙間（ｔ）がマイ
ナス（−）の場合、そしてマイナスが大きくなる程、実
装時実装基板との隙間が広くなることから、ヒートシン
ク３を通しての熱抵抗は急速に大きくなる。また、隙間
（ｔ）がプラスの場合はヒートシンク３が実装基板に接
触するため熱抵抗は一定になる。
【００９９】本実施形態１の半導体装置では、隙間
（ｔ）をプラス、即ちサスペンションリードの下面がヒ
ートシンク３の裏面（下面）よりも高い位置、即ちヒー
トシンク３の裏面よりも引っ込んだ位置とすることによ
って、熱抵抗を小さくでき、かつパッケージ破壊発生率
も図２８以降に示す検討半導体装置の場合よりも小さく
することができる。なお、図１８のグラフは本発明構造
の半導体装置の場合はサスペンションリード４を実装基
板にネジ留めした状態での測定結果であり、検討半導体
装置構造の場合はヒートシンク部を直接ネジにて実装基
板に固定した状態での測定結果に基づくものである。
【０１００】本実施形態１の半導体装置及びその製造方
法によれば以下の効果を有する。 （１）熱を放散するヒートシンクは厚く、半導体装置を
実装する際使用するネジ留め片は薄くすることによっ
て、実装時の応力は薄いネジ留め片の段付き部分の変形
で吸収する構造となっていることから、ヒートシンクが
反る等の変形が起きなくなり、ヒートシンクに固定され
た半導体チップの破損を防止することができる。
【０１０１】（２）ヒートシンク３に設けていたセット
ネジ留用スペースを省略できるので、高価なＣｕＭｏ材
の使用量を減らすことができ半導体装置１のコスト低減
が図れる。
【０１０２】（３）ネジ留め片（サスペンションリー
ド）４はヒートシンク３より薄く、成形性の良い低剛性
の材料を選べるので、サスペンションリード４の折れ曲
がり部分１０で実装におけるネジ留め時のストレスを吸
収できる。この結果、ヒートシンク加工精度が緩和でき
パッケージコスト低減が図れる。
【０１０３】（４）ＡｕＳｉ共晶チップボンディングの
耐熱性が必要なのはヒートシンク部分だけであることか
ら、ヒートシンク３だけ厚くＡｕメッキを施せば良く、
高価なＡｕの使用量を減らすことができ、半導体装置１
のコスト低減が図れる。
【０１０４】（５）レジンモールドパッケージでは、セ
ラミックパッケージと比較して封止材料費と加工費が安
く、気密検査や異物検査が不要でコストもかからなくな
り、半導体装置１のコスト低減が図れる。
【０１０５】（６）リード５，６のメッキは、極薄Ａｕ
メッキとなっていることから、特に顧客でのＡｕメッキ
除去作業が不要となり、実装コストの低減が図れる。な
お、リード５，６の表面はＡｕメッキ以外のメッキ、例
えば半田メッキとしておけば顧客でのＡｕメッキ除去作
業が不要となり、実装コストの低減が図れる。
【０１０６】（７）レジンモールドパッケージの採用
で、セラミックパッケージと比較して半導体装置の小形
・高集積化が容易となる。即ち、セラミックパッケージ
の半導体装置では、チップボンディング時、チップを保
持するコレットがパッケージ内壁面に接触しないように
するため、セラミックパッケージは大きくならざるを得
ない。これに対して、レジンモールドパッケージの場合
は、パッケージが無い状態でチップボンディングやワイ
ヤボンディングを行い、その後レジンモールドパッケー
ジを形成することから、レジンモールドパッケージは小
型にできる。
【０１０７】（８）Ａｌワイヤボンディングは常温で作
業できるので、リードフレーム４０の表面メッキの劣化
が起き難い。従って、リードフレーム４０のリード５
ａ，６ａの表面に設けるＡｕメッキ膜は０．２μｍ程度
と薄くても、ボンディング性の問題は起きない。Ａｕメ
ッキ膜が０．２μｍ程度と薄ければ、ＡｌＡｕの金属間
化合物の成長もできないので信頼性を上げることができ
る。また、顧客が行う実装時、リード表面のＡｕ除去の
手間が不要となる実益もある。
【０１０８】（９）本実施形態１ではリードフレームと
ヒートシンクを使用するが、ヒートシンクをリードフレ
ームの製品形成部４１にそれぞれネジ留めするため、以
後の組立作業においては、確立したリードフレームによ
る組立技術を利用できるため、効率良く組立が行え、そ
の結果として半導体装置の製造コストの低減を図ること
ができる。
【０１０９】（実施形態２）図１９乃至図２１は本発明
の他の実施形態（実施形態２）である半導体装置に係わ
る図である。図１９は半導体装置の構造を示す透視平面
図、図２０は半導体装置の模式的断面図、図２１は半導
体装置の他の断面における模式的断面図である。
【０１１０】本実施形態２の半導体装置１は、実施形態
１の構造において、図１９乃至図２１に示すように、ア
ンダーコートレジン５６で半導体チップ１５，１６，１
７やワイヤ３１〜３４等を被い、またこのアンダーコー
トレジン５６等を封止体２で封止した２重モールド構造
になっている。
【０１１１】現在実用化されているトランスファモール
ド用レジンの耐熱性は１５０℃程度で、基地局用パワー
ＦＥＴの要求であるジャンクション温度Ｔｊ≧１７５℃
に応じられない問題がある。また市場のトレンドである
動作周波数の増加に対して、トランスファモールド用レ
ジンの高周波損失も無視できなくなる問題が予想され
る。
【０１１２】そこで、本実施形態２では、耐熱性が良く
高周波損失の少ないポッティングタイプのアンダーコー
トレジンで半導体チップ１５，１６，１７及びワイヤ３
１〜３４等を覆う構造にした。このようにアンダーコー
トレジンによる２重構造とすることにより、半導体装置
中で最高温度になるチップ表面と高周波電流経路である
ボンディングワイヤ部を高耐熱・低損失特性のポッティ
ングレジンで覆える故に、接合温度が１５０〜２００℃
と高い無線基地局用半導体装置に対して有効となる。従
って、例えば、５０Ｗ以上の高周波出力の半導体装置に
適用して有効である。
【０１１３】ここで、アンダーコートレジン塗布時はワ
イヤ断線防止のため、チップとワイヤの全面をアンダー
コートレジンで覆うのが望ましいが、実施形態１の構造
の場合、リードとヒートシンクとの間の隙間からアンダ
ーコートレジンが流れ落ちてしまいワイヤ全体を覆うこ
とができない。
【０１１４】そこで、本実施形態２では、図１９に示す
ように、リード５，６の内端をヒートシンク３上に位置
するようにして、アンダーコートレジン５６が流失しな
いようにする。この場合、リード５，６とヒートシンク
３の電気的絶縁を図るため、図２０に示すように、ネジ
留め片４ａとヒートシンク３間にドーナツ状の絶縁体か
らなるスペーサ５７を挟み、ヒートシンク３とネジ留め
片４ａとの絶縁を図るようにしている。このように、ヒ
ートシンク３とネジ留め片４ａとの間にスペーサ５７を
介在させるということは、組立の状態ではネジ留め片４
ａとリード５，６（リード５ａ，６ａ）とがスペーサ５
７の厚さ分だけ離れているということである。
【０１１５】従って、アンダーコートレジンの塗布時、
リード５ａ，６ａの先端側及びワイヤ３１〜３４間を流
れ落ちたアンダーコートレジンはヒートシンク３上に載
り、流失しなくなり、ヒートシンク３上のワイヤ３１〜
３４や半導体チップ１５，１６，１７及びリード５ａ，
６ａの先端側を覆うようになる。
【０１１６】また、このようにスペーサ５７を介在させ
てヒートシンクとリードフレーム（リード５ａ，６ａ及
びネジ留め片４ａ）間に隙間を確保する構造では、トラ
ンスファモールド時にモールド型（金型）でクランプ
（型締め）する際、ヒートシンク３をモールド下型に押
し付けるときにネジ留め片４ａ（４）が変形してしまい
上手くクランプできなくなるおそれがある。そこで、本
実施形態２では、ネジ留め片４ａの部分にモールド上型
を通す穴（モールド上型貫通穴）５８を設け、この孔５
８を通してネジ留め片４ａの変形を防止する。即ち、ヒ
ートシンク押さえ型の通過窓である。
【０１１７】本実施形態２ではアンダーコートレジン材
と封止体を形成するレジン材を別々の仕様で選定できる
ので、半導体装置１の特性改善と信頼性改善が容易に行
える。
【０１１８】図２２は本実施形態２の変形例による半導
体装置におけるスペーサの平面図である。この例では、
外形がヒートシンク３の外形と略同じ枠状の絶縁体から
なるスペーサ５７ａをヒートシンク３とリード５ａ，６
ａ（５，６）及びネジ留め片４ａ（４）間に介在させる
ものである。このスペーサ５７ａにはネジ７が挿入され
るネジ孔５９が設けられている。
【０１１９】この構造のスペーサ５７ａを使用すること
により、絶縁性のスペーサ５７ａがリード５ａ，６ａ
（５，６）の下部にも配置されるため、リード５，６と
ヒートシンク３間の絶縁性の確保が確実になり、半導体
装置１の信頼性が高くなる。
【０１２０】また、この構造はリード５，６の上下方向
の動き（バタツキ）が少なくなるので、ワイヤボンディ
ング時の超音波振動がワイヤに確実に印加でき、高精度
なワイヤボンディングが可能になる。この結果、ワイヤ
の接続性が高い半導体装置１を提供することができる。
【０１２１】高周波増幅回路に用いられる半導体装置の
リードは、高周波回路の一部を構成するため、場合によ
っては適当な容量が必要になる場合がある。図２２に示
すようなスペーサ５７ａをリード５，６とヒートシンク
３間に挟むと、誘電体として機能するため、リード面
積、リードとヒートシンクの間隔及びリードとヒートシ
ンク間の誘電体の誘電率を組合せることで必要な容量を
得ることができ、高周波増幅回路の効率向上を図ること
もできる。
【０１２２】図２３は本実施形態２の他の変形例による
半導体装置の構造を示す模式的断面図である。本変形例
では、リードフレームとヒートシンク間に隙間を確保す
る他の構造を提案するものである。本変形例では、図に
示すように、ネジ留め片４ａ（４）のガイド孔４６を設
ける部分をエンボス加工を行って一段低く形成し、この
低い部分（低部６０）をネジ７でヒートシンク３に固定
させ、これによってネジ留め片４ａ及びリード５ａ，６
ａ（５，６）をヒートシンク３の主面から所定間隔高く
することによって隙間を形成するものである。
【０１２３】（実施形態３）図２４は本発明の他の実施
形態（実施形態３）である半導体装置の平面図、図２５
は本実施形態３の半導体装置の正面図である。本実施形
態３は実施形態１の構造のドレインリード５，ゲートリ
ード６を複数並列に配置する例を示すものであり、本実
施形態３ではドレインリード５及びゲートリード６を二
組並列に配列した例である。このような構造にすること
によって出力の増大を図ることができる。
【０１２４】（実施形態４）図２６は本発明の他の実施
形態（実施形態４）である半導体装置の平面図、図２７
は本実施形態４の半導体装置の側面図である。本実施形
態４はセラミックパッケージに適用したものである。本
実施形態４の半導体装置１ａは、検討半導体装置におい
て、金属製のキャップ８７を積層セラミックからなる枠
体７２の両端側に長く延在させるとともに、延在させた
部分８７ｄを一段折り曲げて下面がヒートシンク７１の
裏面と一致する平面上に位置する面となるように、ある
いはヒートシンク７１の裏面に近似した面上に位置する
ようにしたものである。延在させた部分８７ｄの先端に
はネジ留め用溝７３が設けられている。キャップ８７は
枠体７２の上面に設けられたメッキ膜８７ａにＡｕＳｎ
合金８９を介して接合されている。また、キャップ８７
はソース電極と同電位となるように形成されている。従
って、延在させた部分８７ｄはソース電極としても使用
できる。
【０１２５】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。前記実
施形態では、半導体装置の実装をネジ留めで行う例につ
いて説明したが、ハンダのリフローによって実装する半
導体装置においても適用できる。
【０１２６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）材料費低減，封止を含む組立のコスト低減及び検
査コスト低減を図ることができ、半導体装置の製造コス
トの低減を図ることができる。 （２）ヒートシンクの反りが発生し難い半導体装置を提
供することができ、実装の信頼性の向上を図ることがで
きる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導
体装置の構造を示す透視平面図である。
【図２】本実施形態１の半導体装置の平面図である。
【図３】本実施形態１の半導体装置の正面図である。
【図４】本実施形態１の半導体装置の側面図である。
【図５】図２のＡ−Ａ線に沿う模式的断面図である。
【図６】図２のＢ−Ｂ線に沿う模式的断面図である。
【図７】本実施形態１の半導体装置の一部を示す拡大断
面図である。
【図８】本実施形態１の半導体装置の製造において使用
するリードフレームの平面図である。
【図９】本実施形態１の半導体装置の製造において使用
する基板の平面図である。
【図１０】本実施形態１の半導体装置の製造において使
用する基板の側面図である。
【図１１】本実施形態１の半導体装置の製造において、
半導体チップが固定された基板の図である。
【図１２】本実施形態１の半導体装置の製造において、
基板を取り付けたリードフレームの平面図である。
【図１３】本実施形態１の半導体装置の製造において、
ワイヤボンディングが終了したリードフレームの平面図
である。
【図１４】前記ワイヤボンディング方法を示す模式図で
ある。
【図１５】本実施形態１の半導体装置の製造において、
樹脂封止が終了したリードフレームの平面図である。
【図１６】本実施形態１の半導体装置の製造において、
リードフレームを選択的に切断してサスペンションリー
ド付き半導体装置を製造する状態を示す模式図である。
【図１７】本実施形態１の半導体装置の製造において、
リードフレームを選択的に切断してサスペンションリー
ド無し半導体装置を製造する状態を示す模式図である。
【図１８】半導体装置のパッケージ底面とサスペンショ
ンリードの下面との間の隙間と、熱抵抗及びパッケージ
破壊発生率との相関を示す図及びグラフである。
【図１９】本発明の他の実施形態（実施形態２）である
半導体装置の構造を示す透視平面図である。
【図２０】本実施形態２の半導体装置の模式的断面図で
ある。
【図２１】本実施形態２の半導体装置の他の断面におけ
る模式的断面図である。
【図２２】本実施形態２の変形例による半導体装置にお
けるスペーサの平面図である。
【図２３】本実施形態２の他の変形例による半導体装置
の構造を示す模式的断面図である。
【図２４】本発明の他の実施形態（実施形態３）である
半導体装置の平面図である。
【図２５】本実施形態３の半導体装置の正面図である。
【図２６】本発明の他の実施形態（実施形態４）である
半導体装置の平面図である。
【図２７】本実施形態４の半導体装置の側面図である。
【図２８】本発明に先立って検討した検討半導体装置の
平面図である。
【図２９】検討半導体装置の側面図である。
【図３０】検討半導体装置のキャップを外した平面図で
ある。
【図３１】検討半導体装置の模式的断面図である。
【図３２】検討半導体装置の等価回路図である。
【図３３】検討半導体装置におけるＦＥＴチップの模式
的断面図である。
【図３４】検討半導体装置の製造におけるチップボンデ
ィング状態の模式図である。
【図３５】検討半導体装置の製造におけるワイヤボンデ
ィング状態の模式図である。
【図３６】検討半導体装置をセット放熱板にネジ留めし
た状態の平面図である。
【図３７】検討半導体装置をセット放熱板にネジ留めし
た状態の模式的断面図である。
【図３８】基板の中央が盛り上がるように反った検討半
導体装置の実装に係わる模式図である。
【図３９】基板の中央が窪むように反った検討半導体装
置の実装に係わる模式図である。
【符号の説明】
１，１ａ…半導体装置、２…封止体（パッケージ）、３
…ヒートシンク（基板）、４…ネジ留め片（サスペンシ
ョンリード）、５…ドレインリード（リード）、５ａ…
リード、６…ゲートリード（リード）、６ａ…リード、
７…ネジ、８…窪み、９…ネジ留め用溝、９ａ…孔、１
０…折れ曲がり部分、１１，１２…メッキ膜、１５，１
６，１７…半導体チップ、２０…ドレイン電極、２１…
ゲート電極、２２…ソース電極、２３…ＡｕＳｉ共晶
層、２５ａ，２５ｂ…上部電極、２６ａ，２６ｂ…下部
電極、２７ａ，２７ｂ…ＡｕＳｉ共晶層、３１〜３４…
ワイヤ、３５…引っ掛かり部分、４０…リードフレー
ム、４１…製品形成部、４３…ガイド孔、４５…枠部、
４６…ガイド孔、４７…ネジ孔、５０…ステージ、５１
…ボンディングツール、５２…ワイヤ、５５…切断線、
５６…アンダーコートレジン、５７，５７ａ…スペー
サ、５８…穴（モールド上型貫通穴）、５９…ネジ孔、
６０…低部、７０…半導体装置、７１…基板（ヒートシ
ンク）、７２…枠体、７３…ネジ留め用溝、７４…ベー
スセラミック、７５…セラミックスリーブ、７５ａ…表
面メタライズ層、７６…メタライズ層、７６ａ…ボンデ
ィングポスト、７６ｂ…リード接続部、７６ｄ…側面メ
タライズ層、７７…ドレインリード、７８…ゲートリー
ド、７９…容量チップ、７９ａ…上部電極、８０…Ｓｉ
ＭＯＳＦＥＴチップ、８０ｄ…ドレイン電極、８０ｇ…
ゲート電極、８０ｇａ…ゲート配線、８０ｓ…ソース電
極、８０ｓａ…ソース配線、８１…容量チップ、８１ａ
…上部電極、８２〜８５…ワイヤ、８７…キャップ、８
７ａ…メッキ膜、８７ｄ…延在させた部分、８９…Ａｕ
Ｓｎ合金、９０…ｐ＋シリコン基板、９１…ｐ−エピタ
キシャル層、９２…チャンネル形成用ｐ層、９３…ドレ
インｎ＋層、９４…ｎ−ドレインオフセット層、９５…
ソース形成用高濃度ｎ＋層、９６…ｐ＋スルー拡散層、
９７…絶縁膜（酸化膜）、９７ａ…ゲート絶縁膜（酸化
膜）、９８…ソースフィールドプレート、９９…電流、
１００…コレット、１１１…ＡｕＳｉ共晶、１１２…ワ
イヤ、１１３…ボンディングツール、１１５…ネジ、１
１６…実装基板、１１７…銀ロウ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/02 Ｈ０１Ｌ 23/04 Ａ 23/04 23/08 Ｃ 23/08 23/12 ３０１Ｊ 23/12 ３０１ 23/28 Ｅ 23/28 23/40 Ｚ 23/29 23/48 Ｇ 23/31 Ｌ 23/40 Ｍ 23/48 Ｐ 23/36 Ｃ 25/04 Ｃ 23/30 Ｂ 25/07 25/18 Ｆターム(参考） 4M109 AA02 BA03 CA10 CA21 DB03 FA01 GA02 5F036 AA01 BB09 BC03 BC06 BC09 BC33 BE01 5F044 AA01 AA12 AA19 EE04 FF05 5F061 AA02 BA03 CA21 DD12 FA02

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 熱伝導率が高い金属平板からなるヒート
    シンクと、 前記ヒートシンクの左右両端の主面側にそれぞれ内端部
    分が接続され、外端部分にネジ留め用貫通空間を有する
    ネジ留め片と、 前記ヒートシンクの主面に固定される１乃至複数の半導
    体チップと、 前記ヒートシンクの前記主面の裏側の裏面及び前記二つ
    のネジ留め片の外端部分を除いた部分を被う絶縁性樹脂
    からなる封止体と、 外端部分が前記封止体から突出し、内端部分が前記封止
    体内に位置するとともに内端が前記ヒートシンクの一側
    面近傍に位置する第１のリードと、 外端部分が前記封止体から突出し、内端部分が前記封止
    体内に位置するとともに内端が前記ヒートシンクの他の
    一側面近傍に位置する第２のリードと、 前記各リードと所定の前記半導体チップの所定の電極
    間、または前記各リードと所定の前記半導体チップの所
    定の電極間及び所定の前記半導体チップの所定の電極と
    所定の前記半導体チップの所定の電極間とを電気的に接
    続する導電性の複数のワイヤとを有することを特徴とす
    る半導体装置。
  2. 【請求項２】 前記ネジ留め片は前記封止体の縁に沿っ
    て切断され、外端には前記ネジ留め用貫通空間が存在せ
    ず、かつ前記封止体の裏面にまで到達していないことを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記ヒートシンクと前記ネジ留め片はネ
    ジ、或いは溶接、或いは半田付け、或いはリベットによ
    って接続されていることを特徴とする請求項１に記載の
    半導体装置。
  4. 【請求項４】 前記ヒートシンクは変形し難い厚い部材
    で形成され、前記ネジ留め片は変形し易いフレキシブル
    な部材で構成されていることを特徴とする請求項１に記
    載の半導体装置。
  5. 【請求項５】 前記ネジ留め片は前記封止体から突出し
    た途中部分で一段折れ曲がり、裏面が前記ヒートシンク
    の裏面が位置する平面上に位置または近接した平面上に
    位置し、かつ前記折れ曲がり部分が応力に対して変形す
    る緩衝部分になっていることを特徴とする請求項１に記
    載の半導体装置。
  6. 【請求項６】 前記封止体はトランスファモールドによ
    って形成され、かつ前記ネジ留め片に重なる封止体の一
    辺はその一辺の一部が封止体の内部に向かって引っ込む
    窪みになっていることを特徴とする請求項１に記載の半
    導体装置。
  7. 【請求項７】 前記第１のリード及び前記第２のリード
    の内端部分には前記封止体を構成する樹脂に噛み合う引
    っ掛かり部分が設けられていることを特徴とする請求項
    １に記載の半導体装置。
  8. 【請求項８】 前記第１のリードまたは前記第２のリー
    ドの一部には極性識別部が設けられていることを特徴と
    する請求項１に記載の半導体装置。
  9. 【請求項９】 前記第１及び第２のリードの内端は前記
    ヒートシンクから外れた領域に位置していることを特徴
    とする請求項１記載の半導体装置。
  10. 【請求項１０】 前記第１のリード及び前記第２のリー
    ドの内端は前記ヒートシンクの側縁よりもヒートシンク
    の内側に位置し、かつ前記ヒートシンクとは電気的に絶
    縁状態となっていることを特徴とする請求項１に記載の
    半導体装置。
  11. 【請求項１１】 前記ヒートシンクと前記第１のリード
    及び前記第２のリードの内端部分は絶縁性のスペーサを
    介して重なっていることを特徴とする請求項１０に記載
    の半導体装置。
  12. 【請求項１２】 前記封止体はトランスファモールドに
    よって形成され、かつ前記ネジ留め片に重なる封止体の
    一辺はその一辺の一部が封止体の内部に向かって引っ込
    む窪みになり、前記スペーサには前記窪みに対応する領
    域を含んだ貫通空間が設けられていることを特徴とする
    請求項１１に記載の半導体装置。
  13. 【請求項１３】 前記封止体内において、前記半導体チ
    ップ及び前記ワイヤは前記封止体を構成する樹脂よりも
    耐熱性が高い樹脂からなるアンダーコートレジンで被わ
    れていることを特徴とする請求項１０に記載の半導体装
    置。
  14. 【請求項１４】 前記リードの表面には０．２μｍ前後
    以下のＡｕメッキ膜が形成され、前記ヒートシンクの表
    面には前記Ａｕメッキ膜よりも厚いＡｕメッキ膜が形成
    されていることを特徴とする請求項１に記載の半導体装
    置。
  15. 【請求項１５】 全ての前記半導体チップの同一機能の
    上部電極はいずれも第１の方向に沿って一列に並び、前
    記ワイヤは前記第１の方向に交差する第２の方向に沿っ
    て延在していることを特徴とする請求項１に記載の半導
    体装置。
  16. 【請求項１６】 前記封止体は絶縁性樹脂であり、前記
    ワイヤはアルミニュウムワイヤであり、前記半導体チッ
    プの電極はアルミニュウム電極であり、前記半導体チッ
    プに形成される導電層の動作時のｐｎ接合温度は１５０
    ℃以上のものであることを特徴とする請求項１に記載の
    半導体装置。
  17. 【請求項１７】 前記ヒートシンクの主面には、電界効
    果トランジスタが形成された半導体チップと、この半導
    体チップのゲート・ドレイン方向に沿う両端側に配置さ
    れた容量が形成された半導体チップとが固定され、 前記電界効果トランジスタの上面のドレイン電極と、前
    記容量が形成された一方の半導体チップの上部電極は複
    数の前記ワイヤで接続され、前記上部電極と前記第１の
    リードは複数の前記ワイヤで接続され、 前記電界効果トランジスタの上面のゲート電極と、前記
    容量が形成された他方の半導体チップの上部電極は複数
    の前記ワイヤで接続され、前記上部電極と前記第２のリ
    ードは複数の前記ワイヤで接続されて基地局用高周波電
    力増幅器を構成していることを特徴とする請求項１に記
    載の半導体装置。
  18. 【請求項１８】 前記第１及び第２のリードと、これら
    リードにワイヤを介して直接的または間接的に電極が接
    続される前記半導体チップを複数組有することを特徴と
    する請求項１に記載の半導体装置。
  19. 【請求項１９】 熱伝導率が高い金属平板からなるヒー
    トシンクと、 所定箇所に配線が設けられる枠状積層セラミック構成か
    らなり、前記ヒートシンクの主面に固定される枠体と、 前記枠体の所定の配線にそれぞれ内端部分が電気的機械
    的に接続され、前記枠体の外側に突出する複数のリード
    と、 前記ヒートシンクの主面に固定される１乃至複数の半導
    体チップと、 前記各リードと所定の前記半導体チップの所定の電極
    間、または前記各リードと所定の前記半導体チップの所
    定の電極間及び所定の前記半導体チップの所定の電極と
    所定の前記半導体チップの所定の電極間とを電気的に接
    続する導電性の複数のワイヤと、 前記半導体チップや前記ワイヤを被い前記枠体を気密的
    に塞ぐように前記枠体に固定される金属製のキャップ
    と、 前記キャップに重ねて固定されるとともに、両端部分は
    前記キャップから外れて延在し、かつこの延在部分は途
    中で一段折れ曲がり、折れ曲がった部分にはネジ留め用
    貫通空間が設けられていることを特徴とする半導体装
    置。
  20. 【請求項２０】 前記ヒートシンクの主面には電界効果
    トランジスタが形成された半導体チップと、この半導体
    チップの両側に離して配置された容量が形成された半導
    体チップとが固定され、 前記電界効果トランジスタの上面のドレイン電極と、前
    記容量が形成された一方の半導体チップの上部電極は複
    数の前記ワイヤで接続され、前記上部電極と前記所定の
    リードは複数の前記ワイヤで接続され、 前記電界効果トランジスタの上面のゲート電極と、前記
    容量が形成された他方の半導体チップの上部電極は複数
    の前記ワイヤで接続され、前記上部電極と前記所定のリ
    ードは複数の前記ワイヤで接続されて基地局用高周波電
    力増幅器を構成していることを特徴とする請求項１９に
    記載の半導体装置。
  21. 【請求項２１】 所定パターンの製品形成部を１以上有
    する金属板からなるリードフレームと、前記製品形成部
    にネジによって固定される熱伝導率が高い金属平板から
    なるヒートシンクを用意する工程と、 前記ヒートシンクの主面に１乃至複数の半導体チップを
    固定する工程と、 前記リードフレームの各製品形成部の裏面に前記ヒート
    シンクを重ねて前記リードフレームの主面側からネジで
    前記ヒートシンクを前記リードフレームに固定する工程
    と、 前記各半導体チップの電極とこれに対応するリードの内
    端部分間及び所定の半導体チップの所定の電極間を導電
    性のワイヤで接続する工程と、 トランスファモールドによる片面モールドによって絶縁
    性樹脂で前記ヒートシンクの主面側及び前記リードフレ
    ームの所定部分を被って絶縁性の封止体を形成する工程
    と、 前記リードフレームの不要部分の切断除去を行い、前記
    封止体の裏面に絶縁性ヒートシンクの裏面を露出させる
    とともに封止体の側面からリードを突出させる半導体装
    置を製造する工程とを有し、 前記製品形成部は、 前記ヒートシンクの左右両端の主面側にネジによって接
    続される内端部分と前記封止体の外に突出しかつ半導体
    装置を実装する際使用されるネジ留め用貫通空間を有す
    る外端部分を形成するネジ留め片と、 前記封止体内に位置し内端が前記ヒートシンクの一側面
    近傍に位置する内端部分と、前記封止体から突出する外
    端部分とを有する第１のリードと、 前記封止体内に位置し内端が前記ヒートシンクの他の一
    側面近傍に位置する内端部分と、前記封止体から突出す
    る外端部分を有する第２のリードとを有し、 前記リードフレームの不要部分の切断除去時、またはそ
    の後前記封止体の側面から突出するリードを一段折り曲
    げて表面実装型のリードを形成することを特徴とする半
    導体装置の製造方法。
  22. 【請求項２２】 前記ネジ留め片を前記ネジ留め用貫通
    空間が残留するように切断するとともに、前記ネジ留め
    片を前記封止体から突出した途中部分で一段折り曲げ、
    裏面が前記ヒートシンクの裏面が位置する平面上に位置
    または近接した平面上に位置するように形成することを
    特徴とする請求項２１に記載の半導体装置の製造方法。
  23. 【請求項２３】 前記ネジ留め用貫通空間が残留しない
    ように前記封止体の縁に近接した位置で前記ネジ留め片
    を切断することを特徴とする請求項２１に記載の半導体
    装置の製造方法。
  24. 【請求項２４】 前記ヒートシンクは変形し難い厚い部
    材で形成し、前記ネジ留め片は変形し易いフレキシブル
    な部材で形成することを特徴とする請求項２１に記載の
    半導体装置の製造方法。
  25. 【請求項２５】 前記第１のリード及び前記第２のリー
    ドの内端は前記ヒートシンクの側縁よりもヒートシンク
    の内側に所定の間隔を有して重なるように位置させる工
    程と、 前記ヒートシンク上に絶縁性のスペーサを介して前記第
    １のリード及び前記第２のリードを重ねた後前記ワイヤ
    ボンディングを行う工程と、 前記半導体チップ及び前記ワイヤを前記封止体を構成す
    る樹脂よりも耐熱性が高い樹脂によって被ってアンダー
    コートレジンを形成する工程と、 前記トランスファモールドによる片面モールドにおい
    て、前記ヒートシンクとこのヒートシンクに重なる前記
    ネジ留め片及び前記スペーサの一部をモールド型で締め
    つけて保持して前記半導体チップ及び前記ワイヤ並びに
    前記アンダーコートレジンを被う前記封止体を形成する
    工程とを有することを特徴とする請求項２１に記載の半
    導体装置の製造方法。
  26. 【請求項２６】 前記ヒートシンクの主面に、電界効果
    トランジスタが形成された半導体チップと、この半導体
    チップのゲート・ドレイン方向に沿う両端側に容量が形
    成された半導体チップを固定する工程と、 前記ワイヤボンディング工程では、前記電界効果トラン
    ジスタの上面のドレイン電極と、前記容量が形成された
    一方の半導体チップの上部電極を複数のワイヤで接続す
    るとともに、前記上部電極と前記第１のリードを複数の
    前記ワイヤで接続し、 前記電界効果トランジスタの上面のゲート電極と、前記
    容量が形成された他方の半導体チップの上部電極を複数
    のワイヤで接続するとともに、前記上部電極と前記第２
    のリードを複数のワイヤで接続して基地局用高周波電力
    増幅器を製造することを特徴とする請求項２１に記載の
    半導体装置の製造方法。
JP2002029598A 2002-02-06 2002-02-06 半導体装置及びその製造方法 Pending JP2003234442A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002029598A JP2003234442A (ja) 2002-02-06 2002-02-06 半導体装置及びその製造方法
US10/318,018 US6847112B2 (en) 2002-02-06 2002-12-13 Semiconductor device and manufacturing the same
US10/352,023 US6703261B2 (en) 2002-02-06 2003-01-28 Semiconductor device and manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002029598A JP2003234442A (ja) 2002-02-06 2002-02-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003234442A true JP2003234442A (ja) 2003-08-22

Family

ID=27677889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002029598A Pending JP2003234442A (ja) 2002-02-06 2002-02-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6847112B2 (ja)
JP (1) JP2003234442A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187145A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置
JP2008258455A (ja) * 2007-04-06 2008-10-23 Citizen Electronics Co Ltd 発光ダイオード
JP2010080616A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 高周波部品の加工方法、その加工装置及び高周波部品
JP2010186931A (ja) * 2009-02-13 2010-08-26 Mitsubishi Electric Corp 電力用半導体装置
JP2014183302A (ja) * 2013-03-21 2014-09-29 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
JP2015191939A (ja) * 2014-03-27 2015-11-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2016129254A (ja) * 2012-10-01 2016-07-14 富士電機株式会社 半導体装置
KR20220032070A (ko) * 2019-07-09 2022-03-15 후아웨이 테크놀러지 컴퍼니 리미티드 패키징 구조체 및 전력 증폭기
JP7237258B1 (ja) * 2022-07-07 2023-03-10 三菱電機株式会社 半導体装置および電力変換装置
KR20230079238A (ko) * 2021-04-23 2023-06-05 울프스피드, 인크. 전력 모듈
JP7408804B2 (ja) 2019-11-27 2024-01-05 ザ・ノコ・カンパニー 半導体デバイス、プリント回路基板（ｐｃｂ）、および電池管理システム（ｂｍｓ）における、パワー半導体デバイス（ｍｏｓｆｅｔ）の制御ピン（ゲートピン）をプリント回路基板（ｐｃｂ）にインターフェースする方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
JP4283514B2 (ja) * 2002-09-24 2009-06-24 株式会社日立製作所 電子回路装置
JP2004200264A (ja) * 2002-12-17 2004-07-15 Renesas Technology Corp 半導体装置およびその製造方法
US20050253233A1 (en) * 2004-04-28 2005-11-17 Takayuki Murai Power module and electric transportation apparatus incorporating the same
DE102004042488A1 (de) * 2004-08-31 2006-03-16 Siemens Ag Elektrische Baugruppe
US7511361B2 (en) * 2005-01-05 2009-03-31 Xiaotian Zhang DFN semiconductor package having reduced electrical resistance
TW200701484A (en) * 2005-06-17 2007-01-01 Cyntec Co Ltd Method for preventing the encapsulant flow-out
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
JP5112101B2 (ja) * 2007-02-15 2013-01-09 株式会社東芝 半導体パッケージ
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
US20110075392A1 (en) 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8314487B2 (en) * 2009-12-18 2012-11-20 Infineon Technologies Ag Flange for semiconductor die
CN102044517B (zh) * 2010-11-30 2013-04-17 天水华天科技股份有限公司 一种超大功率ic芯片封装件的生产方法
US9666504B2 (en) 2011-06-30 2017-05-30 Vestas Wind Systems A/S Heat sink for cooling of power semiconductor modules
JP5905328B2 (ja) * 2012-05-11 2016-04-20 株式会社日立製作所 半導体装置
CN103887183B (zh) * 2012-12-21 2017-09-12 华为技术有限公司 金/硅共晶芯片焊接方法及晶体管
US20140306331A1 (en) * 2013-04-11 2014-10-16 Infineon Technologies Austria Ag Chip and chip arrangement
US9461005B2 (en) * 2015-02-12 2016-10-04 Ampleon Netherlands B.V. RF package with non-gaseous dielectric material
CN108352364B (zh) * 2015-09-01 2021-07-13 马科技术解决方案控股公司 空气腔封装
US10199303B1 (en) 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
US10798854B2 (en) 2018-04-25 2020-10-06 Ford Global Technologies, Llc Modular power module with integrated coolant passageway and assemblies thereof
CN108511188B (zh) * 2018-05-15 2024-02-27 山东晶导微电子股份有限公司 一种贴片电容封装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0257681A3 (en) * 1986-08-27 1990-02-07 STMicroelectronics S.r.l. Method for manufacturing plastic encapsulated semiconductor devices and devices obtained thereby
US4758927A (en) * 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board
US5648764A (en) * 1989-08-09 1997-07-15 Fujitsu Ten Limited Apparatus for remotely controlling a door locking state and theft prevention alarm state of an automobile
US5907474A (en) * 1997-04-25 1999-05-25 Advanced Micro Devices, Inc. Low-profile heat transfer apparatus for a surface-mounted semiconductor device employing a ball grid array (BGA) device package
US5949649A (en) * 1998-04-28 1999-09-07 Spectrian, Inc. High power semiconductor device having bolt-down ceramic platform
US6362964B1 (en) * 1999-11-17 2002-03-26 International Rectifier Corp. Flexible power assembly
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187145A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置
JP2008258455A (ja) * 2007-04-06 2008-10-23 Citizen Electronics Co Ltd 発光ダイオード
JP2010080616A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 高周波部品の加工方法、その加工装置及び高周波部品
JP2010186931A (ja) * 2009-02-13 2010-08-26 Mitsubishi Electric Corp 電力用半導体装置
JP2016129254A (ja) * 2012-10-01 2016-07-14 富士電機株式会社 半導体装置
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014183302A (ja) * 2013-03-21 2014-09-29 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
JP2015191939A (ja) * 2014-03-27 2015-11-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR20220032070A (ko) * 2019-07-09 2022-03-15 후아웨이 테크놀러지 컴퍼니 리미티드 패키징 구조체 및 전력 증폭기
JP2022540168A (ja) * 2019-07-09 2022-09-14 華為技術有限公司 パッケージング構造および電力増幅器
JP7372435B2 (ja) 2019-07-09 2023-10-31 華為技術有限公司 パッケージング構造および電力増幅器
KR102610351B1 (ko) * 2019-07-09 2023-12-05 후아웨이 테크놀러지 컴퍼니 리미티드 패키징 구조체 및 전력 증폭기
JP7408804B2 (ja) 2019-11-27 2024-01-05 ザ・ノコ・カンパニー 半導体デバイス、プリント回路基板（ｐｃｂ）、および電池管理システム（ｂｍｓ）における、パワー半導体デバイス（ｍｏｓｆｅｔ）の制御ピン（ゲートピン）をプリント回路基板（ｐｃｂ）にインターフェースする方法
KR20230079238A (ko) * 2021-04-23 2023-06-05 울프스피드, 인크. 전력 모듈
KR102643499B1 (ko) 2021-04-23 2024-03-07 울프스피드, 인크. 전력 모듈
JP7237258B1 (ja) * 2022-07-07 2023-03-10 三菱電機株式会社 半導体装置および電力変換装置
WO2024009458A1 (ja) * 2022-07-07 2024-01-11 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US20030153128A1 (en) 2003-08-14
US6703261B2 (en) 2004-03-09
US6847112B2 (en) 2005-01-25
US20030155645A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JP2003234442A (ja) 半導体装置及びその製造方法
US8513059B2 (en) Pre-molded clip structure
US8049312B2 (en) Semiconductor device package and method of assembly thereof
JP3007023B2 (ja) 半導体集積回路およびその製造方法
US6756658B1 (en) Making two lead surface mounting high power microleadframe semiconductor packages
US11574855B2 (en) Package with dies mounted on opposing surfaces of a leadframe
US6633080B2 (en) Semiconductor device
US9691748B2 (en) Forming a panel of triple stack semiconductor packages
US7851897B1 (en) IC package structures for high power dissipation and low RDSon
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
KR100477568B1 (ko) 반도체 패키지 및 그 제조방법
CN108155172B (zh) 集成电路封装
US10083898B2 (en) Manufacturing method of semiconductor device and semiconductor device
CN112071816A (zh) 半导体封装和制造半导体封装的方法
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
JP2005175512A (ja) 半導体装置
JP2750916B2 (ja) 半導体装置およびその製造方法
CN112768427A (zh) 氮化镓hemt的封装结构及封装方法
JP2000277563A (ja) 半導体装置
JPH098060A (ja) 半導体装置
JP2005026624A (ja) 樹脂封止型半導体装置の製造方法