JP4175343B2 - 半導体ペレット及び半導体装置 - Google Patents

半導体ペレット及び半導体装置 Download PDF

Info

Publication number
JP4175343B2
JP4175343B2 JP2005180213A JP2005180213A JP4175343B2 JP 4175343 B2 JP4175343 B2 JP 4175343B2 JP 2005180213 A JP2005180213 A JP 2005180213A JP 2005180213 A JP2005180213 A JP 2005180213A JP 4175343 B2 JP4175343 B2 JP 4175343B2
Authority
JP
Japan
Prior art keywords
electrode pads
electrode pad
semiconductor pellet
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005180213A
Other languages
English (en)
Other versions
JP2006013497A (ja
Inventor
彰男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005180213A priority Critical patent/JP4175343B2/ja
Publication of JP2006013497A publication Critical patent/JP2006013497A/ja
Application granted granted Critical
Publication of JP4175343B2 publication Critical patent/JP4175343B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

この発明は、半導体装置の電極パッドの配置及び構造に関するもので、特に半導体ペレットの周辺部に複数の列をなして配置された電極パッドを有する半導体ペレット及び半導体装置に関するものである。
半導体素子においては、回路動作のための信号の入出力や電位の供給のために電極パッドが設けられている。この電極パッドは、半導体集積回路の入出力端子となるリードフレームやボールグリッドアレイ（ＢＧＡ）用基板などにワイヤボンディングにより電気的に接続される。ワイヤボンディングにより接続する距離を短くするため、電極パッドは一般的に半導体ペレットの外周部に形成される。ワイヤボンディングは金などの金属球を電極パッドに押し付けて接続し、その後細線を中空上で橋渡し、リードフレームなどに再度押し付けて接続する。このため、電極パッドは金属球が押し付けられる部分の面積に更に余裕を持った広さの領域が必要である。
一方、集積回路の微細化が進むにつれて、一つの半導体ペレットに設ける電極パッドの数も増加している。このため、電極パッドを半導体ペレットの外周部に一列に配置することが難しくなり、電極パッド数の多い半導体ペレットでは電極パッドを２列に配置している。
なお、2列に電極パッドを配置した従来技術としては、例えば、下記の特許文献に示されるようなものがある。
特開平２−１１９２３３号公報 特開平２−１８６６５０号公報
しかしながら、上述のような２列構成の電極パッドを有する半導体ペレットにおいては、電極パッドとリードフレームまたは基板とをワイヤボンディングによって電気的に接続（配線）するとき、半導体ペレットの位置ずれなどが要因でワイヤボンディングの金属細線間が電気的にショートしてしまう不良が発生するといった問題点があった。
上記課題を解決するため、この発明では、中央部に集積回路が形成され、周辺部に第１の電極パッドが列状に配置され、第２の電極パッドが第１の電極パッドより外側で第１の電極パッド列と並行に列状に設けられた半導体ペレットにおいて、第２の電極パッドの配置を工夫した。具体的には、第１の電極パッド列と第２の電極パッド列を間隔Ｃ（ここで、間隔Ｃはある電極の中心から他の電極の中心までの距離）だけ離間させ、第１の電極パッドは一定の間隔Ｐ（ここで、間隔Ｐはある電極の中心から他の電極の中心までの距離）を有して配置し、それぞれの電極幅をＳ１としたとき、第２の電極パッドを幅Ｌの配線に接続し、その幅を幅Ｓ２（Ｐ＞Ｓ２＞Ｓ１＋Ｌ）として、半導体ペレットの中心から引かれた線と半導体ペレットの一片とのなす角θ（θ＜９０°）がθ＞ｔａｎ-1（２Ｃ／（Ｐ−Ｓ１））の範囲内にある第２の電極パッドは、前記第１の電極パッド間の中央にその中心が位置するよう配置し、これ以外の第２の電極パッドの中心は、第１の電極パッド間の中央よりも前半導体ペレットの角部よりにずれて位置させた。
この発明によれば半導体ペレットの電極パッドとリードフレームやパッケージ用基板などの外部端子とをワイヤボンディングする時、ワイヤボンディングの金属細線間のショートを防ぐことができる。
以下に、実施例を示す。
図１（Ａ）、（Ｂ）及び図２はこの発明の第１の実施例の半導体ペレットを示す図である。図１（Ａ）に示すように、半導体ペレット１には周辺部の内側には略正方形の第１の電極パッド２が均一な間隔をもって列状に設けられている。第１の電極パッド２の外側には長方形の第２の電極パッド３がやはり列状に設けられている。なお、図には明記していないが、半導体ペレット１の中央部には集積回路が形成されている。
ここで、半導体ペレットは４本の直線によって２つの領域に区分される。直線によって挟まれた狭い領域、即ち半導体ペレットの各辺の中央部の領域を領域Ａ、それ以外の領域（半導体ペレットの角部に近い領域）を領域Ｂとする。領域Ａと領域Ｂとでは第２の電極パッド３の配置が異なる。具体的には、図１（Ｂ）及び図２を用いて説明する。
図１（Ｂ）は図１（Ａ）に示した半導体ペレットの領域Ａにおける第１及び第２の電極パッド２、３の配置関係を詳細に示した図である。一片の長さＳ１の略正方形の第１の電極パッド２は、それぞれが集積回路と配線４を介して電気的に接続されている。配線４はその用途によって様々な幅を有するが、ここではＬ＝０．０４ｍｍの幅を有している。第１の電極パッド２は一定の間隔Ｐ（ここで間隔Ｐは、第１の電極パッド２の中心間の距離である）だけ離間されて直線上（列状）に配置されている。
短辺の長さが第１の電極パッドの一片の長さＳ１と等しい長方形の第２の電極パッド３は、第１の電極パッド２の間を通過するよう配置された配線４を介して集積回路と電気的に接続されている。第２の電極パッド３は第１の電極パッド２よりも外側の直線上（列状）に配置されている。ここで、第１の電極パッドが並んでいる仮想中心線５と第２の電極パッドが並んでいる仮想中心線６とは平行であり、その距離ＣはＳ１より電極パッドを配置する為の余裕分だけ大きな数値となっている。さらに、第２の電極パッド３は、ある第１の電極パッド１の中心の位置に対応する位置近傍から隣の第１の電極パッド１の中心の位置に対応する位置近傍までその長辺が延在する長方形の形状を有している。即ち、第２の電極パッド３は第１の電極パッド２の間の中央にその中心が位置するよう配置されているのである。このため、第２の電極パッド３の長辺の長さＳ２は、 Ｐ＞Ｓ２＞Ｓ１＋Ｌ という関係を有している。
次に、領域Ｂについて説明する。図２は図１（Ａ）に示した半導体ペレットの領域Ｂ（一部の領域Ａを含む）における第１及び第２の電極パッド２、３の配置関係を詳細に示した図である。第１の電極パッド２に関しては、領域Ａと同一であるためその説明を省略する。
第２の電極パッド３は、その形状、配線４との接続及び直線状に並んでいる点は領域Ａと同一である。領域Ｂの第２の電極パッド３に関して、領域Ａと異なる点は、第２の電極パッド３の第１の電極パッド２に対する位置関係である。すなわち、第２の電極パッド３の中心の位置が、第１の電極パッド２間の中心位置ではなく、角部にずらせた位置になる。この実施例においては、領域Ｂにおいて、第２の電極パッド３の短辺のうち半導体ペレット１の角部に近い方は、第１の電極パッド１の辺のうち半導体ペレット１の角部に近い方と半導体ペレット１の辺と垂直な線において揃っている。
次に、上述した領域Ａ及び領域Ｂに分けて第２の電極パッド３の配置を換えた理由及び領域の設定について説明する。図３は第１の実施例の半導体ペレットの領域の設定限界を説明する図である。
図３においては領域Ａのような第１及び第２の電極パッド２、３の配置関係で、領域Ｂにおいてワイヤボンディングした場合のワイヤボンディングの方向を示している。ここで、従来の技術でも説明したように、ワイヤボンディングの始点もしくは終点（端部：すなわち電極パッド及びリードフレームまたは基板）には金属球が物理的に押し付けられる。電極パッドにおいてはその中心に金属球がくるよう位置合わせされるが、機械の精度などにより位置ずれが起こる。略正方形状の第１の電極パッドは、この位置ずれマージンを縦方向及び横方向とも考慮してその大きさが決められている。一方、第２の電極パッドにおいては、短辺が第１の電極パッドの一辺と同じ長さの長方形になっている。これは、縦方向の位置ずれマージンを第１の電極と同様にして、横方向についてはワイヤボンディングする対象（一般に、同一種の半導体ペレットをリードフレームにワイヤボンディングしたり、基板にワイヤボンディングしてＢＧＡにパッケージングすることはよく行われる）の変化に対応できるようにしているのである。
ところで、ワイヤボンディングは半導体ペレットの中心からの放射線の方向にワイヤボンドされる。すなわち、半導体ペレットの辺の中央部（領域Ａ）ではこの辺に対してほぼ垂直な方向にボンディングされる。したがって、図１（Ｂ）に示したように第２の電極パッド３を第１の電極パッド２の間の中央にその中心が位置するよう配置すればワイヤボンディングした金属細線がショートする可能性は低くなる。しかしながら、半導体ペレットの角部に近い領域Ｂにおいてはこのような位置関係ではうまく行かない。
図３で示すように、領域Ｂでは第１及び第２の電極パッド２、３から角度をもってリードフレームなどにワイヤボンドされるため、第２の電極パッド３からワイヤボンドされる金属細線が第１の電極パッド２からワイヤボンドされる金属細線のほぼ中央に位置するためには第２の電極パッド３の中央部から大きくずれた位置に金属球を位置させなければならない。横方向の位置ずれマージンを考慮して、金属球の中心が位置できる限界の位置は、第２の電極パッド３の半導体ペレット１の角部側の短辺から第１の電極パッドの辺の長さＳ１の半分、即ちＳ１／２の位置である。なお、ここでは隣接する第２の電極パッドを離間させるためのマージンを考慮せず計算している。このマージンδを考慮した場合は、以下の式においてＰ／２−Ｓ１／２の代わりにＰ／２−Ｓ１／２−δとすれば良い。限界の位置を通る直線２０が半導体ペレットの辺２１と交わってできる角θ（θ＜９０°）は次の式で表すことができる。
ｔａｎθ＝Ｃ／（Ｐ／２−Ｓ１／２）
∴θ＝ ｔａｎ-1（２Ｃ／（Ｐ−Ｓ１）
角度θがこの値よりも小さくなると領域Ａにおける第１及び第２の電極パッド２、３の位置関係ではワイヤボンディングできなくなる。そこで、第２の電極パッド３の半導体ペレット１の角部側の短辺をさらに半導体ペレット１の角部側にずらした領域Ｂにおける第１及び第２の電極パッド２、３の位置関係では、上述のような問題なくワイヤボンディングを行うことができる。
図４（Ａ）、（Ｂ）及び図5はこの発明の第１の実施例の変形例の半導体ペレットを示す図である。なお、図４（Ａ）、（Ｂ）及び図5において図１（Ａ）、（Ｂ）及び図２と同一部分には同一符号を付してその説明を省略する。図４（Ａ）に示すように、第１の実施例の変形例では、第１の電極パッド３２が半導体ペレットの中心方向に向かう辺を長辺とした長方形に形成されている。その他の構成は第１の実施例と同一である。なお、第１の電極パッド３２の短辺は第１の実施例で用いた長さＳ１である。
第１の実施例の変形例では、第１の実施例の効果に加えて第１の電極パッド３２でのワイヤボンディングの位置を半導体ペレットの中心方向（またはその逆方向）にずらすことができるため、より大きな自由度をもってワイヤボンディングすることが可能になる。
図６（Ａ）、（Ｂ）及び図７（Ａ）、（Ｂ）はこの発明の第２の実施例の半導体ペレットを示す図である。なお、図６（Ａ）、（Ｂ）及び図７（Ａ）において図１（Ａ）、（Ｂ）及び図２と同一部分には同一符号を付してその説明を省略する。
図６（Ａ）に示すように、第２の実施例の半導体ペレットには、第２の電極パッド３の外側にダミー電極パッド４０が列状に形成されている。このダミー電極パッド４０は図６（Ｂ）に示すように領域Ａにおいては第２の電極パッド３に一致した外側の位置に形成されている。領域Ｂにおいては、図７（Ａ）に示すようにダミー電極パッド４０は第２電極パッド３から半導体ペレット１の角部側にややずれて形成されている。このダミー電極パッド４０には円柱状の金属層４１が設けられている。この金属層４１はワイヤボンディングの金属球と同様に物理的に押し付けられて設けられている。なお、図７（Ｂ）に示すように金属層４１の厚さｄは３〜１０μｍに形成されている。
半導体ペレット１はその表面が樹脂で覆われる。一般的に半導体ペレットを樹脂とは熱膨張係数に差がある。樹脂は熱収縮によりワイヤボンディングされた金属球と第１及び第２電極パッド２、３の接続界面にストレスを与える。金属層４１はこの熱収縮によるストレスを低減するために設けたものである。熱収縮によるストレスはワイヤボンディングされた金属球ばかりではなく金属層４１にも与えられる。熱収縮によるストレスは半導体ペレットの外側に行くほど強くなる。金属層４１は金属球より外側に設けられているため、熱収縮によるストレスは金属層４１がその大部分を受け、結果としてワイヤボンディングされた金属球が受けるストレスは低減されるのである。
以上説明したように第２の実施例の半導体ペレットでは第１の実施例で得た効果に加えて、ワイヤボンディングされた金属球が受けるストレスは低減されるという効果がある。
図８（Ａ）、（Ｂ）及び図９（Ａ）、（Ｂ）はこの発明の第２の実施例の変形例の半導体ペレットを示す図である。なお、図８（Ａ）、（Ｂ）及び図９（Ａ）、（Ｂ）において図６（Ａ）、（Ｂ）及び図７（Ａ）、（Ｂ）と同一部分には同一符号を付してその説明を省略する。
図８（Ａ）に示すように、第２の実施例の変形例の半導体ペレットには、第２の実施例と同様に第２の電極パッド３の外側にダミー電極パッド４０が列状に形成されている。このダミー電極パッド４０上には同一形状の金属層５１が設けられている。この金属層５１は蒸着またはめっきなどの手段でダミー電極パッド４０上に設けられている。金属層５１の膜厚は第２の実施例と同様に３〜１０μｍである。
この第２の実施例の変形例では、第２の実施例で得た効果に加えて、金属層が蒸着またはめっきという手段で設けられているため生産が短時間で容易にできるという効果がある。
図１０（Ａ）、（Ｂ）及び図１１（Ａ）、（Ｂ）はこの発明の第３の実施例の半導体ペレットを示す図である。なお、図１０（Ａ）、（Ｂ）及び図１１（Ａ）、（Ｂ）において図８（Ａ）、（Ｂ）及び図９（Ａ）、（Ｂ）と同一部分には同一符号を付してその説明を省略する。
第３の実施例の半導体ペレットでは、図１０（Ａ）に示すように、第２の電極パッド３とその外側に設けられたダミー電極パッド４０とが配線６４で電気的に接続されている。その他の点については第２の実施例の変形例と同じである。
金属層５１が設けられたダミー電極パッド４０は第２の電極パッド３と電気的に接続されているため電気動作試験をするための電極パッドとして利用可能である。電気動作試験は、試験用端子を電極パッドに接触させて行うプロービングと呼ばれる方法が良く用いられている。試験用端子をその後ボンディングが行われる第２の電極パッド３で行った場合、パッドに試験用端子が接触することにより傷がつき信頼性上問題になる可能性があった。しかし第３の実施例の半導体ペレットによれば第２の電極パッドの電気動作試験においてはダミー電極パッド４０に設けられた金属層５１に試験用端子を接触させて行う。金属層５１は３〜１０μｍの厚さがあるため、試験用端子の接触による傷が金属層５１についたとしても特に問題にはならない。また、試験用端子の高さ方向の位置合わせ精度に数μｍの余裕ができる。これにより試験端子の高さ方向の位置合わせ時間を短縮できる効果もある。
図１２（Ａ）、（Ｂ）及び図１３（Ａ）、（Ｂ）はこの発明の第３の実施例の変形例の半導体ペレットを示す図である。なお、図１２（Ａ）、（Ｂ）及び図１３（Ａ）、（Ｂ）において図１０（Ａ）、（Ｂ）及び図１１（Ａ）、（Ｂ）と同一部分には同一符号を付してその説明を省略する。
第３の実施例の変形例の半導体ペレットでは、図１２（Ａ）に示すように、第１の電極パッド２の内側に第２のダミー電極パッド７０を設けている。第２のダミー電極パッド７０は配線４によって第１の電極パッド２と電気的に接続されている。第２のダミー電極パッド７０上にはダミー電極パッド４０と同様に金属層７１が設けられている。金属層７１の厚さ及び形成方法は金属層５１と同様であるのでその説明は省略する。
金属層７１が設けられた第２のダミー電極パッド７０はダミー電極パッド４０と同様に電気動作試験をするための電極パッドとして利用可能である。
第３の実施例の変形例では、第３の実施例の効果に加えて、第１の電極パッド２の電気動作試験においても第２の電極パッドの電気動作試験と同様な効果が得られるという効果がある。
図１４（Ａ）、（Ｂ）及び図１５（Ａ）、（Ｂ）はこの発明の第４の実施例の半導体ペレットを示す図である。なお、図１４（Ａ）、（Ｂ）及び図１５（Ａ）において図１（Ａ）、（Ｂ）及び図２と同一部分には同一符号を付してその説明を省略する。
第４の実施例の半導体ペレットでは、図１４（Ａ）に示すように、第１の電極パッド２の内側に第３の電極パッド８０が設けている。第３の電極パッド８０は配線４によって第２の電極パッド３と電気的に接続されている。その他の点については第１の実施例の半導体ペレットと同様であるのでその説明は省略する。
図１５（Ｂ）は第４の実施例の半導体ペレットを外部端子にワイヤボンディングした状態を示す断面図である。図１５（Ｂ）に示すように、ボールグリッドアレイなどのパッケージ構造に用いる外部端子８１では高さの異なる端子８２、８３が設けられている場合がある。このような外部端子８１と半導体ペレット１とをワイヤボンディングするとき、半導体ペレット１の外側の第２の電極パッド３は外部端子８１の低い位置の端子８２と低い軌道の金属細線８４にてワイヤボンディングされる。また、半導体ペレット１の内側の第１の電極パッド２は外部端子８１の高い位置の端子８３と高い軌道の金属細線８５にてワイヤボンディングされる。このように第２の電極パッド３は低い位置の端子８２と、第１の電極パッド２は高い位置の端子８３と接続されるようそれぞれが割り当てられるが、外部端子８１におけるそれぞれの端子の位置関係や配線などの都合により、第２の電極パッド３が高い位置の端子８３と接続しなければならない場合もある。このような場合は、図１５（Ｂ）に示すように第３の電極パッド８０を高い位置の端子８３と高い軌道の金属細線８５にてワイヤボンディングする。
以上説明したように第４の実施例によれば、半導体ペレットの電極パッドから段差のある外部端子へワイヤボンディングするとき、半導体ペレットの外側の電極パッド３を高い位置の端子と接続しなければならない場合でも金属細線間のショートを防止することができる。
第１の実施例の半導体ペレットを示す図である。 第１の実施例の半導体ペレットの一部を示す図である。 第１の実施例の半導体ペレットの領域の設定限界を説明する図である。 第１の実施例の変形例の半導体ペレットを示す図である。 第１の実施例の変形例の半導体ペレットの一部を示す図である。 第２の実施例の半導体ペレットを示す図である。 第２の実施例の半導体ペレットの一部を示す図である。 第２の実施例の変形例の半導体ペレットを示す図である。 第２の実施例の変形例の半導体ペレットの一部を示す図である。 第３の実施例の半導体ペレットを示す図である。 第３の実施例の半導体ペレットの一部を示す図である。 第３の実施例の変形例の半導体ペレットを示す図である。 第３の実施例の変形例の半導体ペレットの一部を示す図である。 第４の実施例の半導体ペレットを示す図である。 第４の実施例の半導体ペレットの一部を示す図である。
符号の説明
１・・・半導体ペレット
２・・・第１の電極パッド
３・・・第２の電極パッド
４・・・配線

Claims (5)

  1. 中央部に集積回路が形成され、周辺部に複数の第１の電極パッドが列状に配置され、複数の第２の電極パッドが前記第１の電極パッドより外側で前記第１の電極パッドの列と並行に列状に配置される半導体ペレットにおいて、
    前記半導体ペレットの辺に沿った前記第２の電極パッドの辺の長さは、前記半導体ペレットの辺に沿った前記第１の電極パッドの辺の長さよりも長く、
    複数の前記第１の電極パッドの各々は隣り合う他の第１の電極パッドと所定の間隔離間されて配置され、
    複数の前記第２の電極パッドには、その中心が第１の電極パッド間の中央に位置するように配置されたもの、第１の電極パッド間の中央から前記半導体ペレットの角部よりにずれて位置するよう配置されたものとを含み、
    複数の前記第２の電極パッドの各々は対応する第１の電極パッド間に設けられる配線によって前記集積回路と電気的に接続されること、
    を特徴とする半導体ペレット。
  2. 前記第１の電極パッドの各々は所定の長さの辺からなる略正方形状であり、前記第２の電極パッドの各々は短辺の長さが前記所定の長さである長方形状であることを特徴とする請求項１記載の半導体ペレット。
  3. 請求項１または請求項２記載の前記半導体ペレットと外部端子とを有し、前記第１及び前記第２の電極パッドは該外部端子とワイヤボンディングにて電気的に接続されてなることを特徴とする半導体装置。
  4. 請求項１または請求項２記載の前記半導体ペレットと基板とを有し、前記第１及び前記第２の電極パッドは該基板とワイヤボンディングにて電気的に接続されてなることを特徴とする半導体装置。
  5. 請求項３または請求項４記載の半導体装置において、前記第１の電極パッドにワイヤボンディングにて接続される金属細線の軌道の高さは前記第２の電極パッドにワイヤボンディングにて接続される金属細線の軌道の高さと異なることを特徴とする半導体装置。
JP2005180213A 2005-06-21 2005-06-21 半導体ペレット及び半導体装置 Expired - Lifetime JP4175343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005180213A JP4175343B2 (ja) 2005-06-21 2005-06-21 半導体ペレット及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005180213A JP4175343B2 (ja) 2005-06-21 2005-06-21 半導体ペレット及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003365824A Division JP3706379B2 (ja) 2003-10-27 2003-10-27 半導体ペレット

Publications (2)

Publication Number Publication Date
JP2006013497A JP2006013497A (ja) 2006-01-12
JP4175343B2 true JP4175343B2 (ja) 2008-11-05

Family

ID=35780282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005180213A Expired - Lifetime JP4175343B2 (ja) 2005-06-21 2005-06-21 半導体ペレット及び半導体装置

Country Status (1)

Country Link
JP (1) JP4175343B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181976A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 固体撮像装置および撮像装置
WO2021187101A1 (ja) * 2020-03-19 2021-09-23 京セラ株式会社 発光素子アレイおよびこれを備える光プリントヘッドならびに画像形成装置

Also Published As

Publication number Publication date
JP2006013497A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
JP3516608B2 (ja) 半導体装置
JP4674113B2 (ja) 半導体装置及びその製造方法
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
CN1568543B (zh) 半导体元件
CN101261975A (zh) 半导体器件
JPH1145903A (ja) 半導体素子及び半導体装置
JP2007005452A (ja) 半導体装置
JP3497847B2 (ja) 半導体装置およびその製造方法
JP4175343B2 (ja) 半導体ペレット及び半導体装置
JP2005026679A (ja) 半導体装置
US20100283145A1 (en) Stack structure with copper bumps
US20150069602A1 (en) Chip-on-film device
JP3706379B2 (ja) 半導体ペレット
JP3990679B2 (ja) 半導体実装用回路基板を備えた半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
US20110031604A1 (en) Semiconductor package requiring reduced manufacturing processes
US7485960B2 (en) Semiconductor device and manufacturing method thereof
JP4523425B2 (ja) 半導体素子搭載用基板
JP7454345B2 (ja) 半導体装置及びその製造方法、ならびに電子機器
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JPH10107083A (ja) 電気回路素子及びその実装体構造
US20220246560A1 (en) Semiconductor device
JP2007335576A (ja) 半導体装置
JP4640950B2 (ja) 半導体装置
JP3887620B2 (ja) 半導体素子及び半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term