JP3496543B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3496543B2 JP3496543B2 JP33439598A JP33439598A JP3496543B2 JP 3496543 B2 JP3496543 B2 JP 3496543B2 JP 33439598 A JP33439598 A JP 33439598A JP 33439598 A JP33439598 A JP 33439598A JP 3496543 B2 JP3496543 B2 JP 3496543B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- capacitor
- voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
した直流電圧を高周波に変換して負荷に供給する電源装
置に関するものである。
は、交流電源Vsにチョッパ回路1を接続し、チョッパ
回路1の出力に平滑用のコンデンサC1を接続し、更に
平滑用のコンデンサC1にインバータ回路2を接続し、
負荷Laに電力を供給する電源装置である。図14で
は、チョッパ回路1として、インダクタL1とダイオー
ドD1、スイッチング素子Q3、整流器DB及びフィル
タ回路FTよりなる昇圧チョッパ回路を、インバータ回
路2として、スイッチング素子Q1,Q2と共振用イン
ダクタL2、直流カット用コンデンサC2、共振用コン
デンサC3よりなるハーフブリッジインバータ回路を示
している。
デンサC1の電圧VDCの過昇圧や負荷変動などによるラ
ンプ電圧Vlaの過昇圧を抑制するために、図15に示
すように、VDC検出回路3、Vla検出回路4によりコ
ンデンサC1の電圧VDC、ランプ電圧Vlaをそれぞれ
検出して、それらの出力によってチョッパ制御回路61
及びインバータ制御回路62により、チョッパ回路1や
インバータ回路2のスイッチング素子Q1〜Q3を制御
し、出力を小さくしたり、あるいは停止させたりしてい
る。これにより素子へのストレスを低減している。
パ回路1の出力であるコンデンサC1の電圧VDCの異常
昇圧を検出し、コンデンサC1の電圧VDCを制御するた
めの制御手段と、インバータ回路2の出力であるランプ
電圧Vlaの異常昇圧を検出し、ランプ電圧Vlaを制
御するための制御手段とが別々に設けられているため、
回路の部品数が増えて複雑になり、また、そのためコス
トが高くなるといった欠点があった。
におけるチョッパ回路の出力電圧とインバータ回路の出
力電圧の検出制御を簡単な回路構成で実現した電源装置
を提供することである。
課題を解決するために、図1に示すように、交流電源V
sの電圧を受けて直流を出力する少なくとも1つはスイ
ッチング素子を有するチョッパ回路1と、上記チョッパ
回路1の出力端に並列に接続される平滑用の第1のコン
デンサC1と、第1のコンデンサの電圧VDCを高周波に
変換して負荷Laに供給する少なくとも1つはスイッチ
ング素子を有するインバータ回路2と、第1のコンデン
サC1の電圧VDCを検出する第1の検出手段3と、負荷
Laの両端の電圧Vlaを検出する第2の検出手段4
と、第1の検出手段3の出力と第2の検出手段4の出力
を加算する加算手段5と、上記加算手段5により得られ
る加算値が略一定となるようにチョッパ回路1とインバ
ータ回路2のスイッチング素子を制御する制御手段6と
を有することを特徴とするものである。
例の回路図を図1に示す。図1の回路は本発明の基本構
成を示すものであり、交流電源Vsの電圧を受けて直流
を出力する少なくとも1つはスイッチング素子を有する
チョッパ回路1と、上記チョッパ回路1の出力端に並列
に接続される平滑用の第1のコンデンサC1と、第1の
コンデンサC1の電圧を高周波に変換して負荷Laに供
給する少なくとも1つはスイッチング素子を有するイン
バータ回路2と、第1のコンデンサC1の電圧VDCを検
出するVDC検出回路3と、負荷Laの両端の電圧Vla
を検出するVla検出回路4と、VDC検出回路3の出力
と、Vla検出回路4の出力を各々加算する加算回路5
と、上記加算回路5における加算値の出力を受けてチョ
ッパ回路1、インバータ回路2のスイッチング素子を制
御する制御回路6とからなっている。
る。負荷Laとして放電灯が接続された場合について説
明を行う。回路の定常時には、図示された制御回路6に
より所定の直流電圧VDC、所定のランプ電圧Vlaとな
るように制御される。回路の異常時には、VDC検出回路
3により第1のコンデンサC1の電圧VDCが検出され、
Vla検出回路4により負荷Laの両端の電圧Vlaが
各々検出される。ここで、直流電圧VDCが例えば300
(V)、ランプ電圧Vlaが100(V)だったとする
と、加算回路5の出力は400(V)に相当する電圧が
現れることになる。実際には各々の検出電圧は抵抗分圧
により、制御回路6内で用いている制御電源の電圧より
も小さく設定される。
になると、ランプ電圧Vlaは共振回路の作用により定
常点灯時の電圧よりも大きくなる。また、無負荷状態に
なると、負荷が軽くなったことにより、直流電圧VDCも
急激に上昇する。すると、加算回路5の出力は先程の4
00(V)より著しく大きくなることになる。制御回路
6内ではあらかじめ設定された400(V)より大きく
なった場合にはインバータ回路2のスイッチング周波数
を高くして出力を弱めたり、あるいは停止させることに
より、素子に余分なストレスをかけずに済む。なお、負
荷Laが寿命末期のエミレスのような状態においてもラ
ンプ電圧Vlaと直流電圧VDCの両方が大きくなること
により、同様に制御し、素子にストレスをかけずに済
む。
VDCが変動する場合を考える。もし、電源変動により直
流電圧VDCの値が大きくなる場合、負荷Laには、より
電流が流れることになり、ランプ負荷Laの負特性によ
りランプ電圧Vlaは逆に小さくなる。しかしながら、
ランプ電圧Vlaの変動幅は直流電圧VDCの変動幅ほど
は大きくないため、結果的に加算回路5の出力は大きく
なる方向に推移する。したがって、この場合も、先述し
たのと同じように、予め設定された電圧より加算回路5
の出力が大きくなったのを検出して、インバータ回路2
やチョッパ回路1のスイッチング周波数を上げたり、デ
ューティをアンバランスにしたりして、出力を弱めた
り、あるいは発振を停止させることにより素子にストレ
スをかけずに済む。
値が小さくなる場合、負荷Laには、より電流が流れな
いことになり、ランプ負荷Laの負特性によりランプ電
圧Vlaは逆に大きくなる。しかしながら、ランプ電圧
Vlaの変動幅は直流電圧V DCの変動幅ほどは大きくな
いため、結果的に加算回路5の出力は小さくなる方向に
推移する。したがって、この場合は、予め設定された電
圧より加算回路5の出力が小さくなったのを検出して、
インバータ回路2やチョッパ回路1のスイッチング周波
数を下げたり、デューティをより50%に近づけたりし
て、出力を強める方向へ制御する。そうすることによ
り、負荷Laを常に略一定の出力で駆動することができ
る。なお、加算回路5の出力が小さくなり過ぎた場合に
は、別に基準レベルを設けておき、チョッパ回路1やイ
ンバータ回路2の発振を止め、素子にストレスをかけず
に済むように構成することもできる。
C1の直流電圧VDC、ランプ電圧Vlaの2つの検出制
御が1つの制御回路で行えるため、部品点数が少なくて
済む。また、無負荷、エミレス、電源変動といった様々
な異常時に素子に過大なストレスが印加されるのを抑制
することができる。
図を図2に示す。本回路が図1と異なる点は、加算回路
5の出力と略一定の基準電圧Vkを比較器COMP1で
比較し、その出力を制御回路6に入力するように変更し
た点である。その他の構成は図1と同様である。本回路
は、例えば負荷Laの出力を調光器などで調整するとき
に、その調光範囲において、略一定の基準電圧Vkで済
む利点がある。
ついて説明する。図3は定常時におけるVDC検出回路3
の検出電圧VDCと、Vla検出回路4の検出電圧Vla
の和を調光比を横軸にとって示したものである。図の左
側が定格点灯時を、右側が調光下限時を示している。ま
た、図中、基準電圧Vkを一点鎖線で示す。図3におい
て、調光下限時のランプ電圧Vla’が定格点灯時のラ
ンプ電圧Vlaよりも大きいのは負荷の調光特性による
ものであり、この変化幅は負荷や調光の範囲によって異
なる。一方、調光下限時の直流電圧VDC’が定格点灯時
の直流電圧VDCより小さくなり、かつ、調光の全範囲に
わたって加算回路5の出力が基準電圧Vkよりも若干小
さいのは、チョッパ回路1およびインバータ回路2のス
イッチング周波数とデューティをあらかじめ適切に選ぶ
ことにより実現している。このスイッチング周波数とデ
ューティの関係を図4に示す。
ッパ回路1およびインバータ回路2のスイッチング信号
であり、チョッパ回路1の場合、τ1で示された期間が
電源をインダクタなどを介して短絡している期間であ
る。また、インバータ回路2が例えば2石の場合には、
インバータ回路2の一方のスイッチング素子の制御信号
は図示された波形であり、他方のスイッチング素子の制
御信号は図示された波形を反転したものとなる。T1が
スイッチングの1周期に相当し、スイッチング周波数f
(=1/T1)は数kHz〜数10kHzである。
形を示す。図4(a)に比べ、周波数は一定のまま、デ
ューティのみをアンバランスにしている。こうすること
によりチョッパ回路1のオン時間τ2はτ1よりも短く
なるため、チョッパ回路1の出力電圧VDCは図4(a)
の場合よりも低くなる。また、同時にインバータ回路2
においてはスイッチング信号がアンバランスになるた
め、図4(a)の場合よりも出力が絞られることにな
る。なお、図4(c)に示すように同時に周波数も高く
することによって、インバータ回路2の出力は更に絞ら
れることになる。
(a)、調光を深くするにしたがって図4(b)あるい
は図4(c)へと移行させることにより、直流電圧VDC
とランプ電圧Vlaの検出値の和が略一定で且つ基準電
圧Vkよりも低い電圧で連続的に変化させることができ
るのである。
DCが図3のように変化するようにできれば、調光のほぼ
全範囲において異常時の検出が簡単になる。すなわち、
実施例1と同様に直流電圧VDCとランプ電圧Vlaのい
ずれかが異常昇圧を起こしても1つの比較器COMP1
で検出が可能となる。
プ電圧Vlaの検出値の和よりも大きい値に設定した
が、逆に、直流電圧VDCとランプ電圧Vlaの検出値の
和よりも小さく設定した場合には、直流電圧VDCが著し
く小さくなったときにも検出制御を行うことができる。
圧チョッパを、インバータ回路2にハーフブリッジイン
バータを適用したのが図5である。図5の主回路は、交
流電源Vsと、交流電源Vsに並列的に接続されるフィ
ルタ回路FTと、フィルタ回路FTに交流入力端子が接
続されるダイオードブリッジDBと、ダイオードブリッ
ジDBの直流出力端子に接続されるインダクタL1とダ
イオードD1とコンデンサC1の直列回路と、インダク
タL1とダイオードD1の接続点と、ダイオードブリッ
ジDBのインダクタL1と接続しない側の直流出力端子
との間に接続されるスイッチング素子Q3と、コンデン
サC1に並列的に接続されるスイッチング素子Q1、Q
2の直列回路と、スイッチング素子Q2の両端に接続さ
れるイングクタL2とコンデンサC2とC3の直列回路
と、コンデンサC3に並列的に接続される負荷Laとか
らなっている。
らに詳細に示したのが図6である。まず、制御回路6
は、可変抵抗RT1、コンデンサCT1によって周波数が決
まる無安定マルチCN1と、無安定マルチCN1の出力
を受けて可変抵抗RT2とコンデンサCT2によってデュー
ティが決まる単安定マルチCN2と、単安定マルチCN
2の出力を受けてスイッチング素子Q3を駆動する駆動
回路DR1と、同じく単安定マルチCN2の出力を受け
てスイッチング素子Q1及びQ2を駆動する駆動回路D
R2とからなっている。なお、図示しないが、この駆動
回路DR2によって、スイッチング素子Q1及びQ2へ
のスイッチング信号は各々交互にオン・オフを繰り返す
信号として出力される。
と、トランジスタTr1、Tr2からなるVDC検出回路
3と、抵抗R4、R5、R6、R7と、コンデンサCf
と、トランジスタTr3、Tr4と、ダイオードDfと
からなるVla検出回路4と、上記VDC検出回路3とV
la検出回路4の出力の加算を行うための、抵抗R8、
R9、R10と、トランジスタTr5、Tr6からなる
加算回路5と、加算回路5の出力と基準電圧Vkを比較
するための、抵抗R11、R12、R13と、コンパレ
ータCOMP1とからなる比較回路とからなっている。
また、比較回路の出力はトランジスタQ4のベースヘと
接続されており、トランジスタQ4は単安定マルチCN
2の出力端に並列的に接続されているため、トランジス
タQ4のオン・オフによって単安定マルチCN2から駆
動回路DR1、DR2へ出力される信号を強制的に0に
することができる。
化させることによる周波数制御、あるいは可変抵抗RT2
を変化させることによるデューティ制御で行う。調光特
性は先述した図3のグラフに示す特性になるように可変
抵抗RT1、RT2の調整を行う。VDC検出回路3は直流電
圧VDCに比例した電流i1を抵抗R2に流すことでカレ
ントミラー回路の電流値として検出する。また、Vla
検出回路4の場合も同様にランプ電圧Vlaに比例した
電流i2を抵抗R6に流すことでカレントミラー回路の
電流値として検出する。ダイオードDfとコンデンサC
fは高周波のランプ電圧Vlaを整流平滑して振幅成分
を検出するために設けられている。加算回路5は各々の
電流を加算した電流(i1+i2)を抵抗R10に流す
ため、コンパレータCOMP1の入力端子である点eに
はR10×(i1+i2)に相当する電圧が現れ、これ
がVDC+Vlaに比例した電圧を示すことになる。ま
た、基準電圧であるVkは制御電源Vccを抵抗R11
とR12で分圧することにより得られる。
Vkであるため、コンパレータCOMP1の出力はLレ
ベルとなり、トランジスタQ4は常にオフ状態となる。
このため、単安定マルチCN2の出力は駆動回路DR
1、DR2へ入力され続け、回路は動作し続ける。一
方、無負荷などの異常が起こった場合、直流電圧VDCあ
るいはランプ電圧Vlaが著しく昇圧するためi1、i
2の電流が増加し、その結果、点eの電圧も比例して大
きくなる。すると、(点eの電圧)>Vkとなった時点
でコンパレータCOMP1の出力がLレベルからHレベ
ルに切り替わり、トランジスタQ4をオンさせることに
なる。その結果、単安定マルチCN2の出力を0にする
ことになるため、駆動回路DR1、DR2への入力信号
が無くなり、回路は停止することになる。
き、回路動作が停止する例を説明したが、検出後の制御
は停止に限らず、周波数を高くしたり、デューティをア
ンバランスにしたりして、出力を絞っても良く、あるい
は、間欠的に発振を繰り返すようにしても素子へのスト
レスを低減できることはいうまでもない。
らず、昇降圧チョッパや降圧チョッパであってもよい。
インバータ回路2についてもハーフブリッジに限らず、
1石式やフルブリッジ型であってもよい。また、負荷は
1つである必要はなく、2本以上の多灯であってもよ
い。
2つの検出が1つの検出回路で行えるため、部品点数が
少なくて済む。また、検出のための基準値の設定が略一
定で済むため、簡単な回路で基準値を設定できる。さら
に、調光の全域において、正常点灯時と異常検出の基準
値の差を小さくできるため、異常時に素子に過大なスト
レスが印加されるのを抑制することができる。
図を図7に示す。本実施例の回路は、交流電源Vsと、
交流電源Vsに並列的に接続されるフィルタ回路FT
と、フィルタ回路FTに交流入力端子が接続されるダイ
オードブリッジDBと、平滑コンデンサC1と、平滑コ
ンデンサC1に並列的に接続されるスイッチング素子Q
1、Q2の直列回路と、ダイオードブリッジDBの直流
出力端子のうち+(プラス)側端子と、スイッチング素
子Q1、Q2の接続点との間に接続されたインダクタL
1とダイオードD1の直列回路と、スイッチング素子Q
2の両端に接続されるインダクタL2とコンデンサC2
とコンデンサC3の直列回路と、コンデンサC3に並列
的に接続される負荷Laと、コンデンサC1の電圧VDC
を検出するVDC検出回路3と、負荷Laの両端の電圧V
laを検出するVla検出回路4と、VDC検出回路3の
出力とVla検出回路4の出力を加算する加算回路5
と、加算回路5の出力と略一定の基準電圧Vkとを比較
する比較器COMP1と、上記比較器COMP1の出力
を受けてスイッチング素子Q1、Q2を制御する制御回
路6とからなっている。なお、ダイオードブリッジDB
の直流出力端子のうち−(マイナス)側端子は、スイッ
チング素子Q2と平滑コンデンサC1の接続点に接続さ
れている。
イッチング要素とインバータ回路2のスイッチング要素
を1石兼用したタイプの回路である。本回路における制
御の方法は、今までの実施例と同様であるため説明は省
略する。チョッパ回路1とインバータ回路2とで兼用し
たスイッチング素子Q2の制御信号波形は図4のτで示
した期間に相当する。
は、チョッパ回路1のスイッチング要素とインバータ回
路2のスイッチング要素を兼用したため、駆動回路を減
らすことができ、回路構成をさらに簡単にできる点であ
る。しかしながら、今までの実施例に比べ、スイッチン
グ要素が1つ減ることにより、制御の自由度は低くなる
ため、コンデンサC1の電圧VDCを図3で示したように
変化させるためには、周波数、デューティはほぼ一義的
に決まる。
図を図8に示す。本回路は、交流電源Vsと、交流電源
Vsに並列的に接続されるフィルタ回路FTと、平滑コ
ンデンサC1とC2の直列回路と、上記直列回路に並列
的に接続されるスイッチング素子Q1、Q2の直列回路
と、同じく上記直列回路に並列的に接続されるダイオー
ドD1、D2の直列回路と、フィルタ回路FTの一方の
出力端子と、ダイオードD1、D2の接続点との間に接
続されたインダクタL1と、フィルタ回路FTの他方の
出力端子に接続されたスイッチング素子Q1、Q2の接
続点と平滑コンデンサC1、C2の接続点との間に接続
されたインダクタL2、コンデンサC2、C3の直列回
路と、コンデンサC3に並列的に接続される負荷La
と、平滑コンデンサC1、C2の直列回路の両端電圧V
DCを検出するVDC検出回路3と、負荷Laの両端電圧V
laを検出するVla検出回路4と、VDC検出回路3の
出力とVla検出回路4の出力を加算する加算回路5
と、加算回路5の出力と略一定の基準電圧Vkとを比較
する比較器COMP1と、上記比較器COMP1の出力
を受けてスイッチング素子Q1、Q2を制御する制御回
路6とからなっている。
イッチング要素とインバータ回路2のスイッチング要素
を2石兼用したタイプの回路である。本回路における制
御の方法は、今までの実施例と同様であるため説明は省
略する。ただし、交流電源Vsが図の矢印で示す方向に
電圧が生じている電源の半周期においては、兼用したス
イッチング要素のうちスイッチング素子Q1の制御信号
波形が図4のτで示した期間に相当し、スイッチング素
子Q2の制御信号波形はその反転波形となる。また、交
流電源Vsの電圧極性が反転する残りの半周期は、逆に
スイッチング素子Q2の制御信号波形が図4のτで示し
た期間に相当し、スイッチング素子Q1の制御信号波形
はその反転波形となる。本回路が、先述してきた実施例
と異なる点は、チョッパ回路1のスイッチング要素とイ
ンバータ回路2のスイッチング要素を2石兼用したた
め、駆動回路を減らすことができ、制御回路をさらに簡
単にできる点である。さらに実施例3と比べると、チョ
ッパ回路としての動作が電源の半周期毎にスイッチング
素子Q1、Q2の間で切り替わるため、スイッチング要
素のストレスを低減できる。
図を図9に示す。本回路は、交流電源Vsと、交流電源
Vsの交流電圧を整流する整流器DBと、コンデンサC
5と、コンデンサC5に並列的に接続される高周波で交
互にオン・オフするスイッチング素子Q1、Q2の直列
回路と、コンデンサC5に並列的に接続されるインダク
タL1、平滑コンデンサC1、ダイオードD2の直列回
路と、コンデンサC1とダイオードD2の接続点とスイ
ッチング素子Q1とQ2の接続点との間に接続され、コ
ンデンサC1にアノード端子が接続されるダイオードD
1と、整流器DBの直流出力端子のうち−(マイナス)
側端子と、スイッチング素子Q1、Q2の直列回路のス
イッチング素子Q2側の端子との間に接続されるコンデ
ンサC4と、コンデンサC4と並列的に整流器DBの直
流出力端からの電流を流し得る方向に接続されるダイオ
ードD3と、整流器DBの直流出力端子のうち−(マイ
ナス)側の端子と、スイッチング素子Q1、Q2の接続
点との間に接続される、コンデンサC2とトランスT1
の1次巻線との直列回路と、トランスT1の2次側に接
続される負荷Laと、負荷Laの非電源側端子に並列的
に接続されるコンデンサC3と、トランスT1の2次側
に設けられ、一端が回路のグランドに接続されるダイオ
ードDTと抵抗RTの直列回路からなるVla検出回路
4と、コンデンサC5の両端の電圧を検出する抵抗RDC
からなるVDC検出回路3と、VDC検出回路3の出力とV
la検出回路4の出力を加算する加算回路5と、加算回
路5の出力と略一定の基準電圧Vkとを比較する比較器
COMP1と、上記比較器COMP1における出力を受
けてインバータ回路のスイッチング要素を制御する制御
回路6とからなっている。なお、整流器DBの直流出力
端子のうち+(プラス)側端子は、スイッチング素子Q
1、Q2の直列回路のスイッチング素子Q1側の端子に
接続されている。
2石の降圧チョッパを用い、インバータ回路としてハー
フブリッジインバータを用いた場合の回路を示してい
る。本回路における制御の方法は、今までの実施例と同
様であるため説明は省略する。本実施例では、インダク
タL1、平滑コンデンサC1、ダイオードD1,D2よ
りなる降圧チョッパ構成のため、コンデンサC5の両端
電圧が電源のピーク値以下の期間で入力電流歪を低減す
ることができる。また、チョッパ回路の駆動回路を省略
できるため、回路がより少ない部品点数で構成できる。
図を図10に示す。本回路は、交流電源Vsの交流出力
を整流する整流器DBと、平滑用の第1のコンデンサC
1と、第1のコンデンサC1と並列に接続されるととも
に高周波で交互にオン・オフされる一対の第1および第
2のスイッチング素子Q1、Q2の直列回路と、スイッ
チング素子Q1、Q2とそれぞれ逆並列に接続される第
1および第2のダイオード(MOSFETに内蔵される
逆方向の寄生ダイオード)と、上記スイッチング素子Q
1、Q2の接続点と、上記整流器DBの直流出力端の+
(プラス)側との間に1次巻線が接続されるトランスT
1と、トランスT1の2次巻線に接続される放電灯La
と、放電灯Laの非電源側端子に接続される共振用コン
デンサC3と、上記トランスT1の1次巻線と整流器D
Bの直流出力端の+(プラス)側端子との接続点に一端
が接続されるとともに、他端が上記コンデンサC1の−
(マイナス)側端子に接続され、かつ上記スイッチング
素子Q1、Q2のオン・オフに応じて上記トランスT1
の1次巻線と共振回路を形成する第2のコンデンサC2
とを備え、上記整流器DBの直流出力端の−(マイナ
ス)側端子と上記コンデンサC1の−(マイナス)側端
子とを接続し、スイッチング素子Q1、Q2はそれぞれ
制御回路6からの信号で駆動されるように接続した電源
装置において、トランスT1に設けられた3次巻線と、
ダイオードDTと抵抗RTからなるVla検出回路4の
出力と、コンデンサC1の+(プラス)側端子に抵抗R
DCを接続して設けられたVDC検出回路3の出力とを、加
算回路5によって加算し、上記加算回路5の出力と、略
一定の直流電源Vkとを比較器COMP1の各々+(プ
ラス)と−(マイナス)入力端子に接続し、上記比較器
COMP1の出力を制御回路6に接続したものである。
昇圧チョッパを用い、インバータ回路としてハーフブリ
ッジインバータを用いた場合の回路を示している。本回
路における制御の方法は、実施例3と同様であるため説
明は省略する。実施例3と異なるのは、ランプ電圧Vl
aを直接的に検出するのではなく、トランスT1を用い
てランプ電圧Vlaに比例した電圧を検出できるように
した点である。この場合、絶縁したまま検出が行えるた
め、制御回路が安全である。また、チョッパ回路の駆動
回路を省略できるため、回路がより少ない部品点数で構
成できる。
は、交流電源Vsと、交流電源Vsの一端に中点を接続
されたダイオードD3、D4の直列回路と、交流電源V
sの他端とダイオードD4のアノード側端子との間に接
続されるコンデンサC2と、ダイオードD3、D4の直
列回路と並列に接続される平滑作用を行うコンデンサC
1と、コンデンサC1と並列に接続されるとともに高周
波で交互にオン・オフされる一対のスイッチング素子Q
1、Q2の直列回路と、スイッチング素子Q1、Q2と
それぞれ逆並列に接続される第1および第2のダイオー
ド(MOSFETに内蔵される逆方向の寄生ダイオー
ド)と、上記スイッチング素子Q1、Q2の接続点と、
上記交流電源VsとコンデンサC2の接続点との間に1
次巻線が接続されるトランスT1と、トランスT1の2
次巻線に接続される放電灯Laと、放電灯Laの非電源
側端子に接続される共振用コンデンサC3とからなる電
源装置において、スイッチング素子Q1、Q2はそれぞ
れ制御回路6からの信号で制御されるように接続し、ト
ランスT1に設けられた3次巻線と、ダイオードDTと
抵抗RTからなるVla検出回路4の出力と、コンデン
サC1の両端に抵抗RDCを接続して設けられたVDC検出
回路3の出力とを、加算回路5によって加算し、上記加
算回路5の出力と、基準電圧Vkとを比較器COMP1
の各々+(プラス)と−(マイナス)入力端子に接続
し、上記比較器COMP1の出力を制御回路6に接続し
たものである。
源の半周期毎にチョッパ回路として動作するスイッチン
グ要素が切り替わる点である。このため、各スイッチン
グ要素のストレスが低減できる。他の動作は実施例6と
同様である。本実施例においても、実施例6と同様に、
絶縁したまま検出が行えるため、制御回路が安全であ
る。また、インバータ回路とチョッパ回路とでスイッチ
ング素子が兼用されているので、主回路の素子数が少な
くて済む。さらに、チョッパ回路の制御回路や駆動回路
を省略できるため、回路がより少ない部品点数で構成で
きる。
図を図12に示す。回路構成について、図11と異なる
点は、加算回路5の出力を別の基準電圧Vk’と比較す
る比較器COMP2を新たに設け、その出力を制御回路
6に入力したことである。本回路は、例えば電源変動や
負荷変動といった回路動作を継続したいモードと、無負
荷などの回路動作を弱めたり、停止させたいモードを区
別して制御する回路である。このことを図13を用いて
説明する。
k’を設けている。これまでの実施例では、基準電圧V
kを越えれば、回路が異常と判断して、停止したり出力
を低下させたりしていたが、無負荷やエミレスなどの他
にも基準電圧Vkを越える原因として、電源変動や負荷
変動が考えられる。しかしながら、プラスマイナス数パ
ーセントの電源変動や負荷変動であれば、出力を補償し
て、動作を継続することが望ましい。今、仮に電源電圧
が増える場合や、負荷出力が減少する場合を考える。電
源電圧が増える場合であれば直流電圧VDCが、負荷出力
が減少する場合であればランプ電圧Vlaが各々増加す
ることになる。このとき、いずれの電圧が増加した場合
でも第1の基準値Vkを越えることになる。ここで、こ
の検出電圧の和VaがVk<Va<Vk’の範囲にあれ
ば、インバータ回路の周波数を低くしたり、あるいはス
イッチング信号のデューティを50(%)に近付けて、
出力が増加する方向に補償してやる。もしも、Vk’<
Vaであったら、回路が無負荷などの異常であると判断
して、回路動作を弱めたり、停止させたりすれば良い。
出力の減少のみにとどまらず、逆に電源電圧が減少した
場合や負荷出力が増加した場合にも同様な制御を施すこ
とができる。その場合はまた新たに基準電圧Vkよりも
低い基準電圧Vk”を設定してVk”<Va<Vkの範
囲では出力補償を、Va<Vk”となった時点で回路動
作を停止などさせれば良い。
の出力電圧とインバータ回路の出力電圧の2つの検出制
御が1つの制御回路で行えるため、部品点数が少なくて
済むという利点があり、無負荷、エミレス、電源変動と
いった異常時に素子に過大なストレスが印加されるのを
抑制することができる。また、検出電圧が低くなった場
合には速やかに回路を停止でき、ちらつきやジャンプ現
象、あるいは過出力を抑えることができる。
ンバータ回路の出力に反比例するため、チョッパ回路の
出力電圧とインバータ回路の出力電圧の検出電圧の和が
略一定となる検出制御が容易になる。
の駆動回路を省略できるため、回路がより少ない部品点
数で構成できる。請求項4の発明によれば、チョッパ回
路の駆動回路を省略できるため、回路がより少ない部品
点数で構成できる。また、電源の半周期毎にチョッパ動
作を行うスイッチング要素が切り替わるため、各スイッ
チング要素のストレスが低減できる。
構成のため、チョッパ回路の出力電圧が低く設定でき、
ストレスが低減できる。また、チョッパ回路の駆動回路
を省略できるため、回路がより少ない部品点数で構成で
きる。請求項6の発明によれば、チョッパ用のインダク
タをインバータ回路のインダクタと兼用できるため、回
路の部品が少なくて済む。請求項7の発明によれば、整
流器のダイオードが2個で済むため、さらに部品を少な
くできる。
圧の大きさに応じて制御できるため、動作を継続させる
電源変動と、無負荷やエミレスなどの区別ができる。
るための波形図である。
回路を具体化して示した回路図である。
化して示した回路図である。
の回路図である。
Claims (8)
- 【請求項1】 交流電源の電圧を受けて直流を出力す
る少なくとも1つはスイッチング素子を有するチョッパ
回路と、 上記チョッパ回路の出力端に並列に接続される平滑用の
第1のコンデンサと、 第1のコンデンサの電圧を高周波に変換して負荷に供給
する少なくとも1つはスイッチング素子を有するインバ
ータ回路と、 第1のコンデンサの電圧を検出する第1の検出手段と、 負荷の両端の電圧を検出する第2の検出手段と、 第1の検出手段の出力と第2の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にチョッパ回路とインバータ回路のスイッチング素子を
制御する制御手段とを有することを特徴とする電源装
置。 - 【請求項2】 負荷は放電灯であり、負荷の出力を任
意に調整できる手段を備えたことを特徴とする請求項1
記載の電源装置。 - 【請求項3】 交流電源を整流する整流器と、 整流器の直流出力を平滑する第1のコンデンサと、 第1のコンデンサに並列的に接続され、高周波で交互に
オンオフされる一対のスイッチング素子の直列回路と、 上記一対のスイッチング素子に各々逆並列に接続される
ダイオードと、 上記一対のスイッチング素子のいずれか一方の両端に接
続される、共振用インダクタと共振用コンデンサと負荷
を含んで成る負荷回路と、 上記整流器の直流出力端子と上記一対のスイッチング素
子のいずれか一方との間に接続されたチョッパ用のイン
ダクタと、 第1のコンデンサの電圧を検出する第1の検出手段と、 負荷の両端の電圧を検出する第2の検出手段と、 第1の検出手段の出力と第2の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項1又は2に記載の電源装置。 - 【請求項4】 第1及び第2のダイオードを順方向が
一致するように直列接続した回路と、第3及び第4のダ
イオードを順方向が一致するように直列接続した回路と
を同じ方向に並列接続してダイオードブリッジ回路より
なる全波整流器を構成し、第3及び第4のダイオードと
各々逆並列に第1及び第2のスイッチング素子を接続
し、上記全波整流器の交流入力端子間にチョッパ用のイ
ンダクタを介して交流電源を接続し、上記全波整流器の
直流出力端子間に第1及び第2の平滑コンデンサの直列
回路を接続し、第1及び第2の平滑コンデンサの接続点
と、第1及び第2のスイッチング素子の接続点との間
に、共振用インダクタと共振用コンデンサと負荷を含ん
で成る負荷回路を接続して成る電力変換装置において、 第1及び第2の平滑コンデンサの直列回路の両端電圧を
検出する第1の検出手段と、 負荷の両端の電圧を検
出する第2の検出手段と、 第1の検出手段の出力と第2の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項1又は2に記載の電源装置。 - 【請求項5】 交流電源を整流する整流器と、 上記整流器の整流出力を受けて直流電圧を充電される第
1のコンデンサと、 上記整流器の整流出力と第1のコンデンサの間に整流出
力と同じ方向に直列に接続された第1のダイオードと、 第1のダイオードに並列的に接続される第2のコンデン
サと、 第1のコンデンサに並列的に接続される高周波で交互に
オンオフされる一対のスイッチング素子の直列回路と、 上記一対のスイッチング素子に各々逆並列に接続される
第2及び第3のダイオードと、 上記整流器と第1のダイオードの接続点と、上記一対の
スイッチング素子の接続点との間に直流カット用のコン
デンサを介して接続される共振用インダクタと共振用コ
ンデンサと負荷を含んで成る負荷回路と、 第1のコンデンサの両端に並列的に接続される部分平滑
回路と、 第1のコンデンサの電圧を検出する第1の検出手段と、 負荷の両端の電圧を検出する第2の検出手段と、 第1の検出手段の出力と第2の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項1又は2に記載の電源装置。 - 【請求項6】 交流電源の交流出力を整流する整流器
と、 平滑用の第1のコンデンサと、 第1のコンデンサと並列に接続されるとともに高周波で
交互にオン・オフされる一対のスイッチング素子の直列
回路と、 上記一対のスイッチング素子とそれぞれ逆並列に接続さ
れる第1及び第2のダイオードと、 上記一対のスイッチング素子の接続点と、上記整流器の
一方の直流出力端との間に1次巻線が接続されるトラン
スと、 上記トランスの2次巻線に接続される負荷回路と 上記トランスの1次巻線と整流器の直流出力端の接続点
に一端が接続されるとともに、他端が上記第1のコンデ
ンサの一方の端子に接続され、かつ上記スイッチング素
子のオン・オフに応じて上記トランスの1次巻線と共振
回路を形成する第2のコンデンサとを備え、 上記整流器の直流出力端が、上記第1のコンデンサの端
子のうちで交流電源から上記トランスと第1及び第2の
ダイオードのいずれか一方と第1のコンデンサとを介し
て電流の流れる経路が形成される側の端子に接続されて
成る電源装置において、 第1のコンデンサの電圧を検出する第1の検出手段と、 負荷の両端の電圧を検出する第2の検出手段と、 第1の検出手段の出力と第2の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項1又は2に記載の電源装置。 - 【請求項7】 第1及び第2のダイオードを順方向が
一致するように直列接続した回路と、第3及び第4のダ
イオードを順方向が一致するように直列接続した回路と
を同じ方向に並列接続してダイオードブリッジ回路より
なる全波整流器を構成し、第1及び第2のダイオードと
各々逆並列に第1及び第2のスイッチング素子を接続
し、上記全波整流器の交流入力端子間に交流電源と負荷
回路の直列回路を接続し、上記全波整流器の直流出力端
子間に平滑用の第1のコンデンサを接続し、交流電源と
負荷の接続点と全波整流器の一方の直流出力端子との間
に第2のコンデンサを接続して成る電力変換装置におい
て、 第1のコンデンサの電圧を検出する第1の検出手段と、 負荷の両端の電圧を検出する第2の検出手段と、 第1の検出手段の出力と第2の検出手段の出力を加算す
る加算手段と、 上記加算手段により得られる加算値が略一定となるよう
にスイッチング素子を制御する制御手段とを有すること
を特徴とする請求項1又は2に記載の電源装置。 - 【請求項8】 上記加算手段における加算値を任意の
基準電圧と比較する比較手段を備え、異常時には比較手
段の出力が正常時の出力とは異なることにより異常を検
出することを特徴とする請求項1乃至7のいずれかに記
載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33439598A JP3496543B2 (ja) | 1998-11-25 | 1998-11-25 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33439598A JP3496543B2 (ja) | 1998-11-25 | 1998-11-25 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000166245A JP2000166245A (ja) | 2000-06-16 |
JP3496543B2 true JP3496543B2 (ja) | 2004-02-16 |
Family
ID=18276896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33439598A Expired - Fee Related JP3496543B2 (ja) | 1998-11-25 | 1998-11-25 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3496543B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4579800B2 (ja) | 2005-09-07 | 2010-11-10 | スミダコーポレーション株式会社 | 放電灯駆動制御回路 |
JP4289422B2 (ja) | 2006-12-22 | 2009-07-01 | サンケン電気株式会社 | 交流電源装置及び交流電源装置用集積回路 |
WO2008078473A1 (ja) * | 2006-12-22 | 2008-07-03 | Sanken Electric Co., Ltd. | 交流電源装置及び交流電源装置用集積回路 |
JP4661873B2 (ja) * | 2008-01-10 | 2011-03-30 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
JP4661874B2 (ja) * | 2008-01-10 | 2011-03-30 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
JP4661872B2 (ja) * | 2008-01-10 | 2011-03-30 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
JP4661871B2 (ja) * | 2008-01-10 | 2011-03-30 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
EP2266372A4 (en) * | 2008-04-24 | 2014-10-01 | Indice Pty Ltd | POWER ADJUSTMENT |
JP5047093B2 (ja) * | 2008-08-06 | 2012-10-10 | 日立アプライアンス株式会社 | 蛍光ランプの点灯装置 |
JP5257666B2 (ja) * | 2008-09-03 | 2013-08-07 | 新電元工業株式会社 | 負荷制御装置および照明器具 |
CN111122957B (zh) * | 2019-12-26 | 2022-08-09 | 上海三菱电机·上菱空调机电器有限公司 | 过电压检测电路、过电压检测方法、逆变器及空气调节器 |
-
1998
- 1998-11-25 JP JP33439598A patent/JP3496543B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000166245A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391165B2 (en) | Discharge lamp lighting control device | |
JP2004512662A (ja) | ライン電流を連続導通させる電子安定器 | |
JP3496543B2 (ja) | 電源装置 | |
JP4405396B2 (ja) | 放電ランプを動作させるための回路 | |
US6563275B2 (en) | Discharge lamp lighting circuit | |
US6208086B1 (en) | Halogen power converter with complementary switches | |
JP3414143B2 (ja) | 電源装置 | |
KR100292489B1 (ko) | 소프트 스위칭 기술을 이용한 역률제어용 승압형 컨버터 | |
JP2975045B2 (ja) | 電源装置 | |
JP3329075B2 (ja) | 放電灯点灯装置 | |
JPH10271846A (ja) | 電源装置 | |
JPH1167478A (ja) | 放電灯点灯装置 | |
JPH07147780A (ja) | 電源装置 | |
JP3404880B2 (ja) | インバータ装置 | |
JPH0750633B2 (ja) | 放電灯点灯装置 | |
JP3505937B2 (ja) | インバータ装置 | |
JP3235295B2 (ja) | 電源装置 | |
JP3692871B2 (ja) | 電源装置 | |
JPH10271848A (ja) | 電源装置 | |
JP3331713B2 (ja) | 電源装置 | |
JP3261706B2 (ja) | インバータ装置 | |
JPH08275538A (ja) | 電源装置 | |
JP3275214B2 (ja) | 放電灯点灯装置 | |
JPH09201052A (ja) | 直流電源装置 | |
JP3404881B2 (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |