JP3495173B2 - 演算処理方法および演算処理装置 - Google Patents
演算処理方法および演算処理装置Info
- Publication number
- JP3495173B2 JP3495173B2 JP02710396A JP2710396A JP3495173B2 JP 3495173 B2 JP3495173 B2 JP 3495173B2 JP 02710396 A JP02710396 A JP 02710396A JP 2710396 A JP2710396 A JP 2710396A JP 3495173 B2 JP3495173 B2 JP 3495173B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- arithmetic processing
- exponent
- processing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims abstract description 180
- 238000003672 processing method Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 claims description 53
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000010606 normalization Methods 0.000 description 22
- 238000001514 detection method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000010365 information processing Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 208000003629 Rupture Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4876—Multiplying
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3875—Pipelining a single stage, e.g. superpipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Nonlinear Science (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
Description
【０００１】（目次）
発明の属する技術分野
従来の技術（図５〜図８）
発明が解決しようとする課題（図７）
課題を解決するための手段（図１，図２）
発明の実施の形態（図３，図４，図８）
発明の効果
【０００２】
【発明の属する技術分野】本発明は、パイプライン方式
で演算を行なう演算処理方法および演算処理装置に関
し、特に浮動小数点演算に用いて好適の演算処理方法お
よび演算処理装置に関する。近年の情報処理装置の処理
速度の向上、および、１つのＬＳＩにおける搭載ゲート
数の増大については著しいものがある。また、その情報
処理装置を用いて行なう演算としては、科学技術計算，
コンピュータグラフィックスの描画計算，シミュレーシ
ョン等の、高い精度が要求されるものが増えてきてい
る。このような高精度の演算を行なうために、浮動小数
点演算処理装置等の処理速度のさらなる高速化が望まれ
ている。
で演算を行なう演算処理方法および演算処理装置に関
し、特に浮動小数点演算に用いて好適の演算処理方法お
よび演算処理装置に関する。近年の情報処理装置の処理
速度の向上、および、１つのＬＳＩにおける搭載ゲート
数の増大については著しいものがある。また、その情報
処理装置を用いて行なう演算としては、科学技術計算，
コンピュータグラフィックスの描画計算，シミュレーシ
ョン等の、高い精度が要求されるものが増えてきてい
る。このような高精度の演算を行なうために、浮動小数
点演算処理装置等の処理速度のさらなる高速化が望まれ
ている。
【０００３】
【従来の技術】一般に、情報処理装置は、図５に示すよ
うに、命令制御部（Ｉユニット）１，記憶制御部（Ｓユ
ニット）２および演算処理部（Ｅユニット）３を有して
いる。また、演算処理部３は、オペランドレジスタ３
ａ，演算実行部３ｂおよび結果レジスタ３ｃを有してい
る。
うに、命令制御部（Ｉユニット）１，記憶制御部（Ｓユ
ニット）２および演算処理部（Ｅユニット）３を有して
いる。また、演算処理部３は、オペランドレジスタ３
ａ，演算実行部３ｂおよび結果レジスタ３ｃを有してい
る。
【０００４】このような情報処理装置の演算処理部３に
おいては、実行すべき命令の指令コードを命令制御部１
から供給されるとともに、オペランドデータを命令制御
部１または記憶制御部２から供給されてオペランドレジ
スタ３ａに設定されると、その指令コードに従って、オ
ペランドレジスタ３ａに保持されているオペランドデー
タについての演算が演算実行部３ｂによりパイプライン
方式で実行され、その演算結果が結果レジスタ３ｃに書
き込まれる。
おいては、実行すべき命令の指令コードを命令制御部１
から供給されるとともに、オペランドデータを命令制御
部１または記憶制御部２から供給されてオペランドレジ
スタ３ａに設定されると、その指令コードに従って、オ
ペランドレジスタ３ａに保持されているオペランドデー
タについての演算が演算実行部３ｂによりパイプライン
方式で実行され、その演算結果が結果レジスタ３ｃに書
き込まれる。
【０００５】そして、演算処理部３は、結果レジスタ３
ｃに書き込まれた演算結果を命令制御部１または記憶制
御部２へ送出するとともに演算終了信号（演算処理の終
了予告信号）を命令制御部１へ送出することによって、
演算終了を命令制御部１に通知する。命令制御部１は、
演算終了信号により演算処理部３の演算終了を認識する
と、次の命令処理を演算処理部３へ投入する。
ｃに書き込まれた演算結果を命令制御部１または記憶制
御部２へ送出するとともに演算終了信号（演算処理の終
了予告信号）を命令制御部１へ送出することによって、
演算終了を命令制御部１に通知する。命令制御部１は、
演算終了信号により演算処理部３の演算終了を認識する
と、次の命令処理を演算処理部３へ投入する。
【０００６】なお、一般に、高度なパイプライン方式で
は、効率よくパイプライン制御を行なうために、演算処
理部３における処理終了の予告信号が演算終了信号とし
て使用されており、演算処理部３は、演算処理の最終サ
イクルで処理終了の予告信号を演算終了信号として命令
制御部１へ送出している。上述のような情報処理装置に
より浮動小数点演算を行なう際には、演算処理部３にお
いて、一般に、各命令に従って指数部演算と仮数部演算
とを行ない、仮数部演算の結果によって指数部の中間結
果を補正することによって最終結果を求めている。ま
た、その演算結果に応じて割込みを発生させることもあ
る。
は、効率よくパイプライン制御を行なうために、演算処
理部３における処理終了の予告信号が演算終了信号とし
て使用されており、演算処理部３は、演算処理の最終サ
イクルで処理終了の予告信号を演算終了信号として命令
制御部１へ送出している。上述のような情報処理装置に
より浮動小数点演算を行なう際には、演算処理部３にお
いて、一般に、各命令に従って指数部演算と仮数部演算
とを行ない、仮数部演算の結果によって指数部の中間結
果を補正することによって最終結果を求めている。ま
た、その演算結果に応じて割込みを発生させることもあ
る。
【０００７】一般的な浮動小数点データの形式（フォー
マット）を図６に示す。この図６に示すように、浮動小
数点データは、８バイトの長さをもち、最上位１ビット
で符号部ｓ（sign；正負）を表し、次の７ビット無符号
２進整数が指数部ｅ（exponent）を表し、その次の５６
ビット１６進数が仮数部ｍ（mantissa）を表している。
つまり、この仮数部ｅのすぐ左（ビット８の直上）に小
数点があるものとして扱われている。
マット）を図６に示す。この図６に示すように、浮動小
数点データは、８バイトの長さをもち、最上位１ビット
で符号部ｓ（sign；正負）を表し、次の７ビット無符号
２進整数が指数部ｅ（exponent）を表し、その次の５６
ビット１６進数が仮数部ｍ（mantissa）を表している。
つまり、この仮数部ｅのすぐ左（ビット８の直上）に小
数点があるものとして扱われている。
【０００８】ここで、指数部ｅは、７ビット長であるた
め、“０〜１２７”まで表現することができるが、これ
を“−６４〜＋６３”に対応させることにより（＋６４
バイアス調整）、負の指数の表現を実現している。即
ち、指数部ｅの値０は、指数部の各ビットを“１０００
０００”とすることで表現される。図６に示す浮動小数
点データの実際の値Ｒは、符号部ｓで示される符号をも
つ値“ｍ×１６e ”として表される。
め、“０〜１２７”まで表現することができるが、これ
を“−６４〜＋６３”に対応させることにより（＋６４
バイアス調整）、負の指数の表現を実現している。即
ち、指数部ｅの値０は、指数部の各ビットを“１０００
０００”とすることで表現される。図６に示す浮動小数
点データの実際の値Ｒは、符号部ｓで示される符号をも
つ値“ｍ×１６e ”として表される。
【０００９】次に、一般的な演算処理装置として、浮動
小数点乗算装置１０の構成例を図７に示す。この浮動小
数点乗算装置１０は、図５に示す演算処理部３に対応す
るもので、図７に示すように、オペランドレジスタ１１
−１，１１−２，符号演算回路１２，入力指数補正回路
１２−１，１２−２，中間指数演算回路１３，仮数部正
規化回路１４−１，１４−２，デコーダ１５，ＣＳＡ
ＴＲＥＥ回路１６，ＣＰＡ回路１７，正規化判定回路１
８，仮数部補正回路１９，最終指数演算回路２０，割込
み処理回路２１および結果レジスタ２２を有して構成さ
れている。
小数点乗算装置１０の構成例を図７に示す。この浮動小
数点乗算装置１０は、図５に示す演算処理部３に対応す
るもので、図７に示すように、オペランドレジスタ１１
−１，１１−２，符号演算回路１２，入力指数補正回路
１２−１，１２−２，中間指数演算回路１３，仮数部正
規化回路１４−１，１４−２，デコーダ１５，ＣＳＡ
ＴＲＥＥ回路１６，ＣＰＡ回路１７，正規化判定回路１
８，仮数部補正回路１９，最終指数演算回路２０，割込
み処理回路２１および結果レジスタ２２を有して構成さ
れている。
【００１０】ここで、オペランドレジスタ１１−１，１
１−２は、図５に示すオペランドレジスタ３ａに対応す
るもので、それぞれ、被乗数または乗数としてのオペラ
ンドＯＰ１，ＯＰ２をセットされるものである。符号演
算回路１２は、オペランドＯＰ１とＯＰ２との乗算結果
の符号（正負）Ｓを、オペランドＯＰ１の符号部ｓ１の
値とオペランドＯＰ２の符号部ｓ２の値との排他的論理
和として算出するものである。
１−２は、図５に示すオペランドレジスタ３ａに対応す
るもので、それぞれ、被乗数または乗数としてのオペラ
ンドＯＰ１，ＯＰ２をセットされるものである。符号演
算回路１２は、オペランドＯＰ１とＯＰ２との乗算結果
の符号（正負）Ｓを、オペランドＯＰ１の符号部ｓ１の
値とオペランドＯＰ２の符号部ｓ２の値との排他的論理
和として算出するものである。
【００１１】入力指数補正回路１２−１，１２−２は、
それぞれ、オペランドＯＰ１，ＯＰ２の指数部ｅ１，ｅ
２を正規化補正するものである。中間指数演算回路１３
は、入力指数補正回路１２−１，１２−２により正規化
補正されたオペランドＯＰ１の指数部ｅ１とオペランド
ＯＰ２の指数部ｅ２とを加算した結果を、中間指数とし
て出力するものである。
それぞれ、オペランドＯＰ１，ＯＰ２の指数部ｅ１，ｅ
２を正規化補正するものである。中間指数演算回路１３
は、入力指数補正回路１２−１，１２−２により正規化
補正されたオペランドＯＰ１の指数部ｅ１とオペランド
ＯＰ２の指数部ｅ２とを加算した結果を、中間指数とし
て出力するものである。
【００１２】仮数部正規化回路１４−１，１４−２は、
それぞれ、オペランドＯＰ１，ＯＰ２の仮数部ｍ１，ｍ
２を正規化するものである。デコーダ１５，ＣＳＡ Ｔ
ＲＥＥ回路１６およびＣＰＡ回路１７は、仮数部正規化
回路１４−１，１４−２により正規化されたオペランド
ＯＰ１の仮数部ｍ１とオペランドＯＰ２の仮数部ｍ２と
を乗算するためのもので、これらの回路構成は、既に広
く知られているので、ここではその詳細な構成について
の説明は省略する。
それぞれ、オペランドＯＰ１，ＯＰ２の仮数部ｍ１，ｍ
２を正規化するものである。デコーダ１５，ＣＳＡ Ｔ
ＲＥＥ回路１６およびＣＰＡ回路１７は、仮数部正規化
回路１４−１，１４−２により正規化されたオペランド
ＯＰ１の仮数部ｍ１とオペランドＯＰ２の仮数部ｍ２と
を乗算するためのもので、これらの回路構成は、既に広
く知られているので、ここではその詳細な構成について
の説明は省略する。
【００１３】なお、デコーダ１５は、入力データ（正規
化された仮数部ｍ１，ｍ２）のデコードを行なうもので
ある。また、ＣＳＡ ＴＲＥＥ回路１６は、３入力２出
力のＣＳＡ（Carry Save Adder；桁上げ保存加算器）を
ＴＲＥＥ状に接続して構成されており、このＣＳＡ Ｔ
ＲＥＥ回路１６からの出力をＣＰＡ（Carry Propagatio
n Adder;桁上げ伝播加算器) 回路１７に入力すること
で、このＣＰＡ回路１７から仮数部ｍ１とｍ２との乗算
結果（３００）が出力される。
化された仮数部ｍ１，ｍ２）のデコードを行なうもので
ある。また、ＣＳＡ ＴＲＥＥ回路１６は、３入力２出
力のＣＳＡ（Carry Save Adder；桁上げ保存加算器）を
ＴＲＥＥ状に接続して構成されており、このＣＳＡ Ｔ
ＲＥＥ回路１６からの出力をＣＰＡ（Carry Propagatio
n Adder;桁上げ伝播加算器) 回路１７に入力すること
で、このＣＰＡ回路１７から仮数部ｍ１とｍ２との乗算
結果（３００）が出力される。
【００１４】正規化判定回路１８は、ＣＰＡ回路１７か
ら桁上げ信号ＣＯ（Carry Out)を受けて、仮数部ｍ１と
ｍ２との乗算結果（３００）を正規化する必要があるか
否かを判定するものである。仮数部補正回路１９は、正
規化判定回路１８により乗算結果（３００）の正規化が
必要であると判定された場合に、ＣＰＡ回路１７からの
仮数部乗算結果（３００）を正規化し最終仮数部Ｍとし
て出力するほか、後述するごとく、割込み処理回路２１
からの指示に従って仮数部乗算結果（３００）を補正し
最終仮数部Ｍとして出力するものである。
ら桁上げ信号ＣＯ（Carry Out)を受けて、仮数部ｍ１と
ｍ２との乗算結果（３００）を正規化する必要があるか
否かを判定するものである。仮数部補正回路１９は、正
規化判定回路１８により乗算結果（３００）の正規化が
必要であると判定された場合に、ＣＰＡ回路１７からの
仮数部乗算結果（３００）を正規化し最終仮数部Ｍとし
て出力するほか、後述するごとく、割込み処理回路２１
からの指示に従って仮数部乗算結果（３００）を補正し
最終仮数部Ｍとして出力するものである。
【００１５】最終指数演算回路２０は、２つの指数部ｅ
１とｅ２とを加算して得られた中間指数にはバイアス調
整分“６４”が二重に含まれているためにそのバイアス
調整分である“６４”を中間指数から減算する機能と、
正規化判定回路１８により乗算結果（３００）の正規化
が必要であると判定された場合〔乗算結果（３００）を
仮数部補正回路１９により正規化する場合〕にはさらに
その正規化に伴う補正を行なう機能とを有しており、こ
れらの機能によって最終指数部Ｅを演算して出力するも
のである。
１とｅ２とを加算して得られた中間指数にはバイアス調
整分“６４”が二重に含まれているためにそのバイアス
調整分である“６４”を中間指数から減算する機能と、
正規化判定回路１８により乗算結果（３００）の正規化
が必要であると判定された場合〔乗算結果（３００）を
仮数部補正回路１９により正規化する場合〕にはさらに
その正規化に伴う補正を行なう機能とを有しており、こ
れらの機能によって最終指数部Ｅを演算して出力するも
のである。
【００１６】割込み処理回路２１は、最終指数演算回路
２０からの最終指数部Ｅの値を参照して指数部下位桁あ
ふれもしくは指数部桁あふれが生じたことを認識する
と、後述するごとく、割込み処理を行なったり乗算結果
の補正を行なったりするものである。これらの符号演算
回路１２，入力指数補正回路１２−１，１２−２，中間
指数演算回路１３，仮数部正規化回路１４−１，１４−
２，デコーダ１５，ＣＳＡＴＲＥＥ回路１６，ＣＰＡ回
路１７，正規化判定回路１８，仮数部補正回路１９，最
終指数演算回路２０および割込み処理回路２１から構成
される部分は、図５に示す演算実行部３ｂに対応するも
のである。
２０からの最終指数部Ｅの値を参照して指数部下位桁あ
ふれもしくは指数部桁あふれが生じたことを認識する
と、後述するごとく、割込み処理を行なったり乗算結果
の補正を行なったりするものである。これらの符号演算
回路１２，入力指数補正回路１２−１，１２−２，中間
指数演算回路１３，仮数部正規化回路１４−１，１４−
２，デコーダ１５，ＣＳＡＴＲＥＥ回路１６，ＣＰＡ回
路１７，正規化判定回路１８，仮数部補正回路１９，最
終指数演算回路２０および割込み処理回路２１から構成
される部分は、図５に示す演算実行部３ｂに対応するも
のである。
【００１７】また、結果レジスタ２２は、図５に示す結
果レジスタ３ｃに対応するもので、上述した演算実行部
３ｂに対応する部分により算出されたオペランドＯＰ１
とＯＰ２との乗算結果（符号Ｓ，最終指数部Ｅおよび最
終仮数部Ｍ）を書き込まれるものである。次に、上述の
ごとく構成された浮動小数点乗算装置１０の動作につい
て説明する。
果レジスタ３ｃに対応するもので、上述した演算実行部
３ｂに対応する部分により算出されたオペランドＯＰ１
とＯＰ２との乗算結果（符号Ｓ，最終指数部Ｅおよび最
終仮数部Ｍ）を書き込まれるものである。次に、上述の
ごとく構成された浮動小数点乗算装置１０の動作につい
て説明する。
【００１８】符号小数点乗算は、２つの浮動小数点デー
タの指数部の加算と仮数部の乗算とによって行なわれ
る。つまり、指数部演算として、中間指数演算回路１３
により、正規化補正後のオペランドＯＰ１の指数部ｅ１
とオペランドＯＰ２の指数部ｅ２との加算を行ない、そ
の加算結果を中間指数とする。
タの指数部の加算と仮数部の乗算とによって行なわれ
る。つまり、指数部演算として、中間指数演算回路１３
により、正規化補正後のオペランドＯＰ１の指数部ｅ１
とオペランドＯＰ２の指数部ｅ２との加算を行ない、そ
の加算結果を中間指数とする。
【００１９】また、仮数部演算としては、まず、仮数部
正規化回路１４−１および１４−２により、オペランド
ＯＰ１の仮数部ｍ１およびオペランドＯＰ２の仮数部ｍ
２をそれぞれ正規化した後、デコーダ１５，ＣＳＡ Ｔ
ＲＥＥ回路１６およびＣＰＡ回路１７により、正規化さ
れた仮数部ｍ１とｍ２との乗算を行なう。その乗算結果
（３００）を正規化する必要があると正規化判定回路１
８により判定された場合には、仮数部補正回路１９で乗
算結果（３００）が正規化されて、最終仮数部Ｍが算出
される。
正規化回路１４−１および１４−２により、オペランド
ＯＰ１の仮数部ｍ１およびオペランドＯＰ２の仮数部ｍ
２をそれぞれ正規化した後、デコーダ１５，ＣＳＡ Ｔ
ＲＥＥ回路１６およびＣＰＡ回路１７により、正規化さ
れた仮数部ｍ１とｍ２との乗算を行なう。その乗算結果
（３００）を正規化する必要があると正規化判定回路１
８により判定された場合には、仮数部補正回路１９で乗
算結果（３００）が正規化されて、最終仮数部Ｍが算出
される。
【００２０】そして、最終指数演算回路２０では、中間
指数からバイアス分である“６４”が減算されるほか、
乗算結果（３００）が仮数部補正回路１９により正規化
された場合には、その分だけさらに中間指数に対する補
正が行なわれて、最終指数部Ｅが算出される。このよう
に算出された最終指数部Ｅが“０”よりも小さく且つ最
終仮数部Ｍが“０”でない場合、指数部下位桁あふれと
なる。この指数部下位桁あふれが割込み処理回路２１で
検知され、命令制御部１（図５参照）に対する指数部下
位桁あふれ割込みが許可されている場合には、割込み処
理回路２１は、仮数部補正回路１９からの最終仮数部Ｍ
を最終的な演算結果とするとともに最終指数部Ｅとして
正しい値よりも“１２８”だけ大きい値を示して、演算
を終了させ、割込み（３１０）を命令制御部１に報告す
る。
指数からバイアス分である“６４”が減算されるほか、
乗算結果（３００）が仮数部補正回路１９により正規化
された場合には、その分だけさらに中間指数に対する補
正が行なわれて、最終指数部Ｅが算出される。このよう
に算出された最終指数部Ｅが“０”よりも小さく且つ最
終仮数部Ｍが“０”でない場合、指数部下位桁あふれと
なる。この指数部下位桁あふれが割込み処理回路２１で
検知され、命令制御部１（図５参照）に対する指数部下
位桁あふれ割込みが許可されている場合には、割込み処
理回路２１は、仮数部補正回路１９からの最終仮数部Ｍ
を最終的な演算結果とするとともに最終指数部Ｅとして
正しい値よりも“１２８”だけ大きい値を示して、演算
を終了させ、割込み（３１０）を命令制御部１に報告す
る。
【００２１】また、指数部下位桁あふれ割込みが許可さ
れていない場合、割込み処理回路２１は、命令制御部１
に割込み（３１０）を報告することなく、符号部Ｓ，最
終指数部Ｅおよび最終仮数部Ｍを全て“０”としたもの
を、演算結果として結果レジスタ２２に書き込む。この
とき、ＣＰＡ回路１７からの乗算結果（３００）は、仮
数部補正回路１９により“０”に補正され、最終仮数部
Ｍとして結果レジスタ２２へ出力される。つまり、指数
部下位桁あふれが生じた状態ではその乗算結果が極めて
小さく０に近いので、指数部下位桁あふれ割込みを許可
しないことで、命令制御部１に対する割込みを行なうこ
となく乗算結果として“０”を出力できるようになって
いる。
れていない場合、割込み処理回路２１は、命令制御部１
に割込み（３１０）を報告することなく、符号部Ｓ，最
終指数部Ｅおよび最終仮数部Ｍを全て“０”としたもの
を、演算結果として結果レジスタ２２に書き込む。この
とき、ＣＰＡ回路１７からの乗算結果（３００）は、仮
数部補正回路１９により“０”に補正され、最終仮数部
Ｍとして結果レジスタ２２へ出力される。つまり、指数
部下位桁あふれが生じた状態ではその乗算結果が極めて
小さく０に近いので、指数部下位桁あふれ割込みを許可
しないことで、命令制御部１に対する割込みを行なうこ
となく乗算結果として“０”を出力できるようになって
いる。
【００２２】一方、最終指数演算回路２０により算出さ
れた最終指数部Ｅが“１２７”を超えた場合は指数部桁
あふれとなる。この指数部桁あふれが割込み処理回路２
１で検知されると、割込み処理回路２１は、最終指数部
Ｅとして正しい値よりも“１２８”だけ小さい値を示し
て演算を終了し、割込み（３１０）を命令制御部１に報
告する。
れた最終指数部Ｅが“１２７”を超えた場合は指数部桁
あふれとなる。この指数部桁あふれが割込み処理回路２
１で検知されると、割込み処理回路２１は、最終指数部
Ｅとして正しい値よりも“１２８”だけ小さい値を示し
て演算を終了し、割込み（３１０）を命令制御部１に報
告する。
【００２３】なお、オペランドＯＰ１とＯＰ２との乗算
結果の符号Ｓは、符号演算回路１２によりオペランドＯ
Ｐ１の符号部ｓ１の値とオペランドＯＰ２の符号部ｓ２
の値との排他的論理和として求められ、結果レジスタ２
２に書き込まれる。ところで、仮数部ｍ１とｍ２との乗
算は、前述した通り、既に公知のデコーダ１５，ＣＳＡ
ＴＲＥＥ回路１６，ＣＰＡ回路１７等を用いて行なわ
れるが、乗算結果を得るためにはかなりの論理段数を必
要とする。正規化された７バイトの仮数部ｍ１とｍ２と
を乗算するとその乗算結果（３００）は１４バイト長に
なるが、入力データパターンによっては乗算結果（３０
０）の最上位桁が“０”となる場合がある。
結果の符号Ｓは、符号演算回路１２によりオペランドＯ
Ｐ１の符号部ｓ１の値とオペランドＯＰ２の符号部ｓ２
の値との排他的論理和として求められ、結果レジスタ２
２に書き込まれる。ところで、仮数部ｍ１とｍ２との乗
算は、前述した通り、既に公知のデコーダ１５，ＣＳＡ
ＴＲＥＥ回路１６，ＣＰＡ回路１７等を用いて行なわ
れるが、乗算結果を得るためにはかなりの論理段数を必
要とする。正規化された７バイトの仮数部ｍ１とｍ２と
を乗算するとその乗算結果（３００）は１４バイト長に
なるが、入力データパターンによっては乗算結果（３０
０）の最上位桁が“０”となる場合がある。
【００２４】この場合、その最上位桁１桁分だけ仮数部
〔乗算結果（３００）〕を正規化する必要があり、指数
部についても、最終指数演算回路２０により、中間指数
からその正規化分としての１を減算して最終指数部Ｅを
出力する必要がある。このように正規化に伴う減算を行
なった結果、最終指数部Ｅが“０”よりも小さくなって
指数部下位桁あふれとなる場合がある（図８の参
照）。また、中間指数の段階で指数部桁あふれ状態であ
っても、最終指数演算回路２０により上述した正規化に
伴う減算を行なうことで、桁あふれとならなくなる場合
もある（図８の参照）。
〔乗算結果（３００）〕を正規化する必要があり、指数
部についても、最終指数演算回路２０により、中間指数
からその正規化分としての１を減算して最終指数部Ｅを
出力する必要がある。このように正規化に伴う減算を行
なった結果、最終指数部Ｅが“０”よりも小さくなって
指数部下位桁あふれとなる場合がある（図８の参
照）。また、中間指数の段階で指数部桁あふれ状態であ
っても、最終指数演算回路２０により上述した正規化に
伴う減算を行なうことで、桁あふれとならなくなる場合
もある（図８の参照）。
【００２５】ここで、図８は中間指数と割込み発生との
関連を説明するためのものである。中間指数は７ビット
長の指数部ｅ１とｅ２とを加算した結果得られるので、
中間指数を８ビット長データとすると、その最小値は
“００００００００”、その最大値は“１１１１１１１
０”となる。そして、前述したように、最終指数演算回
路２０により、中間指数からは必ずバイアス調整分であ
る“０１０００００００”（十進数で６４）が減算され
るほか、仮数部〔乗算結果（３００）〕の正規化に伴っ
て、中間指数からはさらに“１”が減算される可能性が
ある。
関連を説明するためのものである。中間指数は７ビット
長の指数部ｅ１とｅ２とを加算した結果得られるので、
中間指数を８ビット長データとすると、その最小値は
“００００００００”、その最大値は“１１１１１１１
０”となる。そして、前述したように、最終指数演算回
路２０により、中間指数からは必ずバイアス調整分であ
る“０１０００００００”（十進数で６４）が減算され
るほか、仮数部〔乗算結果（３００）〕の正規化に伴っ
て、中間指数からはさらに“１”が減算される可能性が
ある。
【００２６】従って、図８に示すように、中間指数が
“００００００００”〜“００１１１１１１”の範囲
では、明らかに下位桁あふれを生じる（OBVIOUS RUPTUR
E)。中間指数が“０１００００００”の時には、仮数
部〔乗算結果（３００）〕の正規化が行なわれると、下
位桁あふれを生じる可能性がある（DUBIOUS RUPTURE)。
また、中間指数が“０１０００００１”〜“１０１１１
１１１”の範囲では、桁あふれや下位桁あふれを生じ
ることは全くない。中間指数が“１１００００００”の
時には、仮数部〔乗算結果（３００）〕の正規化が行
なわれると、桁あふれを生じる可能性がある（DUBIOUS
RUPTURE)。
“００００００００”〜“００１１１１１１”の範囲
では、明らかに下位桁あふれを生じる（OBVIOUS RUPTUR
E)。中間指数が“０１００００００”の時には、仮数
部〔乗算結果（３００）〕の正規化が行なわれると、下
位桁あふれを生じる可能性がある（DUBIOUS RUPTURE)。
また、中間指数が“０１０００００１”〜“１０１１１
１１１”の範囲では、桁あふれや下位桁あふれを生じ
ることは全くない。中間指数が“１１００００００”の
時には、仮数部〔乗算結果（３００）〕の正規化が行
なわれると、桁あふれを生じる可能性がある（DUBIOUS
RUPTURE)。
【００２７】さらに、中間指数が“１１０００００１”
〜“１１１１１１１０”の範囲では、明らかに桁あふ
れを生じる（OBVIOUS RUPTURE)。
〜“１１１１１１１０”の範囲では、明らかに桁あふ
れを生じる（OBVIOUS RUPTURE)。
【００２８】
【発明が解決しようとする課題】図７に示すような浮動
小数点乗算装置１０では、仮数部ｍ１とｍ２との乗算を
行なった後、その乗算結果（３００）について正規化を
行なうか否かを判定し、正規化を行なう場合には中間指
数を補正して最終指数部Ｅを求め、その最終指数部Ｅが
下位桁あふれ状態で且つ下位桁あふれ割込みが非許可の
際に仮数部乗算結果（３００）を補正するという一連の
論理（図７中に符号Ａを付して示すパスＡ参照）が、最
大論理段数となっている。
小数点乗算装置１０では、仮数部ｍ１とｍ２との乗算を
行なった後、その乗算結果（３００）について正規化を
行なうか否かを判定し、正規化を行なう場合には中間指
数を補正して最終指数部Ｅを求め、その最終指数部Ｅが
下位桁あふれ状態で且つ下位桁あふれ割込みが非許可の
際に仮数部乗算結果（３００）を補正するという一連の
論理（図７中に符号Ａを付して示すパスＡ参照）が、最
大論理段数となっている。
【００２９】従って、その最大論理段数のパスのディレ
イ値が、乗算装置１０全体の演算処理速度を決定してし
まい、演算処理の高速化を妨げる要因になっている。科
学技術計算，コンピュータグラフィックスの描画計算，
シミュレーション等の演算を行なう際には高い精度が要
求され、つまりは浮動小数点演算の高速化が望まれてい
るが、浮動小数点演算の中でも、特に、出現頻度の高い
浮動小数点乗算を高速に処理することが望まれている。
イ値が、乗算装置１０全体の演算処理速度を決定してし
まい、演算処理の高速化を妨げる要因になっている。科
学技術計算，コンピュータグラフィックスの描画計算，
シミュレーション等の演算を行なう際には高い精度が要
求され、つまりは浮動小数点演算の高速化が望まれてい
るが、浮動小数点演算の中でも、特に、出現頻度の高い
浮動小数点乗算を高速に処理することが望まれている。
【００３０】本発明は、このような課題に鑑み創案され
たもので、今まで演算処理速度を決定してきた上記論理
に着目し、最終演算結果を得るまでの論理段数を削減し
て、浮動小数点乗算等の演算処理速度を高速化し演算処
理時間を短縮した、演算処理方法および演算処理装置を
提供することを目的とする。
たもので、今まで演算処理速度を決定してきた上記論理
に着目し、最終演算結果を得るまでの論理段数を削減し
て、浮動小数点乗算等の演算処理速度を高速化し演算処
理時間を短縮した、演算処理方法および演算処理装置を
提供することを目的とする。
【００３１】
【課題を解決するための手段】図１は本発明の演算処理
方法の原理説明図で、本発明の演算処理方法（請求項
１）は、命令制御部からの演算処理命令に従って専用演
算手段により演算処理をパイプライン方式で実行し、そ
の演算処理の終了予告信号を演算終了信号として命令制
御部へ送出するものであって、図１に示すように、演算
処理により得られる演算結果に演算例外が発生する可能
性の有無を、専用演算手段による演算処理の途中で判定
している（ステップＳ１）。
方法の原理説明図で、本発明の演算処理方法（請求項
１）は、命令制御部からの演算処理命令に従って専用演
算手段により演算処理をパイプライン方式で実行し、そ
の演算処理の終了予告信号を演算終了信号として命令制
御部へ送出するものであって、図１に示すように、演算
処理により得られる演算結果に演算例外が発生する可能
性の有無を、専用演算手段による演算処理の途中で判定
している（ステップＳ１）。
【００３２】そして、前記可能性が有ると判定された場
合（ステップＳ１でＹＥＳ判定の場合）には、命令制御
部への演算終了信号の送出を抑止し（ステップＳ２）、
前記可能性の有る演算処理を専用演算手段とは別の演算
手段により実行した後（ステップＳ３）、その演算処理
についての演算終了信号を命令制御部へ送出する（ステ
ップＳ４）。ただし、ステップＳ１で前記可能性が無い
と判定された場合（ＮＯ判定の場合）には、通常通りの
演算処理を専用演算手段により実行する（ステップＳ
５）。
合（ステップＳ１でＹＥＳ判定の場合）には、命令制御
部への演算終了信号の送出を抑止し（ステップＳ２）、
前記可能性の有る演算処理を専用演算手段とは別の演算
手段により実行した後（ステップＳ３）、その演算処理
についての演算終了信号を命令制御部へ送出する（ステ
ップＳ４）。ただし、ステップＳ１で前記可能性が無い
と判定された場合（ＮＯ判定の場合）には、通常通りの
演算処理を専用演算手段により実行する（ステップＳ
５）。
【００３３】なお、演算例外が明らかに発生すると演算
処理の途中で判定された場合、その演算例外の発生時に
対応した演算制御を直ちに行なってもよい（請求項
２）。また、演算処理が浮動小数点乗算処理である場
合、前記可能性を、乗数の指数と被乗数の指数とを加算
して得られる中間指数に基づいて判定してもよい（請求
項３）。
処理の途中で判定された場合、その演算例外の発生時に
対応した演算制御を直ちに行なってもよい（請求項
２）。また、演算処理が浮動小数点乗算処理である場
合、前記可能性を、乗数の指数と被乗数の指数とを加算
して得られる中間指数に基づいて判定してもよい（請求
項３）。
【００３４】図２は本発明の演算処理装置の原理ブロッ
ク図で、この図２に示すように、本発明の演算処理装置
（請求項４）は、演算処理命令を発行する命令制御部１
と、この命令制御部１からの演算処理命令に従って演算
処理をパイプライン方式で実行する演算処理部３０とを
そなえて構成されている。そして、演算処理部３０は、
演算処理を実行するための専用演算手段３１と、演算処
理の終了予告信号を演算終了信号として命令制御部１へ
送出する演算終了通知手段３２と、演算処理により得ら
れる演算結果に演算例外が発生する可能性の有無を専用
演算手段３１による演算処理の途中で判定する判定手段
３３と、この判定手段３３により前記可能性が有ると判
定された演算処理を実行するための専用演算手段とは別
の演算手段３４と、判定手段３３により前記可能性が有
ると判定された場合に演算手段３４により演算処理を実
行し終えるまで演算終了通知手段３２から命令制御部１
への演算終了信号の送出を抑止する抑止手段３５とを有
して構成されている。
ク図で、この図２に示すように、本発明の演算処理装置
（請求項４）は、演算処理命令を発行する命令制御部１
と、この命令制御部１からの演算処理命令に従って演算
処理をパイプライン方式で実行する演算処理部３０とを
そなえて構成されている。そして、演算処理部３０は、
演算処理を実行するための専用演算手段３１と、演算処
理の終了予告信号を演算終了信号として命令制御部１へ
送出する演算終了通知手段３２と、演算処理により得ら
れる演算結果に演算例外が発生する可能性の有無を専用
演算手段３１による演算処理の途中で判定する判定手段
３３と、この判定手段３３により前記可能性が有ると判
定された演算処理を実行するための専用演算手段とは別
の演算手段３４と、判定手段３３により前記可能性が有
ると判定された場合に演算手段３４により演算処理を実
行し終えるまで演算終了通知手段３２から命令制御部１
への演算終了信号の送出を抑止する抑止手段３５とを有
して構成されている。
【００３５】なお、演算処理部３０には、判定手段３３
により演算例外が明らかに発生すると演算処理の途中で
判定された場合にその演算例外の発生時に対応した演算
制御を直ちに行なう演算制御手段をそなえてもよい（請
求項５）。また、演算処理が浮動小数点乗算処理である
場合、判定手段３３は、乗数の指数と被乗数の指数とを
加算して得られる中間指数に基づいて前記可能性を判定
してもよい（請求項６）。
により演算例外が明らかに発生すると演算処理の途中で
判定された場合にその演算例外の発生時に対応した演算
制御を直ちに行なう演算制御手段をそなえてもよい（請
求項５）。また、演算処理が浮動小数点乗算処理である
場合、判定手段３３は、乗数の指数と被乗数の指数とを
加算して得られる中間指数に基づいて前記可能性を判定
してもよい（請求項６）。
【００３６】図２に示すごとく構成された本発明の演算
処理装置では、判断手段３３によって、演算結果に演算
例外が発生する可能性の有無が、専用演算手段３１によ
る演算処理の途中で判定することができる。この判断手
段３３により前記可能性が有ると判定された場合には、
抑止手段３５により、演算終了通知手段３２から命令制
御部１への演算終了信号の送出が抑止される。
処理装置では、判断手段３３によって、演算結果に演算
例外が発生する可能性の有無が、専用演算手段３１によ
る演算処理の途中で判定することができる。この判断手
段３３により前記可能性が有ると判定された場合には、
抑止手段３５により、演算終了通知手段３２から命令制
御部１への演算終了信号の送出が抑止される。
【００３７】そして、前記可能性が有ると判定された演
算処理は専用演算手段３１と別個の演算手段３４により
実行され、その演算処理を終了すると、演算終了通知手
段３２により演算終了信号が命令制御部１へ送出され
る。従って、上述した本発明の演算処理方法および演算
処理装置では、演算例外が発生する可能性のある演算処
理は、専用演算手段３１による演算途中から別の処理
（演算手段３４）で実行されることになるので、専用演
算手段３１の負担を軽減できるほか、最終演算結果を待
つ必要がなくなり最終演算結果を得るまでの論理段数を
削減することができる（請求項１，４）。
算処理は専用演算手段３１と別個の演算手段３４により
実行され、その演算処理を終了すると、演算終了通知手
段３２により演算終了信号が命令制御部１へ送出され
る。従って、上述した本発明の演算処理方法および演算
処理装置では、演算例外が発生する可能性のある演算処
理は、専用演算手段３１による演算途中から別の処理
（演算手段３４）で実行されることになるので、専用演
算手段３１の負担を軽減できるほか、最終演算結果を待
つ必要がなくなり最終演算結果を得るまでの論理段数を
削減することができる（請求項１，４）。
【００３８】また、演算例外が明らかに発生すると演算
処理の途中で判定された場合には、その演算例外の発生
時に対応した演算制御を直ちに行なうことで、最終演算
結果を待つことなく演算例外の発生に対処できる（請求
項２，５）。さらに、演算処理が浮動小数点乗算処理で
ある場合、乗数の指数と被乗数の指数とを加算して得ら
れる中間指数に基づいて、演算例外が発生する可能性を
判定することができる。このように中間指数を用いて演
算例外の発生可能性を判定することで、乗数の仮数部と
被乗数の仮数部との乗算結果を待つことなく、演算例外
（指数部桁あふれまたは指数部下位桁あふれ）に応じた
処理を行なうことが可能になる（請求項３，６）。
処理の途中で判定された場合には、その演算例外の発生
時に対応した演算制御を直ちに行なうことで、最終演算
結果を待つことなく演算例外の発生に対処できる（請求
項２，５）。さらに、演算処理が浮動小数点乗算処理で
ある場合、乗数の指数と被乗数の指数とを加算して得ら
れる中間指数に基づいて、演算例外が発生する可能性を
判定することができる。このように中間指数を用いて演
算例外の発生可能性を判定することで、乗数の仮数部と
被乗数の仮数部との乗算結果を待つことなく、演算例外
（指数部桁あふれまたは指数部下位桁あふれ）に応じた
処理を行なうことが可能になる（請求項３，６）。
【００３９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図３は本発明の一実施形態として
の演算処理装置の全体構成を示すブロック図であり、こ
の図３に示すように、本実施形態の演算処理装置は、パ
イプライン方式で演算を行なうもので、演算処理命令を
発行する命令制御部１と、この命令制御部１からの演算
処理命令に従って演算処理を実行する演算処理部３０Ａ
と、オペランドデータを記憶部（図示せず）から読み出
して演算処理部３０Ａに供給したり演算処理部３０Ａか
ら受け取った演算結果を記憶部へ書き込むための記憶制
御部２とをそなえて構成されている。
施の形態を説明する。図３は本発明の一実施形態として
の演算処理装置の全体構成を示すブロック図であり、こ
の図３に示すように、本実施形態の演算処理装置は、パ
イプライン方式で演算を行なうもので、演算処理命令を
発行する命令制御部１と、この命令制御部１からの演算
処理命令に従って演算処理を実行する演算処理部３０Ａ
と、オペランドデータを記憶部（図示せず）から読み出
して演算処理部３０Ａに供給したり演算処理部３０Ａか
ら受け取った演算結果を記憶部へ書き込むための記憶制
御部２とをそなえて構成されている。
【００４０】これらの命令制御部１，演算処理部３０Ａ
および記憶制御部２は、それぞれ、図５に示した命令制
御部１，演算処理部３および記憶制御部２と基本的には
同じ機能を果たすものである。ただし、本実施形態にお
ける演算処理部３０Ａは、図３に示すごとく、オペラン
ドレジスタ１１−１，１１−２，結果レジスタ２２，演
算実行部２３，演算終了通知回路２４，中間指数割込み
検出回路２５，別系統演算実行部２６および割込み処理
回路２７を有して構成されている。
および記憶制御部２は、それぞれ、図５に示した命令制
御部１，演算処理部３および記憶制御部２と基本的には
同じ機能を果たすものである。ただし、本実施形態にお
ける演算処理部３０Ａは、図３に示すごとく、オペラン
ドレジスタ１１−１，１１−２，結果レジスタ２２，演
算実行部２３，演算終了通知回路２４，中間指数割込み
検出回路２５，別系統演算実行部２６および割込み処理
回路２７を有して構成されている。
【００４１】ここで、オペランドレジスタ１１−１，１
１−２は、図７に示すものと同様、それぞれ、被乗数ま
たは乗数としてのオペランドＯＰ１，ＯＰ２をセットさ
れるものであり、結果レジスタ２２は、図７に示すもの
と同様、後述する演算実行部２３または別系統演算実行
部２６により算出されたオペランドＯＰ１とＯＰ２との
乗算結果（符号Ｓ，最終指数部Ｅおよび最終仮数部Ｍ）
を書き込まれるものである。
１−２は、図７に示すものと同様、それぞれ、被乗数ま
たは乗数としてのオペランドＯＰ１，ＯＰ２をセットさ
れるものであり、結果レジスタ２２は、図７に示すもの
と同様、後述する演算実行部２３または別系統演算実行
部２６により算出されたオペランドＯＰ１とＯＰ２との
乗算結果（符号Ｓ，最終指数部Ｅおよび最終仮数部Ｍ）
を書き込まれるものである。
【００４２】演算実行部２３は、図４を参照しながら後
述するごとく、本実施形態では浮動小数点乗算処理部と
して機能する専用演算手段である。演算終了通知回路
（演算終了通知手段）２４は、演算処理の最終サイクル
で処理終了の予告信号を演算終了信号として命令制御部
１へ送出することにより、その命令制御部１からの命令
により実行された演算処理の終了を通知するためのもの
である。本実施形態の演算終了通知回路２４も、前述し
たように、効率よくパイプライン制御を行なうべく演算
実行部２３による演算処理の終了予告信号を演算終了信
号として使用している。
述するごとく、本実施形態では浮動小数点乗算処理部と
して機能する専用演算手段である。演算終了通知回路
（演算終了通知手段）２４は、演算処理の最終サイクル
で処理終了の予告信号を演算終了信号として命令制御部
１へ送出することにより、その命令制御部１からの命令
により実行された演算処理の終了を通知するためのもの
である。本実施形態の演算終了通知回路２４も、前述し
たように、効率よくパイプライン制御を行なうべく演算
実行部２３による演算処理の終了予告信号を演算終了信
号として使用している。
【００４３】中間指数割込み検出回路２５は、演算実行
部２３の演算処理（乗算処理）により得られる演算結果
に演算例外（指数部桁あふれまたは指数部下位桁あふ
れ）が発生する可能性の有無、さらには、演算例外が明
らかに発生するか否かを、演算実行部２３による演算処
理の途中で判定する判定手段としての機能を果たしてい
る。特に、本実施形態では演算処理として浮動小数点乗
算処理を行なうものとしており、中間指数割込み検出回
路２５は、後述するごとく、乗数の指数と被乗数の指数
とを加算して得られる中間指数に基づいて、演算例外の
発生可能性（図８参照）を判定している。
部２３の演算処理（乗算処理）により得られる演算結果
に演算例外（指数部桁あふれまたは指数部下位桁あふ
れ）が発生する可能性の有無、さらには、演算例外が明
らかに発生するか否かを、演算実行部２３による演算処
理の途中で判定する判定手段としての機能を果たしてい
る。特に、本実施形態では演算処理として浮動小数点乗
算処理を行なうものとしており、中間指数割込み検出回
路２５は、後述するごとく、乗数の指数と被乗数の指数
とを加算して得られる中間指数に基づいて、演算例外の
発生可能性（図８参照）を判定している。
【００４４】また、中間指数割込み検出回路２５は、演
算例外の発生可能性が有ると判定した場合（図８のま
たはの場合）、演算終了抑止信号〔図３の（５２０）
参照〕を命令制御部１へ送出してその旨を通知する機能
を果たすほか、その演算終了抑止信号を演算終了通知回
路２４へも送出することにより、別系統演算実行部２６
にて演算処理を実行し終えるまで演算終了通知回路２４
から命令制御部１への演算終了信号の送出を抑止する抑
止手段としての機能も果たしている。
算例外の発生可能性が有ると判定した場合（図８のま
たはの場合）、演算終了抑止信号〔図３の（５２０）
参照〕を命令制御部１へ送出してその旨を通知する機能
を果たすほか、その演算終了抑止信号を演算終了通知回
路２４へも送出することにより、別系統演算実行部２６
にて演算処理を実行し終えるまで演算終了通知回路２４
から命令制御部１への演算終了信号の送出を抑止する抑
止手段としての機能も果たしている。
【００４５】別系統演算実行部（別の演算手段）２６
は、中間指数割込み検出回路２５により演算例外の発生
可能性が有ると判定された場合（図８のまたはの場
合）、そのように判定された演算処理を実行すべく、演
算実行部２３とは別個にそなえられるものである。演算
実行部２３は、本実施形態では浮動小数点乗算処理を最
高速で実行できるように浮動小数点乗算処理専用に設計
されているのに対して、別系統演算実行部２６は、演算
例外の発生可能性の有る場合に割込みルーチンにより起
動され、その演算例外の発生可能性の有る演算処理を、
例えばマイクロプログラムで行なうものである。
は、中間指数割込み検出回路２５により演算例外の発生
可能性が有ると判定された場合（図８のまたはの場
合）、そのように判定された演算処理を実行すべく、演
算実行部２３とは別個にそなえられるものである。演算
実行部２３は、本実施形態では浮動小数点乗算処理を最
高速で実行できるように浮動小数点乗算処理専用に設計
されているのに対して、別系統演算実行部２６は、演算
例外の発生可能性の有る場合に割込みルーチンにより起
動され、その演算例外の発生可能性の有る演算処理を、
例えばマイクロプログラムで行なうものである。
【００４６】割込み処理回路２７は、中間指数割込み検
出回路２５により演算例外（指数部下位桁あふれまたは
指数部桁あふれ）が明らかに発生すると判定された場合
（図８のまたはの場合）、その演算例外の発生時に
対応した演算制御（後述するごとく、割込み処理を行な
ったり乗算結果の補正を行なったりする制御）を直ちに
行なう演算制御手段としての機能を果たすものである。
出回路２５により演算例外（指数部下位桁あふれまたは
指数部桁あふれ）が明らかに発生すると判定された場合
（図８のまたはの場合）、その演算例外の発生時に
対応した演算制御（後述するごとく、割込み処理を行な
ったり乗算結果の補正を行なったりする制御）を直ちに
行なう演算制御手段としての機能を果たすものである。
【００４７】一方、浮動小数点乗算処理専用の演算実行
部２３は、図４に示すごとく、符号演算回路１２，入力
指数補正回路１２−１，１２−２，中間指数演算回路１
３，仮数部正規化回路１４−１，１４−２，デコーダ１
５，ＣＳＡ ＴＲＥＥ回路１６，ＣＰＡ回路１７，正規
化判定回路１８，仮数部補正回路１９および最終指数演
算回路２０を有して構成されている。この演算実行部２
３の構成は、図７に示した浮動小数点乗算装置１０の内
部構成とほぼ同様であるので、図４において、図７に示
すものと同一部分には同一符号を付し、その部分の詳細
な説明は省略する。
部２３は、図４に示すごとく、符号演算回路１２，入力
指数補正回路１２−１，１２−２，中間指数演算回路１
３，仮数部正規化回路１４−１，１４−２，デコーダ１
５，ＣＳＡ ＴＲＥＥ回路１６，ＣＰＡ回路１７，正規
化判定回路１８，仮数部補正回路１９および最終指数演
算回路２０を有して構成されている。この演算実行部２
３の構成は、図７に示した浮動小数点乗算装置１０の内
部構成とほぼ同様であるので、図４において、図７に示
すものと同一部分には同一符号を付し、その部分の詳細
な説明は省略する。
【００４８】ただし、本実施形態では、中間指数演算回
路１３により算出された中間指数は、最終指数演算回路
２０のほかに前述した中間指数割込み検出回路２５に対
しても出力されている。また、仮数部補正回路１９は、
従来と同様、正規化判定回路１８により乗算結果（３０
０）の正規化が必要であると判定された場合に、ＣＰＡ
回路１７からの仮数部乗算結果（３００）を正規化し最
終仮数部Ｍとして出力するほか、本実施形態では、前述
した割込み処理回路２７からの指示に従って仮数部乗算
結果（３００）を補正し最終仮数部Ｍとして出力するよ
うになっている。
路１３により算出された中間指数は、最終指数演算回路
２０のほかに前述した中間指数割込み検出回路２５に対
しても出力されている。また、仮数部補正回路１９は、
従来と同様、正規化判定回路１８により乗算結果（３０
０）の正規化が必要であると判定された場合に、ＣＰＡ
回路１７からの仮数部乗算結果（３００）を正規化し最
終仮数部Ｍとして出力するほか、本実施形態では、前述
した割込み処理回路２７からの指示に従って仮数部乗算
結果（３００）を補正し最終仮数部Ｍとして出力するよ
うになっている。
【００４９】さらに、図７に示した最終指数演算回路２
０は、その演算結果である最終指数部Ｅを割込み処理回
路２１にも出力しているが、本実施形態では、最終指数
演算回路２０が最終指数部Ｅを割込み処理回路２７へ出
力する必要はない。ところで、ある演算を演算処理装置
により行なう際にその演算処理装置に供給されたオペラ
ンドデータが処理対象外のものである場合、演算終了信
号の送出を抑止し、そのオペランドデータに基づく演算
を別処理によって行なうという技術は、特開平２−７１
３２６号公報に開示されている。
０は、その演算結果である最終指数部Ｅを割込み処理回
路２１にも出力しているが、本実施形態では、最終指数
演算回路２０が最終指数部Ｅを割込み処理回路２７へ出
力する必要はない。ところで、ある演算を演算処理装置
により行なう際にその演算処理装置に供給されたオペラ
ンドデータが処理対象外のものである場合、演算終了信
号の送出を抑止し、そのオペランドデータに基づく演算
を別処理によって行なうという技術は、特開平２−７１
３２６号公報に開示されている。
【００５０】これに対し、本発明では、供給されたオペ
ランドデータがその演算処理装置の処理対象のものであ
っても、その演算処理の途中で、演算結果に対して特別
な後処理（演算例外の発生に伴う割込み処理や補正処
理）が必要になる可能性（演算例外の発生可能性）があ
ると判定された場合に、その可能性のある演算処理は、
特別なものとして別処理（別系統演算実行部２６）によ
って実行する。これにより、演算処理速度を決定してい
た論理段数（図７のパスＡ参照）を削減することがで
き、演算処理速度の向上を実現することができる。
ランドデータがその演算処理装置の処理対象のものであ
っても、その演算処理の途中で、演算結果に対して特別
な後処理（演算例外の発生に伴う割込み処理や補正処
理）が必要になる可能性（演算例外の発生可能性）があ
ると判定された場合に、その可能性のある演算処理は、
特別なものとして別処理（別系統演算実行部２６）によ
って実行する。これにより、演算処理速度を決定してい
た論理段数（図７のパスＡ参照）を削減することがで
き、演算処理速度の向上を実現することができる。
【００５１】従来の符号小数点乗算手法では、指数部桁
あふれ割込みや指数部下位桁あふれ割込みを検出するた
めには仮数部の乗算結果を待たなければならず、乗算結
果を求めるのに論理段数が深くなり、演算処理速度の低
下をもたらしていたが、本実施形態では、図８に示した
中間指数と割込み発生との関連に基づいて、中間指数割
込み検出回路２５により、仮数部の乗算結果を待つこと
なく、指数部桁あふれや指数部下位桁あふれを中間指数
から検出している。
あふれ割込みや指数部下位桁あふれ割込みを検出するた
めには仮数部の乗算結果を待たなければならず、乗算結
果を求めるのに論理段数が深くなり、演算処理速度の低
下をもたらしていたが、本実施形態では、図８に示した
中間指数と割込み発生との関連に基づいて、中間指数割
込み検出回路２５により、仮数部の乗算結果を待つこと
なく、指数部桁あふれや指数部下位桁あふれを中間指数
から検出している。
【００５２】即ち、中間指数が“０１００００００”よ
りも小さい場合（図８のの場合）には明らかに指数部
下位桁あふれとなり、“１１００００００”よりも大き
い場合（図８のの場合）には明らかに指数部桁あふれ
となる。従って、中間指数が図８に示す範囲または
に属する場合には、仮数部の乗算結果に関係なく演算例
外が発生するものとして処理を行なうものとする。
りも小さい場合（図８のの場合）には明らかに指数部
下位桁あふれとなり、“１１００００００”よりも大き
い場合（図８のの場合）には明らかに指数部桁あふれ
となる。従って、中間指数が図８に示す範囲または
に属する場合には、仮数部の乗算結果に関係なく演算例
外が発生するものとして処理を行なうものとする。
【００５３】また、中間指数が“０１００００００”の
場合（図８のの場合）または“１１００００００”の
場合（図８のの場合）では、指数部下位桁あふれまた
は指数部桁あふれとなる可能性があるが、この場合は、
前述した通り、特別ケースとしてその演算処理を別系統
演算実行部２６により別処理として実行するものとす
る。
場合（図８のの場合）または“１１００００００”の
場合（図８のの場合）では、指数部下位桁あふれまた
は指数部桁あふれとなる可能性があるが、この場合は、
前述した通り、特別ケースとしてその演算処理を別系統
演算実行部２６により別処理として実行するものとす
る。
【００５４】次に、図３および図４に示す本実施形態の
演算処理装置によって実行される浮動小数点乗算処理に
ついて説明する。乗数および被乗数としての２つのオペ
ランドＯＰ１，ＯＰ２がそれぞれオペランドレジスタ１
１−１および１１−２に設定されると、符号小数点乗算
は、これら２つの浮動小数点データＯＰ１，ＯＰ２の指
数部加算と仮数部乗算とによって行なわれる。
演算処理装置によって実行される浮動小数点乗算処理に
ついて説明する。乗数および被乗数としての２つのオペ
ランドＯＰ１，ＯＰ２がそれぞれオペランドレジスタ１
１−１および１１−２に設定されると、符号小数点乗算
は、これら２つの浮動小数点データＯＰ１，ＯＰ２の指
数部加算と仮数部乗算とによって行なわれる。
【００５５】つまり、指数部演算として、中間指数演算
回路１３により、正規化補正後のオペランドＯＰ１の指
数部ｅ１とオペランドＯＰ２の指数部ｅ２との加算を行
ない、その加算結果を中間指数とする。また、仮数部演
算としては、まず、仮数部正規化回路１４−１および１
４−２により、オペランドＯＰ１の仮数部ｍ１およびオ
ペランドＯＰ２の仮数部ｍ２をそれぞれ正規化した後、
デコーダ１５，ＣＳＡ ＴＲＥＥ回路１６およびＣＰＡ
回路１７により、正規化された仮数部ｍ１とｍ２との乗
算を行なう。その乗算結果（３００）を正規化する必要
があると正規化判定回路１８により判定された場合に
は、仮数部補正回路１９で乗算結果（３００）が正規化
されて、最終仮数部Ｍが算出される。
回路１３により、正規化補正後のオペランドＯＰ１の指
数部ｅ１とオペランドＯＰ２の指数部ｅ２との加算を行
ない、その加算結果を中間指数とする。また、仮数部演
算としては、まず、仮数部正規化回路１４−１および１
４−２により、オペランドＯＰ１の仮数部ｍ１およびオ
ペランドＯＰ２の仮数部ｍ２をそれぞれ正規化した後、
デコーダ１５，ＣＳＡ ＴＲＥＥ回路１６およびＣＰＡ
回路１７により、正規化された仮数部ｍ１とｍ２との乗
算を行なう。その乗算結果（３００）を正規化する必要
があると正規化判定回路１８により判定された場合に
は、仮数部補正回路１９で乗算結果（３００）が正規化
されて、最終仮数部Ｍが算出される。
【００５６】そして、最終指数演算回路２０では、中間
指数からバイアス分である“６４”が減算されるほか、
乗算結果（３００）が仮数部補正回路１９により正規化
された場合には、その分だけさらに中間指数に対する補
正が行なわれて、最終指数部Ｅが算出される。このと
き、本実施形態では、中間指数演算回路１３によって算
出された中間指数が中間指数割込み検出回路２５にも与
えられ、その中間指数の値が中間指数割込み検出回路２
５によりチェックされる。そのチェックは、図８に示し
た基準（中間指数と割込み発生との関連）に従って行な
われる。
指数からバイアス分である“６４”が減算されるほか、
乗算結果（３００）が仮数部補正回路１９により正規化
された場合には、その分だけさらに中間指数に対する補
正が行なわれて、最終指数部Ｅが算出される。このと
き、本実施形態では、中間指数演算回路１３によって算
出された中間指数が中間指数割込み検出回路２５にも与
えられ、その中間指数の値が中間指数割込み検出回路２
５によりチェックされる。そのチェックは、図８に示し
た基準（中間指数と割込み発生との関連）に従って行な
われる。
【００５７】そのチェックの結果が“OBVIOUS RUPTURE
”である場合（図８のまたはの場合）には、割込
み処理回路２７により割込み処理を行ない、命令制御部
１に割込み（５１０）を報告し、仮数部補正回路１９で
正規化／補正された最終仮数部Ｍを出力する。また、中
間指数割込み検出回路２３によるチェック結果が“DUBI
OUS RUPTURE”である場合（図８のまたはの場合）
には、中間指数割込み検出回路２３から命令制御部１へ
演算終了抑止信号（５２０）を送ることによって演算例
外が発生する可能性のあることを通知する。このとき、
演算終了抑止信号（５２０）は演算終了通知回路２４に
も送られ、別系統演算実行部２６により演算処理を実行
し終えるまで演算終了通知回路２４から命令制御部１へ
の演算終了信号の送出が抑止される。そして、その演算
例外の発生可能性のある演算処理を、演算処理部３０Ａ
において別処理（別系統演算実行部２６）で実行し、演
算終了通知回路２４から命令処理部１へ演算終了信号を
送って演算を終了する。
”である場合（図８のまたはの場合）には、割込
み処理回路２７により割込み処理を行ない、命令制御部
１に割込み（５１０）を報告し、仮数部補正回路１９で
正規化／補正された最終仮数部Ｍを出力する。また、中
間指数割込み検出回路２３によるチェック結果が“DUBI
OUS RUPTURE”である場合（図８のまたはの場合）
には、中間指数割込み検出回路２３から命令制御部１へ
演算終了抑止信号（５２０）を送ることによって演算例
外が発生する可能性のあることを通知する。このとき、
演算終了抑止信号（５２０）は演算終了通知回路２４に
も送られ、別系統演算実行部２６により演算処理を実行
し終えるまで演算終了通知回路２４から命令制御部１へ
の演算終了信号の送出が抑止される。そして、その演算
例外の発生可能性のある演算処理を、演算処理部３０Ａ
において別処理（別系統演算実行部２６）で実行し、演
算終了通知回路２４から命令処理部１へ演算終了信号を
送って演算を終了する。
【００５８】そして、中間指数割込み検出回路２３によ
りチェックを行なった結果、中間指数の値が図８の範囲
に属している場合には、割込みを発生せずに、演算実
行部２３で通常の演算処理を実行して乗算結果を求め、
符号部Ｓ，最終指数部Ｅ，最終仮数部Ｍが乗算結果とし
て結果レジスタ２２に書き込まれて出力される。このよ
うに、本発明の一実施形態によれば、中間指数演算回路
１３からの中間指数に基づいて演算例外（指数部桁あふ
れまたは指数部下位桁あふれ）が発生する可能性を中間
指数割込み検出回路２５により判定し、演算例外が発生
する可能性のある演算処理を、演算実行部２３による演
算途中から別系統演算実行部２６で実行することで、演
算実行部２３の負担を軽減できるほか、仮数部ｍ１とｍ
２との乗算結果を待つ必要がなくなり最終演算結果を得
るまでの論理段数を削減できるので、浮動小数点乗算処
理速度が高速化され、その処理時間を大幅に短縮するこ
とができる。
りチェックを行なった結果、中間指数の値が図８の範囲
に属している場合には、割込みを発生せずに、演算実
行部２３で通常の演算処理を実行して乗算結果を求め、
符号部Ｓ，最終指数部Ｅ，最終仮数部Ｍが乗算結果とし
て結果レジスタ２２に書き込まれて出力される。このよ
うに、本発明の一実施形態によれば、中間指数演算回路
１３からの中間指数に基づいて演算例外（指数部桁あふ
れまたは指数部下位桁あふれ）が発生する可能性を中間
指数割込み検出回路２５により判定し、演算例外が発生
する可能性のある演算処理を、演算実行部２３による演
算途中から別系統演算実行部２６で実行することで、演
算実行部２３の負担を軽減できるほか、仮数部ｍ１とｍ
２との乗算結果を待つ必要がなくなり最終演算結果を得
るまでの論理段数を削減できるので、浮動小数点乗算処
理速度が高速化され、その処理時間を大幅に短縮するこ
とができる。
【００５９】また、演算例外が明らかに発生すると演算
処理の途中で判定された時点で直ちにその演算例外の発
生時に対応した割込み処理等へ移行することができるの
で、やはり仮数部ｍ１とｍ２との乗算結果を待つことな
く、演算例外に対応した処理を迅速かつ確実に行なえ
る。従って、最終乗算結果を得るまでの論理段数が大幅
に削減され、浮動小数点乗算処理速度の高速化、そして
その処理時間の大幅な短縮に大きく寄与する。
処理の途中で判定された時点で直ちにその演算例外の発
生時に対応した割込み処理等へ移行することができるの
で、やはり仮数部ｍ１とｍ２との乗算結果を待つことな
く、演算例外に対応した処理を迅速かつ確実に行なえ
る。従って、最終乗算結果を得るまでの論理段数が大幅
に削減され、浮動小数点乗算処理速度の高速化、そして
その処理時間の大幅な短縮に大きく寄与する。
【００６０】なお、上述した実施形態では、演算処理が
浮動小数点乗算処理である場合について説明したが、本
発明は、これに限定されるものではなく、浮動小数点加
減算処理等の各種演算処理にも適用され、上述した実施
形態と同様の作用効果を得ることができる。
浮動小数点乗算処理である場合について説明したが、本
発明は、これに限定されるものではなく、浮動小数点加
減算処理等の各種演算処理にも適用され、上述した実施
形態と同様の作用効果を得ることができる。
【００６１】
【発明の効果】以上詳述したように、本発明の演算処理
方法および演算処理装置によれば、演算例外が発生する
可能性のある演算処理を、専用演算手段による演算途中
から別処理で実行することにより、専用演算手段の負担
を軽減できるほか、最終演算結果を待つ必要がなくなり
最終演算結果を得るまでの論理段数を削減できるので、
演算処理速度が高速化され、演算処理時間を大幅に短縮
できる効果がある（請求項１，４）。
方法および演算処理装置によれば、演算例外が発生する
可能性のある演算処理を、専用演算手段による演算途中
から別処理で実行することにより、専用演算手段の負担
を軽減できるほか、最終演算結果を待つ必要がなくなり
最終演算結果を得るまでの論理段数を削減できるので、
演算処理速度が高速化され、演算処理時間を大幅に短縮
できる効果がある（請求項１，４）。
【００６２】また、演算例外が明らかに発生すると演算
処理の途中で判定された時点で直ちにその演算例外の発
生時に対応した演算制御を行なうことにより、最終演算
結果を待つことなく演算例外の発生に対処できるので、
演算処理速度の高速化、ひいては演算処理時間の大幅な
短縮に寄与することになる（請求項２，５）。さらに、
浮動小数点乗算処理に際しては、乗数の指数と被乗数の
指数とを加算して得られる中間指数に基づいて演算例外
が発生する可能性を判定することにより、乗数の仮数部
と被乗数の仮数部との乗算結果を待つことなく演算例外
（指数部桁あふれまたは指数部下位桁あふれ）に対応し
た処理を迅速かつ確実に行なえる。従って、最終乗算結
果を得るまでの論理段数が削減され、浮動小数点乗算処
理速度を高速化できその処理時間を大幅に短縮できる効
果もある（請求項３，６）。
処理の途中で判定された時点で直ちにその演算例外の発
生時に対応した演算制御を行なうことにより、最終演算
結果を待つことなく演算例外の発生に対処できるので、
演算処理速度の高速化、ひいては演算処理時間の大幅な
短縮に寄与することになる（請求項２，５）。さらに、
浮動小数点乗算処理に際しては、乗数の指数と被乗数の
指数とを加算して得られる中間指数に基づいて演算例外
が発生する可能性を判定することにより、乗数の仮数部
と被乗数の仮数部との乗算結果を待つことなく演算例外
（指数部桁あふれまたは指数部下位桁あふれ）に対応し
た処理を迅速かつ確実に行なえる。従って、最終乗算結
果を得るまでの論理段数が削減され、浮動小数点乗算処
理速度を高速化できその処理時間を大幅に短縮できる効
果もある（請求項３，６）。
【図１】本発明の演算処理方法の原理説明図である。
【図２】本発明の演算処理装置の原理ブロック図であ
る。
る。
【図３】本発明の一実施形態としての演算処理装置の全
体構成を示すブロック図である。
体構成を示すブロック図である。
【図４】本実施形態における演算処理部（浮動小数点乗
算装置）の要部の構成を示すブロック図である。
算装置）の要部の構成を示すブロック図である。
【図５】一般的な情報処理装置の構成を示すブロック図
である。
である。
【図６】一般的な浮動小数点データの形式（フォーマッ
ト）を示す図である。
ト）を示す図である。
【図７】一般的な浮動小数点乗算装置の構成を示すブロ
ック図である。
ック図である。
【図８】中間指数と割込み発生との関連を説明するため
の図である。
の図である。
１ 命令制御部
２ 記憶制御部
３ 演算処理部
３ａ オペランドレジスタ
３ｂ 演算実行部
３ｃ 結果レジスタ
１０ 浮動小数点乗算装置（演算処理装置）
１１−１，１１−２ オペランドレジスタ
１２ 符号演算回路
１２−１，１２−２ 入力指数補正回路
１３ 中間指数演算回路
１４−１，１４−２ 仮数部正規化回路
１５ デコーダ
１６ ＣＳＡ（Carry Save Adder） ＴＲＥＥ回路
１７ ＣＰＡ（Carry Propagation Adder)回路
１８ 正規化判定回路
１９ 仮数部補正回路
２０ 最終指数演算回路
２１ 割込み処理回路
２２ 結果レジスタ
２３ 演算実行部（専用演算手段，浮動小数点乗算装
置） ２４ 演算終了通知回路（演算終了通知手段） ２５ 中間指数割込み検出回路（判定手段，抑止手段） ２６ 別系統演算実行部（別の演算手段） ２７ 割込み処理回路（演算制御手段） ３０，３０Ａ 演算処理部 ３１ 専用演算手段 ３２ 演算終了通知手段 ３３ 判定手段 ３４ 別の演算手段 ３５ 抑止手段
置） ２４ 演算終了通知回路（演算終了通知手段） ２５ 中間指数割込み検出回路（判定手段，抑止手段） ２６ 別系統演算実行部（別の演算手段） ２７ 割込み処理回路（演算制御手段） ３０，３０Ａ 演算処理部 ３１ 専用演算手段 ３２ 演算終了通知手段 ３３ 判定手段 ３４ 別の演算手段 ３５ 抑止手段
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−290023（ＪＰ，Ａ)
特開 平２−71326（ＪＰ，Ａ)
特開 平２−10427（ＪＰ，Ａ)
特開 平１−185726（ＪＰ，Ａ)
特開 昭62−113232（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 9/38
G06F 7/00
G06F 7/38 - 7/54
Claims (6)
- 【請求項１】 命令制御部からの演算処理命令に従って
専用演算手段により演算処理をパイプライン方式で実行
し、前記演算処理の終了予告信号を演算終了信号として
該命令制御部へ送出する演算処理方法であって、 前記演算処理により得られる演算結果に演算例外が発生
する可能性の有無を、該専用演算手段による前記演算処
理の途中で判定し、 前記可能性が有ると判定された場合には該命令制御部へ
の演算終了信号の送出を抑止し、 前記可能性の有る前記演算処理を該専用演算手段とは別
の演算手段により実行した後、 前記演算処理についての演算終了信号を該命令制御部へ
送出することを特徴とする、演算処理方法。 - 【請求項２】 前記演算例外が明らかに発生すると前記
演算処理の途中で判定された場合には、前記演算例外の
発生時に対応した演算制御を直ちに行なうことを特徴と
する、請求項１記載の演算処理方法。 - 【請求項３】 前記演算処理が浮動小数点乗算処理であ
る場合、前記可能性が、乗数の指数と被乗数の指数とを
加算して得られる中間指数に基づいて判定されることを
特徴とする、請求項１または請求項２に記載の演算処理
方法。 - 【請求項４】 演算処理命令を発行する命令制御部と、 該命令制御部からの演算処理命令に従って演算処理をパ
イプライン方式で実行する演算処理部とをそなえ、 該演算処理部が、 前記演算処理を実行するための専用演算手段と、 前記演算処理の終了予告信号を演算終了信号として該命
令制御部へ送出する演算終了通知手段と、 前記演算処理により得られる演算結果に演算例外が発生
する可能性の有無を該専用演算手段による前記演算処理
の途中で判定する判定手段と、 該判定手段により前記可能性が有ると判定された前記演
算処理を実行するための、該専用演算手段とは別の演算
手段と、 該判定手段により前記可能性が有ると判定された場合、
該別の演算手段により前記演算処理を実行し終えるま
で、該演算終了通知手段から該命令制御部への演算終了
信号の送出を抑止する抑止手段とを有していることを特
徴とする、演算処理装置。 - 【請求項５】 該演算処理部が、 該判定手段により前記演算例外が明らかに発生すると前
記演算処理の途中で判定された場合、前記演算例外の発
生時に対応した演算制御を直ちに行なう演算制御手段を
有していることを特徴とする、請求項４記載の演算処理
装置。 - 【請求項６】 前記演算処理が浮動小数点乗算処理であ
る場合、該判定手段が、乗数の指数と被乗数の指数とを
加算して得られる中間指数に基づいて前記可能性を判定
することを特徴とする、請求項４または請求項５に記載
の演算処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02710396A JP3495173B2 (ja) | 1996-02-14 | 1996-02-14 | 演算処理方法および演算処理装置 |
| US08/674,514 US5838601A (en) | 1996-02-14 | 1996-07-02 | Arithmetic processing method and arithmetic processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02710396A JP3495173B2 (ja) | 1996-02-14 | 1996-02-14 | 演算処理方法および演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223016A JPH09223016A (ja) | 1997-08-26 |
| JP3495173B2 true JP3495173B2 (ja) | 2004-02-09 |
Family
ID=12211758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02710396A Expired - Fee Related JP3495173B2 (ja) | 1996-02-14 | 1996-02-14 | 演算処理方法および演算処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5838601A (ja) |
| JP (1) | JP3495173B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999961A (en) * | 1997-09-15 | 1999-12-07 | California Institute Of Technology | Parallel prefix operations in asynchronous processors |
| US6044454A (en) * | 1998-02-19 | 2000-03-28 | International Business Machines Corporation | IEEE compliant floating point unit |
| US6701427B1 (en) * | 1999-12-22 | 2004-03-02 | Arm Limited | Data processing apparatus and method for processing floating point instructions |
| JP5707265B2 (ja) * | 2011-07-20 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 演算制御装置及び演算制御方法並びにプログラム、並列プロセッサ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791555A (en) * | 1983-10-24 | 1988-12-13 | International Business Machines Corporation | Vector processing unit |
| JPS60136872A (ja) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | ベクトル処理装置 |
| JPS61160134A (ja) * | 1984-12-29 | 1986-07-19 | Hitachi Ltd | 指数アンダ−フロ−検出回路 |
| US5341482A (en) * | 1987-03-20 | 1994-08-23 | Digital Equipment Corporation | Method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions |
| JPH0679307B2 (ja) * | 1987-10-22 | 1994-10-05 | 日本電気株式会社 | コプロセッサの並行動作制御方式 |
| US5043867A (en) * | 1988-03-18 | 1991-08-27 | Digital Equipment Corporation | Exception reporting mechanism for a vector processor |
| US5113521A (en) * | 1988-03-18 | 1992-05-12 | Digital Equipment Corporation | Method and apparatus for handling faults of vector instructions causing memory management exceptions |
| US5003462A (en) * | 1988-05-31 | 1991-03-26 | International Business Machines Corporation | Apparatus and method for implementing precise interrupts on a pipelined processor with multiple functional units with separate address translation interrupt means |
| JP2510691B2 (ja) * | 1988-09-07 | 1996-06-26 | 富士通株式会社 | 演算処理方法 |
| US5398330A (en) * | 1992-03-05 | 1995-03-14 | Seiko Epson Corporation | Register file backup queue |
| JPH06290023A (ja) * | 1993-04-01 | 1994-10-18 | Hitachi Ltd | 浮動小数点演算装置 |
-
1996
- 1996-02-14 JP JP02710396A patent/JP3495173B2/ja not_active Expired - Fee Related
- 1996-07-02 US US08/674,514 patent/US5838601A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5838601A (en) | 1998-11-17 |
| JPH09223016A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhang et al. | Efficient multiple-precision floating-point fused multiply-add with mixed-precision support | |
| US5880984A (en) | Method and apparatus for performing high-precision multiply-add calculations using independent multiply and add instruments | |
| US5530663A (en) | Floating point unit for calculating a compound instruction A+B×C in two cycles | |
| US6631392B1 (en) | Method and apparatus for predicting floating-point exceptions | |
| JPH06236257A (ja) | データ・プロセッサにおいて浮動小数点実行ユニット内で後正規化を実行する方法および装置 | |
| JP3313560B2 (ja) | 浮動小数点演算処理装置 | |
| JP3178746B2 (ja) | 浮動小数点数のためのフォーマット変換装置 | |
| EP3640792A1 (en) | Arithmetic processing device and method of controlling arithmetic processing device | |
| US8239441B2 (en) | Leading zero estimation modification for unfused rounding catastrophic cancellation | |
| CN109901813B (zh) | 一种浮点运算装置及方法 | |
| US5341320A (en) | Method for rapidly processing floating-point operations which involve exceptions | |
| US6941334B2 (en) | Higher precision divide and square root approximations | |
| US6148314A (en) | Round increment in an adder circuit | |
| US6061707A (en) | Method and apparatus for generating an end-around carry in a floating-point pipeline within a computer system | |
| JP3495173B2 (ja) | 演算処理方法および演算処理装置 | |
| EP0840207A1 (en) | A microprocessor and method of operation thereof | |
| JP2517064B2 (ja) | 非正規化数の処理方式 | |
| EP1282034A2 (en) | Elimination of rounding step in the short path of a floating point adder | |
| JP3064405B2 (ja) | 複素数の演算処理方式 | |
| JP2020071642A (ja) | 演算処理装置及びその制御方法 | |
| JP3462054B2 (ja) | 並列加減算回路 | |
| JP3187402B2 (ja) | 浮動小数点データ加減算回路 | |
| JP3522387B2 (ja) | パイプライン演算装置 | |
| JP3612248B2 (ja) | 固定小数点演算回路 | |
| JP3229057B2 (ja) | 例外処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031111 |
|
| LAPS | Cancellation because of no payment of annual fees |