JP3178746B2 - 浮動小数点数のためのフォーマット変換装置 - Google Patents
浮動小数点数のためのフォーマット変換装置Info
- Publication number
- JP3178746B2 JP3178746B2 JP24742192A JP24742192A JP3178746B2 JP 3178746 B2 JP3178746 B2 JP 3178746B2 JP 24742192 A JP24742192 A JP 24742192A JP 24742192 A JP24742192 A JP 24742192A JP 3178746 B2 JP3178746 B2 JP 3178746B2
- Authority
- JP
- Japan
- Prior art keywords
- mantissa
- exponent
- operand
- bit
- rounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/24—Conversion to or from floating-point codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩＥＥＥ（The Instit
ute of Electrical and Electronics Engineers）７５
４規格又はこれに準拠した２進浮動小数点数のためのフ
ォーマット変換方法及びその装置に関するものである。
ute of Electrical and Electronics Engineers）７５
４規格又はこれに準拠した２進浮動小数点数のためのフ
ォーマット変換方法及びその装置に関するものである。
【０００２】
【従来の技術】近年、科学技術計算やグラフィック処理
の複雑化に伴って、高速かつ正確な浮動小数点演算に対
する要求が高まっている。計算機は浮動小数点数の限ら
れた桁数のみを用いて処理を行なうため、多くの場合、
浮動小数点演算で得られる結果には誤差が生じる。演算
精度は計算機のハードウェア構成に大きく依存するが、
ＩＥＥＥ７５４規格に従うことによってハードウェア構
成に依存した誤差の発生を防ぐことができる。
の複雑化に伴って、高速かつ正確な浮動小数点演算に対
する要求が高まっている。計算機は浮動小数点数の限ら
れた桁数のみを用いて処理を行なうため、多くの場合、
浮動小数点演算で得られる結果には誤差が生じる。演算
精度は計算機のハードウェア構成に大きく依存するが、
ＩＥＥＥ７５４規格に従うことによってハードウェア構
成に依存した誤差の発生を防ぐことができる。
【０００３】さて、ＩＥＥＥ７５４規格には、単精度浮
動小数点数のために、１ビットの符号Ｓと、８ビットの
指数Ｅと、２３ビットの小数部Ｆとの合計３２ビットの
フォーマットが規定されている。通常は、小数部Ｆの最
上位ビット（ＭＳＢ）より更に上位に仮想的な非ゼロ値
ビットと小数点とが位置するように指数Ｅの値を調整す
ることによって、正規化処理を施す。ただし、指数Ｅが
正数となるように、実際の指数にバイアスＢsとして１
２７を加えて得た数を指数Ｅとする。すなわち、正規化
数（ノーマライズド・ナンバー）として表現される実数
Ｒ1は、 Ｒ1＝（−１）S２E-127（１．Ｆ） （１） となる。ただし、式（１）中の１．Ｆを仮数Ｍという。
動小数点数のために、１ビットの符号Ｓと、８ビットの
指数Ｅと、２３ビットの小数部Ｆとの合計３２ビットの
フォーマットが規定されている。通常は、小数部Ｆの最
上位ビット（ＭＳＢ）より更に上位に仮想的な非ゼロ値
ビットと小数点とが位置するように指数Ｅの値を調整す
ることによって、正規化処理を施す。ただし、指数Ｅが
正数となるように、実際の指数にバイアスＢsとして１
２７を加えて得た数を指数Ｅとする。すなわち、正規化
数（ノーマライズド・ナンバー）として表現される実数
Ｒ1は、 Ｒ1＝（−１）S２E-127（１．Ｆ） （１） となる。ただし、式（１）中の１．Ｆを仮数Ｍという。
【０００４】また、ＩＥＥＥ７５４規格には、６４ビッ
ト倍精度浮動小数点数のフォーマットとして、１ビット
の符号Ｓと、１１ビットの指数Ｅと、５２ビットの小数
部Ｆとで構成される数値表現形式も用意されている。こ
の場合、正規化数として表現される実数Ｒ3は、 Ｒ3＝（−１）S２E-1023（１．Ｆ） （２） であり、実際の指数にバイアスＢdとして１０２３を加
えて得た数を指数Ｅとすることとしている。仮数Ｍは
１．Ｆである。
ト倍精度浮動小数点数のフォーマットとして、１ビット
の符号Ｓと、１１ビットの指数Ｅと、５２ビットの小数
部Ｆとで構成される数値表現形式も用意されている。こ
の場合、正規化数として表現される実数Ｒ3は、 Ｒ3＝（−１）S２E-1023（１．Ｆ） （２） であり、実際の指数にバイアスＢdとして１０２３を加
えて得た数を指数Ｅとすることとしている。仮数Ｍは
１．Ｆである。
【０００５】なお、ＩＥＥＥ７５４規格に固定小数点数
のフォーマットに関する規定はないが、負数を２の補数
で表現するように符号を表わした最上位ビット（ＭＳ
Ｂ）と所定のビット長の整数部分とを有する整数型固定
小数点数のフォーマットが通例採用される。３２ビット
整数の場合には、ＭＳＢが符号ビット、残りの３１ビッ
トが整数部分となり、該整数部分の最下位ビット（ＬＳ
Ｂ）より更に下位に小数点が位置するものとされる。
のフォーマットに関する規定はないが、負数を２の補数
で表現するように符号を表わした最上位ビット（ＭＳ
Ｂ）と所定のビット長の整数部分とを有する整数型固定
小数点数のフォーマットが通例採用される。３２ビット
整数の場合には、ＭＳＢが符号ビット、残りの３１ビッ
トが整数部分となり、該整数部分の最下位ビット（ＬＳ
Ｂ）より更に下位に小数点が位置するものとされる。
【０００６】浮動小数点演算命令セットの中には各種フ
ォーマット変換のための命令が含まれており、必要に応
じて異なるフォーマット間の変換が実行される。
ォーマット変換のための命令が含まれており、必要に応
じて異なるフォーマット間の変換が実行される。
【０００７】
【発明が解決しようとする課題】さて、フォーマット変
換の対象すなわちオペランドの値に応じて、最終変換結
果を得るまでに実行されるべき処理の数が異なる。例え
ば、３２ビット整数として表わされたオペランドを単精
度浮動小数点数へフォーマット変換する場合には、オペ
ランドが負数であるときはその絶対値化が必要である。
また、オペランドが正数でありかつ該オペランドの３１
ビット長の整数部分のうちの有効桁数が単精度浮動小数
点数の有効桁数２４より大きいときにかぎり、丸め処理
が必要となる。そして、この丸め処理において桁上げが
生じた場合には、求める単精度浮動小数点数の指数及び
仮数を補正しなければならない。しかしながら、従来は
フォーマット変換命令の実行に際して比較的少ない処理
数で最終変換結果を求め得る場合にも該命令の実行に必
要な最大の処理数を費やしていたため、変換効率が高く
ならないという問題があった。
換の対象すなわちオペランドの値に応じて、最終変換結
果を得るまでに実行されるべき処理の数が異なる。例え
ば、３２ビット整数として表わされたオペランドを単精
度浮動小数点数へフォーマット変換する場合には、オペ
ランドが負数であるときはその絶対値化が必要である。
また、オペランドが正数でありかつ該オペランドの３１
ビット長の整数部分のうちの有効桁数が単精度浮動小数
点数の有効桁数２４より大きいときにかぎり、丸め処理
が必要となる。そして、この丸め処理において桁上げが
生じた場合には、求める単精度浮動小数点数の指数及び
仮数を補正しなければならない。しかしながら、従来は
フォーマット変換命令の実行に際して比較的少ない処理
数で最終変換結果を求め得る場合にも該命令の実行に必
要な最大の処理数を費やしていたため、変換効率が高く
ならないという問題があった。
【０００８】本発明の目的は、浮動小数点数を取り扱う
フォーマット変換の高速化、高効率化を図ることにあ
る。
フォーマット変換の高速化、高効率化を図ることにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、３２ビット整数から単精度浮動小数点
数へのフォーマット変換のように固定小数点数から浮動
小数点数へのフォーマット変換を行なうに際し、オペラ
ンドである固定小数点数が正の数である場合には、該オ
ペランド中のリーディングゼロの数に相当する左シフト
量ＬＳＡに反映された該オペランドの実際の有効桁数に
応じて、丸め処理を実行するか否かを決定 することとし
た。
め、本発明では、３２ビット整数から単精度浮動小数点
数へのフォーマット変換のように固定小数点数から浮動
小数点数へのフォーマット変換を行なうに際し、オペラ
ンドである固定小数点数が正の数である場合には、該オ
ペランド中のリーディングゼロの数に相当する左シフト
量ＬＳＡに反映された該オペランドの実際の有効桁数に
応じて、丸め処理を実行するか否かを決定 することとし
た。
【００１０】
【作用】本発明によれば、例えば３２ビット整数から単
精度浮動小数点数へのフォーマット変換を行なうに際
し、オペランドが負数であるときはその絶対値化が行な
われる。また、オペランドが正数である場合には、該オ
ペランドの有効桁数と求める単精度浮動小数点数の有効
桁数との大小関係に応じて丸め処理を実行するか否かが
決定される。このようにオペランドの符号とその有効桁
数とに応じてフォーマット変換処理の流れを制御するこ
とにより、変換結果が早く得られた場合にはその時点で
処理を終了できるので、変換効率が向上する。
精度浮動小数点数へのフォーマット変換を行なうに際
し、オペランドが負数であるときはその絶対値化が行な
われる。また、オペランドが正数である場合には、該オ
ペランドの有効桁数と求める単精度浮動小数点数の有効
桁数との大小関係に応じて丸め処理を実行するか否かが
決定される。このようにオペランドの符号とその有効桁
数とに応じてフォーマット変換処理の流れを制御するこ
とにより、変換結果が早く得られた場合にはその時点で
処理を終了できるので、変換効率が向上する。
【００１１】
【実施例】以下、本発明の実施例に係る浮動小数点数の
ためのフォーマット変換装置について、図面を参照しな
がら説明する。
ためのフォーマット変換装置について、図面を参照しな
がら説明する。
【００１２】図１及び図２は、３２ビット整数からＩＥ
ＥＥ７５４規格の単精度浮動小数点数へのフォーマット
変換に関する実施例を示すものである。図１は処理の流
れを示すフローチャート図であり、図２はその処理の実
施のための装置のブロック図である。
ＥＥ７５４規格の単精度浮動小数点数へのフォーマット
変換に関する実施例を示すものである。図１は処理の流
れを示すフローチャート図であり、図２はその処理の実
施のための装置のブロック図である。
【００１３】まず、図１を参照しながら本実施例のフォ
ーマット変換処理の流れを説明する。ただし、本実施例
におけるオペランドとしての３２ビット整数は、負数を
２の補数で表現するように、符号を表わした最上位ビッ
ト（ＭＳＢ）と３１ビット長の整数部分とを有するもの
とする。ＭＳＢが０の場合は正数、１の場合は負数であ
る。
ーマット変換処理の流れを説明する。ただし、本実施例
におけるオペランドとしての３２ビット整数は、負数を
２の補数で表現するように、符号を表わした最上位ビッ
ト（ＭＳＢ）と３１ビット長の整数部分とを有するもの
とする。ＭＳＢが０の場合は正数、１の場合は負数であ
る。
【００１４】はじめに、オペランドが正か負かが、該オ
ペランドのＭＳＢに基づいてステップ３０１で判断され
る。
ペランドのＭＳＢに基づいてステップ３０１で判断され
る。
【００１５】オペランドが正数である場合には、該オペ
ランドの３１ビット長の整数部分の中から実際に最大の
重みを持つビットの位置を見つけるために、ステップ３
０２に示すように、ＭＳＢの１つ下のビットから最下位
ビット（ＬＳＢ）の方向へ検索を行なって、最初に１と
なっているビットの位置を検出する。そして、検出した
ビット位置とＭＳＢの位置との差を、所要の左シフト量
ＬＳＡ（Left Shift Amount）とする。次に、ステップ
３０３に示すように、オペランドの３１ビット長の整数
部分の中から実際に最大の重みを持つビットの位置を単
精度浮動小数点数における小数点の１つ上のビット位置
に合わせるために、オペランドをＬＳＡで指定されたビ
ット数だけ左シフトさせ、仮数ｍ1を得る。オペランド
の有効桁数は３２−ＬＳＡなので、この有効ビットが持
つ最大の重みは２31-LSAであり、この重みがステップ３
０３で得られた仮数ｍ1に対応する実際の指数となる。
ランドの３１ビット長の整数部分の中から実際に最大の
重みを持つビットの位置を見つけるために、ステップ３
０２に示すように、ＭＳＢの１つ下のビットから最下位
ビット（ＬＳＢ）の方向へ検索を行なって、最初に１と
なっているビットの位置を検出する。そして、検出した
ビット位置とＭＳＢの位置との差を、所要の左シフト量
ＬＳＡ（Left Shift Amount）とする。次に、ステップ
３０３に示すように、オペランドの３１ビット長の整数
部分の中から実際に最大の重みを持つビットの位置を単
精度浮動小数点数における小数点の１つ上のビット位置
に合わせるために、オペランドをＬＳＡで指定されたビ
ット数だけ左シフトさせ、仮数ｍ1を得る。オペランド
の有効桁数は３２−ＬＳＡなので、この有効ビットが持
つ最大の重みは２31-LSAであり、この重みがステップ３
０３で得られた仮数ｍ1に対応する実際の指数となる。
【００１６】次に、ステップ３０４に示すように、単精
度浮動小数点数の指数バイアスＢs（＝１２７）を用い
て、仮数ｍ1に対応する指数ｅ1が、 ｅ1＝３１−ＬＳＡ＋Ｂs （３） として求められる。ところで、オペランドの有効桁数３
２−ＬＳＡが単精度浮動小数点数の有効桁数（２４であ
る。ただし、小数点の１つ上のビットを含む。）より大
きい場合には、後者の有効桁数に合わせて丸めを行なう
必要があるが、これ以外の場合は丸め処理が不要とな
る。すなわち、丸めが不要の場合には ３２−ＬＳＡ≦２４ （４） したがって、 ＬＳＡ≧８ （５） となるので、ステップ３０５に示すように、丸めが必要
か不要かをＬＳＡが８以上かどうかで判断することがで
きる。ＬＳＡが８以上である場合には丸めは不要であ
り、指数ｅ1及び仮数ｍ1がそれぞれ求める単精度浮動小
数点数の指数及び仮数となる。ＬＳＡが８より小さい場
合には、ステップ３０６に示すように、仮数ｍ1を小数
点以下２３ビットに丸めて仮数ｍ2を得る。次に、ステ
ップ３０７に示すように、この丸めによって桁上げが生
じたかどうかを判断し、桁上げが生じなければ、求める
単精度浮動小数点数の指数はｅ1、仮数はｍ2となる。ま
た、桁上げが生じれば、ステップ３０８に示すように、
仮数ｍ2を１ビットだけ右シフトさせて仮数ｍ3を求め、
ステップ３０９に示すように、指数ｅ1に１を加算して
指数ｅ2を得る。この場合の求める単精度浮動小数点数
の指数はｅ2、仮数はｍ3となる。
度浮動小数点数の指数バイアスＢs（＝１２７）を用い
て、仮数ｍ1に対応する指数ｅ1が、 ｅ1＝３１−ＬＳＡ＋Ｂs （３） として求められる。ところで、オペランドの有効桁数３
２−ＬＳＡが単精度浮動小数点数の有効桁数（２４であ
る。ただし、小数点の１つ上のビットを含む。）より大
きい場合には、後者の有効桁数に合わせて丸めを行なう
必要があるが、これ以外の場合は丸め処理が不要とな
る。すなわち、丸めが不要の場合には ３２−ＬＳＡ≦２４ （４） したがって、 ＬＳＡ≧８ （５） となるので、ステップ３０５に示すように、丸めが必要
か不要かをＬＳＡが８以上かどうかで判断することがで
きる。ＬＳＡが８以上である場合には丸めは不要であ
り、指数ｅ1及び仮数ｍ1がそれぞれ求める単精度浮動小
数点数の指数及び仮数となる。ＬＳＡが８より小さい場
合には、ステップ３０６に示すように、仮数ｍ1を小数
点以下２３ビットに丸めて仮数ｍ2を得る。次に、ステ
ップ３０７に示すように、この丸めによって桁上げが生
じたかどうかを判断し、桁上げが生じなければ、求める
単精度浮動小数点数の指数はｅ1、仮数はｍ2となる。ま
た、桁上げが生じれば、ステップ３０８に示すように、
仮数ｍ2を１ビットだけ右シフトさせて仮数ｍ3を求め、
ステップ３０９に示すように、指数ｅ1に１を加算して
指数ｅ2を得る。この場合の求める単精度浮動小数点数
の指数はｅ2、仮数はｍ3となる。
【００１７】一方、オペランドが負数である場合には、
該オペランドは２の補数で表現されているので、３１ビ
ット長の整数部分の中から実際に最大の重みを持つビッ
トの位置を見つけるために、ステップ３１０に示すよう
に、ＭＳＢの１つ下のビットからＬＳＢの方向へ検索が
行なわれ、最初に０となっているビットの位置が検出さ
れる。そして、オペランドが正数である場合と同様に、
検出されたビット位置とＭＳＢの位置との差がＬＳＡと
して求められる。次に、ステップ３１１に示すように、
オペランドをＬＳＡで指定されたビット数だけ左シフト
させ、仮数ｍ4が求められる。次に、ステップ３１２で
は、ステップ３０４と同様に、ＬＳＡと単精度浮動小数
点数の指数バイアスＢs（＝１２７）とを用いて指数ｅ3
が求められる。上述のようにして求められた仮数ｍ4は
２の補数で表現される負数であるのに対して浮動小数点
数の仮数は絶対値表現であるため、ステップ３１３で
は、０から仮数ｍ4を引くことによって仮数ｍ4の絶対値
である仮数ｍ5が求められる。次に、ステップ３１４に
示すように、仮数ｍ5が小数点以下２３ビットに丸めら
れて仮数ｍ6が得られる。この丸めによって桁上げが生
じたか否かがステップ３１５で判断される。桁上げが生
じていなければ、求める単精度浮動小数点数の指数はｅ
3、仮数はｍ6である。桁上げが生じていれば、ステップ
３１６で仮数ｍ6は右１ビットシフトされて仮数ｍ7が求
められる。次に、ステップ３１７では指数ｅ3に１を加
えて指数ｅ4が得られる。この場合の求める単精度浮動
小数点数の指数はｅ4、仮数はｍ7である。
該オペランドは２の補数で表現されているので、３１ビ
ット長の整数部分の中から実際に最大の重みを持つビッ
トの位置を見つけるために、ステップ３１０に示すよう
に、ＭＳＢの１つ下のビットからＬＳＢの方向へ検索が
行なわれ、最初に０となっているビットの位置が検出さ
れる。そして、オペランドが正数である場合と同様に、
検出されたビット位置とＭＳＢの位置との差がＬＳＡと
して求められる。次に、ステップ３１１に示すように、
オペランドをＬＳＡで指定されたビット数だけ左シフト
させ、仮数ｍ4が求められる。次に、ステップ３１２で
は、ステップ３０４と同様に、ＬＳＡと単精度浮動小数
点数の指数バイアスＢs（＝１２７）とを用いて指数ｅ3
が求められる。上述のようにして求められた仮数ｍ4は
２の補数で表現される負数であるのに対して浮動小数点
数の仮数は絶対値表現であるため、ステップ３１３で
は、０から仮数ｍ4を引くことによって仮数ｍ4の絶対値
である仮数ｍ5が求められる。次に、ステップ３１４に
示すように、仮数ｍ5が小数点以下２３ビットに丸めら
れて仮数ｍ6が得られる。この丸めによって桁上げが生
じたか否かがステップ３１５で判断される。桁上げが生
じていなければ、求める単精度浮動小数点数の指数はｅ
3、仮数はｍ6である。桁上げが生じていれば、ステップ
３１６で仮数ｍ6は右１ビットシフトされて仮数ｍ7が求
められる。次に、ステップ３１７では指数ｅ3に１を加
えて指数ｅ4が得られる。この場合の求める単精度浮動
小数点数の指数はｅ4、仮数はｍ7である。
【００１８】以上のように本実施例によれば、オペラン
ドが正数であるか負数であるかに応じてかつオペランド
の有効桁数に応じてフォーマット変換処理の流れの制御
を行なうことにより、同じ変換命令であっても結果が早
く求められた場合にはその時点で処理を終了することが
でき、変換の高効率化を図ることができる。
ドが正数であるか負数であるかに応じてかつオペランド
の有効桁数に応じてフォーマット変換処理の流れの制御
を行なうことにより、同じ変換命令であっても結果が早
く求められた場合にはその時点で処理を終了することが
でき、変換の高効率化を図ることができる。
【００１９】次に、図２を参照しながら本実施例のフォ
ーマット変換装置のブロック構成を説明する。
ーマット変換装置のブロック構成を説明する。
【００２０】図２に示すように、本実施例のフォーマッ
ト変換装置は、内部仮数バス４０１と、内部指数バス４
０２との２つのバスを有する。内部仮数バス４０１は先
行１検出手段４０３と、第１のシフタとしてのシフタ４
０４と、加減算手段４０５と、仮数結果レジスタ４１３
とに仮数の出力を行ない、内部指数バス４０２は第２の
セレクタ４１１と、指数補正手段４１０と、指数結果レ
ジスタ４１２とに指数の出力を行なうものである。
ト変換装置は、内部仮数バス４０１と、内部指数バス４
０２との２つのバスを有する。内部仮数バス４０１は先
行１検出手段４０３と、第１のシフタとしてのシフタ４
０４と、加減算手段４０５と、仮数結果レジスタ４１３
とに仮数の出力を行ない、内部指数バス４０２は第２の
セレクタ４１１と、指数補正手段４１０と、指数結果レ
ジスタ４１２とに指数の出力を行なうものである。
【００２１】先行１検出手段４０３は、内部仮数バス４
０１からの入力データすなわちオペランドが正数である
場合はそのオペランドに対し、またオペランドが負数で
ある場合はそのオペランドを反転させて得たデータに対
して、ＭＳＢの１つ下のビットからＬＳＢの方向へ検索
を行ない、最初に１となっているビットの位置を検出す
る。したがって、正数に対してはＭＳＢに最も近い１の
ビットの位置が検出され、負数に対してはＭＳＢに最も
近い０のビットの位置が検出されることになる。先行１
検出手段４０３は、このようにして検出したビット位置
とＭＳＢの位置との差を所要の左シフト量ＬＳＡとして
求め、このＬＳＡをシフタ４０４と指数演算手段４０９
とに出力する。また、先行１検出手段４０３は、ＬＳＡ
が８以上であるかどうかを示す判定信号４１６と、オペ
ランドが負数であるかどうかを示す負数信号４１７とを
制御手段４１５に出力する。
０１からの入力データすなわちオペランドが正数である
場合はそのオペランドに対し、またオペランドが負数で
ある場合はそのオペランドを反転させて得たデータに対
して、ＭＳＢの１つ下のビットからＬＳＢの方向へ検索
を行ない、最初に１となっているビットの位置を検出す
る。したがって、正数に対してはＭＳＢに最も近い１の
ビットの位置が検出され、負数に対してはＭＳＢに最も
近い０のビットの位置が検出されることになる。先行１
検出手段４０３は、このようにして検出したビット位置
とＭＳＢの位置との差を所要の左シフト量ＬＳＡとして
求め、このＬＳＡをシフタ４０４と指数演算手段４０９
とに出力する。また、先行１検出手段４０３は、ＬＳＡ
が８以上であるかどうかを示す判定信号４１６と、オペ
ランドが負数であるかどうかを示す負数信号４１７とを
制御手段４１５に出力する。
【００２２】可変量シフタとしてのシフタ４０４は、内
部仮数バス４０１から入力されたオペランドを先行１検
出手段４０３から出力されるＬＳＡに等しいビット数だ
け左シフトさせることにより左シフト数を求め、この左
シフト数を再び内部仮数バス４０１に出力する。指数演
算手段４０９は、単精度浮動小数点数の指数バイアスＢ
s（＝１２７）と先行１検出手段４０３から出力される
ＬＳＡとを用いて、３１−ＬＳＡ＋Ｂsで表わされる指
数を求める。求められた指数は内部指数バス４０２に出
力される。
部仮数バス４０１から入力されたオペランドを先行１検
出手段４０３から出力されるＬＳＡに等しいビット数だ
け左シフトさせることにより左シフト数を求め、この左
シフト数を再び内部仮数バス４０１に出力する。指数演
算手段４０９は、単精度浮動小数点数の指数バイアスＢ
s（＝１２７）と先行１検出手段４０３から出力される
ＬＳＡとを用いて、３１−ＬＳＡ＋Ｂsで表わされる指
数を求める。求められた指数は内部指数バス４０２に出
力される。
【００２３】加減算手段４０５は、オペランドが正数で
ある場合にはシフタ４０４から出力される左シフト数を
そのまま演算処理数として丸め手段４０６に出力し、オ
ペランドが負数である場合には０から左シフト数を減算
した数値、すなわち左シフト数の絶対値を演算処理数と
して丸め手段４０６に出力する。丸め手段４０６は、加
減算手段４０５から出力される演算処理数を丸めて得た
丸め数を１ビットシフタ４０７及び第１のセレクタ４０
８に出力するとともに、演算処理数の丸めによって桁上
げが生じたか否かを示す桁上げ信号４１４を第１のセレ
クタ４０８及び第２のセレクタ４１１に出力する。１ビ
ットシフタ４０７は、丸め手段４０６から出力される丸
め数を１ビットだけ右シフトさせて第１のセレクタ４０
８に出力する。第１のセレクタ４０８は、桁上げ信号４
１４に基づいて、演算処理数の丸めによって桁上げが生
じた場合には１ビットシフタ４０７からの出力を選択
し、演算処理数の丸めによって桁上げが生じない場合に
は丸め手段４０６から入力された丸め数を選択して、選
択したデータを内部仮数バス４０１に出力する。
ある場合にはシフタ４０４から出力される左シフト数を
そのまま演算処理数として丸め手段４０６に出力し、オ
ペランドが負数である場合には０から左シフト数を減算
した数値、すなわち左シフト数の絶対値を演算処理数と
して丸め手段４０６に出力する。丸め手段４０６は、加
減算手段４０５から出力される演算処理数を丸めて得た
丸め数を１ビットシフタ４０７及び第１のセレクタ４０
８に出力するとともに、演算処理数の丸めによって桁上
げが生じたか否かを示す桁上げ信号４１４を第１のセレ
クタ４０８及び第２のセレクタ４１１に出力する。１ビ
ットシフタ４０７は、丸め手段４０６から出力される丸
め数を１ビットだけ右シフトさせて第１のセレクタ４０
８に出力する。第１のセレクタ４０８は、桁上げ信号４
１４に基づいて、演算処理数の丸めによって桁上げが生
じた場合には１ビットシフタ４０７からの出力を選択
し、演算処理数の丸めによって桁上げが生じない場合に
は丸め手段４０６から入力された丸め数を選択して、選
択したデータを内部仮数バス４０１に出力する。
【００２４】指数補正手段４１０は、指数演算手段４０
９から出力される指数に１を加算することによって補正
した数値を第２のセレクタ４１１に出力する。第２のセ
レクタ４１１は、桁上げ信号４１４に基づいて、演算処
理数の丸めによって桁上げが生じた場合には指数補正手
段４１０の出力を選択し、演算処理数の丸めによって桁
上げが生じない場合には指数演算手段４０９の出力を選
択して、選択したデータを内部指数バス４０２に出力す
る。指数結果レジスタ４１２は内部指数バス４０２に出
力される指数を格納し、仮数結果レジスタ４１３は内部
仮数バス４０１に出力される仮数を格納するものであ
る。
９から出力される指数に１を加算することによって補正
した数値を第２のセレクタ４１１に出力する。第２のセ
レクタ４１１は、桁上げ信号４１４に基づいて、演算処
理数の丸めによって桁上げが生じた場合には指数補正手
段４１０の出力を選択し、演算処理数の丸めによって桁
上げが生じない場合には指数演算手段４０９の出力を選
択して、選択したデータを内部指数バス４０２に出力す
る。指数結果レジスタ４１２は内部指数バス４０２に出
力される指数を格納し、仮数結果レジスタ４１３は内部
仮数バス４０１に出力される仮数を格納するものであ
る。
【００２５】制御手段４１５は、３２ビット整数から単
精度浮動小数点数へのフォーマット変換に必要な処理を
行なうように、４０３から４１３までの各ブロックを作
動させるための制御信号を送る。また、先行１検出手段
４０３からの判定信号４１６と負数信号４１７とに基づ
いて、フォーマット変換を終了するかどうかを判断す
る。
精度浮動小数点数へのフォーマット変換に必要な処理を
行なうように、４０３から４１３までの各ブロックを作
動させるための制御信号を送る。また、先行１検出手段
４０３からの判定信号４１６と負数信号４１７とに基づ
いて、フォーマット変換を終了するかどうかを判断す
る。
【００２６】以上のように構成されたフォーマット変換
装置の動作を、図１及び図２を参照しながら説明する。
装置の動作を、図１及び図２を参照しながら説明する。
【００２７】まず、オペランドが内部仮数バス４０１に
供給され、先行１検出手段４０３に入力される。先行１
検出手段４０３では、ステップ３０１に示すように、オ
ペランドが正か負かの判断が行なわれる。
供給され、先行１検出手段４０３に入力される。先行１
検出手段４０３では、ステップ３０１に示すように、オ
ペランドが正か負かの判断が行なわれる。
【００２８】オペランドが正数である場合には、ステッ
プ３０２に示すように、先行１検出手段４０３はこのオ
ペランドにおけるＭＳＢに最も近い１のビット位置を検
出し、検出したビット位置とＭＳＢの位置との差を所要
の左シフト量ＬＳＡとしてシフタ４０４と指数演算手段
４０９とに出力する。次に、ステップ３０３に示すよう
に、シフタ４０４は内部仮数バス４０１から入力された
オペランドを先行１検出手段４０３から出力されるＬＳ
Ａに等しいビット数だけ左シフトさせて仮数ｍ1を求め
る。この仮数ｍ1は再び内部仮数バス４０１に出力さ
れ、仮数結果レジスタ４１３に格納される。指数演算手
段４０９では、ステップ３０４に示すように、先行１検
出手段４０３から出力されるＬＳＡを用いて指数ｅ1＝
３１−ＬＳＡ＋Ｂsが求められ、この指数ｅ1は内部指数
バス４０２を介して指数結果レジスタ４１２に格納され
る。このとき、オペランドが正数であることを先行１検
出手段４０３からの負数信号４１７が示し、かつＬＳＡ
が８以上であることを該先行１検出手段４０３からの判
定信号４１６が示せば、制御手段４１５はフォーマット
変換の終了を決定する。これは、ステップ３０５におい
てＬＳＡが８以上であると判断された場合に相当する。
これによって、指数結果レジスタ４１２に格納された指
数ｅ1が求める単精度浮動小数点数の指数、仮数結果レ
ジスタ４１３に格納された仮数ｍ1が求める単精度浮動
小数点数の仮数となる。
プ３０２に示すように、先行１検出手段４０３はこのオ
ペランドにおけるＭＳＢに最も近い１のビット位置を検
出し、検出したビット位置とＭＳＢの位置との差を所要
の左シフト量ＬＳＡとしてシフタ４０４と指数演算手段
４０９とに出力する。次に、ステップ３０３に示すよう
に、シフタ４０４は内部仮数バス４０１から入力された
オペランドを先行１検出手段４０３から出力されるＬＳ
Ａに等しいビット数だけ左シフトさせて仮数ｍ1を求め
る。この仮数ｍ1は再び内部仮数バス４０１に出力さ
れ、仮数結果レジスタ４１３に格納される。指数演算手
段４０９では、ステップ３０４に示すように、先行１検
出手段４０３から出力されるＬＳＡを用いて指数ｅ1＝
３１−ＬＳＡ＋Ｂsが求められ、この指数ｅ1は内部指数
バス４０２を介して指数結果レジスタ４１２に格納され
る。このとき、オペランドが正数であることを先行１検
出手段４０３からの負数信号４１７が示し、かつＬＳＡ
が８以上であることを該先行１検出手段４０３からの判
定信号４１６が示せば、制御手段４１５はフォーマット
変換の終了を決定する。これは、ステップ３０５におい
てＬＳＡが８以上であると判断された場合に相当する。
これによって、指数結果レジスタ４１２に格納された指
数ｅ1が求める単精度浮動小数点数の指数、仮数結果レ
ジスタ４１３に格納された仮数ｍ1が求める単精度浮動
小数点数の仮数となる。
【００２９】オペランドが正数であることを負数信号４
１７が示し、かつＬＳＡが８より小さいことを判定信号
４１６が示せば、制御手段４１５はフォーマット変換を
続行するための制御を実行する。これはステップ３０５
においてＬＳＡが８より小さいと判断された場合に相当
し、ステップ３０６以降の処理が行なわれる。すなわ
ち、内部仮数バス４０１に出力された仮数ｍ1が加減算
手段４０５に入力され、加減算手段４０５では、オペラ
ンドが正数なので０＋ｍ1の計算が行なわれ、その計算
結果である仮数ｍ1が丸め手段４０６に出力される。丸
め手段４０６では、ステップ３０６に示すように、仮数
ｍ1の丸めによって仮数ｍ2が求められる。これと同時
に、仮数ｍ1の丸めによって桁上げが生じたか否かを示
す桁上げ信号４１４が第１のセレクタ４０８及び第２の
セレクタ４１１に出力される。ステップ３０７におい
て、桁上げ信号４１４に基づいて仮数ｍ1の丸めによっ
て桁上げが生じていないと判断された場合には、第１の
セレクタ４０８は丸め手段４０６から出力される仮数ｍ
2を選択して内部仮数バス４０１に出力する。内部仮数
バス４０１に出力された仮数ｍ2は、求める単精度浮動
小数点数の仮数として仮数結果レジスタ４１３に格納さ
れる。一方、指数演算手段４０９から内部指数バス４０
２に出力された指数ｅ1は第２のセレクタ４１１に入力
され、そのまま第２のセレクタ４１１から内部指数バス
４０２を介して指数結果レジスタ４１２に格納される。
指数結果レジスタ４１２に格納された指数ｅ1が、求め
る単精度浮動小数点数の指数となる。
１７が示し、かつＬＳＡが８より小さいことを判定信号
４１６が示せば、制御手段４１５はフォーマット変換を
続行するための制御を実行する。これはステップ３０５
においてＬＳＡが８より小さいと判断された場合に相当
し、ステップ３０６以降の処理が行なわれる。すなわ
ち、内部仮数バス４０１に出力された仮数ｍ1が加減算
手段４０５に入力され、加減算手段４０５では、オペラ
ンドが正数なので０＋ｍ1の計算が行なわれ、その計算
結果である仮数ｍ1が丸め手段４０６に出力される。丸
め手段４０６では、ステップ３０６に示すように、仮数
ｍ1の丸めによって仮数ｍ2が求められる。これと同時
に、仮数ｍ1の丸めによって桁上げが生じたか否かを示
す桁上げ信号４１４が第１のセレクタ４０８及び第２の
セレクタ４１１に出力される。ステップ３０７におい
て、桁上げ信号４１４に基づいて仮数ｍ1の丸めによっ
て桁上げが生じていないと判断された場合には、第１の
セレクタ４０８は丸め手段４０６から出力される仮数ｍ
2を選択して内部仮数バス４０１に出力する。内部仮数
バス４０１に出力された仮数ｍ2は、求める単精度浮動
小数点数の仮数として仮数結果レジスタ４１３に格納さ
れる。一方、指数演算手段４０９から内部指数バス４０
２に出力された指数ｅ1は第２のセレクタ４１１に入力
され、そのまま第２のセレクタ４１１から内部指数バス
４０２を介して指数結果レジスタ４１２に格納される。
指数結果レジスタ４１２に格納された指数ｅ1が、求め
る単精度浮動小数点数の指数となる。
【００３０】また、ステップ３０７において、桁上げ信
号４１４に基づいて仮数ｍ1の丸めによって桁上げが生
じていると判断された場合には、ステップ３０８に示す
ように、１ビットシフタ４０７は仮数ｍ2を１ビットだ
け右シフトさせて仮数ｍ3を求め、これを第１のセレク
タ４０８に出力する。第１のセレクタ４０８は、丸め手
段４０６からの桁上げ信号４１４に基づいて、仮数ｍ3
を内部仮数バス４０１を介して仮数結果レジスタ４１３
に出力する。一方、指数演算手段４０９から内部指数バ
ス４０２に出力された指数ｅ1は指数補正手段４１０に
入力される。指数補正手段４１０は、ステップ３０９に
示すように、指数ｅ1に１を加算して指数ｅ2を求め、こ
れを第２のセレクタ４１１に出力する。第２のセレクタ
４１１は内部指数バス４０２を介して指数ｅ2を指数結
果レジスタ４１２に格納する。この場合には、求める単
精度浮動小数点数の仮数は、仮数結果レジスタ４１３に
格納されている仮数ｍ3であり、求める単精度浮動小数
点数の指数は、指数結果レジスタ４１２に格納されてい
る指数ｅ2である。
号４１４に基づいて仮数ｍ1の丸めによって桁上げが生
じていると判断された場合には、ステップ３０８に示す
ように、１ビットシフタ４０７は仮数ｍ2を１ビットだ
け右シフトさせて仮数ｍ3を求め、これを第１のセレク
タ４０８に出力する。第１のセレクタ４０８は、丸め手
段４０６からの桁上げ信号４１４に基づいて、仮数ｍ3
を内部仮数バス４０１を介して仮数結果レジスタ４１３
に出力する。一方、指数演算手段４０９から内部指数バ
ス４０２に出力された指数ｅ1は指数補正手段４１０に
入力される。指数補正手段４１０は、ステップ３０９に
示すように、指数ｅ1に１を加算して指数ｅ2を求め、こ
れを第２のセレクタ４１１に出力する。第２のセレクタ
４１１は内部指数バス４０２を介して指数ｅ2を指数結
果レジスタ４１２に格納する。この場合には、求める単
精度浮動小数点数の仮数は、仮数結果レジスタ４１３に
格納されている仮数ｍ3であり、求める単精度浮動小数
点数の指数は、指数結果レジスタ４１２に格納されてい
る指数ｅ2である。
【００３１】オペランドが負数であることを先行１検出
手段４０３からの負数信号４１７が示している場合に
も、制御手段４１５はフォーマット変換を続行するため
の制御を実行する。これはステップ３０１においてオペ
ランドが負数であると判断された場合に相当し、ステッ
プ３１０以降の処理が行なわれる。すなわち、先行１検
出手段４０３においてオペランドの各ビットを反転させ
たデータが求められ、この反転データ中のＭＳＢに最も
近い１のビット位置が検出される。このような検出を行
なえば、ＭＳＢに最も近い０のビットの位置を検出した
ことと同じになる。次に、検出したビット位置とＭＳＢ
の位置との差が所要の左シフト量ＬＳＡとしてシフタ４
０４と指数演算手段４０９とに出力される。次に、ステ
ップ３１１に示すように、シフタ４０４は、内部仮数バ
ス４０１から入力されたオペランドを先行１検出手段４
０３から出力されるＬＳＡに等しいビット数だけ左シフ
トさせて仮数ｍ4を求める。この仮数ｍ4は、加減算手段
４０５へ入力される。また、指数演算手段４０９では、
ステップ３１２に示すように、先行１検出手段４０３か
ら出力されるＬＳＡを用いて指数ｅ1＝３１−ＬＳＡ＋
Ｂsが求められ、この指数ｅ1は内部指数バス４０２を介
して指数補正手段４１０に出力される。
手段４０３からの負数信号４１７が示している場合に
も、制御手段４１５はフォーマット変換を続行するため
の制御を実行する。これはステップ３０１においてオペ
ランドが負数であると判断された場合に相当し、ステッ
プ３１０以降の処理が行なわれる。すなわち、先行１検
出手段４０３においてオペランドの各ビットを反転させ
たデータが求められ、この反転データ中のＭＳＢに最も
近い１のビット位置が検出される。このような検出を行
なえば、ＭＳＢに最も近い０のビットの位置を検出した
ことと同じになる。次に、検出したビット位置とＭＳＢ
の位置との差が所要の左シフト量ＬＳＡとしてシフタ４
０４と指数演算手段４０９とに出力される。次に、ステ
ップ３１１に示すように、シフタ４０４は、内部仮数バ
ス４０１から入力されたオペランドを先行１検出手段４
０３から出力されるＬＳＡに等しいビット数だけ左シフ
トさせて仮数ｍ4を求める。この仮数ｍ4は、加減算手段
４０５へ入力される。また、指数演算手段４０９では、
ステップ３１２に示すように、先行１検出手段４０３か
ら出力されるＬＳＡを用いて指数ｅ1＝３１−ＬＳＡ＋
Ｂsが求められ、この指数ｅ1は内部指数バス４０２を介
して指数補正手段４１０に出力される。
【００３２】加減算手段４０５では、ステップ３１３に
示すように、オペランドが負数なのでシフタ４０４から
出力される仮数ｍ4を用いてｍ5＝０−ｍ4の計算が行な
われ、求められた仮数ｍ5は丸め手段４０６に入力され
る。丸め手段４０６では、ステップ３１４に示すよう
に、仮数ｍ5の丸めによって仮数ｍ6が求められる。これ
と同時に、仮数ｍ5の丸めによって桁上げが生じたか否
かを示す桁上げ信号４１４が第１のセレクタ４０８及び
第２のセレクタ４１１に出力される。ステップ３１５に
おいて、桁上げ信号４１４に基づいて仮数ｍ5の丸めに
よって桁上げが生じていないと判断された場合には、第
１のセレクタ４０８は丸め手段４０６から出力される仮
数ｍ6を選択して内部仮数バス４０１に出力する。内部
仮数バス４０１に出力された仮数ｍ6は、求める単精度
浮動小数点数の仮数として仮数結果レジスタ４１３に格
納される。一方、指数演算手段４０９から内部指数バス
４０２に出力された指数ｅ3は第２のセレクタ４１１に
入力され、そのまま第２のセレクタ４１１から内部指数
バス４０２を介して指数結果レジスタ４１２に格納され
る。指数結果レジスタ４１２に格納された指数ｅ3が、
求める単精度浮動小数点数の指数となる。
示すように、オペランドが負数なのでシフタ４０４から
出力される仮数ｍ4を用いてｍ5＝０−ｍ4の計算が行な
われ、求められた仮数ｍ5は丸め手段４０６に入力され
る。丸め手段４０６では、ステップ３１４に示すよう
に、仮数ｍ5の丸めによって仮数ｍ6が求められる。これ
と同時に、仮数ｍ5の丸めによって桁上げが生じたか否
かを示す桁上げ信号４１４が第１のセレクタ４０８及び
第２のセレクタ４１１に出力される。ステップ３１５に
おいて、桁上げ信号４１４に基づいて仮数ｍ5の丸めに
よって桁上げが生じていないと判断された場合には、第
１のセレクタ４０８は丸め手段４０６から出力される仮
数ｍ6を選択して内部仮数バス４０１に出力する。内部
仮数バス４０１に出力された仮数ｍ6は、求める単精度
浮動小数点数の仮数として仮数結果レジスタ４１３に格
納される。一方、指数演算手段４０９から内部指数バス
４０２に出力された指数ｅ3は第２のセレクタ４１１に
入力され、そのまま第２のセレクタ４１１から内部指数
バス４０２を介して指数結果レジスタ４１２に格納され
る。指数結果レジスタ４１２に格納された指数ｅ3が、
求める単精度浮動小数点数の指数となる。
【００３３】また、ステップ３１５において、桁上げ信
号４１４に基づいて仮数ｍ5の丸めによって桁上げが生
じていると判断された場合には、ステップ３１６に示す
ように、１ビットシフタ４０７は仮数ｍ6を１ビットだ
け右シフトさせて仮数ｍ7を求め、これを第１のセレク
タ４０８に出力する。第１のセレクタ４０８は、丸め手
段４０６からの桁上げ信号４１４に基づいて、仮数ｍ7
を内部仮数バス４０１を介して仮数結果レジスタ４１３
に出力する。一方、指数演算手段４０９から内部指数バ
ス４０２に出力された指数ｅ3は指数補正手段４１０に
入力される。指数補正手段４１０は、ステップ３１７に
示すように、指数ｅ3に１を加算して指数ｅ4を求め、こ
れを第２のセレクタ４１１に出力する。第２のセレクタ
４１１は、内部指数バス４０２を介して指数ｅ4を指数
結果レジスタ４１２に出力する。この場合には、求める
単精度浮動小数点数の仮数は、仮数結果レジスタ４１３
に格納されている仮数ｍ7であり、求める単精度浮動小
数点数の指数は、指数結果レジスタ４１２に格納されて
いる指数ｅ4である。
号４１４に基づいて仮数ｍ5の丸めによって桁上げが生
じていると判断された場合には、ステップ３１６に示す
ように、１ビットシフタ４０７は仮数ｍ6を１ビットだ
け右シフトさせて仮数ｍ7を求め、これを第１のセレク
タ４０８に出力する。第１のセレクタ４０８は、丸め手
段４０６からの桁上げ信号４１４に基づいて、仮数ｍ7
を内部仮数バス４０１を介して仮数結果レジスタ４１３
に出力する。一方、指数演算手段４０９から内部指数バ
ス４０２に出力された指数ｅ3は指数補正手段４１０に
入力される。指数補正手段４１０は、ステップ３１７に
示すように、指数ｅ3に１を加算して指数ｅ4を求め、こ
れを第２のセレクタ４１１に出力する。第２のセレクタ
４１１は、内部指数バス４０２を介して指数ｅ4を指数
結果レジスタ４１２に出力する。この場合には、求める
単精度浮動小数点数の仮数は、仮数結果レジスタ４１３
に格納されている仮数ｍ7であり、求める単精度浮動小
数点数の指数は、指数結果レジスタ４１２に格納されて
いる指数ｅ4である。
【００３４】以上のように本装置によれば、変換結果と
して求められた仮数及び指数がそれぞれ内部仮数バス４
０１及び内部指数バス４０２を介して仮数結果レジスタ
４１３及び指数結果レジスタ４１２に書き込まれるの
で、書き込まれた変換結果を最終結果として取り出すこ
とも、それ以降に読み出して続けて処理を行なうことも
可能となる。また、オペランドが正の整数であるか負の
整数であるか等の場合に応じて先行１検出手段４０３及
び加減算手段４０５を制御することにより、比較的簡易
なハードウェアで単精度浮動小数点数へのフォーマット
変換を実行することができる。更に、変換結果が早く求
められた場合にはその時点で処理を終了することができ
るので、変換の高効率化が可能となる。
して求められた仮数及び指数がそれぞれ内部仮数バス４
０１及び内部指数バス４０２を介して仮数結果レジスタ
４１３及び指数結果レジスタ４１２に書き込まれるの
で、書き込まれた変換結果を最終結果として取り出すこ
とも、それ以降に読み出して続けて処理を行なうことも
可能となる。また、オペランドが正の整数であるか負の
整数であるか等の場合に応じて先行１検出手段４０３及
び加減算手段４０５を制御することにより、比較的簡易
なハードウェアで単精度浮動小数点数へのフォーマット
変換を実行することができる。更に、変換結果が早く求
められた場合にはその時点で処理を終了することができ
るので、変換の高効率化が可能となる。
【００３５】なお、例えば６４ビット整数から倍精度浮
動小数点数あるいは単精度浮動小数点数のフォーマット
変換のために上記実施例を変更することは容易である。
動小数点数あるいは単精度浮動小数点数のフォーマット
変換のために上記実施例を変更することは容易である。
【００３６】
【発明の効果】以上説明してきたように、本発明によれ
ば、例えば３２ビット整数から単精度浮動小数点数への
フォーマット変換を行なうに際して、オペランドである
固定小数点数が正の数である場合には、該オペランド中
のリーディングゼロの数に相当する左シフト量ＬＳＡに
反映された該オペランドの実際の有効桁数に応じて、丸
め処理を実行するか否かを決定することとしたので、変
換結果が早く得られた場合にはその時点で処理を終了で
き、変換効率が向上する。
ば、例えば３２ビット整数から単精度浮動小数点数への
フォーマット変換を行なうに際して、オペランドである
固定小数点数が正の数である場合には、該オペランド中
のリーディングゼロの数に相当する左シフト量ＬＳＡに
反映された該オペランドの実際の有効桁数に応じて、丸
め処理を実行するか否かを決定することとしたので、変
換結果が早く得られた場合にはその時点で処理を終了で
き、変換効率が向上する。
【図１】本発明の実施例に係る３２ビット整数から単精
度浮動小数点数へのフォーマット変換処理の流れを示す
フローチャート図である。
度浮動小数点数へのフォーマット変換処理の流れを示す
フローチャート図である。
【図２】図１の処理を実施するためのフォーマット変換
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【符号の説明】４０１ 内部仮数バス ４０２ 内部指数バス ４０３ 先行１検出手段 ４０４ シフタ（第１のシフタ） ４０５ 加減算手段 ４０６ 丸め手段 ４０７ １ビットシフタ（第２のシフタ） ４０８ 第１のセレクタ ４０９ 指数演算手段 ４１０ 指数補正手段 ４１１ 第２のセレクタ ４１２ 指数結果レジスタ ４１３ 仮数結果レジスタ ４１４ 桁上げ信号 ４１５ 制御手段 ４１６ 判定信号（ＬＳＡ≧８） ４１７ 負数信号
フロントページの続き (56)参考文献 特開 平３−100722（ＪＰ，Ａ) 特開 昭63−204324（ＪＰ，Ａ) 特開 平２−10426（ＪＰ，Ａ) 特開 平２−214931（ＪＰ，Ａ) 特開 平３−100723（ＪＰ，Ａ) 「インターフェース」11［３］（昭和 60年３月），ＣＱ出版，Ｐ．226−228 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 7/00,7/38
Claims (3)
- 【請求項１】 負数を２の補数で表現するように符号を
表わした最上位ビットと第１のビット長の整数部分とを
有する整数型のオペランドとしての固定小数点数を、バ
イアスが付与された指数εと前記第１のビット長より短
い第２のビット長の仮数μとを有する正規化された浮動
小数点数へフォーマット変換するための装置であって、 前記オペランドが正数であるか負数であるかを該オペラ
ンドの最上位ビットに基づいて判断し、 （ａ） 前記オペランドが正数である場合には、 前記オペランドの最上位ビットの位置と該最上位ビット
に最も近い１のビット位置との差を所要の左シフト量Ｌ
ＳＡとして求め、 前記オペランドを前記左シフト量ＬＳＡだけ左シフトさ
せて第１の仮数ｍ1を求め、 前記オペランドの整数部分の第１のビット長から前記左
シフト量ＬＳＡを減算しかつ前記浮動小数点数の指数バ
イアスを加算することにより第１の指数ｅ1を求め、 前記左シフト量ＬＳＡが前記オペランドの最上位ビット
を含むビット長から前記第２のビット長を減じたしきい
値以上であるときには、前記第１の指数ｅ1と前記第１
の仮数ｍ1とをそれぞれ前記浮動小数点数の指数ε及び
仮数μとし、 前記左シフト量ＬＳＡが前記しきい値より小さいときに
は、前記第１の仮数ｍ1を前記第２のビット長に丸めて
第２の仮数ｍ2を求め、該第１の仮数ｍ1の丸めによって
桁上げが生じないときには前記第１の指数ｅ1と前記第
２の仮数ｍ2とをそれぞれ前記浮動小数点数の指数ε及
び仮数μとし、前記第１の仮数ｍ1の丸めによって桁上
げが生じたときには前記第１の指数ｅ1に１を加算して
得た第２の指数ｅ2と前記第２の仮数ｍ2を１ビットだけ
右シフトさせて得た第３の仮数ｍ3とをそれぞれ前記浮
動小数点数の指数ε及び仮数μとし、 （ｂ） 前記オペランドが負数である場合には、 前記オペランドの最上位ビットの位置と該最上位ビット
に最も近い０のビット位置との差を所要の左シフト量Ｌ
ＳＡとして求め、 前記オペランドを前記左シフト量ＬＳＡだけ左シフトさ
せて第４の仮数ｍ4を求め、 前記オペランドの整数部分の第１のビット長から前記左
シフト量ＬＳＡを減算しかつ前記浮動小数点数の指数バ
イアスを加算することにより第３の指数ｅ3を求め、 ０から前記第４の仮数ｍ4を減算することにより第５の
仮数ｍ5を求め、 前記第５の仮数ｍ5を前記第２のビット長に丸めて第６
の仮数ｍ6を求め、該第５の仮数ｍ5の丸めによって桁上
げが生じないときには前記第３の指数ｅ3と前記第６の
仮数ｍ6とをそれぞれ前記浮動小数点数の指数ε及び仮
数μとし、前記第５の仮数ｍ5の丸めによって桁上げが
生じたときには前記第３の指数ｅ3に１を加算して得た
第４の指数ｅ4と前記第６の仮数ｍ6を１ビットだけ右シ
フトさせて得た第７の仮数ｍ7とをそれぞれ前記浮動小
数点数の指数ε及び仮数μとするように構成されたこと
を特徴とするフォーマット変換装置。 - 【請求項２】 請求項１記載のフォーマット変換装置に
おいて、 符号を表わした最上位ビットと３１ビット長の整数部分
とを有する全３２ビットのオペランドを、２３ビット長
の小数部を有する正規化された単精度浮動小数点数へ変
換するように、前記左シフト量ＬＳＡのしきい値を８に
設定することを特徴とするフォーマット変換装置。 - 【請求項３】 負数を２の補数で表現するように符号を
表わした最上位ビットと３１ビット長の整数部分とを有
する全３２ビットのオペランドを、バイアスが付与され
た指数と２３ビット長の小数部とを有する正規化された
単精度浮動小数点数へフォーマット変換するための装置
であって、 前記オペランドが正数である場合には該オペランドの最
上位ビットに最も近い１のビット位置を検出し、前記オ
ペランドが負数である場合には該オペランドの全ビット
を反転させて得たデータのうちの最上位ビットに最も近
い１のビット位置を検出して、該検出したビット位置と
前記最上位ビットの位置との差を所要の左シフト量ＬＳ
Ａとして出力する機能を有する先行１検出手段と、 前記オペランドを前記左シフト量ＬＳＡだけ左シフトさ
せて得られる数値を出力するための第１のシフタと、 数値３１から前記左シフト量ＬＳＡを減算しかつ単精度
浮動小数点数の指数バイアスを加算して得た数値を出力
するための指数演算手段と、前記オペランドが正数でありかつ前記左シフト量ＬＳＡ
が８以上である場合には、前記指数演算手段の出力と前
記第１のシフタの出力とをそれぞれ求める単精度浮動小
数点数の指数及び仮数とするための制御手段と、 前記第１のシフタの出力と０とが入力され、かつ前記オ
ペランドが正数である場合には前記第１のシフタの出力
を、前記オペランドが負数である場合には０から該第１
のシフタの出力を減算して得た数値を各々演算処理数と
して出力する機能を有する加減算手段と、 前記オペランドが負数である場合、又は、前記オペラン
ドが正数でありかつ前記左シフト量ＬＳＡが８より小さ
い場合には、前記加減算手段から出力された演算処理数
を所定のビット長に丸めて得た数値を求める単精度浮動
小数点数の補正された仮数として出力するための丸め手
段と、 前記丸め手段における丸めにより桁上げが生じた場合に
は、該丸め手段から出力された数値を１ビットだけ右シ
フトさせて得た数値を求める単精度浮動小数点数の更に
補正された仮数として出力するための第２のシフタと、 前記丸め手段における丸めにより桁上げが生じた場合に
は、前記指数演算手段から出力された数値に１を加算し
て得た数値を求める単精度浮動小数点数の補正された指
数として出力するための指数補正手段とを備えたことを
特徴とするフォーマット変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24742192A JP3178746B2 (ja) | 1991-09-25 | 1992-09-17 | 浮動小数点数のためのフォーマット変換装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24599591 | 1991-09-25 | ||
| JP3-245995 | 1991-09-25 | ||
| JP24742192A JP3178746B2 (ja) | 1991-09-25 | 1992-09-17 | 浮動小数点数のためのフォーマット変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05324270A JPH05324270A (ja) | 1993-12-07 |
| JP3178746B2 true JP3178746B2 (ja) | 2001-06-25 |
Family
ID=17141906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24742192A Expired - Fee Related JP3178746B2 (ja) | 1991-09-25 | 1992-09-17 | 浮動小数点数のためのフォーマット変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5317526A (ja) |
| JP (1) | JP3178746B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455956B1 (en) | 1999-02-10 | 2002-09-24 | Nikon Corporation | Two-dimensional electric motor |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5542068A (en) * | 1991-12-10 | 1996-07-30 | Microsoft Corporation | Method and system for storing floating point numbers to reduce storage space |
| US5805475A (en) * | 1995-02-10 | 1998-09-08 | International Business Machines Corporation | Load-store unit and method of loading and storing single-precision floating-point registers in a double-precision architecture |
| US5732005A (en) * | 1995-02-10 | 1998-03-24 | International Business Machines Corporation | Single-precision, floating-point register array for floating-point units performing double-precision operations by emulation |
| US5757682A (en) * | 1995-03-31 | 1998-05-26 | International Business Machines Corporation | Parallel calculation of exponent and sticky bit during normalization |
| US5678016A (en) * | 1995-08-08 | 1997-10-14 | International Business Machines Corporation | Processor and method for managing execution of an instruction which determine subsequent to dispatch if an instruction is subject to serialization |
| US5878266A (en) * | 1995-09-26 | 1999-03-02 | Advanced Micro Devices, Inc. | Reservation station for a floating point processing unit |
| US5761105A (en) * | 1995-09-26 | 1998-06-02 | Advanced Micro Devices, Inc. | Reservation station including addressable constant store for a floating point processing unit |
| US5973705A (en) * | 1997-04-24 | 1999-10-26 | International Business Machines Corporation | Geometry pipeline implemented on a SIMD machine |
| JP3691307B2 (ja) * | 1999-09-28 | 2005-09-07 | 三洋電機株式会社 | ディジタル放送受信機 |
| US8185723B2 (en) * | 2001-07-13 | 2012-05-22 | Intel Corporation | Method and apparatus to extract integer and fractional components from floating-point data |
| US7523443B2 (en) * | 2003-04-15 | 2009-04-21 | The Mathworks, Inc. | Programming language type system with automatic conversions |
| US7373369B2 (en) * | 2003-06-05 | 2008-05-13 | International Business Machines Corporation | Advanced execution of extended floating-point add operations in a narrow dataflow |
| TWI220479B (en) * | 2003-07-09 | 2004-08-21 | Mediatek Inc | Digital signal processor based on jumping floating point arithmetic |
| US7877431B2 (en) * | 2004-09-07 | 2011-01-25 | Research In Motion Limited | Floating point encoding systems and methods |
| KR101043647B1 (ko) * | 2010-08-27 | 2011-06-22 | 엘아이지넥스원 주식회사 | 데이터 변환 장치 및 데이터 변환 방법 |
| US8984042B2 (en) | 2012-02-09 | 2015-03-17 | International Business Machines Corporation | Mixed precision estimate instruction computing narrow precision result for wide precision inputs |
| KR102276910B1 (ko) * | 2015-01-06 | 2021-07-13 | 삼성전자주식회사 | 테셀레이션 장치 및 방법 |
| US10853067B2 (en) | 2018-09-27 | 2020-12-01 | Intel Corporation | Computer processor for higher precision computations using a mixed-precision decomposition of operations |
| CN111008230B (zh) | 2019-11-22 | 2023-08-04 | 远景智能国际私人投资有限公司 | 数据存储方法、装置、计算机设备及存储介质 |
| CN113703717B (zh) * | 2021-08-31 | 2024-01-26 | 南京英锐创电子科技有限公司 | 二进制浮点数乘法运算电路及其控制方法、计算装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2689414B2 (ja) * | 1986-01-09 | 1997-12-10 | 日本電気株式会社 | 浮動小数点表現変換器 |
| JPS63204324A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 浮動少数点乗算方式 |
| JPH0210426A (ja) * | 1988-06-28 | 1990-01-16 | Shikoku Nippon Denki Software Kk | 浮動小数点変換回路 |
| US4949291A (en) * | 1988-12-22 | 1990-08-14 | Intel Corporation | Apparatus and method for converting floating point data formats in a microprocessor |
| JPH02214931A (ja) * | 1989-02-16 | 1990-08-27 | Oki Electric Ind Co Ltd | 浮動小数点演算回路 |
| JPH03100722A (ja) * | 1989-09-13 | 1991-04-25 | Fujitsu Ltd | 精度変換命令の処理方式 |
-
1992
- 1992-09-17 JP JP24742192A patent/JP3178746B2/ja not_active Expired - Fee Related
- 1992-09-23 US US07/948,657 patent/US5317526A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 「インターフェース」１１［３］（昭和６０年３月），ＣＱ出版，Ｐ．２２６−２２８ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455956B1 (en) | 1999-02-10 | 2002-09-24 | Nikon Corporation | Two-dimensional electric motor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05324270A (ja) | 1993-12-07 |
| US5317526A (en) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3178746B2 (ja) | 浮動小数点数のためのフォーマット変換装置 | |
| JP2662196B2 (ja) | 演算結果正規化方法及び装置 | |
| JP3076046B2 (ja) | 例外検出回路 | |
| US9608662B2 (en) | Apparatus and method for converting floating-point operand into a value having a different format | |
| CA1311848C (en) | Apparatus and method for floating point normalization prediction | |
| EP0472139A2 (en) | A floating-point processor | |
| JP3313560B2 (ja) | 浮動小数点演算処理装置 | |
| US7634527B2 (en) | Reciprocal estimate computation methods and apparatus | |
| JP3845009B2 (ja) | 積和演算装置、及び積和演算方法 | |
| US5111421A (en) | System for performing addition and subtraction of signed magnitude floating point binary numbers | |
| US20050114422A1 (en) | High performance implementation of exponent adjustment in a floating point design | |
| CN108153513B (zh) | 前导零预测 | |
| JP2558669B2 (ja) | 浮動小数点演算装置 | |
| CN112667197B (zh) | 一种基于posit浮点数格式的参数化加减法运算电路 | |
| US5513362A (en) | Method of and apparatus for normalization of a floating point binary number | |
| US6615228B1 (en) | Selection based rounding system and method for floating point operations | |
| JP2517064B2 (ja) | 非正規化数の処理方式 | |
| KR20150107614A (ko) | 데이터 처리장치 및 이진수에 대해 시프트 기능을 수행하는 방법 | |
| JP3257278B2 (ja) | 冗長なシフト数予測とシフト誤り補正を用いた正規化装置 | |
| JP3174974B2 (ja) | 浮動小数点演算装置および方法 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JP3124286B2 (ja) | 浮動小数点数演算装置 | |
| US4907185A (en) | Program-controlled computer with an interrupt capability for floating-point operation | |
| JPH0498524A (ja) | 浮動小数点演算装置 | |
| JP2512230B2 (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |