JPS61160134A - 指数アンダ−フロ−検出回路 - Google Patents
指数アンダ−フロ−検出回路Info
- Publication number
- JPS61160134A JPS61160134A JP59279654A JP27965484A JPS61160134A JP S61160134 A JPS61160134 A JP S61160134A JP 59279654 A JP59279654 A JP 59279654A JP 27965484 A JP27965484 A JP 27965484A JP S61160134 A JPS61160134 A JP S61160134A
- Authority
- JP
- Japan
- Prior art keywords
- exponent
- subtracted
- underflow
- subtraction
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はデータ処理装置に係り、特に浮動小数点演算の
指数アンダーフロー検出回路に関する。
指数アンダーフロー検出回路に関する。
データ処理装置では、ブランチ命令の判定要因に、浮動
小数点演算結果によるコンディション・コードを参照し
て、該コンディション・コードの状態によりブランチ成
功／不成功を判定する場合・がある、この種のコンディ
ション・コードは、一般に浮動小数点演算において指数
アンダーフローを検出すると強制的にＩＩ ＯＩｔある
いは１″の状態をとる。従って、ブランチ命令の判定を
高速に行うためには、浮動小数点の演算は、指数アンダ
ーフロー条件をできるだけ早く検出する必要がある。
小数点演算結果によるコンディション・コードを参照し
て、該コンディション・コードの状態によりブランチ成
功／不成功を判定する場合・がある、この種のコンディ
ション・コードは、一般に浮動小数点演算において指数
アンダーフローを検出すると強制的にＩＩ ＯＩｔある
いは１″の状態をとる。従って、ブランチ命令の判定を
高速に行うためには、浮動小数点の演算は、指数アンダ
ーフロー条件をできるだけ早く検出する必要がある。
従来、浮動小数点演算の指数アンダーフローを高速に検
出する方式として、特願昭５４−４３９１８号に示され
ているものがある。これは、指数の各位に対し２．アン
ダーフローを発生せしめるような零ビットの組合せを求
め、これと指数デコーダの出力の論理積を求めることに
より、アンダーフローを検出するというものである。こ
の従来方式の問題点は、仮数の上位より連続するゼロの
桁数が少ない場合は、高速に指数アンダーフローを検出
できるが、ゼロの桁数が大きくなった場合。
出する方式として、特願昭５４−４３９１８号に示され
ているものがある。これは、指数の各位に対し２．アン
ダーフローを発生せしめるような零ビットの組合せを求
め、これと指数デコーダの出力の論理積を求めることに
より、アンダーフローを検出するというものである。こ
の従来方式の問題点は、仮数の上位より連続するゼロの
桁数が少ない場合は、高速に指数アンダーフローを検出
できるが、ゼロの桁数が大きくなった場合。
所要のゲート段数が増大し、高速検出の効果が著しく減
じられてしまうことである。これを逃がれるために、ゼ
ロの桁数が少ない場合に限り高速化を図ると、指数アン
ダーフロー割込みが発生しないと見込んで命令の実行を
進め、後で割込みが発生してしまった場合の対処のため
、実行制御論理が複雑化するという問題が伴なう。
じられてしまうことである。これを逃がれるために、ゼ
ロの桁数が少ない場合に限り高速化を図ると、指数アン
ダーフロー割込みが発生しないと見込んで命令の実行を
進め、後で割込みが発生してしまった場合の対処のため
、実行制御論理が複雑化するという問題が伴なう。
本発明の目的は、指数アンダーフローを高速に検出し、
早期に割込みを報告することができる指数アンダーフロ
ー検出回路を提供することにある。
早期に割込みを報告することができる指数アンダーフロ
ー検出回路を提供することにある。
浮動小数点演算における指数アンダーフローは。
仮数部の上位から連続するゼロの桁数を指数部より減算
したとき、減算成功を意味するキャリーがない場合に検
出される。本発明は、指数部より発生しうる複数のキャ
リーを予測して、指数アンダーフローを高速に検出する
ものである。
したとき、減算成功を意味するキャリーがない場合に検
出される。本発明は、指数部より発生しうる複数のキャ
リーを予測して、指数アンダーフローを高速に検出する
ものである。
第１図は本発明の指数アンダーフロー検出回路の全体ブ
ロック図を示す。第１図において、線１０には演算結果
の仮数部（実際には仮数部のゼロの桁をデコードした値
）が与えられ、線１１には指数部（演算数と被演算数の
指数部の大きい方）が怪えられる６減算数検出回路１２
では、線１０からグ、えられる仮数部の上位より連続す
るゼロの術数を調べ、指数部より減算すべき数（減算数
）を検出する。この減算数検出回路１２で検出された減
算数と線１１の指数部が指数減算回路１４に与えられ、
該減算数で示される値を指数部より減算することにより
、補正された指数部が線１６に出力される。一方、線１
１の指数部は指数減算結果予測回路１３の入力ともなる
。指数減算結果予測回路１３は複数組あり、写えられた
指数部により、発生しうる減算数の各々の場合に応じた
複数の減算結果を予測して出力する。即ち１発生しうる
減算数の各々の場合に対応したキャリーを出力する。指
数アンダーフロー発生回路１５は、減算数検出回路１２
で検出された減算数と指数減算結果予測回路１３の各予
測値を入力して、減算数に対応する予測値を選択し、そ
れが減算成功を意味するキャリーを示していない場合、
線１７に指数アンダーフロー信号を出力する。
ロック図を示す。第１図において、線１０には演算結果
の仮数部（実際には仮数部のゼロの桁をデコードした値
）が与えられ、線１１には指数部（演算数と被演算数の
指数部の大きい方）が怪えられる６減算数検出回路１２
では、線１０からグ、えられる仮数部の上位より連続す
るゼロの術数を調べ、指数部より減算すべき数（減算数
）を検出する。この減算数検出回路１２で検出された減
算数と線１１の指数部が指数減算回路１４に与えられ、
該減算数で示される値を指数部より減算することにより
、補正された指数部が線１６に出力される。一方、線１
１の指数部は指数減算結果予測回路１３の入力ともなる
。指数減算結果予測回路１３は複数組あり、写えられた
指数部により、発生しうる減算数の各々の場合に応じた
複数の減算結果を予測して出力する。即ち１発生しうる
減算数の各々の場合に対応したキャリーを出力する。指
数アンダーフロー発生回路１５は、減算数検出回路１２
で検出された減算数と指数減算結果予測回路１３の各予
測値を入力して、減算数に対応する予測値を選択し、そ
れが減算成功を意味するキャリーを示していない場合、
線１７に指数アンダーフロー信号を出力する。
第２図は減算数検出回路１２の具体例である。
第２図中、Ｚ １１−Ｎ−Ｚ４２−Ｎは仮数部のゼロの
桁をデコードした値であり、Ｚｌｌ−Ｎは仮数部の第０
桁だけがＯ，Ｚ１２−Ｎは第０桁と第１桁が０．Ｚ１３
−Ｎは第０桁〜第２桁が０であることを示し、以下、同
様である。Ｎ１−Ｎ−Ｎ１４−Ｎは出力であり、Ｎ１−
Ｎは減算数１ （指数部より減算すべき値が１）、Ｎ１
−Ｎは減算数２を示し、以下、同様にしてＮ１４−Ｎは
減算数１４を示す。
桁をデコードした値であり、Ｚｌｌ−Ｎは仮数部の第０
桁だけがＯ，Ｚ１２−Ｎは第０桁と第１桁が０．Ｚ１３
−Ｎは第０桁〜第２桁が０であることを示し、以下、同
様である。Ｎ１−Ｎ−Ｎ１４−Ｎは出力であり、Ｎ１−
Ｎは減算数１ （指数部より減算すべき値が１）、Ｎ１
−Ｎは減算数２を示し、以下、同様にしてＮ１４−Ｎは
減算数１４を示す。
第３図は指数減算結果予測回路の具体例で、指数部は７
ビツトからなるとしている第３図中、Ｅ１〜Ｅ７は指数
部の各ビットで、ＰあるいはＮは該当ビットの論理が′
ｌ″′あるいは０″′を示す。Ｃｌ−Ｎ−Ｃ１４−Ｎは
予測出力であり、ＣＩ−Ｎは減算数１に対応するキャリ
ー、Ｃ２−Ｎは減算数２に対応するキャリーを示し、以
下、同様に０１４−Ｎは減算数１４に対応するキャリー
を示す。
ビツトからなるとしている第３図中、Ｅ１〜Ｅ７は指数
部の各ビットで、ＰあるいはＮは該当ビットの論理が′
ｌ″′あるいは０″′を示す。Ｃｌ−Ｎ−Ｃ１４−Ｎは
予測出力であり、ＣＩ−Ｎは減算数１に対応するキャリ
ー、Ｃ２−Ｎは減算数２に対応するキャリーを示し、以
下、同様に０１４−Ｎは減算数１４に対応するキャリー
を示す。
第４図は指数アンダーフロー発生回路１５の具体例であ
る。該指数アンダーフロー発生回路１５は、減算数検出
回路１２の出力Ｎ１−Ｎ−Ｎ１４−Ｎに対応する指数減
算結果予測回路１５の出力Ｃｌ −Ｎ−Ｃｌ ４−Ｎを
アンドゲート１０１−１１４で選択し、該選択したもの
にキャリーがなければ、アンドゲート１１５を通して線
１７に指数アンダーフローＥＸＰＵＤＦ−Ｐを出力する
回路である。なお、ＭＡＳＫ−Ｎは指数アンダーフロー
割込みを許可するプログラムマスクを示す。
る。該指数アンダーフロー発生回路１５は、減算数検出
回路１２の出力Ｎ１−Ｎ−Ｎ１４−Ｎに対応する指数減
算結果予測回路１５の出力Ｃｌ −Ｎ−Ｃｌ ４−Ｎを
アンドゲート１０１−１１４で選択し、該選択したもの
にキャリーがなければ、アンドゲート１１５を通して線
１７に指数アンダーフローＥＸＰＵＤＦ−Ｐを出力する
回路である。なお、ＭＡＳＫ−Ｎは指数アンダーフロー
割込みを許可するプログラムマスクを示す。
本発明によれば、従来に比べて相当数のゲート段数が減
少し、指数アンダーフロー割込みが早期に検出できるた
め、コンディション・コードを早期にセットでき、した
がって２分岐命令の判定を早期に行える効果がある。さ
らに、実施例から明らかなように、仮数部の上位から連
続するゼロの桁数が長くても、ゲート段数が増大しない
長所を有する。
少し、指数アンダーフロー割込みが早期に検出できるた
め、コンディション・コードを早期にセットでき、した
がって２分岐命令の判定を早期に行える効果がある。さ
らに、実施例から明らかなように、仮数部の上位から連
続するゼロの桁数が長くても、ゲート段数が増大しない
長所を有する。
第１図は本発明の一実施例の全体ブロック図。
第２図は減算数検出回路の詳細図、第３図は指数減算結
果予測回路の詳細図、第４図は指数アンダーフロー検出
回路の詳細図である。 ＩＯ・・−仮数部入力線、 １１・・・指数部入力線
、１２・・・減算数検出回路、 １３・・・指数減算
結果予測回路、 １５・・・指数アンダーフロー発
生回路、 Ｉ７・・・指数アンダーフロー出力線。 弔１図 ネ中゛正１ネー＊ｉ飯 ４Ｍｌ、−？〉フ・
−７゜−第 ２ 図 第３図
果予測回路の詳細図、第４図は指数アンダーフロー検出
回路の詳細図である。 ＩＯ・・−仮数部入力線、 １１・・・指数部入力線
、１２・・・減算数検出回路、 １３・・・指数減算
結果予測回路、 １５・・・指数アンダーフロー発
生回路、 Ｉ７・・・指数アンダーフロー出力線。 弔１図 ネ中゛正１ネー＊ｉ飯 ４Ｍｌ、−？〉フ・
−７゜−第 ２ 図 第３図
Claims (1)
- （１）浮動小数点演算の指数アンダーフローを検出する
回路において、仮数部の上位より連続するゼロの桁数を
調べて指数部より減算すべき値（減算数）を検出する減
算数検出回路と、指数部を入力して、発生しうる減算数
の場合に応じた複数の減算結果を予測する指数減算結果
予測回路と、前記減算数検出回路で検出した値により前
記減算数検出回路の出力を選択して指数アンダーフロー
を発生する指数アンダーフロー発生回路とを有すること
を特徴とする指数アンダーフロー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279654A JPS61160134A (ja) | 1984-12-29 | 1984-12-29 | 指数アンダ−フロ−検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59279654A JPS61160134A (ja) | 1984-12-29 | 1984-12-29 | 指数アンダ−フロ−検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61160134A true JPS61160134A (ja) | 1986-07-19 |
Family
ID=17613990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59279654A Pending JPS61160134A (ja) | 1984-12-29 | 1984-12-29 | 指数アンダ−フロ−検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61160134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838601A (en) * | 1996-02-14 | 1998-11-17 | Fujitsu Limited | Arithmetic processing method and arithmetic processing device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911141A (ja) * | 1982-07-07 | 1984-01-20 | Kao Corp | パイ・ペストリ−用油脂組成物 |
-
1984
- 1984-12-29 JP JP59279654A patent/JPS61160134A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911141A (ja) * | 1982-07-07 | 1984-01-20 | Kao Corp | パイ・ペストリ−用油脂組成物 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838601A (en) * | 1996-02-14 | 1998-11-17 | Fujitsu Limited | Arithmetic processing method and arithmetic processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02294819A (ja) | 浮動小数点数演算処理装置 | |
| JPH02201645A (ja) | 例外検出回路 | |
| JPH07225671A (ja) | 結果正規化機構と動作の方法 | |
| EP0328619B1 (en) | Apparatus and method for using a single carry chain for leading one detection and for ''sticky'' bit calculation | |
| JPH0544046B2 (ja) | ||
| US7668892B2 (en) | Data processing apparatus and method for normalizing a data value | |
| US5341320A (en) | Method for rapidly processing floating-point operations which involve exceptions | |
| US7680874B2 (en) | Adder | |
| JPS61160134A (ja) | 指数アンダ−フロ−検出回路 | |
| KR100331846B1 (ko) | 실수 연산기 | |
| US6684232B1 (en) | Method and predictor for streamlining execution of convert-to-integer operations | |
| US7467178B2 (en) | Dual mode arithmetic saturation processing | |
| US5838601A (en) | Arithmetic processing method and arithmetic processing device | |
| JP2517064B2 (ja) | 非正規化数の処理方式 | |
| US6405231B1 (en) | Method and apparatus for rounding intermediate normalized mantissas within a floating-point processor | |
| JPS59125435A (ja) | 浮動小数点演算方式 | |
| JPS61282928A (ja) | 浮動小数点演算装置 | |
| JPH02148140A (ja) | 情報処理装置における条件分岐制御方式 | |
| JPS6148036A (ja) | 演算処理装置 | |
| KR0175357B1 (ko) | 고속화를 위한 연산기의 오버플로우 검출회로 | |
| JPH1040078A (ja) | 先行０、１数予測回路、浮動小数点演算装置、マイクロプロセッサおよび情報処理装置 | |
| JP2002318706A (ja) | 演算回路とそのエラー検出方法 | |
| JPS645331B2 (ja) | ||
| JPH0469734A (ja) | 浮動小数点加減算のアンダーフロー例外発生予測回路 | |
| JPH06290023A (ja) | 浮動小数点演算装置 |