JP3492560B2 - 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機 - Google Patents

振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機

Info

Publication number
JP3492560B2
JP3492560B2 JP21079999A JP21079999A JP3492560B2 JP 3492560 B2 JP3492560 B2 JP 3492560B2 JP 21079999 A JP21079999 A JP 21079999A JP 21079999 A JP21079999 A JP 21079999A JP 3492560 B2 JP3492560 B2 JP 3492560B2
Authority
JP
Japan
Prior art keywords
amplitude
polyphase filter
output
input
matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21079999A
Other languages
English (en)
Other versions
JP2001045080A (ja
Inventor
守 宇賀神
恒夫 束原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP21079999A priority Critical patent/JP3492560B2/ja
Publication of JP2001045080A publication Critical patent/JP2001045080A/ja
Application granted granted Critical
Publication of JP3492560B2 publication Critical patent/JP3492560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18Networks for phase shifting
    • H03H7/21Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H2007/0192Complex filters

Landscapes

  • Filters And Equalizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル無線通
信のスーパーヘテロダイン受信機におけるイメージ波抑
圧に用いられるポリフェーズフィルタの高性能化に関す
るものである。
【0002】
【従来の技術】図11にディジタル無線機の受信部にお
ける、ポリフェーズフィルタを用いた従来技術によるイ
メージ抑圧の構成を示す。ここで、本発明に関するポリ
フェーズフィルタは0度から270度まで90度間隔で
構成された信号に対して適用されるフィルタで、入力信
号としては同相成分信号のチャネルをIチャネルとし、
直交成分信号のチャネルをQチャネルとし、それぞれの
チャネルの差動信号すなわち原信号と反転信号の合計4
種類の信号に対して適用するものである。以下従来のポ
リフェーズフィルタを用いた受信系について説明する。
受信したRF信号は2経路に分岐され、一方は局部発振
回路で発振された内部信号と乗算され、他の一方は(π
/2)移相器9により位相差が90度シフトされた上記
の内部信号と乗算された後に、それぞれローパスフィル
タ10によってIチャンネルおよびQチャンネルのIF
信号として取り出される。その後、上記2つのIF信号
をポリフェーズフィルタ12に入力することでイメージ
信号が除去され、希望するIF信号のみが出力される。
【0003】図12に従来技術による1段のポリフェー
ズフィルタを示す。ポリフェーズフィルタでは1つの入
力端子が2つの出力端子にそれぞれ抵抗1〜4および容
量5〜8を介して結合しており、また同時に1つの出力
端子は2つの入力端子にそれぞれ抵抗1〜4および容量
5〜8を介して結合している。ここでIF信号の角周波
数をω0、抵抗値をR0および、容量をC0とすると、ω0
00=1となるようにC0、R0の値を設定する。この
時、図12に示したように位相差が90度で振幅誤差の
ないイメージ信号が入力されると、出力はゼロとなりイ
メージ信号が完全に抑圧される。
【0004】しかしながら、2つのIF信号間に振幅差
が有る場合、またはIF信号間の位相差が90度からず
れている場合には、ポリフェーズフィルタ出力中に不要
信号となるイメージ信号が残存し、イメージ抑圧比が劣
化する。このため従来技術では、図13に示すようにポ
リフェーズフィルタ12にIF信号を入力する前に、位
相振幅整合器11によって2つのIF信号間の90度か
らの位相差のずれ、および振幅誤差の補正を行う。従来
技術による位相振幅整合器11は、図14(a)に示す
ように可変移相器13とゲインコントロールアンプ1
4、または図14(b)に示すように可変移相器13と
可変減衰器15の組み合わせで構成されており、位相お
よび信号振幅が個別に補正される。
【0005】
【発明が解決しようとする課題】デジタル無線用LSI
は今後、無線データのマルチメディア対応に伴い高精度
・広帯域化が求められている。しかしながら従来技術で
は位相振幅整合器において可変減衰器により信号が減衰
しSN比が劣化するか、またはゲインコントロールアン
プにより信号に歪みが入る等、の問題があった。本発明
は以上のような点に鑑みて成されたものであり、その目
的はポリフェーズフィルタに位相振幅補正機能を持たせ
ることで、高性能で広帯域なイメージ抑圧が可能なデジ
タル受信機を提供することにある。
【0006】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては以下の特徴を有する構成とし
た。
【0007】上記の課題を解決するために本発明の振幅
整合型ポリフェーズフィルタは、第1、第2、第3、及
び第4の抵抗と、第1、第2、第3、及び第4の容量と
を具備し、第1の抵抗が第1の入力端子および第1の出
力端子に接続され、第2の抵抗が第2の入力端子および
第2の出力端子に接続され、第3の抵抗が第3の入力端
子および第3の出力端子に接続され、第4の抵抗が第4
の入力端子および第4の出力端子に接続され、第1の容
量が第4の入力端子および第1の出力端子に接続され、
第2の容量が第1の入力端子および第2の出力端子に接
続され、第3の容量が第2の入力端子および第3の出力
端子に接続され、第4の容量が第3の入力端子および第
4の出力端子に接続されるポリフェーズフィルタにおい
て、第1、第2、第3、及び第4の容量の容量値が相等
しく、第1、第2、第3、及び第4の抵抗が可変抵抗に
より構成され、第1及び第3の抵抗の抵抗値が等しく、
第2及び第4の抵抗の抵抗値が等しく、かつ第2及び第
4の入力端子への差動入力信号の振幅が第1及び第3の
入力端子への差動入力信号の振幅の(1+ε)倍大きく
位相差が90度である場合に、第1及び第3の抵抗の抵
抗値を振幅誤差のない場合の抵抗値の(1+ε)分の1
倍に、第2及び第4の抵抗の抵抗値を振幅誤差のない場
合の抵抗値の(1+ε)倍にする事で振幅誤差補正を行
うことを特徴としている。
【0008】また本発明の振幅整合型ポリフェーズフィ
ルタは、第1、第2、第3、及び第4の抵抗と、第1、
第2、第3、及び第4の容量とを具備し、第1の抵抗が
第1の入力端子および第1の出力端子に接続され、第2
の抵抗が第2の入力端子および第2の出力端子に接続さ
れ、第3の抵抗が第3の入力端子及び第3の出力端子に
接続され、第4の抵抗が第4の入力端子および第4の出
力端子に接続され、第1の容量が第4の入力端子および
第1の出力端子に接続され、第2の容量が第1の入力端
子および第2の出力端子に接続され、第3の容量が第2
の入力端子および第3の出力端子に接続され、第4の容
量が第3の入力端子および第4の出力端子に接続される
ポリフェーズフィルタにおいて、第1、第2、第3、及
び第4の抵抗の抵抗値が相等しく、第1、第2、第3、
及び第4の容量が可変容量により構成され、第1及び第
3の容量の容量値が等しく、第2及び第4の容量の容量
値が等しく、かつ第2及び第4の入力端子への差動入力
信号の振幅が第1及び第3の入力端子への差動入力信号
の振幅の(1+ε)倍大きく位相差が90度である場合
に、第1及び第3の容量の容量値を振幅誤差のない場合
の容量値の(1+ε)分の1倍に、第2及び第4の容量
の容量値を振幅誤差のない場合の容量値の(1+ε)借
にする事で振幅誤差補正を行うことを特徴としている。
【0009】また本発明の第1の広帯域な位相振幅整合
型ポリフェーズフィルタは、本発明による第1の振幅整
合型ポリフェーズフィルタと、第1の多段ポリフェーズ
フィルタと、第1及び第2の制御回路と、第1及び第2
の可変移相器と、第1及び第2の減算器とを具備し、第
1の振幅整合型ポリフェーズフィルタの第1および第3
の入力端子と第1の可変移相器の第1および第2の出力
端子がそれぞれ接続され、第1の振幅整合型ポリフェー
ズフィルタの第2および第4の入力端子と第2の可変移
相器の第1および第2の出力端子がそれぞれ接続され、
第1の振幅整合型ポリフェーズフィルタの第1、第2、
第3、及び第4の出力端子が、第1の多段ポリフェーズ
フィルタの第1、第2、第3、及び第4の入力端子にそ
れぞれ接続され、第1の減算器により、第1の多段ポリ
フェーズフィルタの第1の出力端子信号から第2の出力
端子信号が減算され、第2の減算器により、第1の多段
ポリフェーズフィルタの第3の出力端子信号から第4の
出力端子信号が減算され、第1の制御回路が、第1及び
第2の可変移相器の出力を入力として取り込み、信号間
の位相差が90度になるように第1及び第2の可変移相
器に対して制御信号を送出し、第2の制御回路が、第1
及び第2の減算器の出力を入力として取り込み、イメー
ジ信号電力が最小になるように前記第1の振幅整合型ポ
リフェーズフィルタに対して制御することを特徴として
いる。
【0010】また本発明の位相振幅整合型ポリフェーズ
フィルタは、本発明による第1、第2及び第3の振幅整
合型ポリフェーズフィルタと、第1、第2、第3、第
4、第5及び第6の加算器と、第1及び第2の減算器を
具備し、第1の振幅整合型ポリフェーズフィルタの第
1、第2、第3、及び第4の入力端子と、第2の振幅整
合型ポリフェーズフィルタの第1、第4、第3、及び第
2の入力端子とがそれぞれ接続され、第1の振幅整合型
ポリフェーズフィルタの第1の出力と、第2の振幅整合
型ポリフェーズフィルタの第1の出力が第1の加算器に
入力され、第1の振幅整合型ポリフェーズフィルタの第
2の出力と、第2の振幅整合型ポリフェーズフィルタの
第4の出力が第2の加算器に入力され、第1の振幅整合
型ポリフェーズフィルタの第3の出力と、第2の振幅整
合型ポリフェーズフィルタの第3の出力が第3の加算器
に入力され、第1の振幅整合型ポリフェーズフィルタの
第4の出力と、第2の振幅整合型ポリフェーズフィルタ
の第2の出力が第4の加算器に入力され、第5の加算器
により第1及び第2の加算器の出力信号が加算され、第
1の減算器により第2の加算器の出力信号から第1の加
算器の出力信号が減算され、第6の加算器により第3及
び第4の加算器の出力信号が加算され、第2の減算器に
より第4の加算器の出力信号から第3の加算器の出力信
号が減算され、第5及び第6の加算器の出力端子および
第1及び第2の減算器の出力端子が、第3の振幅整合型
ポリフェーズフィルタの第1、第3、第2、及び第4の
入力端子にそれぞれ接続されており、前記第1の振幅整
合型ポリフェーズフィルタの第2及び第4の入力端子へ
の差動入力信号の振幅が第1及び第3の入力端子への差
動入力信号の振幅のα(=1+ε)倍大きく位相差が
(90−θ)度である場合に、第1及び第2の振幅整合
型ポリフェーズフィルタにおいて振幅がα倍異なった場
合の振幅誤差の補正を行い、第3の振幅整合型ポリフェ
ーズフィルタにおいて振幅がtan{45°−(θ−t
an-1α+tan-1α-1)/2}倍異なった場合の振幅
誤差補正を行うことで位相と振幅の両方を補正すること
を特徴としている。
【0011】また本発明の位相振幅整合型ポリフェーズ
フィルタは、本発明による第1、第2及び第3の振幅整
合型ポリフェーズフィルタと、第1、第2、第3、第
4、第5及び第6の加算器と第1及び第2の減算器を具
備し、第1の振幅整合型ポリフェーズフィルタの第1、
第2、第3、及び第4の入力端子と、第2の振幅整合型
ポリフェーズフィルタの第3、第2、第1、及び第4の
入力端子とがそれぞれ接続され、第1の振幅整合型ポリ
フェーズフィルタの第1の出力と、第2の振幅整合型ポ
リフェーズフィルタの第1の出力が第1の加算器に入力
され、第1の振幅整合型ポリフェーズフィルタの第2の
出力と、第2の振幅整合型ポリフェーズフィルタの第4
の出力が第2の加算器に入力され、第1の振幅整合型ポ
リフェーズフィルタの第3の出力と、第2の振幅整合型
ポリフェーズフィルタの第3の出力が第3の加算器に入
力され、第1の振幅整合型ポリフェーズフィルタの第4
の出力と、第2の振幅整合型ポリフェーズフィルタの第
2の出力が第4の加算器に入力され、第5の加算器によ
り第1及び第2の加算器の出力信号が加算され、第1の
減算器により第2加算器の出力信号から第1の加算器の
出力信号が減算され、第6の加算器により第3及び第4
の加算器の出力信号が加算され、第2の減算器により第
4加算器の出力信号から第3の加算器の出力信号が減算
され、第5及び第6の加算器の出力端子および第1及び
第2の減算器の出力端子が、第3の振幅整合型ポリフェ
ーズフィルタの第1、第3、第2、及び第4の入力端子
にそれぞれ接続されており、前記第1の振幅整合型ポリ
フェーズフィルタの第2及び第4の入力端子への差動入
力信号の振幅が第1及び第3の入力端子への差動入力信
号の振幅のα(=1+ε)倍大きく位相差が(90−
θ)度である場合に、第1及び第2の振幅整合型ポリフ
ェーズフィルタにおいて振幅がα倍異なった場合の振幅
誤差の補正を行い、第3の振幅整合型ポリフェーズフィ
ルタにおいて振幅がtan{45°−(θ+tan-1α
−tan-1α-1)/2}倍異なった場合の振幅誤差補正
を行うことで位相と振幅の両方を補正することを特徴と
している。
【0012】また本発明の第2の広帯域な位相振幅整合
型ポリフェーズフィルタは、本発明による第1の位相振
幅整合型ポリフェーズフィルタと、第1の多段ポリフェ
ーズフィルタと、第1及び第2の制御回路と、第1及び
第2の可変移相器と、第3及び第4の減算器とを具備
し、第1の位相振幅整合型ポリフェーズフィルタの構成
要素である第1の振幅整合型ポリフェーズフィルタの第
1および第3の入力端子と第1の可変移相器の第1およ
び第2の出力端子がそれぞれ接続され、前記第1の振幅
整合型ポリフェーズフィルタの第2および第4の入力端
子と第2の可変移相器の第1および第2の出力端子がそ
れぞれ接続され、第1の位相振幅整合型ポリフェーズフ
ィルタの構成要素である第3の振幅整合型ポリフェーズ
フィルタの第1、第2、第3、及び第4の出力端子が、
第1の多段ポリフェーズフィルタの第1、第2、第3、
及び第4の入力端子にそれぞれ接続され、第3の減算器
により、第1の多段ポリフェーズフィルタの第1の出力
端子信号から第2の出力端子信号が減算され、第4の減
算器により、第1の多段ポリフェーズフィルタの第3の
出力端子信号から第4の出力端子信号が減算され、第1
の制御回路が、第1の位相振幅整合型ポリフェーズフィ
ルタの構成要素である第5及び第6の加算器の出力、並
びに第1及び第2の減算器の出力を入力として取り込
み、信号間の位相差が90度になるように第1及び第2
の振幅整合型ポリフェーズフィルタに対して制御信号を
送出し、第2の制御回路が、第3及び第4の減算器の出
力を入力として取り込み、イメージ信号電力が最小にな
るように前記第1及び第2の可変移相器、並びに第3の
振幅整合型ポリフェーズフィルタに対して制御信号をす
ることを特徴としている。
【0013】また本発明の第3の広帯域な位相振幅整合
型ポリフェーズフィルタは、前記第1の広帯域な位相振
幅整合型ポリフェーズフィルタにおいて、第1の振幅整
合型ポリフェーズフィルタ、並びに第1及び第2の可変
移相器の時定数をイメージ信号の中心周波数に対して設
定していることを特徴としている。
【0014】また本発明の第4の広帯域な位相振幅整合
型ポリフェーズフィルタは、前記第2の広帯域な位相振
幅整合型ポリフェーズフィルタにおいて、前記第1、第
2及び第3の振幅整合型ポリフェーズフィルタ、並びに
第1及び第2の可変移相器の時定数をイメージ信号の中
心周波数に対して設定していることを特徴としている。
【0015】また本発明の第5の広帯域な位相振幅整合
型ポリフェーズフィルタは、前記第1または第2または
第3または第4の広帯域な位相振幅整合型ポリフェーズ
フィルタと、第1及び第2のバッファと、第1の反転バ
ッファと、第1及び第2のスイッチとを具備し、IF信
号の同相成分側が第1のバッファを経由して前記広帯域
な位相振幅整合型ポリフェーズフィルタに入力され、前
記ポリフェーズフィルタのパラメータ設定時に、希望信
号のみが存在する状態で第1及び第2のスイッチにより
IF信号の直交成分側が第1の反転バッファを経由して
前記広帯域な位相振幅整合型ポリフェーズフィルタに入
力されされることで擬似的にイメージ信号を作成し、通
常便用時に、第1及び第2のスイッチによりIF信号の
直交成分側が第2のバッファを経由して前記広帯域な位
相振幅整合型ポリフェーズフィルタに入力されることを
特徴としている。
【0016】
【発明の実施の形態】(第1の実施の形態)図1(a)
は本発明の第1の実施の形態の位相振幅整合型ポリフェ
ーズフィルタを用いたイメージ抑圧回路の構成図であ
る。受信したRF信号は2つの経路に分岐され、一方は
局部発振回路VLOで発振された内部信号と乗算器16に
より乗算され、他の一方は移相器9により位相差が90
度シフトされた内部信号と他の乗算器16’により乗算
された後に、それぞれの乗算結果に対応した位置に配置
されたローパスフィルタ10を経てIF信号が取り出さ
れる。その後、これら2つのIF信号は位相振幅整合型
ポリフェーズフィルタ17に入力することでイメージ信
号が除去され、希望するIF信号のみが出力される。
【0017】図2に本発明による第1の実施の形態とし
ての位相振幅整合型ポリフェーズフィルタの回路構成を
示す。IチャネルQチャネル2つのIF信号間の相対誤
差がε、位相差が(90−θ)度であった場合、まず可
変移相器A21および可変移相器B22によって位相差
を90度に補正する。図3にこれら二つの可変移相器の
回路構成を示す。可変移相器21および22により角周
波数ω0の信号が ψ=2tan-1(1/ω000) だけ位相がシフトされるため可変抵抗の抵抗値を調整す
ることで位相を補正できる。2つのIF信号間の位相差
が(90−θ)度であった場合、可変移相器A21、B
21の移相量ψA、ψBをψB−ψA=θとすることで
位相差を90度に補正できる。IF信号が帯域を持って
いる場合には、その帯域内での位相誤差を最小にするた
め、IF信号帯域の中心周波数に対して ψA=90°−(θ/2)、 ψB=90°+(θ/2) とすることで位相差を90度に補正する。図2中の制御
回路A23は二つの可変移相器からの出力を入力として
取り込み、入力信号がcos(ω0t)及び、(1+
ε)sin(ω0t−φ)である場合、以下のようにそ
の積をとり、 cos(ω0t)・(1+ε)sin(ω0t−φ)=1
/2(1+ε){sin(2ω0t−φ)−sinφ} その直流成分を取り出すことによって −1/2(1+ε)sinφ≒−1/2sinφ のように位相のずれφを検出し、φがゼロになるように
可変移相器A21および2に対して制御信号を送出す
る。
【0018】位相差が90度に補正されたIF信号は、
振幅整合型ポリフェーズフィルタ25によって振幅補正
が行われる。図4に本発明による第1の実施の形態に用
いられる振幅整合型ポリフェーズフィルタ25の回路構
成を示す。このポリフェーズフィルタには4つの入力端
子があり、図4に示すように、上から第1と第3の端
子、及び第2と第4端子にIチャネル及びQチャネルの
差動IF信号をそれぞれ入力する。2つのIF信号間の
信号振幅に相対誤差εが存在した場合に、ポリフェーズ
フィルタを構成する抵抗を可変にし、 ω000=1/(1+ε)、 ω00R’0=1+ε と設定することで角周波数ω0のイメージ信号が完全に
抑圧される。
【0019】広帯域なイメージ信号を抑圧するため、図
2の位相振幅整合型ポリフェーズフィルタでは、振幅整
合型ポリフェーズフィルタ25からの出力を多段のポリ
フェーズフィルタ26に入力している。図5に多段のポ
リフェーズフィルタ26の回路構成を示す。ポリフェー
ズフィルタの各段の時定数Ciiは、周波数の対数軸上
で等間隔になるように設定する。たとえば25〜64M
Hz帯域のイメージ信号を抑圧する場合、可変移相器2
1、22及び振幅整合型ポリフェーズフィルタ25の時
定数を帯域の中心周波数40MHzに対して設定し、多
段のポリフェーズフィルタ26の時定数をそれぞれ2
5.6MHz,32MHz,50MHz,62.5MH
zに対して設定する。
【0020】図2中の制御回路B24は多段ポリフェー
ズフィルタ26の出力を入力として取り込み、その信号
電力が最小になるように振幅整合型ポリフェーズフィル
タ25に対して制御信号を送出する。
【0021】図6に回路シミュレータHSPICEによ
る図2の位相振幅整合型ポリフェーズフィルタのイメー
ジ抑圧特性のシミュレーション結果を示す。可変移相器
21、22及び振幅整合型ポリフェーズフィルタ25の
時定数を帯域の中心周波数40MHzに対して設定し、
多段のポリフェーズフィルタ26の時定数を1段目から
順に50MHz,32MHz,25.6MHz,62.
5MHzに対して設定している。また相対振幅誤差およ
び位相のずれをそれぞれε=0.03、θ=3°とし
た。
【0022】(a)は、希望信号の信号電力であり周波
数にほとんど依存していない。
【0023】(b)は位相振幅誤差補正を行わない時の
イメージ信号電力特性である。25〜64MHzのイメ
ージ信号に対してイメージ抑圧比は30dB程度であ
る。
【0024】(c)は、第1の実施の形態で記載した位
相振幅整合型ポリフェーズフィルタにおいて、イメージ
信号電力が最小になるように可変移相器21、22及び
振幅整合型ポリフェーズフィルタ25のパラメータを調
整した場合のイメージ信号電力特性である。25〜45
MHzの低周波域および中心周波数付近で55dB以
上、それ以外の45〜64MHzの信号に対しては約4
5〜55dBのイメージ抑圧が達成される。またイメー
ジ信号の周波数がその中心(40MHz)から離れるに
従って徐々にイメージ抑圧比が劣化しており、特に高周
波領域でイメージ抑圧特性が劣化していることがわか
る。
【0025】ところで、イメージ抑圧比を向上させるた
めに、イメージ信号に対して本発明による振幅整合型ポ
リフェーズフィルタ26及び可変移相器21および22
のパラメータを最適値に設定する必要がある。従って本
実施の形態では、IF信号の同相成分がバッファ18を
経由して位相振幅整合型ポリフェーズフィルタ17に入
力され、IF信号の直交成分の位相振幅整合型ポリフェ
ーズフィルタ17ヘの入力が反転バッファ19を経由す
るかバッファ20を経由するかがスイッチにより切り替
えできるようになっている。図1(b)に示したよう
に、希望信号のみが存在する状態でIF信号の直交成分
側を反転バッファ19により反転することで擬似的にイ
メージ信号を作成し、位相振幅整合型ポリフェーズフィ
ルタ17のパラメータを決定する。通常使用時には、前
記パラメータを固定したまま図1(a)に示したように
直交成分側の入力を元に戻してイメージ抑圧処理を行
う。
【0026】なお、上記バッファ18〜20としては差
動アンプが使用されるが、IチャネルおよびQチャネル
間のゲインを一致させたまま位相反転を行う位相反転増
幅器であれば特に種類を問うものでないことは云うまで
もない。
【0027】(第2の実施の形態)図7は第2の実施の
形態の振幅整合型ポリフェーズフィルタである。本発明
による第1の実施の形態の位相振幅整合型ポリフェーズ
フィルタ25に用いることができる。2つのIF信号間
の信号振幅に相対誤差εが存在した場合に、ポリフェー
ズフィルタを構成する容量を可変にし、 ω000=1/(1+ε)、 ω0C’00=1+ε と設定することで角周波数ω0のイメージ信号が完全に
抑圧される。
【0028】(第3の実施の形態)図8は本発明による
第3の実施の形態の位相振幅整合型ポリフェーズフィル
タである。以下に、IF信号間の相対誤差がεであり、
位相差が(90−θ)度であった場合の、本実施の形態
における位相および振幅整合手順を記述する。
【0029】まず、制御回路C28が振幅整合型ポリフ
ェーズフィルタC29への入力信号を入力として取り込
み、第1の実施の形態と同様に入力信号の位相差の90
度からのずれを検出し、位相差の90度からのずれがゼ
ロになるように振幅整合型ポリフェーズフィルタA30
およびB31に対して制御信号を送出する。この時、振
幅整合型ポリフェーズフィルタA30およびB31は、
第1及び第2の実施の形態に記載の相対振幅誤差εに対
する補正を行った場合と同じパラメータ設定になる(具
体的にはω000=1/(1+ε)、ω00R’0=1
+ε)。例えば可変移相器21および22における移相
量が等しい場合、可変移相器21及び22の出力端子に
おける角周波数ω0のイメージ信号は、それぞれexp
(jω0t)、−αj*exp{j(ω0t+θ)}(た
だしα=1+ε)と表される。よって振幅整合型ポリフ
ェーズフィルタ30及び31で相対振幅誤差εに対する
前記補正を行った場合、加算器32、33、34および
35の出力信号は、それぞれa1*exp(jω0t)、
2*exp(jω0t)、a3*exp(jω
0t)、 a4*exp(jω0t) ただし、a1=2α/(α十j)、a2=−2jα*ex
p(jθ)/(1+jα) a3=−a1,a4
−a2となる。したがって、加算器32、33、34お
よび35の出力では90度からの位相のずれが、−θ+
tan-1α−tan-1α-1で、振幅誤差のないIF信号
が得られる。この後、加算と減算により位相のずれが振
幅誤差に変換されるため、振幅整合型ポリフェーズフィ
ルタC29には、位相差が完全に90度で、Iチャネル
信号とQチャネル信号の振幅の比が tan{450−(θ−tan-1α+tan-1α-1)/2} ≒αtan(450−θ/2) (1) のIF信号が入力される。
【0030】位相差が完全に90度に補正された角周波
数ω0のイメージ信号は、振幅整合型ポリフェーズフィ
ルタC29において式(1)で表される振幅誤差が補正
され、角周波数ω0のイメージ信号が完全に抑圧され
る。
【0031】また図8の位相振幅整合型ポリフェーズフ
ィルタにおいても広帯域なイメージ信号を抑圧するため
振幅整合型ポリフェーズフィルタC29からの出力を多
段のポリフェーズブイルタ26に入力している。
【0032】制御回路D36は多段ポリフェーズフィル
タ26の出力を入力として取り込み、その信号電力が最
小になるように振幅整合型ポリフェーズフィルタC29
および可変移相器21及び22に対して制御信号を送出
する。
【0033】図9に回路シミュレータHSPICEによ
る図8の位相振幅整合型ポリフェーズフィルタのイメー
ジ抑圧特性のシミュレーション結果を示す。可変移相器
21、、22及び振幅整合型ポリフェーズフィルタ3
0、31、29の時定数を帯域の中心周波数40MHz
に対して設定し、多段のポリフェーズフィルタ26の時
定数を1段目から順に50MHz,32MHz,25.
6MHz、62.5MHzに対して設定している。また
相対振幅誤差および位相のずれをそれぞれε=0.0
3、θ=3°とした。図9のデータに対して(a)は、
希望信号の信号電力であり、周波数が高くなるにつれて
僅かに減衰している。
【0034】(b)は位相振幅誤差補正を行わない時の
イメージ信号電力特性である。25〜64MHzのイメ
ージ信号に対してイメージ抑圧比は30dB程度であ
る。(c)は、第3の実施の形態で記載した位相振幅整
合型ポリフェーズフィルタにおいて、イメージ信号電力
が最小になるように振幅整合型ポリフェーズフィルタC
29のパラメータのみを調整した場合のイメージ信号電
力特性である。この時、可変移相器21及び22の移相
量は共に90度である。35〜45MHzの中心周波数
付近で50dB、それ以外の25〜64MHzの信号に
対しては約40dBのイメージ抑圧が達成される。また
イメージ信号の周波数がその中心(40MHz)から離
れるに従って徐々にイメージ抑圧比が劣化していること
がわかる。
【0035】(d)は、第3の実施の形態で記載した位
相振幅整合型ポリフェーズフィルタにおいて、広帯域な
イメージ信号電力が最小になるように可変移相器21、
22の移相量、及び振幅整合型ポリフェーズフィルタC
29のパラメータを調整した場合のイメージ信号電力特
性である。この時、可変移相器21及び22の移相量を
それぞれψA、ψBとすると、 θ−ψA+ψB=−tan-1α+tan-1α-1 が成り立っており、振幅整合型ポリフェーズフィルタC
29ではα2の振幅誤差に対する補正が行われている。
35〜46MHzの中心周波数付近で75dB、それ以
外の25〜64MHzの信号に対しては約50dBのイ
メージ抑圧が達成されている。またイメージ信号の周波
数がその中心(40MHz)から離れるに従って徐々に
イメージ抑圧比が劣化していることがわかる。
【0036】(第4の実施の形態)図10は本発明によ
る第4の実施の形態の位相振幅整合型ポリフェーズフィ
ルタである。前記第3の実施の形態の位相振幅整合型ポ
リフェーズフィルタとの違いは、振幅整合型ポリフェー
ズフィルタB31への入力が反転していることのみであ
る。以下に、IF信号間の相対誤差がεであり、位相差
が(90−θ)度であった場合の、本実施の形態におけ
る位相および振幅整合手順を記述する。
【0037】まず、制御回路C28が振幅整合型ポリフ
ェーズフィルタC29への入力信号を入力として取り込
み、第1の実施の形態と同様に入力信号の位相差の90
度からのずれを検出し、位相差の90度からのずれがゼ
ロになるように振幅整合型ポリフェーズフィルタA30
およびB31に対して制御信号を送出する。この時、振
幅整合型ポリフェーズフィルタA30及びB31は、第
1及び第2の実施の形態に記載の相対振幅誤差εに対す
る補正を行った場合と同じパラメータ設定になる(具体
的にはω000=1/(1+ε)、ω00R’0=1+
ε)。例えば可変移相器A21及びB22における移相
量が等しい場合、可変移相器21及び22の出力端子に
おける角周波数ω0のイメージ信号は、それぞれ exp(jω0t)、−αj*exp{j(ω0t+
θ)}(ただしα=1+ε)と表される。よって振幅整
合型ポリフェーズフィルタA30及びB31で相対振幅
誤差εに対する前記補正を行った場合、加算器32、3
3、34および35の出力信号は、それぞれa1*ex
p(jω0t)、a2*exp(jω0t)、a3*exp
(jω0t)、a4*exp(jω0t) ただし、 a1=−2jα*exp(jθ)/(α+
j)、a2=2jα/(1+jα)、a3=−a1
4=−a2となる。したがって、加算器32、3
3、34および35の出力では90度からの位相のずれ
が、−θ−tan-1α+tan-1α-1で、振幅誤差のな
いIF信号が得られる。この後、加算と減算により位相
のずれが振幅誤差に変換されるため、振幅整合型ポリフ
ェーズフィルタC29には、位相差が完全に90度で、
Iチャネル信号とQチャネル信号の振幅の比が tan{45°−(θ+tan-1α−tan-1α-1)/2} ≒α-1tan(45°−θ/2) (2) のIF信号が入力される。
【0038】位相差が完全に90度に補正された角周波
数ω0のイメージ信号は、振幅整合型ポリフェーズフィ
ルタC29において式(2)で表される振幅誤差が補正
され、角周波数ω0のイメージ信号が完全に抑圧され
る。また図10の位相振幅整合型ポリフェーズフィルタ
においても広帯域なイメージ信号を抑圧するため振幅整
合型ポリフェーズフィルタC29からの出力を多段のポ
リフェーズフィルタに入力している。制御回路D36は
多段ポリフェーズフィルタ26からの出力を入力として
取り込み、その信号電力が最小になるように振幅整合型
ポリフェーズフィルタC29および可変移相器21及び
22に対して制御信号を送出する。この時、可変移相器
21及び22の移相量をそれぞれψA、ψBとすると、 θ−ψA+ψB=tan-1α−tan-1α−1 が成り立っており、振幅整合型ポリフェーズフィルタC
29ではα−2の振幅誤差に対する補正が行われる。
【0039】
【発明の効果】以上説明したように、位相振幅補正機能
を持ったポリフェーズフィルタにより、高性能で広帯域
なイメージ抑圧が可能になる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の位相振幅整合型ポ
リフェーズフィルタを用いたデジタル無線機の受信部に
おけるイメージ抑圧回路構成図。
【図2】本発明の第1の実施の形態に用いられる第1の
位相振幅整合型ポリフェーズフィルタの構成図。
【図3】本発明の第1の実施の形態の位相振幅整合型ポ
リフェーズフィルタに用いられる可変移相器の回路構成
図。
【図4】本発明の第1の実施の形態の位相振幅整合型ポ
リフェーズフィルタに用いられる第1の振幅整合型ポリ
フェーズフィルタの回路構成図。
【図5】本発明の第1の実施の形態の位相振幅整合型ポ
リフェーズフィルタに用いられる多段ポリフェーズフィ
ルタの回路構成図。
【図6】回路シミュレータHSPICEによる本発明の
第1の実筋の形態の位相振幅整合型ポリフェーズフィル
タのIF周波数特性図。
【図7】本発明の第1の実施の形態の位相振幅整合型ポ
リフェーズフィルタに用いられる第2の振幅整合型ポリ
フェーズフィルタの回路構成図。
【図8】本発明の第3の実施の形態の位相振幅整合型ポ
リフェーズフィルタの構成図。
【図9】回路シミュレータHSPICEによる本発明の
第3の実施の形態の位相振幅整合型ポリフェーズフィル
タのIF周波数特性図。
【図10】本発明の第4の実施の形態の位相振幅整合型
ポリフェーズフィルタの構成図。
【図11】従来技術によるポリフェーズフィルタを用い
たデジタル無線機の受信部におけるイメージ抑圧回路構
成図。
【図12】従来技術によるポリフェーズフィルタの回路
構成図。
【図13】デジタル無線機の受信部における従来技術の
ポリフェーズフィルタを用いたイメージ抑圧回路構成
図。
【図14】従来技術における位相振幅整合器の構成図。
【符号の説明】
1〜4:抵抗 5〜8:容量 9 :π/2移相器 10:ローパスフィ
ルタ(LPF) 11:位相振幅整合器 12:ポリフェーズ
フィルタ 13:可変移相器 14:ゲインコント
ロールアンプ 15:可変減衰器 16、16’:乗算
器 17:位相振幅整合型ポリフェーズフィルタ 18〜20:バッファ 21:可変移相器A 22:可変移相器B 23:制御回路A 24:制御回路B 25:振幅整合型ポリフェーズフィルタ 26:多段のポリフェーズフィルタ 27:可変抵抗器 28:制御回路C 29:振幅整合型ポリフェーズフィルタC 30:振幅整合型ポリフェーズフィルタA 31:振幅整合型ポリフェーズフィルタB 32〜35:加算器 36:制御回路D
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 27/00 - 27/30 H03H 7/18 - 7/21 H03H 1/00 - 3/00 H03H 5/00 - 7/13 H04B 1/10 - 1/14

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】第1から第4までの4個の抵抗と、第1か
    ら第4までの4個の容量とを具備し、第1の抵抗の一端
    が第1の入力端子に、他端が第1の出力端子にそれぞれ
    接続され、第2の抵抗の一端が第2の入力端子に、他端
    が第2の出力端子にそれぞれ接続され、第3の抵抗の一
    端が第3の入力端子に、他端が第3の出力端子にそれぞ
    れ接続され、第4の抵抗の一端が第4の入力端子に、他
    端が第4の出力端子にそれぞれ接続され、第1の容量の
    一端が第4の入力端子に、他端が第1の出力端子にそれ
    ぞれ接続され、第2の容量の一端が第1の入力端子に、
    他端が第2の出力端子にそれぞれ接続され、第3の容量
    の一端が第2の入力端子に、他端が第3の出力端子にそ
    れぞれ接続され、第4の容量の一端が第3の入力端子
    に、他端が第4の出力端子にそれぞれ接続されるポリフ
    ェーズフィルタにおいて、第1、第2、第3、及び第4
    の容量の容量値が相等しく、第1、第2、第3、及び第
    4の抵抗が可変抵抗により構成され、第1及び第3の抵
    抗の抵抗値が等しく、第2及び第4の抵抗の抵抗値が等
    しく、かつ第2及び第4の入力端子への差動入力信号の
    振幅が、振幅誤差をεとして第1及び第3の入力端子へ
    の差動入力信号の振幅の(1+ε)倍大きく位相差が9
    0度である場合に、第1及び第3の抵抗の抵抗値を振幅
    誤差のない場合の抵抗値の(1+ε)分の1倍に、第2
    及び第4の抵抗の抵抗値を振幅誤差のない場合の抵抗値
    の(1+ε)倍にする事で振幅誤差補正を行うことを特
    徴とする振幅整合型ポリフェーズフィルタ。
  2. 【請求項2】第1から第4までの4個の抵抗と、第1か
    ら第4までの4個の容量とを具備し、第1の抵抗の一端
    が第1の入力端子に、他端が第1の出力端子にそれぞれ
    接続され、第2の抵抗の一端が第2の入力端子に、他端
    が第2の出力端子にそれぞれ接続され、第3の抵抗の一
    端が第3の入力端子に、他端が第3の出力端子にそれぞ
    れ接続され、第4の抵抗の一端が第4の入力端子に、他
    端が第4の出力端子にそれぞれ接続され、第1の容量の
    一端が第4の入力端子に、他端が第1の出力端子にそれ
    ぞれ接続され、第2の容量の一端が第1の入力端子に、
    他端が第2の出力端子にそれぞれ接続され、第3の容量
    の一端が第2の入力端子に、他端が第3の出力端子にそ
    れぞれ接続され、第4の容量の一端が第3の入力端子
    に、他端が第4の出力端子にそれぞれ接続されるポリフ
    ェーズフィルタにおいて、第1、第2、第3、及び第4
    の抵抗の抵抗値が相等しく、第1、第2、第3、及び第
    4の容量が可変容量により構成され、第1及び第3の容
    量の容量値が等しく、第2及び第4の容量の容量値が等
    しく、かつ第2及び第4の入力端子への差動入力信号の
    振幅が第1及び第3の入力端子への差動入力信号の振幅
    の(1+ε)倍大きく、位相差が90度である場合に、
    第1及び第3の容量の容量値を振幅誤差のない場合の容
    量値の(1+ε)分の1倍に、第2及び第4の容量の容
    量値を振幅誤差のない場合の容量値の(1+ε)倍にす
    る事で振幅誤差補正を行うことを特徴とする振幅整合型
    ポリフェーズフィルタ。
  3. 【請求項3】請求項1または請求項2に記載の第1の振
    幅整合型ポリフェーズフィルタと、第1の多段ポリフェ
    ーズフィルタと、第1及び第2の制御回路と、第1及び
    第2の可変移相器と、第1及び第2の減算器とを具備
    し、第1の振幅整合型ポリフェーズフィルタの第1およ
    び第3の入力端子と第1の可変移相器の第1および第2
    の出力端子がそれぞれ接続され、第1の振幅整合型ポリ
    フェーズフィルタの第2および第4の入力端子と第2の
    可変移相器の第1および第2の出力端子がそれぞれ接続
    され、第1の振幅整合型ポリフェーズフィルタの第1、
    第2、第3、及び第4の出力端子が、第1の多段ポリフ
    ェーズフィルタの第1、第2、第3、及び第4の入力端
    子にそれぞれ接続され、第1の減算器により、第1の多
    段ポリフェーズフィルタの第1の出力端子信号から第2
    の出力端子信号が減算され、第2の減算器により、第1
    の多段ポリフェーズフィルタの第3の出力端子信号から
    第4の出力端子信号が減算され、第1の制御回路が、第
    1及び第2の可変移相器の出力を入力として取り込み、
    信号間の位相差が90度になるように第1及び第2の可
    変移相器に対して制御信号を送出し、第2の制御回路
    が、第1及び第2の減算器の出力を入力として取り込
    み、イメージ信号電力が最小になるように前記第1の振
    幅整合型ポリフェーズフィルタに対して制御をすること
    を特徴とする広帯域な位相振幅整合型ポリフェーズフィ
    ルタ。
  4. 【請求項4】請求項1または請求項2に記載の第1、第
    2及び第3の振幅整合型ボリフエーズフィルタと、第
    1、第2、第3、第4、第5及び第6の加算器と、第1
    及び第2の減算器を具備し、第1の振幅整合型ポリフェ
    ーズフィルタの第1、第2、第3、及び第4の入力端子
    と、第2の振幅整合型ポリフェーズフィルタの第1、第
    4、第3、及び第2の入力端子とがそれぞれ接続され、
    第1の振幅整合型ポリフェーズフィルタの第1の出力
    と、第2の振幅整合型ポリフェーズフィルタの第1の出
    力が第1の加算器に入力され、第1の振幅整合型ポリフ
    ェーズフィルタの第2の出力と、第2の振幅整合型ポリ
    フェーズフィルタの第4の出力が第2の加算器に入力さ
    れ、第1の振幅整合型ポリフェーズフィルタの第3の出
    力と、第2の振幅整合型ポリフェーズフィルタの第3の
    出力が第3の加算器に入力され、第1の振幅整合型ポリ
    フェーズフィルタの第4の出力と、第2の振幅整合型ポ
    リフェーズフィルタの第2の出力が第4の加算器に入力
    され、第5の加算器により第1及び第2の加算器の出力
    信号が加算され、第1の減算器により第2加算器の出力
    信号から第1の加算器の出力信号が減算され、第6の加
    算器により第3及び第4の加算器の出力信号が加算さ
    れ、第2の減算器により第4の加算器の出力信号から第
    3の加算器の出力信号が減算され、第5及び第6の加算
    器の出力端子および第1及び第2の減算器の出力端子
    が、第3の振幅整合型ポリフェーズフィルタの第1、第
    3、第2、及び第4の入力端子にそれぞれ接続されてお
    り、前記第1の振幅整合型ポリフェーズフィルタの第2
    及び第4の入力端子への差動入力信号の振幅が第1及び
    第3の入力端子への差動入力信号の振幅のα(=1+
    ε)倍大きく、位相差が(90−θ)度である場合に、
    第1及び第2の振幅整合型ポリフェーズフィルタにおい
    て請求項1または請求項2に記載の振幅がα倍異なった
    場合の振幅誤差の補正を行い、第3の振幅整合型ポリフ
    ェーズフィルタにおいて請求項1または請求項2に記載
    の振幅がtan{45°−(θ−tan-1α+tan-1
    α-1)/2}倍異なった場合の振幅誤差補正を行うこと
    で位相と振幅の両方を補正することを特徴とする位相振
    幅整合型ポリフェーズフィルタ。
  5. 【請求項5】請求項1および請求項2のいずれかに記載
    の第1、第2及び第3の振幅整合型ポリフェーズフィル
    タと、第1、第2、第3、第4、第5及び第6の加算器
    と第1及び第2の減算器を具備し、第1の振幅整合型ポ
    リフェーズフィルタの第1、第2、第3、及び第4の入
    力端子と、第2の振幅整合型ポリフェーズフィルタの第
    3、第2、第1、及び第4の入力端子とがそれぞれ接続
    され、第1の振幅整合型ポリフェーズフィルタの第1の
    出力と、第2の振幅整合型ポリフェーズフィルタの第1
    の出力が第1の加算器に入力され、第1の振幅整合型ポ
    リフェーズフィルタの第2の出力と、第2の振幅整合型
    ポリフェーズフィルタの第4の出力が第2の加算器に入
    力され、第1の振幅整合型ポリフェーズフィルタの第3
    の出力と、第2の振幅整合型ポリフェーズフィルタの第
    3の出力が第3の加算器に入力され、第1の振幅整合型
    ポリフェーズフィルタの第4の出力と、第2の振幅整合
    型ポリフェーズフィルタの第2の出力が第4の加算器に
    入力され、第5の加算器により第1及び第2の加算器の
    出力信号が加算され、第1の減算器により第2の加算器
    の出力信号から第1の加算器の出力信号が減算され、第
    6の加算器により第3及び第4の加算器の出力信号が加
    算され、第2の減算器により第4加算器の出力信号から
    第3の加算器の出力信号が減算され、第5及び第6の加
    算器の出力端子および第1及び第2の減算器の出力端子
    が、第3の振幅整合型ポリフェーズフィルタの第1、第
    3、第2、及び第4の入力端子にそれぞれ接続されてお
    り、前記第1の振幅整合型ポリフェーズフィルタの第2
    及び第4の入力端子への差動入力信号の振幅が第1及び
    第3の入力端子への差動入力信号の振幅のα(=1+
    ε)倍大きく、位相差が(90−θ)度である場合に、
    第1及び第2の振幅整合型ポリフェーズフィルタにおい
    て請求項1または請求項2に記載の振幅がα倍異なった
    場合の振幅誤差の補正を行い、第3の振幅整合型ポリフ
    ェーズフィルタにおいて請求項1または請求項2に記載
    の振幅がtan{45°−(θ+tan-1α−tan-1
    α-1)/2}倍異なった場合の振幅誤差補正を行うこと
    で位相と振幅の両方を補正することを特徴とする位相振
    幅整合型ポリフェーズフィルタ。
  6. 【請求項6】請求項4または請求項5に記載の第1の位
    相振幅整合型ポリフェーズフィルタと、第1の多段ポリ
    フェーズフィルタと、第1及び第2の制御回路と、第1
    及び第2の可変移相器と、第3及び第4の減算器とを具
    備し、第1の位相振幅整合型ポリフェーズフィルタの構
    成要素である第1の振幅整合型ポリフェーズフィルタの
    第1および第3の入力端子と第1の可変移相器の第1お
    よび第2の出力端子がそれぞれ接続され、前記第1の振
    幅整合型ポリフェーズフィルタの第2および第4の人力
    端子と第2の可変移相器の第1および第2の出力端子が
    それぞれ接続され、第1の位相振幅整合型ポリフェーズ
    フィルタの構成要素である第3の振幅整合型ポリフェー
    ズフィルタの第1、第2、第3、及び第4の出力端子
    が、第1の多段ポリフェーズフィルタの第1、第2、第
    3、及び第4の入力端子にそれぞれ接続され、第3の減
    算器により、第1の多段ポリフェーズフィルタの第1の
    出力端子信号から第2の出力端子信号が減算され、第4
    の減算器により、第1の多段ポリフェーズフィルタの第
    3の出力端子信号から第4の出力端子信号が減算され、
    第1の制御回路が、第1の位相振幅整合型ポリフェーズ
    フィルタの構成要素である第5及び第6の加算器の出
    力、並びに第1及び第2の減算器の出力を入力として取
    り込み、信号間の位相差が90度になるように第1及び
    第2の振幅整合型ボリフェーズフィルタに対して制御信
    号を送出し、第2の制御回路が、第3及び第4の減算器
    の出力を入力として取り込み、イメージ信号電力が最小
    になるように前記第1及び第2の可変移相器、並びに第
    3の振幅整合型ポリフェーズフィルタに対して制御信号
    をすることを特徴とする広帯域な位相振幅整合型ポリフ
    ェーズフィルタ。
  7. 【請求項7】請求項3に記載の広帯域な位相振幅整合型
    ポリフェーズフィルタにおいて、前記第1の振幅整合型
    ポリフェーズフィルタ、及び第1及び第2の可変移相器
    の時定数をイメージ信号の中心周波数に対して設定して
    いることを特徴とする請求項3に記載の広帯域な位相振
    幅整合型ポリフェーズフィルタ。
  8. 【請求項8】請求項4乃至請求項6のいずれかに記載の
    広帯域位相振幅整合型ポリフェーズフィルタにおいて、
    前記第1、第2及び第3の振幅整合型ポリフェーズフィ
    ルタ、並びに第1及び第2の可変移相器の時定数をイメ
    ージ信号の中心周波数に対して設定していることを特徴
    とする請求項6に記載の広帯域な位相振幅整合型ポリフ
    ェーズフィルタ。
  9. 【請求項9】請求項3、請求項6、請求項7または請求
    項8のいずれかに記載の広帯域位相振幅整合型ポリフェ
    ーズフィルタと、第1及び第2のバッファと、第1の反
    転バッファと、第1及び第2のスイッチとを具備し、I
    F信号の同相成分側が第1のバッファを経由して前記広
    帯域な位相振幅整合型ポリフェーズフィルタに入力さ
    れ、前記ポリフェーズフィルタのパラメータ設定時に、
    希望信号のみが存在する状態で第1及び第2のスイッチ
    によりIF信号の直交成分側が第1の反転バッファを経
    由して前記広帯域な位相振幅整合型ポリフェーズフィル
    タに入力されされることで擬似的にイメージ信号を作成
    し、通常使用時に、第1及び第2のスイッチによりIF
    信号の直交成分側が第2のバッファを経由して前記広帯
    域な位相振幅整合型ポリフェーズフィルタに人力される
    ことを特徴とするイメージ抑圧型受信機。
JP21079999A 1999-07-26 1999-07-26 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機 Expired - Fee Related JP3492560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21079999A JP3492560B2 (ja) 1999-07-26 1999-07-26 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21079999A JP3492560B2 (ja) 1999-07-26 1999-07-26 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機

Publications (2)

Publication Number Publication Date
JP2001045080A JP2001045080A (ja) 2001-02-16
JP3492560B2 true JP3492560B2 (ja) 2004-02-03

Family

ID=16595336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21079999A Expired - Fee Related JP3492560B2 (ja) 1999-07-26 1999-07-26 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機

Country Status (1)

Country Link
JP (1) JP3492560B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474236A (zh) * 2009-07-06 2012-05-23 富士通株式会社 多相滤波器以及具有该多相滤波器的单边带混频器
CN102577117A (zh) * 2009-10-19 2012-07-11 高通股份有限公司 Lr多相滤波器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395213B1 (ko) * 2001-03-22 2003-08-21 주식회사 버카나와이어리스코리아 직교 신호 발생기 및 직교 신호 위상 오류 보정 방법
US6636085B2 (en) * 2001-04-20 2003-10-21 Nec Electronics Corporation Phase shifter with an RC polyphase filter
JP3547008B2 (ja) 2002-01-08 2004-07-28 松下電器産業株式会社 集積回路装置
JP4489457B2 (ja) * 2004-02-24 2010-06-23 日本電信電話株式会社 広帯域位相器
JP2006157866A (ja) 2004-10-27 2006-06-15 Matsushita Electric Ind Co Ltd 複素フィルタ回路および受信回路
JP4276266B2 (ja) 2004-11-19 2009-06-10 株式会社日立コミュニケーションテクノロジー 受動rc複素フィルタの設計方法及び受動rc複素フィルタ
JP4836868B2 (ja) * 2007-05-29 2011-12-14 三菱電機株式会社 マイクロ波移相回路、イメージリジェクションミクサおよび直交変調器
WO2010016165A1 (ja) * 2008-08-05 2010-02-11 パナソニック株式会社 無線受信装置
JP2011160214A (ja) * 2010-02-01 2011-08-18 Renesas Electronics Corp 受信装置及びイメージ除去方法
JP5633191B2 (ja) * 2010-05-26 2014-12-03 セイコーエプソン株式会社 周波数変換回路、周波数変換方法及び電子機器
US8874063B2 (en) * 2013-03-08 2014-10-28 Qualcomm Incorporated Simultaneous signal receiver with interspersed frequency allocation
WO2017141367A1 (ja) 2016-02-17 2017-08-24 三菱電機株式会社 ポリフェーズフィルタおよびフィルタ回路
WO2018158902A1 (ja) * 2017-03-02 2018-09-07 三菱電機株式会社 ポリフェーズフィルタ
WO2019082253A1 (ja) * 2017-10-24 2019-05-02 三菱電機株式会社 ポリフェーズフィルタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797111B2 (en) 2009-06-26 2014-08-05 Fujitsu Limited Poly-phase filter, and a single-side band mixer including the same
CN102474236A (zh) * 2009-07-06 2012-05-23 富士通株式会社 多相滤波器以及具有该多相滤波器的单边带混频器
CN102577117A (zh) * 2009-10-19 2012-07-11 高通股份有限公司 Lr多相滤波器

Also Published As

Publication number Publication date
JP2001045080A (ja) 2001-02-16

Similar Documents

Publication Publication Date Title
JP3492560B2 (ja) 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機
EP0778995B1 (en) Receiver with quadrature decimation stage, method of processing digital signals
JP4593430B2 (ja) 受信機
JP3928898B2 (ja) 集積イメージ阻止ミキサ
JP4004018B2 (ja) 周波数変換器及びこれを用いた無線通信装置
EP1393403B1 (en) Tunable phase shifter and applications for same
KR100341231B1 (ko) 이상기
US7164329B2 (en) Tunable phase shifer with a control signal generator responsive to DC offset in a mixed signal
JP4464194B2 (ja) 通信受信機および送信機
WO2001003285A1 (en) Apparatus for receiving and processing a radio frequency signal
CN1446397A (zh) 正交接收机的校准
KR100406224B1 (ko) 주파수변조신호복조회로및이를채용한통신단말장비
TWI240497B (en) Digital baseband receiver including a high pass filter compensation module for suppressing group delay variation distortion incurred due to analog high pass filter deficiencies
EP1199796B1 (en) Frequency Converter
JP2001045085A (ja) 直交信号発生回路および直交信号発生方法
JP2001502514A (ja) 非対称側波帯を有する変調キャリヤの受信
JP4284089B2 (ja) 受信機
JP4063563B2 (ja) 直接検波回路
JP4312705B2 (ja) 直交復調誤差補償方法および直交復調誤差補償回路
KR20050055719A (ko) 다이렉트 다운컨버전 수신기
JP4227320B2 (ja) 複素バンドパスフィルタ
JP2005244361A (ja) 広帯域位相器
JP3646405B2 (ja) 受信装置
JP4125892B2 (ja) 複素バンドパスフィルタ
JP4183821B2 (ja) 同相分配回路、偶高調波直交ミクサ及びダイレクトコンバージョン受信機

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees