JP3483490B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3483490B2 JP3483490B2 JP03677699A JP3677699A JP3483490B2 JP 3483490 B2 JP3483490 B2 JP 3483490B2 JP 03677699 A JP03677699 A JP 03677699A JP 3677699 A JP3677699 A JP 3677699A JP 3483490 B2 JP3483490 B2 JP 3483490B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- electrode pad
- film
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Description
方法に関し、さらに詳しくは、アルミニウム電極と外部
との接続のためのアルミニウム電極上への突起電極形成
方法に関するものである。
為の突起電極を形成する手法の1つとして、無電解メッ
キ法が行われてきている。無電解メッキ法は、電解メッ
キ法と比較してスパッタリング、フォト、エッチング工
程などを省略でき、コストを低く抑えることが可能であ
り注目されている。
極を形成するため、Al電極パッド上に表面酸化膜があ
ると、突起電極の形状、信頼性に大きく影響する。その
ため無電解メッキを行う場合には、メッキ前処理として
Al電極パッド上の表面酸化膜の除去が大きなポイント
となる。Al電極パッド上へ表面酸化膜が残った状態の
ままで、次工程のジンケート処理を行うとAlとZnの
置換を均一且つ緻密に行うことができず、このZnと置
換反応するNi又はNi合金の核も粗に析出してしま
う。粗に析出したNi又はNi合金は密着強度も弱く、
粗なため外部からの不純物の侵入などにより腐食などの
問題も発生し信頼性も低い。
6395号公報には、Al電極パッド上の表面酸化膜を
除去する例として、水酸化ナトリウム、燐酸などの溶液
を用いた方法が挙げられている。
スパッタリング法によりAl電極パッド上の表面酸化膜
を除去し、不活性雰囲気中で直接Niメッキ工程を行う
方法が挙げられている。
26395号公報に記載されるように溶液を使用し、A
l電極パッド上の表面酸化膜を除去して突起電極を形成
する場合の工程断面図である。従来この方法が行われて
いるが、エッチャントのライフ及び使用回数による、A
l電極パッドのエッチング量のばらつきが発生する問題
と、スパッタリング法によって形成されたAl電極パッ
ド上のエッチングレートの差によるエッチング量のばら
つきが発生する問題がある。この問題により、図4
(b)に表すように部分的にAl電極パッド22上に表
面酸化膜23が残り、図4(c)に表すように無電解N
i又はNi合金メッキを析出させる為の、前工程である
ジンケート処理でのAlとZnとの置換反応が、均一且
つ緻密に行われなくなり、Zn膜25の析出にばらつき
が発生する。
を行うが、核になるNi又はNi合金はZnとの置換反
応によって形成されるため、核となるNi又はNi合金
の析出も粗になり、ばらつきが発生し、図4(d)に示
すように表面に凸凹を有するNi又はNi合金の突起電
極26となる。この後、Ni又はNi合金の自己析出で
突起電極は形成されていくが、核になる部分が粗な為、
グレインサイズも大きくなり粒界に隙間ができてしま
う。この隙間があるために次工程メッキでのメッキ液に
よる腐食の発生や不純物の侵入などにより低い信頼性と
なってしまう。
ために、Al電極パッドとNiの密着力も弱い。
載されるように、スパッタリング法によりAl電極パッ
ド上の表面酸化膜を除去後、Al電極パッド上へ直接N
iメッキを行い突起電極の形成を行う場合、Al電極パ
ッド上への自然酸化膜の再形成を完全に防止する必要が
あり、スパッタリング法によりAl電極パッド上の表面
酸化膜の除去後直接、不活性雰囲気中へ移動し、メッキ
工程を行わなければならなく、大掛かりな装置が必要と
なる。
なされたものであり、Al電極パッド上の表面酸化膜の
状態に拘わらず、Alパッド上の表面酸化膜のエッチン
グ工程を安定化させることができ、大気中で緻密な突起
電極を無電解メッキ法にて形成することに有る。
の半導体装置の製造方法は、半導体基板上に、配線層及
び能動素子を有し、配線層及び能動素子が保護膜によっ
て保護されており、上記配線層と電気的に接続されたA
l電極パッド上の保護膜開口部に、外部との接続の為の
突起電極が設けられた半導体装置の製造方法において、
所定の出力でスパッタリングを行い、上記Al電極パッ
ド上に形成された表面酸化膜を除去する工程と、上記A
l電極パッド表面に第1の置換反応により、第1金属膜
を形成する工程と、該第1金属膜と第2の置換反応によ
り第2金属膜を析出させた後、自己触媒反応により、無
電解メッキが行われ、第2金属膜からなる突起電極を形
成する工程とを有し、第1金属膜がZnからなり、第2
金属膜がNi又はNi合金からなることを特徴とするも
のである。
装置の製造方法は、上記Zn膜を、Znを含有するアル
カリ性溶液に浸漬する工程を複数回行うことによって形
成することを特徴とする、請求項1に記載の半導体装置
の製造方法である。
装置の製造方法は、上記スパッタリングの際の出力を、
500W以上、且つ1000W以下で行うことを特徴と
する、請求項1又は請求項2に記載の半導体装置の製造
方法である。
装置の製造方法は、上記スパッタリングを不活性ガス雰
囲気中で行うことを特徴とする、請求項1乃至請求項3
のいずれかに記載の半導体装置の製造方法である。
本発明について詳細に説明する。
置上の突起電極形成時の工程断面図、図2は本発明によ
り形成された、最表面に置換Auメッキ層が設けられた
突起電極の実装工程図、図3は本発明により形成され
た、最表面に無電解Auメッキ層が設けられた突起電極
の実装工程図である。
ッド上に突起電極を形成する工程を説明する。
及び配線を形成されたものであり、Al電極パッド2上
へは、Al電極パッド2形成以降の熱処理によって表面
酸化膜3が形成されている。
ッド2上の表面酸化膜3をスパッタリング法により除去
した状態を示している。この時のスパッタリングの条件
は出力500W〜1000W、処理時間5分で、放電用
ガスにArを使用している。また高真空度になると、真
空チャンバー内の不純物が少なくなり、よりAl電極パ
ッド上の表面酸化膜を均一に除去でき、Znの粒径もよ
り均一且つ緻密に析出する。スパッタリングの条件の出
力が500W未満では、酸化膜の除去が不完全なため、
表面形状の良いNiやNi合金突起電極を得ることがで
きない。また、出力が1000Wを越えると半導体基板
上の素子を破壊してしまう可能性がある。
パッド2表面にZn膜5を形成した状態の断面図であ
る。Al電極パッド2上の表面酸化膜3はスパッタリン
グ法により除去されているために、大気中でAlとZn
の置換反応がAl電極パッド2上で均一に行われる。Z
nの粒径も従来の溶液によるエッチングでAl電極パッ
ド2上の酸化膜を除去したものと比較して、1/10以
下の粒径で緻密に析出する。このジンケート工程は、2
5℃で30秒程度、Znを含有するアルカリ性溶液に浸
漬することにより、Zn膜5の膜厚を300〜500Å
とする。また、この浸漬を繰り返すと、より均一、緻密
にZnが置換されるが、ジンケート処理でAl電極パッ
ドは膜減を起こすので、繰り返しすぎるとAlパッドが
消失し、密着力がなくなる。このためジンケート処理は
1回または2回程度が良い。
り酸化膜を除去されたAl電極パッド2上へ、直接Ni
メッキを行いNiを析出させる場合は、スパッタリング
装置の真空チャンバーより直接、不活性雰囲気中へ試料
を移動させなければならなく、大気中での酸化膜形成は
防止しなければNiを析出させることはできない。しか
し、本発明のように、スパッタリング法によりAl電極
パッド2上の表面酸化膜3を除去した後は、大気中へ1
0日程度放置をしても、ジンケート処理の場合は、Zn
は均一且つ緻密に置換されるので、大気中で形成される
酸化膜はジンケート処理では問題とならない。
又はNi合金メッキで突起電極6を形成した状態であ
る。この時の条件は90℃、20分程度である。ジンケ
ート処理でZnが均一且つ緻密に析出されているため、
Ni又はNi合金のZnとの置換反応も均一且つ緻密に
行われる。このため自己触媒反応で析出するNi又はN
i合金も均一且つ緻密に析出し、隙間なく滑らかな表面
形状になる。
の高さは、デバイスホールに突出した導体リードとの接
続時の半導体基板と導体リードのスペース確保や、基板
と半導体基板とのスペースを確保することを考慮して5
μm程度で十分である。
例について説明する。
面上へ置換Auメッキを行ったものである。このときの
Au厚はNiとの置換で析出するため、0.05μm程
度の厚さである。これはNi又はNi合金の酸化を防止
することと、無電解Auメッキ工程の前処理として行
う。実装形態としては、基板やデバイスホールがない絶
縁フィルム上に配線された導体パターンを使用する場合
や一般的なプリント基板やガラス、セラミック基板など
を使用する場合等がある。例として、図2(b)に示す
ような、異方性導電フィルムを使用して接続する場合に
ついて説明する。基板側の導体パターンに異方性導電フ
ィルムを仮圧着し、突起電極付き半導体装置の位置合わ
せを行い熱圧着する。この時の温度は200℃、圧力は
1000kg/cm2前後で、最適な熱圧着条件となり
導電粒子を介して接続される。
へ置換Auメッキを行ったものに無電解Auメッキを行
ったときの断面図である。無電解Auメッキでは、Au
メッキ溶液中の還元剤により成長していく。実装例とし
ては、図3(b)に示すように、デバイスホールを有す
る絶縁性フィルム上に、配線された導体パターンから電
気的に接続されたデバイスホールに突出した導体リード
との接続に使用する。デバイスホールから突出した導体
リードにはSnメッキがされており、Ni又はNi合金
突起電極上には無電解Auメッキが1μm以上されてい
る。これを位置合わせし、一括で熱圧着する。このとき
の温度は500℃、圧力は1200kg/cm2、程度
で行う。このとき無電解AuメッキとSnメッキとの割
合は、重量比で8(Au):2(Sn)になるように導
体リードのSnメッキ厚を調整する。
本発明を用いることにより、Al電極パッド上の表面酸
化膜のエッチングを安定してできるようになり、次工程
のジンケート処理でも安定して均一且つ緻密にZnが析
出され、次のNiメッキとの置換反応も安定して均一且
つ緻密に析出される。この結果、不活性雰囲気中でメッ
キ工程を行うための大掛かりな装置を用いることなく、
Ni又はNi合金メッキも均一且つ緻密に成長しグレイ
ンサイズが細かく、表面が滑らかな形状で形成すること
ができる。
上の表面酸化膜3を除去した後は、大気中へ10日程度
放置をしても、ジンケート処理の場合は、Znは均一且
つ緻密に置換されるので、大気中で形成される酸化膜は
ジンケート処理では問題とならなず、さらに、ジンケー
ト処理により形成されるZnがAl電極パッド上に形成
されるため、大気中で無電解メッキ法による所望の金属
の形成をおこなうことが可能となる。
キを0.05μm程度行う場合、接続の信頼性がNi又
はNi合金の出来あがりに影響されるが、本発明によっ
て形成された突起電極であれば、ムラなく均一に置換A
uを形成することが可能である。また、Ni又はNi合
金上へ置換Auメッキの形成を行いその後、無電解Au
メッキの形成を行うのでNi又はNi合金突起電極の形
状、表面状態に大きく影響されるが、本発明によって形
成された突起電極であれば、無電解Auメッキを1μm
以上、緻密な表面状態で形成することが可能である。
めに、無電解Auメッキされた突起電極を使用する場
合、導体リードと突起電極は、AuとSnの共晶で接続
されているが、本発明によって形成された緻密な表面状
態の無電解Auメッキ付き突起電極を使用することによ
って、AuとSnの共晶形成を安定して行うことが可能
になり、信頼性が高い接続を可能とした。
プに形成された導電パターンとの接続にACFを使用す
る接続を可能とした。ACFの中の導電粒子は3〜5μ
m程度であり、突起電極表面が粗いと、導電粒子が浮い
てしまい接続が不安定となり、オープン不良など発生す
るが、本発明によって形成された緻密な表面状態の置換
Auメッキ付き突起電極を使用することによって、信頼
性の高い接続を可能とした。
パッド上の表面酸化膜の除去を行い、無電解メッキ法を
用いて突起電極を形成することによって、Ni又はNi
合金突起電極の表面を緻密且つ滑らかな、形状にするこ
とが可能となり、置換Auメッキ、無電解Auメッキで
も緻密で滑らかな形状を維持することが可能となった。
これにより安定した接続が可能となり、信頼性の高い接
続を可能とした。
つ均一に置換されているため、密着強度もあり、Ni又
はNi合金メッキも緻密でグレインサイズも細かいため
外部からの不純物の侵入に強く、高い信頼性を確保する
ことができる。
ッキ層が設けられた突起電極の実装工程図である。
メッキ層が設けられた突起電極の実装工程図である。
程図である。
Claims (4)
- 【請求項1】 半導体基板上に、配線層及び能動素子を
有し、配線層及び能動素子が保護膜によって保護されて
おり、上記配線層と電気的に接続されたAl電極パッド
上の保護膜開口部に、外部との接続の為の突起電極が設
けられた半導体装置の製造方法において、 所定の出力でスパッタリングを行い、上記Al電極パッ
ド上に形成された表面酸化膜を除去する工程と、 上記Al電極パッド表面に第1の置換反応により、第1
金属膜を形成する工程と、 該第1金属膜と第2の置換反応により第2金属膜を析出
させた後、自己触媒反応により、無電解メッキが行わ
れ、第2金属膜からなる突起電極を形成する工程とを有
し、 第1金属膜がZnからなり、第2金属膜がNi又はNi
合金からなる ことを特徴とする、半導体装置の製造方
法。 - 【請求項2】 上記Zn膜を、Znを含有するアルカリ
性溶液に浸漬する工程を複数回行うことによって形成す
ることを特徴とする、請求項1に記載の半導体装置の製
造方法。 - 【請求項3】 上記スパッタリングの際の出力を、50
0W以上、且つ1000W以下で行うことを特徴とす
る、請求項1又は請求項2に記載の半導体装置の製造方
法。 - 【請求項4】 上記スパッタリングを不活性ガス雰囲気
中で行うことを特徴とする、請求項1乃至請求項3のい
ずれかに記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03677699A JP3483490B2 (ja) | 1999-02-16 | 1999-02-16 | 半導体装置の製造方法 |
TW089101316A TW436906B (en) | 1999-02-16 | 2000-01-26 | Process of fabricating semiconductor device |
EP00300858A EP1030356A3 (en) | 1999-02-16 | 2000-02-03 | Process of fabricating semiconductor device |
US09/498,656 US6319830B1 (en) | 1999-02-16 | 2000-02-07 | Process of fabricating semiconductor device |
KR1020000007044A KR100362866B1 (ko) | 1999-02-16 | 2000-02-15 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03677699A JP3483490B2 (ja) | 1999-02-16 | 1999-02-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000235964A JP2000235964A (ja) | 2000-08-29 |
JP3483490B2 true JP3483490B2 (ja) | 2004-01-06 |
Family
ID=12479184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03677699A Expired - Fee Related JP3483490B2 (ja) | 1999-02-16 | 1999-02-16 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6319830B1 (ja) |
EP (1) | EP1030356A3 (ja) |
JP (1) | JP3483490B2 (ja) |
KR (1) | KR100362866B1 (ja) |
TW (1) | TW436906B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642136B1 (en) | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
US6815324B2 (en) | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
US7470997B2 (en) * | 2003-07-23 | 2008-12-30 | Megica Corporation | Wirebond pad for semiconductor chip or wafer |
US8067837B2 (en) | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
JP4775369B2 (ja) * | 2007-12-17 | 2011-09-21 | 富士電機株式会社 | 半導体チップ、半導体装置および製造方法 |
WO2013067659A1 (zh) * | 2011-11-11 | 2013-05-16 | Chu Tse-Ming | 晶圆焊垫的凸块结构及其制造方法 |
JP2019029581A (ja) * | 2017-08-02 | 2019-02-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP7027066B2 (ja) | 2017-08-24 | 2022-03-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03209770A (ja) * | 1990-01-11 | 1991-09-12 | Fuji Electric Co Ltd | ショットキーバリアダイオード |
US5938845A (en) * | 1995-10-20 | 1999-08-17 | Aiwa Co., Ltd. | Uniform heat distribution apparatus and method for electroless nickel plating in fabrication of thin film head gaps |
JP3334489B2 (ja) * | 1996-05-13 | 2002-10-15 | 松下電器産業株式会社 | 半導体素子の製造方法及び製造装置 |
JPH09326395A (ja) * | 1996-06-06 | 1997-12-16 | Matsushita Electric Ind Co Ltd | 半導体装置の電極形成方法 |
-
1999
- 1999-02-16 JP JP03677699A patent/JP3483490B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-26 TW TW089101316A patent/TW436906B/zh not_active IP Right Cessation
- 2000-02-03 EP EP00300858A patent/EP1030356A3/en not_active Withdrawn
- 2000-02-07 US US09/498,656 patent/US6319830B1/en not_active Expired - Lifetime
- 2000-02-15 KR KR1020000007044A patent/KR100362866B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2000235964A (ja) | 2000-08-29 |
TW436906B (en) | 2001-05-28 |
KR100362866B1 (ko) | 2002-12-11 |
US6319830B1 (en) | 2001-11-20 |
EP1030356A2 (en) | 2000-08-23 |
KR20000058054A (ko) | 2000-09-25 |
EP1030356A3 (en) | 2002-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5277756A (en) | Post fabrication processing of semiconductor chips | |
JP3483490B2 (ja) | 半導体装置の製造方法 | |
KR910006949B1 (ko) | 범프 및 그 형성방법 | |
US4652336A (en) | Method of producing copper platforms for integrated circuits | |
JP3398609B2 (ja) | 半導体装置 | |
US6686660B2 (en) | Semiconductor device | |
JP3274381B2 (ja) | 半導体装置の突起電極形成方法 | |
JP3679001B2 (ja) | 半導体装置およびその製造方法 | |
JP4196314B2 (ja) | Ni電極層の形成方法 | |
JP2001110832A (ja) | 回路基板の実装方法及び金めっき液並びに金めっき方法 | |
JP2000114302A (ja) | 半導体装置 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
JP3242827B2 (ja) | 半導体装置の製造方法 | |
US6602431B2 (en) | Enhancements in sheet processing and lead formation | |
JP2839513B2 (ja) | バンプの形成方法 | |
JPH04318935A (ja) | 電極およびその製造方法およびその接続方法 | |
JPH0582524A (ja) | 電極の製造方法およびその接続方法 | |
JP3801334B2 (ja) | 半導体素子搭載用基板とその製造方法 | |
JPH1168271A (ja) | 高純度銅配線基板 | |
JPH04218919A (ja) | 電極及びその製造方法 | |
JPH04120734A (ja) | 半導体装置の製造方法 | |
JPH04106931A (ja) | 半導体装置およびその製造方法 | |
JPH11219967A (ja) | 半導体素子の電極構造および電極形成方法 | |
JP2001339014A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |