JPH11219967A - 半導体素子の電極構造および電極形成方法 - Google Patents

半導体素子の電極構造および電極形成方法

Info

Publication number
JPH11219967A
JPH11219967A JP10020946A JP2094698A JPH11219967A JP H11219967 A JPH11219967 A JP H11219967A JP 10020946 A JP10020946 A JP 10020946A JP 2094698 A JP2094698 A JP 2094698A JP H11219967 A JPH11219967 A JP H11219967A
Authority
JP
Japan
Prior art keywords
electrode
wiring
semiconductor element
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10020946A
Other languages
English (en)
Other versions
JP3453054B2 (ja
Inventor
Kazuhiko Matsumura
和彦 松村
Takayuki Yoshida
隆幸 吉田
Tetsuo Kawakita
哲郎 河北
Hiroaki Fujimoto
博昭 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP02094698A priority Critical patent/JP3453054B2/ja
Publication of JPH11219967A publication Critical patent/JPH11219967A/ja
Application granted granted Critical
Publication of JP3453054B2 publication Critical patent/JP3453054B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)
  • Chemically Coating (AREA)

Abstract

(57)【要約】 【課題】 突起電極の高さが均一となる半導体素子の電
極構造および電極形成方法を得る。 【解決手段】 半導体素子1と、この半導体素子1上に
形成され半導体素子の内部回路と電気的に接続された第
1の電極2と、半導体素子1上の第1の電極2に隣接し
た位置に形成され半導体素子1の内部回路と電気的に独
立した第2の電極4と、第1の電極2と第2の電極4上
にまたがって形成された突起電極9aとを備えたもので
ある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体素子のベ
アチップ実装に用いる接合用電極等の電極構造と電極形
成方法に関するものである。
【0002】
【従来の技術】図26および図27を用いて、従来の無
電解めっき法による突起電極形成方法の一例について説
明する。図26は半導体素子のAl電極を示しており、
131は半導体素子、132,133はAl電極、13
4は保護膜、135は自然酸化膜である。また、図27
は従来の無電解めっき法による電極形成方法のめっき工
程を示すものであり、136はZn粒子膜、137はN
i膜、138はAu膜である。
【0003】まず、図27(a)はウェットエッチング
工程を示している。リン酸や水酸化ナトリウムの水溶液
中に浸漬することによって、Al電極132,133の
表面に形成された自然酸化膜135の除去を行う。図2
7(b)はZn粒子膜形成工程を示している。図27
(a)の工程によって除去した自然酸化膜135のAl
電極132,133上への再形成を防止するために、室
温に保持したZnを含有するアルカリ性(pH13〜1
4)の溶液中に30秒浸漬することにより、Alと溶液
中のZnイオンの置換反応を利用してAl電極132,
133の表面に膜厚300〜500のZn粒子膜136
を形成する。
【0004】図27(c)は無電解Niめっき工程を示
している。Ni粒子膜形成工程により形成したZn粒子
膜136が無電解Niめっき液中で触媒として作用し、
無電解Niめっき液の自己還元反応によりZn粒子膜1
36上にNiが自己析出し、Ni膜137が形成され
る。図27(d)の無電解Auめっき工程では、Ni膜
137単独ではNiの酸化膜のために接続性が悪いた
め、接続性を高める目的でAu膜138をNiと無電解
Auめっき液中のAuイオンとの置換反応によって形成
する。
【0005】
【発明が解決しようとする課題】上記したように、半導
体素子131の電極上に無電解めっき法によってNiと
少なくとも1種類以上の金属膜を積層することにより突
起電極を形成する方法において、NiやAuを無電解め
っきで積層する際に、半導体素子に形成された素子に接
続した電源用電極、グランド用電極、入出力用電極や信
号用電極や回路から電気的に独立した電極間で析出量に
差が生じ、電源用電極やグランド用電極132に形成し
た突起電極の高さが低くなる傾向がある。このため、フ
リップチップ方式による接合時に突起電極の高さバラツ
キによって均一な接合が難しいことから、突起電極の高
さバラツキを軽減する目的で、無電解めっきにより形成
した突起電極上に溶融した半田やインジウム等の低温低
荷重で変形し易い金属を付着させて、接合時に半田やイ
ンジウムの変形によって無電解めっきにより形成した突
起電極の高さバラツキを軽減してきた。また、電極の微
細化にともない半田やインジウム等の変形し易い金属を
突起電極形成の下地金属としても用いられてきた。
【0006】しかしながら上記のような方法では、無電
解めっき法により形成した突起電極上に形成する半田や
インジウム等の変形し易い金属において、無電解めっき
法により形成した突起電極の高さが高い突起電極に付着
する金属量が多くなる傾向があるために、さらに突起電
極の高さバラツキが大きくなってしまい、半導体素子1
31の突起電極を用いた接合の際に、全ての突起電極を
均一に接合することが困難であるという問題点を有して
いた。
【0007】したがって、この発明の目的は、突起電極
の高さが均一となる半導体素子の電極構造および電極形
成方法を提供することである。
【0008】
【課題を解決するための手段】請求項1記載の半導体素
子の電極構造は、半導体素子と、この半導体素子上に形
成され半導体素子の内部回路と電気的に接続された第1
の電極と、半導体素子上の第1の電極に隣接した位置に
形成され半導体素子の内部回路と電気的に独立した第2
の電極と、第1の電極と第2の電極上にまたがって形成
された突起電極とを備えたものである。
【0009】請求項2記載の半導体素子の電極構造は、
請求項1において、第1の電極の隣接した位置に、第2
の電極を少なくとも2個以上配置したことを特徴とする
ものである。請求項3記載の半導体素子の電極構造は、
請求項1において、第2の電極が第1の電極を取り囲む
形状であることを特徴とするものである。
【0010】請求項4記載の半導体素子の電極構造は、
請求項1において、第1の電極が第2の電極を取り囲む
形状であることを特徴とするものである。請求項5記載
の半導体素子の電極構造は、請求項1において、第1の
電極ならびに第2の電極の形状が櫛形であり、第1の電
極の隣接した相対する位置に第2の電極を配置したこと
を特徴とするものである。
【0011】請求項6記載の半導体素子の電極構造は、
半導体素子と、この半導体素子上に形成され半導体素子
の内部回路と電気的に接続された第1の配線と、半導体
素子上の第1の配線に隣接した位置に形成され半導体素
子の内部回路と電気的に独立した第2の電極と、第1の
配線と第2の電極上にまたがって形成された突起電極と
を備えたものである。
【0012】請求項7記載の半導体素子の電極構造は、
半導体素子と、この半導体素子上に形成され半導体素子
の内部回路と電気的に接続された第1の配線と、半導体
素子上に形成され半導体素子の内部回路と電気的に独立
した第2の電極と、第2の電極より第1の配線に隣接し
た位置にまで延びた第2の配線と、第1の配線と第2の
配線上にまたがって形成された突起電極とを備えたもの
である。
【0013】請求項8記載の半導体素子の電極構造は、
請求項6または請求項7において、第2の電極が第1の
配線を取り囲む形状であることを特徴とするものであ
る。請求項9記載の半導体素子の電極構造は、請求項6
または請求項7において、第1の配線ならびに第2の電
極の形状が櫛形であり、第1の配線の隣接した相対する
位置に第2の電極を配置したことを特徴とするものであ
る。
【0014】請求項10記載の半導体素子の電極構造
は、半導体素子と、この半導体素子上に形成され半導体
素子の内部回路と電気的に接続された第1の電極と、半
導体素子上に形成され半導体素子の内部回路と電気的に
独立した第2の電極と、第1の電極より延びた第3の配
線と、第2の電極より第3の配線に隣接した位置にまで
延びた第2の配線と、第3の配線と第2の配線上にまた
がって形成された突起電極とを備えたものである。
【0015】請求項11記載の半導体素子の電極構造
は、半導体素子と、この半導体素子上に形成され半導体
素子の内部回路と電気的に接続された第1の電極と、半
導体素子上に形成され半導体素子の内部回路と電気的に
独立した第2の電極と、第1の電極より延びた第3の配
線に形成した第3の電極と、第2の電極より第3の電極
に隣接した位置にまで延びた第2の配線に形成した第4
の電極と、第3の電極と第4の電極上にまたがって形成
された突起電極とを備えたものである。
【0016】請求項12記載の半導体素子の電極構造
は、請求項11において、第4の電極が第3の電極を取
り囲む形状であることを特徴とするものである。請求項
13記載の半導体素子の電極構造は、請求項11におい
て、第3の電極が第4の電極を取り囲む形状であること
を特徴とするものである。請求項14記載の半導体素子
の電極構造は、請求項11において、第3の電極ならび
に第4の電極の形状が櫛形であり、第3の電極の隣接し
た相対する位置に第4の電極を配置したことを特徴とす
るものである。
【0017】請求項15記載の半導体素子の電極形成方
法は、半導体素子上に半導体素子の内部回路と電気的に
接続された一の電極または配線を形成する工程と、半導
体素子上の一の電極または配線に隣接した位置に半導体
素子の内部回路と電気的に独立した他の電極または配線
を形成する工程と、一の電極または配線と他の電極また
は配線の表面の自然酸化膜を除去する工程と、無電解め
っきにより一の電極または配線と他の電極または配線を
またがる形状で金属膜を析出させる工程とを含むもので
ある。
【0018】請求項16記載の半導体素子の電極形成方
法は、請求項15において、無電解めっきにおいて析出
する金属膜が必要とする金属膜厚に近い膜厚になった時
点で一の電極または配線と他の電極または配線をまたが
る形状になるように、一の電極または配線と他の電極ま
たは配線の間隔を設定したことを特徴とするものであ
る。
【0019】請求項17記載の半導体素子の電極形成方
法は、半導体素子上に半導体素子の内部回路と電気的に
接続された一の電極または配線を形成する工程と、半導
体素子上の一の電極または配線に隣接した位置に半導体
素子の内部回路と電気的に独立した他の電極または配線
を形成する工程と、一の電極または配線と他の電極また
は配線の表面の自然酸化膜を除去する工程と、無電解め
っきにより一の電極または配線と他の電極または配線上
に金属膜を析出させる工程と、半導体素子を溶融金属に
浸漬させる工程と、一の電極または配線と他の電極また
は配線上に析出した金属膜にまたがる形状で金属膜上に
溶融金属を付着させる工程とを含むものである。
【0020】請求項1ないし請求項17記載の半導体素
子の電極構造および電極形成方法によると、無電解めっ
き工程や無電解めっき工程の後の溶融金属への浸漬工程
により、無電解めっき法によって突起電極を形成する際
に突起電極高さが低くなる一の電極と、一の電極に隣接
した位置で素子に接続されていない独立した他の電極に
それぞれ形成した突起電極どうしを接触させ、一つの突
起電極にすることにより、突起電極の高さばらつきを小
さくできる。
【0021】請求項18記載の半導体素子の電極形成方
法は、半導体素子上に一の電極を形成する工程と、半導
体素子上に他の電極を形成する工程と、一の電極を第1
の樹脂膜により被服する工程と、他の電極上に形成され
た自然酸化膜を除去する工程と、他の電極上へ無電解め
っきにより金属膜を析出させる工程と、第1の樹脂膜を
除去する工程と、一の電極上に形成された自然酸化膜を
除去する工程と、一の電極上へ無電解めっきにより金属
膜を析出させる工程とを含むものである。
【0022】請求項19記載の半導体素子の電極形成方
法は、半導体素子上に一の電極を形成する工程と、半導
体素子上に他の電極を形成する工程と、一の電極を第1
の樹脂膜により被服する工程と、他の電極上に形成され
た自然酸化膜を除去する工程と、他の電極上へ無電解め
っきにより金属膜を析出させる工程と、第1の樹脂膜を
除去する工程と、他の電極を第2の樹脂膜により被服す
る工程と、一の電極上に形成された自然酸化膜を除去す
る工程と、一の電極上へ無電解めっきにより金属膜を析
出させる工程と、第2の樹脂膜を除去する工程とを含む
ものである。
【0023】請求項18および請求項19記載の半導体
素子の電極形成方法によると、無電解めっき工程や無電
解めっき工程の後の溶融金属への浸漬工程により、無電
解めっき法によって突起電極を形成する際に突起電極高
さが低くなる一の電極と他の電極を別々にして突起電極
を形成することにより、突起電極の高さばらつきを小さ
くできる。
【0024】
【発明の実施の形態】第1の実施の形態 この発明の第1の実施の形態における半導体素子の電極
構造および電極形成方法について、図1ないし図3を参
照しながら説明する。図1は半導体素子の電極配置図、
図2は半導体素子に形成した突起電極の断面図、図3は
半導体素子のAl電極に対する突起電極形成の工程断面
図を示したものである。なお、図1ないし図3におい
て、1は半導体素子、2はグランド端子用Al電極、3
は入出力端子用Al電極、4は回路から電気的に独立し
た第2のAl電極、5は保護膜、6はZn粒子膜、7は
Ni膜、8はAu膜、9a,9bは突起電極である。
【0025】まず、図1ならびに図2に示した半導体素
子1に形成した突起電極について説明する。半導体素子
1上のグランド端子用Al電極2と入出力端子用Al電
極3と回路から電気的に独立した第2のAl電極4上に
無電解めっき法によりNi膜7を形成し、さらにその上
にAu膜8を無電解めっきで形成した構造となってい
る。無電解めっきにより突起電極を形成する際に、グラ
ンド端子用Al電極2上に無電解めっきにより形成した
Ni膜7の高さが、入出力端子用Al電極3ならびに回
路から電気的に独立した第2のAl電極4上に形成した
Ni膜7の高さと比較して低くなる傾向を示すが、グラ
ンド端子用Al電極2と回路から電気的に独立した第2
のAl電極4の無電解めっきのNi膜7の成長の際に接
触して1つの突起電極9aになるために、グランド端子
用Al電極2と入出力端子用Al電極3に形成した突起
電極9a,9bの高さが均一となる。
【0026】なお、無電解めっきにおいて析出するNi
膜7が必要とする膜厚に近い膜厚になった時点で、グラ
ンド端子用Al電極2と第2のAl電極4をまたがる形
状になるように、グランド端子用Al電極2と第2のA
l電極4の間隔をあらかじめ設定しておく。図1に示し
た半導体素子をベアチップ実装する場合は、上記の突起
電極を直接回路基板にフリップチップ実装で接続した
り、またTCPにパッケージングする。これらの実装技
術に用いる半導体素子の外部電極には、図2に示すよう
な突起電極を必要とする。
【0027】次に、図3を参照しながら、半導体素子へ
の突起電極形成方法を工程順に説明する。まず、図3
(a)は、半導体素子1上に形成されたグランド端子用
Al電極2,入出力端子用Al電極3,回路から電気的
に独立した第2のAl電極4のウエットエッチング工程
を示したものである。この工程いおいて、各Al電極の
表面に形成された自然酸化膜を、リン酸や水酸化ナトリ
ウムの水溶液中に浸漬することによって除去する。除去
後は純水により洗浄を行う。
【0028】次に、図3(b)に示すように、Al電極
上にZn粒子膜6を形成する。図3(a)の工程によっ
て自然酸化膜を除去したが、そのまま放置すると再度A
l電極上に自然酸化膜が形成されてしまう。このため、
グランド端子用Al電極2,入出力端子用Al電極3,
回路から電気的に独立したAl電極4への自然酸化膜の
再形成を防止するために、室温に保持したZnを含有す
るアルカリ性(pH13〜14)の溶液中に30秒浸漬
することにより、Alと溶液中のZnイオンの置換反応
を利用してグランド端子用Al電極2,入出力端子用A
l電極3,回路から電気的に独立したAl電極4の表面
に膜厚300〜500ÅのZn粒子膜6を形成する。
【0029】図3(c),(d)は無電解Niめっき工
程を示している。図3(b)の工程において形成された
Zn粒子膜6が無電解Niめっき液中で溶解すること
で、Znと無電解Niめっき液中のNiイオンの置換反
応によりNiが析出した後に、無電解Niめっき液の自
己還元反応によりNi上にNiが自己析出し、Ni膜7
が形成される。
【0030】図3(c)は、無電解NiめっきのNi膜
7の成長初期であり、グランド端子用Al電極2が入出
力端子用Al電極3と回路から電気的に独立した第2の
Al電極4と比較して無電解Niめっき膜の膜厚が低く
なる傾向を示している。図3(d)は、無電解Niめっ
きの成長が進行しグランド端子用Al電極2と回路から
電気的に独立した第2のAl電極4上に成長したNi膜
7が接触したものである。この時点で、グランド端子用
Al電極2と回路から電気的に独立したAl電極4上に
成長したNi膜7が接触することで、グランド端子用A
l電極2と入出力端子用Al電極3に無電解Niめっき
法により形成した突起電極9a,9bの高さが均一にな
る。Ni膜7の形成後は純水により洗浄を行う。
【0031】次に図3(e)に示すように、形成された
Ni膜7上に無電解めっき法によりAu膜8を形成す
る。これは、Ni膜7単独ではNiの酸化膜の存在によ
り電気的な接続性が悪いことを改善するために行われる
工程であり、電気的な接続性を高める目的でAu膜8を
Niと無電解Auめっき液中のAuイオンとの置換反応
によって形成する。具体的には、90℃に保持した無電
解Auめっき浴中に20分間浸漬するこよにより、Ni
膜7上に0.2μmのAu膜8を形成する。Au膜8を
形成後は純水により洗浄を行う。
【0032】このように構成された半導体素子の電極構
造および電極形成方法によると、グランド端子用Al電
極2や電源端子用Al電極等の他のAl電極と比較して
無電解めっき法で形成された突起電極高さが低くなる傾
向にあるAl電極においても、回路から電気的に独立し
た第2のAl電極4上に形成した突起電極と接触するこ
とで、半導体素子1に形成した突起電極9a,9bの高
さを均一にすることができる。
【0033】なお、回路から電気的に独立した第2のA
l電極4に隣接した位置に配置し、無電解めっき法で形
成した突起電極の高さが他の突起電極より低くなる傾向
にあるAl電極のサイズを、他のAl電極より小さくし
てもよい。 第2の実施の形態 この発明の第2の実施の形態における半導体素子の電極
構造および電極形成方法について、図4および図5を参
照しながら説明する。
【0034】図4は半導体素子の突起電極の断面図、図
5は半導体素子のAl電極に対する突起電極形成の工程
断面図を示したものである。なお、図1ないし図3に示
した第1の実施の形態と同一部分は同一符号を付してそ
の説明を省略する。図4および図5において、11は半
田、12は半田槽、13は溶融半田、14a,14bは
突起電極である。
【0035】まず、図4に示した半導体素子について説
明する。半導体素子1上のグランド端子用Al電極2と
入出力端子用Al電極3と回路から電気的に独立した第
2のAl電極4上に無電解めっき法により形成したNi
膜7上に、半田11が付着した構造となっている。ま
た、無電解めっきにより突起電極を形成する際に、グラ
ンド端子用Al電極2は入出力端子用Al電極3と回路
から電気的に独立した第2のAl電極4と比較して無電
解めっきにより形成したNi膜7の高さが低くなる傾向
を示す。この時点においては、無電解めっき法により形
成した突起電極は接触していない。さらに、半導体素子
1を溶融した半田に浸漬し無電解めっき法により形成し
た突起電極に付着させる際に、グランド端子用Al電極
2と回路から電気的に独立した第2のAl電極4の間隔
が短いために、無電解めっきにより形成した突起電極上
に付着した半田11が接触してしまい、一つの突起電極
14aとなる構造になっている。
【0036】次に、図5を参照しながら、半導体素子へ
の突起電極形成方法を工程順に説明する。まず、図5
(a)は半導体素子1上に形成されたグランド端子用A
l電極2,入出力端子用Al電極3,回路から電気的に
独立した第2のAl電極4のウエットエッチング工程を
示したものである。この工程いおいて、Al電極の表面
に形成された自然酸化膜を、リン酸や水酸化ナトリウム
の水溶液中に浸漬することによって除去する。除去後は
純水により洗浄を行う。
【0037】次に、図5(b)に示すように、グランド
端子用Al電極2,入出力端子用Al電極3,回路から
電気的に独立した第2のAl電極4上にZn粒子膜6を
形成する。図5(a)の工程によって自然酸化膜を除去
したが、そのまま放置すると再度グランド端子用Al電
極2,入出力端子用Al電極3,回路から電気的に独立
したAl電極4上に自然酸化膜が形成されてしまうた
め、このグランド端子用Al電極2,入出力端子用Al
電極3,回路から電気的に独立した第2のAl電極4上
への自然酸化膜の再形成を防止するために、室温に保持
したZnを含有するアルカリ性(pH13〜14)の溶
液中に30秒浸漬することにより、Alと溶液中のZn
イオンの置換反応を利用してグランド端子用Al電極
2,入出力端子用Al電極3,回路から電気的に独立し
た第2のAl電極4の表面に膜厚300〜500ÅのZ
n粒子膜6を形成する。
【0038】図5(c)は、無電解Niめっき工程を示
している。図5(b)の工程において形成されたZn粒
子膜6が無電解Niめっき液中で溶解することで、Zn
と無電解Niめっき液中のNiイオンの置換反応により
Niが析出した後に、無電解Niめっき液の自己還元反
応によりNi上にNiが自己析出し、Ni膜7が形成さ
れる。
【0039】無電解Niめっき膜の形成においては、グ
ランド端子用Al電極2が入出力端子用Al電極3と回
路から電気的に独立した第2のAl電極4と比較して無
電解Niめっき膜の膜厚が低くなる傾向を示している。
Ni膜7の形成後は純水により洗浄を行う。ただし、無
電解めっき後は、まだグランド端子用Al電極2と回路
から電気的に独立した第2のAl電極4とは、電気的に
は接触していない。
【0040】次に、図5(d)に示すように、形成され
たNi膜7上に無電解めっき法によりAu膜8を形成す
る。これは、Ni膜7単独ではNiの酸化膜の存在によ
り電気的な接続性が悪いことを改善するために行われる
工程であり、電気的な接続性を高める目的でAu膜8を
Niと無電解Auめっき液中のAuイオンとの置換反応
によって形成する。具体的には、90℃に保持した無電
解Auめっき浴中に20分間浸漬するこよによりNi膜
7上に0.2μmのAu膜8を形成する。Au膜8を形
成後は純水により洗浄を行う。
【0041】図5(e)は、溶融した半田13に半導体
素子1を浸漬する工程を示している。半導体素子1を半
田槽12に浸漬することによって、無電解めっき法で形
成した突起電極上のAu膜8と溶融半田13が反応して
半田がNi膜7上に付着する。図5(f)は、半導体素
子1の半田槽12への浸漬終了後の断面を示している。
半田11の付着の際に、突起電極の高さが他の突起電極
と比較して低いグランド端子用Al電極2に形成した突
起電極と、回路から電気的に独立した第2のAl電極4
に形成した突起電極上に付着する半田11が接触して一
つの突起電極が形成される。このため、半田11が付着
することで、形成した突起電極14a,14bの高さが
全ての突起電極で均一になる。
【0042】このように構成された半導体素子の電極構
造および電極形成方法によると、グランド端子用Al電
極2や電源端子用Al電極等の他のAl電極と比較して
無電解めっき法で形成された突起電極高さが低くなる傾
向にあるAl電極においても、回路から電気的に独立し
た第2のAl電極4上に形成した突起電極と接触するこ
とで、半導体素子1に形成した突起電極14a,14b
の高さを均一にすることができる。
【0043】なお、回路から電気的に独立した第2のA
l電極4に隣接した位置に配置し、無電解めっき法で形
成した突起電極の高さが他の突起電極より低くなる傾向
にあるAl電極のサイズを、他のAl電極より小さくし
てもよい。 第3の実施の形態 この発明の第3の実施の形態における半導体素子の電極
構造および電極形成方法について、図6および図7を参
照しながら説明する。
【0044】図6は半導体素子の電極配置図、図7は無
電解めっき法と浸漬法により形成した突起電極の断面図
を示したものである。なお、図6および図7において、
21は半導体素子、22は第1のAl電極、23は入出
力端子用Al電極、24は回路から電気的に独立した第
2のAl電極、25は保護膜、26はNi膜、27はA
u膜、28は半田、29a,29bは突起電極である。
【0045】まず図6は、半導体素子21上のグランド
端子用Al電極のように無電解めっき法によって突起電
極を形成した際に突起電極の高さが他の電極と比較して
低くなる第1のAl電極22の両側に、回路から電気的
に独立した第2のAl電極24を配置した構造をしてい
る。図7(a)は無電解めっき法による突起電極の断面
構造、図7(b)は溶融金属への浸漬法による突起電極
の断面構造を示しており、突起電極を形成する際に、素
子上の第1のAl電極22と回路から電気的に独立した
第2のAl電極24上に突起電極がまたがって一つの突
起電極29aになっている。
【0046】このように構成された半導体素子の電極構
造および電極形成方法によると、第1のAl電極22等
の他のAl電極と比較して無電解めっき法で形成された
突起電極高さが低くなる傾向にあるAl電極において
も、回路から電気的に独立した第2のAl電極24上に
形成した突起電極と接触することで、半導体素子21に
形成した突起電極29a,29bの高さを均一にするこ
とができる。
【0047】なお、第1のAl電極22のサイズを他の
Al電極のサイズより小さくしてもよい。 第4の実施の形態 この発明の第4の実施の形態における半導体素子の電極
構造および電極形成方法について、図8および図9を参
照しながら説明する。
【0048】図8は半導体素子の電極配置図、図9は無
電解めっき法と浸漬法により形成した突起電極の断面図
を示したものである。なお、図8および図9において、
31は半導体素子、32は第1のAl電極、33は入出
力端子用Al電極、34は回路から電気的に独立した第
2のAl電極、35は保護膜、36はNi膜、37はA
u膜、38は半田、39a,39bは突起電極である。
【0049】まず図8は、半導体素子上の無電解めっき
法によって突起電極を形成する際に、突起電極の高さが
他の突起電極と比較して低くなる傾向にあるグランド端
子用Al電極や電源端子用Al電極等の第1のAl電極
32を取り囲むように、電気的に独立した配線状の第2
のAl電極34を配置した構造をしている。図9は突起
電極の断面構造を示している。図9(a)は無電解めっ
き法による突起電極の断面構造、図9(b)は溶融金属
への浸漬法による突起電極の断面構造を示しており、素
子上の第1のAl電極32と第1のAl電極32を取り
囲む形状の電気的に独立した第2のAl電極34上に突
起電極がまたがって一つの突起電極39aになってい
る。
【0050】このように構成された半導体素子の電極構
造および電極形成方法によると、第1のAl電極32等
の他のAl電極と比較して無電解めっき法で形成された
突起電極高さが低くなる傾向にあるAl電極において
も、回路から電気的に独立した第2のAl電極34上に
形成した突起電極と接触することで、半導体素子31に
形成した突起電極39a,39bの高さを均一にするこ
とができる。
【0051】なお、電気的に独立した第2のAl電極3
4に取り囲まれる第1のAl電極32のサイズを他のA
l電極のサイズより小さくしてもよい。 第5の実施の形態 この発明の第5の実施の形態における半導体素子の電極
構造および電極形成方法について、図10および図11
を参照しながら説明する。
【0052】図10は半導体素子の電極配置図、図11
は無電解めっき法と浸漬法により形成した突起電極の断
面図を示したものである。なお、図10および図11に
おいて、41は半導体素子、42は第1のAl電極、4
3は入出力端子用Al電極、44は回路から電気的に独
立した第2のAl電極、45は保護膜、46はNi膜、
47はAu膜、48は半田、49a,49bは突起電極
である。
【0053】まず図10は半導体素子上のグランド端子
用Al電極のように無電解めっき法によって突起電極を
形成した際、突起電極の高さが他の電極と比較して低く
なる第1のAl電極42の形状が、第1のAl電極42
とは電気的に独立した第2のAl電極44を取り囲む形
状である構造をしている。図11は突起電極の断面構造
を示している。図11(a)は無電解めっき法による突
起電極の断面構造、図11(b)は溶融金属への浸漬法
による突起電極の断面構造を示しており、第1のAl電
極42と電気的に独立した第2のAl電極44上に突起
電極がまたがって一つの突起電極49aになっている。
【0054】このように構成された半導体素子の電極構
造および電極形成方法によると、第1のAl電極42等
の他のAl電極と比較して無電解めっき法で形成された
突起電極高さが低くなる傾向にあるAl電極において
も、回路から電気的に独立した第2のAl電極44上に
形成した突起電極と接触することで、半導体素子41に
形成した突起電極49a,49bの高さを均一にするこ
とができる。
【0055】なお、電気的に独立した第2のAl電極4
4を取り囲む第1のAl電極42のサイズを他のAl電
極のサイズより小さくしてもよい。 第6の実施の形態 この発明の第6の実施の形態における半導体素子の電極
構造および電極形成方法について、図12および図13
を参照しながら説明する。
【0056】図12は半導体素子の電極配置図、図13
は無電解めっき法と浸漬法により形成した突起電極の断
面図を示したものである。なお、図12および図13に
おいて、51は半導体素子、52は第1のAl電極、5
3は入出力端子用Al電極、54は回路から電気的に独
立した第2のAl電極、55は保護膜、56はNi膜、
57はAu膜、58は半田、59a,59bは突起電極
である。
【0057】図12は半導体素子上のグランド端子用A
l電極のように無電解めっき法によって突起電極を形成
した際、突起電極の高さが他の電極と比較して低くなる
第1のAl電極52の形状を櫛形にして、櫛形の第1の
Al電極52と相対した位置に電気的に独立した櫛形の
第2のAl電極54を配置した構造をしている。図13
は突起電極の断面図を示している。図13(a)は無電
解めっき法による突起電極の断面構造、図13(b)は
溶融金属への浸漬法による突起電極の断面構造を示して
おり、素子上の櫛形の第1のAl電極52と櫛形の第2
のAl電極54上に突起電極がまたがって一つの突起電
極59aになっている。
【0058】このように構成された半導体素子の電極構
造および電極形成方法によると、第1のAl電極52等
の他のAl電極と比較して無電解めっき法で形成された
突起電極高さが低くなる傾向にあるAl電極において
も、回路から電気的に独立した第2のAl電極54上に
形成した突起電極と接触することで、半導体素子51に
形成した突起電極59a,59bの高さを均一にするこ
とができる。
【0059】なお、第1のAl電極52のサイズを他の
Al電極のサイズより小さくしてもよい。 第7の実施の形態 この発明の第7の実施の形態における半導体素子の電極
構造および電極形成方法について、図14および図15
を参照しながら説明する。
【0060】図14は半導体素子の電極配置図、図15
は無電解めっき法と浸漬法により形成した突起電極の断
面図を示したものである。なお、図14および図15に
おいて、61は半導体素子、62は第1のAl配線、6
3は回路から電気的に独立した第2のAl電極、64は
第2のAl配線、65は保護膜、66はNi膜、67は
Au膜、68は半田、69は突起電極である。
【0061】図14において、半導体素子61上のグラ
ンド端子用Al電極のように無電解めっき法によって突
起電極を形成した際、突起電極の高さが他の電極と比較
して低くなる第1のAl配線62の隣接した位置に、図
14(a)では回路から電気的に独立した第2のAl電
極63を配置し、図14(b)では回路から電気的に独
立した第2の電極63から延びた第2のAl配線64を
配置した構造をしている。
【0062】図15は突起電極の断面構造を示してい
る。図15(a)は無電解めっき法による突起電極の断
面構造、図15(b)は溶融金属への浸漬法による突起
電極の断面構造を示しており、第1のAl配線62と回
路から電気的に独立した第2のAl電極63上にまたが
って一つの突起電極69になっている。あるいは、第1
のAl配線62と第2のAl電極63より延びた第2の
Al配線64上にまたがって一つの突起電極になってい
てもよい。
【0063】このように構成された半導体素子の電極構
造および電極形成方法によると、第1のAl配線62等
の他のAl電極と比較して無電解めっき法で形成された
突起電極高さが低くなる傾向にあるAl電極において
も、回路から電気的に独立した第2のAl電極63上に
形成した突起電極と接触することで、半導体素子61に
形成した突起電極69の高さを均一にすることができ
る。
【0064】なお、第2の電極63または第2のAl配
線64が第1のAl配線62を取り囲む形状であっても
よく、あるいは第1のAl配線62ならびに第2の電極
63または第2のAl配線64の形状が櫛形であり、第
1のAl配線62の隣接した相対する位置に第2の電極
63または第2のAl配線64を配置したものであって
もよい。
【0065】第8の実施の形態 この発明の第8の実施の形態における半導体素子の電極
構造および電極形成方法について、図16および図17
を参照しながら説明する。図16は半導体電極配置図、
図17は無電解めっき法と浸漬法により形成した突起電
極の断面図を示したものである。なお、図16および図
17において、71は半導体素子、72は第1のAl電
極、73は入出力端子用電極、74は回路から電気的に
独立した第2のAl電極、75は第1のAl配線、76
は第2のAl配線、77は第3のAl配線、78は保護
膜、79はNi膜、80はAu膜、81は半田、82
a,82bは突起電極である。
【0066】図16は半導体素子71上のグランド端子
用Al電極のように無電解めっき法によって突起電極を
形成した際、突起電極の高さが他の電極と比較して低く
なる第1のAl電極72から延びた第3のAl配線77
の隣接した位置に、回路から電気的に独立した第2のA
l電極74から延びた第2のAl配線76を配置した構
造をしている。図16(a)は第3のAl配線77と第
2のAl配線76が一直線上に並んで配置した構造、図
16(b)は第3のAl配線77と第2のAl配線76
が平行に並んだ構造になっている。
【0067】図17は突起電極の断面構造を示してい
る。図17(a)は無電解めっき法による突起電極の断
面構造、図17(b)は溶融金属への浸漬法による突起
電極の断面構造を示しており、第2のAl配線76と第
3のAl配線77上に突起電極がまたがって一つの突起
電極82aになっている。このように構成された半導体
素子の電極構造および電極形成方法によると、第1のA
l電極72から伸びた第3のAl配線77等の他のAl
電極と比較して無電解めっき法で形成された突起電極高
さが低くなる傾向にあるAl電極においても、回路から
電気的に独立した第2のAl電極74から延びた第2の
Al配線76上に形成した突起電極と接触することで、
半導体素子71に形成した突起電極82a,82bの高
さを均一にすることができる。
【0068】第9の実施の形態 この発明の第9の実施の形態における半導体素子の電極
構造および電極形成方法について、図18および図19
を参照しながら説明する。図18は半導体電極配置図、
図19は無電解めっき法と浸漬法により形成した突起電
極の断面図を示したものである。なお、図18および図
19において、91は半導体素子、92は第1のAl電
極、93は入出力端子用電極、94は回路から電気的に
独立した第2のAl電極、95は第1のAl配線、96
は第2のAl配線、97は第3のAl配線、98は第4
のAl電極、99は第3のAl電極、100は保護膜、
101はNi膜、102はAu膜、103は半田、10
4a,104bは突起電極である。
【0069】図18は半導体素子上のグランド端子用A
l電極のように無電解めっき法によって突起電極を形成
した際、突起電極の高さが他の電極と比較して低くなる
第1のAl電極92から延びた第3のAl配線97に形
成された第3のAl電極99の隣接した位置に、回路か
ら電気的に独立した第2のAl電極94から伸びた第2
のAl配線96に形成した第4のAl電極98を配置し
た構造をしている。図18(a)は第4のAl電極98
と第3のAl電極99が一直線上に並んだ配置、図18
(b)は第4のAl電極98と第3のAl電極99が平
行に並んだ構造になっている。
【0070】図19は突起電極の断面構造を示してい
る。図19(a)は無電解めっき法による突起電極の断
面構造、図19(b)は溶融金属への浸漬法による突起
電極の断面構造を示しており、第4のAl電極98と第
3のAl電極99上に突起電極がまたがって一つの突起
電極104aになっている。このように構成された半導
体素子の電極構造および電極形成方法によると、第1の
Al電極92から延びた第3のAl配線97に形成され
た第3のAl電極99等の他のAl電極と比較して無電
解めっき法で形成された突起電極高さが低くなる傾向に
あるAl電極においても、回路から電気的に独立した第
2のAl電極94から延びた第2のAl配線96に形成
した第4のAl電極98上に形成した突起電極と接触す
ることで、半導体素子91に形成した突起電極104
a,104bの高さを均一にすることができる。
【0071】なお、第4のAl電極98が第3のAl電
極99を取り囲む形状であったり、第3のAl電極99
が第4のAl電極98を取り囲む形状であってもよく、
あるいは第3のAl電極99ならびに第4のAl電極9
8の形状が櫛形であり、第3のAl電極99の隣接した
相対する位置に第4のAl電極98を配置したものであ
ってもよい。
【0072】また、第1ないし第9の実施の形態におい
て、無電解めっき工程においてAl電極上にNi膜7,
26,36,46,56,66,79,101とAu膜
8,27,37,47,57,67,80,102を形
成したが、Cu膜,Pd膜,Pt膜,In膜,Sn膜,
Zn膜としてもよい。 第10の実施の形態 この発明の第10の実施の形態における半導体素子の電
極構造および電極形成方法について、図20ないし図2
2を参照しながら説明する。
【0073】図20ないし図22は、半導体素子のAl
電極に対する突起電極形成の工程断面図を示したもので
ある。なお、図20ないし図22において、111は半
導体素子、112は一の電極となるグランド端子用Al
電極、113は他の電極となる入出力端子用Al電極、
114は一の電極となる電源端子用Al電極、115は
保護膜、116は自然酸化膜、117は第1の樹脂膜、
118はZn粒子膜、119はNi膜、120はAu
膜、122a,122bは突起電極である。
【0074】まず、図20(a)は半導体素子111上
の通常無電解めっきにより突起電極を形成した際に、突
起電極の高さが他の突起電極と比較して低くなる傾向が
あるグランド端子用Al電極112と電源端子用Al電
極114に第1の樹脂膜117を被覆する工程である。
第1の樹脂膜117でAl電極表面を被覆することで、
これ以降の無電解めっき反応はグランド端子用Al電極
112と電源端子用Al電極114上では進行しない。
【0075】次に、図20(b)は入出力端子用Al電
極113のウェットエッチング工程を示したものであ
る。この工程において、Al電極の表面に形成された自
然酸化膜116をリン酸や水酸化ナトリウムの水溶液中
に浸漬することによって除去する。除去後は、純水によ
り洗浄を行う。次に、図20(c)に示すように入出力
端子用Al電極113上にZn粒子膜118を形成す
る。図20(b)の工程によって自然酸化膜116を除
去したが、そのまま放置すると再度、入出力端子用Al
電極113上に自然酸化膜が形成されてしまうため、入
出力端子用Al電極113への自然酸化膜の再形成を防
止するために、室温に保持したZnを含有するアルカリ
性(pH13〜14)の溶液中に30秒浸漬することに
より、Alと溶液中のZnイオンの置換反応を利用して
入出力端子用Al電極113の表面に膜厚300〜50
0のZn粒子膜118を形成する。
【0076】図21(a)は、無電解Niめっき工程を
示している。図20(c)の工程において形成されたZ
n粒子膜118が無電解Niめっき液中で溶解すること
で、Znと無電解Niめっき液中のNiイオンの置換反
応によりNiが析出した後に、無電解Niめっき液の自
己還元反応によりNi上にNiが自己析出し、Ni膜1
19が形成される。この時、ほぼ回路構成が同じである
入出力端子用Al電極113においては、高さの均一な
突起電極が形成される。Ni膜119の形成後は、純水
により洗浄を行う。
【0077】次に図21(b)に示すように、形成され
たNi膜119上に無電解めっき法によりAu膜120
を形成する。これは、Ni膜119単独ではNiの酸化
膜の存在により電気的な接続性が悪いことを改善するた
めに行われる工程であり、電気的な接続性を高める目的
でAu膜120をNiと無電解Auめっき液中のAuイ
オンとの置換反応によって形成する。具体的には、90
℃に保持した無電解Auめっき浴中に20分間浸漬する
こよによりNi膜119上に0.2μmのAu膜120
を形成する。Au膜120の形成後は、純水により洗浄
を行う。
【0078】次に図21(c)は、図20(a)で形成
した第1の樹脂膜117の除去工程を示している。Al
電極表面に樹脂が残るとこれ以降の無電解めっき工程が
正常に進まないため、十分に第1の樹脂膜117を除去
しておかねばならない。次の図22(a)ないし(d)
までは再度同じ工程を行い、第1の樹脂膜117を被覆
していたグランド端子用Al電極112と電源端子用A
l電極114に突起電極の形成を行なう。
【0079】まず、図22(a)においては、グランド
端子用Al電極112と電源端子用Al電極114のウ
ェットエッチング工程を示したものである。この工程に
おいて、図20(b)と同様にAl電極の表面に形成さ
れた自然酸化膜116をリン酸や水酸化ナトリウムの水
溶液中に浸漬することによって除去する。除去後は、純
水により洗浄を行う。
【0080】次に図22(b)に示すように、グランド
端子用Al電極112と電源端子用Al電極114上に
Zn粒子膜118を形成する。図22(a)の工程によ
って自然酸化膜116を除去したが、そのまま放置する
と再度グランド端子用Al電極112と電源端子用Al
電極114上に自然酸化膜が形成されてしまうため、グ
ランド端子用Al電極112と電源端子用Al電極11
4の表面に膜厚300〜500のZn粒子膜118を形
成する。
【0081】次に、図22(c)は無電解Niめっき工
程を示している。図22(b)の工程において形成され
たZn粒子膜118が無電解Niめっき液中で溶解する
ことで、Znと無電解Niめっき液中のNiイオンの置
換反応によりNiが析出した後に無電解Niめっき液の
自己還元反応によりNi上にNiが自己析出し、Ni膜
119が形成される。この時、グランド端子用Al電極
112と電源端子用Al電極114においても、高さの
均一な突起電極が形成される。また、無電解Niめっき
液中においては、Au膜120上へのNiの析出はほと
んどない。Ni膜119の形成後は、純水により洗浄を
行う。
【0082】次に図22(d)に示すように、形成され
たNi膜119上に無電解めっき法によりAu膜120
を形成する。これは、Ni膜119単独ではNiの酸化
膜の存在により電気的な接続性が悪いことを改善するた
めに行われる工程であり、電気的な接続性を高める目的
でAu膜120をNiと無電解Auめっき液中のAuイ
オンとの置換反応によって形成する。この時、Ni膜1
19上に0.2μmのAu膜120を形成する。ただ
し、Au膜120上へは、Auが析出しやすいので入出
力端子用Al電極113上に形成した突起電極上のAu
膜120にもAuが析出するため、Au膜の厚みが厚く
なる。Au膜120の形成後は、純水により洗浄を行
う。
【0083】このように構成された半導体素子の電極構
造および電極形成方法によると、グランド端子用Al電
極112や電源端子用Al電極114等の他の入出力端
子用Al電極113と比較して無電解めっき法で形成さ
れた突起電極高さが低くなる傾向にあるAl電極におい
ても、グランド端子用Al電極112と電源端子用Al
電極114のように析出が遅い電極と入出力端子用Al
電極113を別々にして突起電極122a,122bを
形成することで、突起電極122a,122bの高さを
均一にすることができる。
【0084】なお、入出力端子用Al電極113上に形
成した突起電極上のAu膜120の厚みが厚くなること
を見越して、入出力端子用Al電極113上のNiの析
出高さを低めにしておき、突起電極122a,122b
の高さをより一層均一にするようにしてもよい。 第11の実施の形態 この発明の第11の実施の形態における半導体素子の電
極構造および電極形成方法について、図23および図2
5を参照しながら説明する。
【0085】図23ないし図25は、半導体素子のAl
電極に対する突起電極形成の工程断面図を示したもので
ある。なお、図20ないし図22に示した第10の実施
の形態と同一部分は同一符号を付してその説明を省略す
る。図23ないし図25において、121は第2の樹脂
膜、123a,123bは突起電極である。まず、図2
3(a)は半導体素子11上の通常無電解めっきにより
突起電極を形成した際に、突起電極の高さが他の突起電
極と比較して低くなる傾向があるグランド端子用Al電
極112と電源端子用Al電極114に第1の樹脂膜1
17を被覆する工程を示している。第1の樹脂膜117
でAl電極表面を被覆することで、これ以降の無電解め
っき反応はグランド端子用Al電極112と電源端子用
Al電極114上では進行しない。
【0086】次に図23(b)は、入出力端子用Al電
極113のウェットエッチング工程を示したものであ
る。この工程いおいて、入出力端子用Al電極113の
表面に形成された自然酸化膜116をリン酸や水酸化ナ
トリウムの水溶液中に浸漬することによって除去する。
除去後は、純水により洗浄を行う。次に、図23(c)
に示すように入出力端子用Al電極113上にZn粒子
膜118を形成する。図23(b)の工程によって自然
酸化膜116を除去したが、そのまま放置すると再度、
入出力端子用Al電極113上に自然酸化膜が形成され
てしまうため、入出力端子用Al電極113への自然酸
化膜の再形成を防止するために、室温に保持したZnを
含有するアルカリ性(pH13〜14)の溶液中に30
秒浸漬することにより、Alと溶液中のZnイオンの置
換反応を利用して入出力端子用Al電極113の表面に
膜厚300〜500のZn粒子膜118を形成する。
【0087】図23(d)は、無電解Niめっき工程を
示している。図23(c)の工程において形成されたZ
n粒子膜118が無電解Niめっき液中で溶解すること
で、Znと無電解Niめっき液中のNiイオンの置換反
応によりNiが析出した後に無電解Niめっき液の自己
還元反応によりNi上にNiが自己析出し、Ni膜11
9が形成される。この時、ほぼ回路構成が同じである入
出力端子用Al電極113においては、高さの均一な突
起電極が形成される。Ni膜119の形成後は、純水に
より洗浄を行う。
【0088】次に図24(a)に示すように、形成され
たNi膜119上に無電解めっき法によりAu膜120
を形成する。これは、Ni膜119単独ではNiの酸化
膜の存在により電気的な接続性が悪いことを改善するた
めに行われる工程であり、電気的な接続性を高める目的
でAu膜120をNiと無電解Auめっき液中のAuイ
オンとの置換反応によって形成する。具体的には、90
℃に保持した無電解Auめっき浴中に20分間浸漬する
こよによりNi膜119上に0.2μmのAu膜120
を形成する。Au膜120を形成後は、純水により洗浄
を行う。
【0089】図24(b)は、図23(a)で形成した
第1の樹脂膜117の除去工程を示している。Al電極
表面に樹脂が残るとこれ以降の無電解めっき工程が正常
に進まないため、十分に第1の樹脂膜117を除去して
おかねばならない。次に図24(c)は、図23(a)
から図24(b)の工程で形成した突起電極上に第2の
樹脂膜121を被覆する工程を示している。第2の樹脂
膜121を被覆することで、前工程で形成した突起電極
上へのめっき反応は全くなくなる。
【0090】次の図24(d)から図25(d)までは
再度同じ工程を行い、第1の樹脂膜117を被覆してい
たグランド端子用Al電極112と電源端子用Al電極
114に突起電極の形成を行なう。まず、図24(d)
においては、グランド端子用Al電極112と電源端子
用Al電極114のウェットエッチング工程を示したも
のである。この工程において、図23(b)と同様にグ
ランド端子用Al電極112と電源端子用Al電極11
4の表面に形成された自然酸化膜116をリン酸や水酸
化ナトリウムの水溶液中に浸漬することによって除去す
る。除去後は、純水により洗浄を行う。
【0091】次に、図25(a)に示すようにグランド
端子用Al電極112と電源端子用Al電極114上に
Zn粒子膜118を形成する。図24(d)の工程によ
って自然酸化膜116を除去したが、そのまま放置する
と再度グランド端子用Al電極112と電源端子用Al
電極114上に自然酸化膜が形成されてしまうため、グ
ランド端子用Al電極112と電源端子用Al電極11
4の表面に膜厚300〜500のZn粒子膜118を形
成する。
【0092】次に図25(b)は無電解Niめっき工程
を示している。図25(a)の工程において形成された
Zn粒子膜118が無電解Niめっき液中で溶解するこ
とで、Znと無電解Niめっき液中のNiイオンの置換
反応によりNiが析出した後に無電解Niめっき液の自
己還元反応によりNi上にNiが自己析出し、Ni膜1
19が形成される。この時、グランド端子用Al電極1
12と電源端子用Al電極114においても、高さの均
一な突起電極が形成される。Ni膜119の形成後は、
純水により洗浄を行う。
【0093】次に図25(c)に示すように、形成され
たNi膜119上に無電解めっき法によりAu膜120
を形成する。これは、Ni膜119単独ではNiの酸化
膜の存在により電気的な接続性が悪いことを改善するた
めに行われる工程であり、電気的な接続性を高める目的
でAu膜12をNiと無電解Auめっき液中のAuイオ
ンとの置換反応によって形成する。この時、Ni膜11
9上に0.2μmのAu膜120を形成する。Au膜1
20の形成後は、純水により洗浄を行う。
【0094】次の図25(d)は第2の樹脂膜121の
除去工程である。第2の樹脂膜121により、入出力端
子用Al電極113に形成された突起電極には無電解め
っきの析出は起らなかった。このように構成された半導
体素子の電極構造および電極形成方法によると、グラン
ド端子用Al電極112や電源端子用Al電極114等
の他の入出力端子用Al電極113と比較して無電解め
っき法で形成された突起電極高さが低くなる傾向にある
Al電極においても、グランド端子用Al電極112と
電源端子用Al電極114のように析出が遅い電極と入
出力端子用Al電極113を別々にして突起電極123
a,123bを形成することで、突起電極123a,1
23bの高さを均一にすることができる。さらに、グラ
ンド端子用Al電極112と入出力端子用Al電極11
3と電源端子用Al電極114上に形成した突起電極上
のAu膜120がいずれも同じ厚みとなる。
【0095】
【発明の効果】請求項1ないし請求項17記載の半導体
素子の電極構造および電極形成方法によると、無電解め
っき工程や無電解めっき工程の後の溶融金属への浸漬工
程により、無電解めっき法によって突起電極を形成する
際に突起電極高さが低くなる一の電極と、一の電極に隣
接した位置で素子に接続されていない独立した他の電極
にそれぞれ形成した突起電極どうしを接触させ、一つの
突起電極にすることにより、フリップチップ方式に用い
る突起電極の高さばらつきが小さい均一な突起電極を形
成でき、フリップチップ方式での接合に全ての突起電極
を均一に接合することができる。これにより、接触抵抗
の低下や接合強度が増加し、より安定した高い信頼性を
得ることができる。
【0096】請求項18および請求項19記載の半導体
素子の電極形成方法によると、無電解めっき工程や無電
解めっき工程の後の溶融金属への浸漬工程により、無電
解めっき法によって突起電極を形成する際に突起電極高
さが低くなる一の電極と他の電極を別々にして突起電極
を形成することにより、フリップチップ方式に用いる突
起電極の高さばらつきが小さい均一な突起電極を形成で
き、フリップチップ方式での接合に全ての突起電極を均
一に接合することができる。これにより、接触抵抗の低
下や接合強度が増加し、より安定した高い信頼性を得る
ことができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態における半導体素
子の電極配置図である。
【図2】この発明の第1の実施の形態における半導体素
子に形成した突起電極の断面図である。
【図3】この発明の第1の実施の形態における突起電極
形成の工程断面図である。
【図4】この発明の第2の実施の形態における半導体素
子に形成した突起電極の断面図である。
【図5】この発明の第2の実施の形態における突起電極
形成の工程断面図である。
【図6】この発明の第3の実施の形態における半導体素
子の電極配置図である。
【図7】この発明の第3の実施の形態における半導体素
子に形成した突起電極の断面図である。
【図8】この発明の第4の実施の形態における半導体素
子の電極配置図である。
【図9】この発明の第4の実施の形態における半導体素
子に形成した突起電極の断面図である。
【図10】この発明の第5の実施の形態における半導体
素子の電極配置図である。
【図11】この発明の第5の実施の形態における半導体
素子に形成した突起電極の断面図である。
【図12】この発明の第6の実施の形態における半導体
素子の電極配置図である。
【図13】この発明の第6の実施の形態における半導体
素子に形成した突起電極の断面図である。
【図14】この発明の第7の実施の形態における半導体
素子の電極配置図である。
【図15】この発明の第7の実施の形態における半導体
素子に形成した突起電極の断面図である。
【図16】この発明の第8の実施の形態における半導体
素子の電極配置図である。
【図17】この発明の第8の実施の形態における半導体
素子に形成した突起電極の断面図である。
【図18】この発明の第9の実施の形態における半導体
素子の電極配置図である。
【図19】この発明の第9の実施の形態における半導体
素子に形成した突起電極の断面図である。
【図20】この発明の第10の実施の形態における半導
体素子への突起電極形成の工程断面図である。
【図21】この発明の第10の実施の形態における半導
体素子への突起電極形成の工程断面図である。
【図22】この発明の第10の実施の形態における半導
体素子への突起電極形成の工程断面図である。
【図23】この発明の第11の実施の形態における半導
体素子への突起電極形成の工程断面図である。
【図24】この発明の第11の実施の形態における半導
体素子への突起電極形成の工程断面図である。
【図25】この発明の第11の実施の形態における半導
体素子への突起電極形成の工程断面図である。
【図26】従来例の半導体素子の断面図である。
【図27】従来例の無電解めっき法による半導体素子へ
の電極形成方法の工程断面図である。
【符号の説明】
1,21,31,41,51,61,71,91,11
1 半導体素子 2 グランド端子用Al電極(第1の電極) 4 回路から電気的に独立した第2のAl電極(第2の
電極) 5,25,35,45,55,65,78,100,1
15 保護膜 6,118 Zn粒子膜 7,26,36,46,56,66,79,101,1
19 Ni膜 8,27,37,47,57,67,80,102,1
20 Au膜 9a,9b,14a,14b,29a,29b,39
a,39b,49a,49b,59a,59b,69,
82a,82b,104a,104b,122a,12
2b,123a,123b 突起電極 11,28,38,48,58,68,81,103
半田 22,32,42,52,72,92 第1のAl電極
(第1の電極) 24,34,44,54,63,74,94 回路から
電気的に独立した第2のAl電極(第2の電極) 62,75,95 第1のAl配線(第1の配線) 64,76,96 第2のAl配線(第2の配線) 77,97 第3のAl配線(第3の配線) 98 第4のAl電極(第4の電極) 99 第3のAl電極(第3の電極) 112 グランド端子用Al電極(一の電極) 113 入出力端子用Al電極(他の電極) 114 電源端子用Al電極(一の電極) 117 第1の樹脂膜 121 第2の樹脂膜
フロントページの続き (72)発明者 藤本 博昭 大阪府高槻市幸町1番1号 松下電子工業 株式会社内

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子と、この半導体素子上に形成
    され前記半導体素子の内部回路と電気的に接続された第
    1の電極と、前記半導体素子上の前記第1の電極に隣接
    した位置に形成され前記半導体素子の内部回路と電気的
    に独立した第2の電極と、前記第1の電極と前記第2の
    電極上にまたがって形成された突起電極とを備えた半導
    体素子の電極構造。
  2. 【請求項2】 第1の電極の隣接した位置に、第2の電
    極を少なくとも2個以上配置したことを特徴とする請求
    項1記載の半導体素子の電極構造。
  3. 【請求項3】 第2の電極が第1の電極を取り囲む形状
    であることを特徴とする請求項1記載の半導体素子の電
    極構造。
  4. 【請求項4】 第1の電極が第2の電極を取り囲む形状
    であることを特徴とする請求項1記載の半導体素子の電
    極構造。
  5. 【請求項5】 第1の電極ならびに第2の電極の形状が
    櫛形であり、前記第1の電極の隣接した相対する位置に
    前記第2の電極を配置したことを特徴とする請求項1記
    載の半導体素子の電極構造。
  6. 【請求項6】 半導体素子と、この半導体素子上に形成
    され前記半導体素子の内部回路と電気的に接続された第
    1の配線と、前記半導体素子上の前記第1の配線に隣接
    した位置に形成され前記半導体素子の内部回路と電気的
    に独立した第2の電極と、前記第1の配線と前記第2の
    電極上にまたがって形成された突起電極とを備えた半導
    体素子の電極構造。
  7. 【請求項7】 半導体素子と、この半導体素子上に形成
    され前記半導体素子の内部回路と電気的に接続された第
    1の配線と、前記半導体素子上に形成され前記半導体素
    子の内部回路と電気的に独立した第2の電極と、前記第
    2の電極より前記第1の配線に隣接した位置にまで延び
    た第2の配線と、前記第1の配線と前記第2の配線上に
    またがって形成された突起電極とを備えた半導体素子の
    電極構造。
  8. 【請求項8】 第2の電極または第2の配線が第1の配
    線を取り囲む形状であることを特徴とする請求項6また
    は請求項7記載の半導体素子の電極構造。
  9. 【請求項9】 第1の配線ならびに第2の電極または第
    2の配線の形状が櫛形であり、前記第1の配線の隣接し
    た相対する位置に前記第2の電極または第2の配線を配
    置したことを特徴とする請求項6または請求項7記載の
    半導体素子の電極構造。
  10. 【請求項10】 半導体素子と、この半導体素子上に形
    成され前記半導体素子の内部回路と電気的に接続された
    第1の電極と、前記半導体素子上に形成され前記半導体
    素子の内部回路と電気的に独立した第2の電極と、前記
    第1の電極より延びた第3の配線と、前記第2の電極よ
    り前記第3の配線に隣接した位置にまで延びた第2の配
    線と、前記第3の配線と前記第2の配線上にまたがって
    形成された突起電極とを備えた半導体素子の電極構造。
  11. 【請求項11】 半導体素子と、この半導体素子上に形
    成され前記半導体素子の内部回路と電気的に接続された
    第1の電極と、前記半導体素子上に形成され前記半導体
    素子の内部回路と電気的に独立した第2の電極と、前記
    第1の電極より延びた第3の配線に形成した第3の電極
    と、前記第2の電極より前記第3の電極に隣接した位置
    にまで延びた第2の配線に形成した第4の電極と、前記
    第3の電極と前記第4の電極上にまたがって形成された
    突起電極とを備えた半導体素子の電極構造。
  12. 【請求項12】 第4の電極が第3の電極を取り囲む形
    状であることを特徴とする請求項11記載の半導体素子
    の電極構造。
  13. 【請求項13】 第3の電極が第4の電極を取り囲む形
    状であることを特徴とする請求項11記載の半導体素子
    の電極構造。
  14. 【請求項14】 第3の電極ならびに第4の電極の形状
    が櫛形であり、前記第3の電極の隣接した相対する位置
    に前記第4の電極を配置したことを特徴とする請求項1
    1記載の半導体素子の電極構造。
  15. 【請求項15】 半導体素子上に前記半導体素子の内部
    回路と電気的に接続された一の電極または配線を形成す
    る工程と、前記半導体素子上の前記一の電極または配線
    に隣接した位置に前記半導体素子の内部回路と電気的に
    独立した他の電極または配線を形成する工程と、前記一
    の電極または配線と前記他の電極または配線の表面の自
    然酸化膜を除去する工程と、無電解めっきにより前記一
    の電極または配線と前記他の電極または配線をまたがる
    形状で金属膜を析出させる工程とを含む半導体素子の電
    極形成方法。
  16. 【請求項16】 無電解めっきにおいて析出する金属膜
    が必要とする金属膜厚に近い膜厚になった時点で一の電
    極または配線と他の電極または配線をまたがる形状にな
    るように、前記一の電極または配線と前記他の電極また
    は配線の間隔を設定したことを特徴とする請求項15記
    載の半導体素子の電極形成方法。
  17. 【請求項17】 半導体素子上に前記半導体素子の内部
    回路と電気的に接続された一の電極または配線を形成す
    る工程と、前記半導体素子上の前記一の電極または配線
    に隣接した位置に前記半導体素子の内部回路と電気的に
    独立した他の電極または配線を形成する工程と、前記一
    の電極または配線と前記他の電極または配線の表面の自
    然酸化膜を除去する工程と、無電解めっきにより前記一
    の電極または配線と前記他の電極または配線上に金属膜
    を析出させる工程と、前記半導体素子を溶融金属に浸漬
    させる工程と、前記一の電極または配線と前記他の電極
    または配線上に析出した金属膜にまたがる形状で前記金
    属膜上に前記溶融金属を付着させる工程とを含む半導体
    素子の電極形成方法。
  18. 【請求項18】 半導体素子上に一の電極を形成する工
    程と、前記半導体素子上に他の電極を形成する工程と、
    前記一の電極を第1の樹脂膜により被服する工程と、前
    記他の電極上に形成された自然酸化膜を除去する工程
    と、前記他の電極上へ無電解めっきにより金属膜を析出
    させる工程と、前記第1の樹脂膜を除去する工程と、前
    記一の電極上に形成された自然酸化膜を除去する工程
    と、前記一の電極上へ無電解めっきにより金属膜を析出
    させる工程とを含む半導体素子の電極形成方法。
  19. 【請求項19】 半導体素子上に一の電極を形成する工
    程と、前記半導体素子上に他の電極を形成する工程と、
    前記一の電極を第1の樹脂膜により被服する工程と、前
    記他の電極上に形成された自然酸化膜を除去する工程
    と、前記他の電極上へ無電解めっきにより金属膜を析出
    させる工程と、前記第1の樹脂膜を除去する工程と、前
    記他の電極を第2の樹脂膜により被服する工程と、前記
    一の電極上に形成された自然酸化膜を除去する工程と、
    前記一の電極上へ無電解めっきにより金属膜を析出させ
    る工程と、前記第2の樹脂膜を除去する工程とを含む半
    導体素子の電極形成方法。
JP02094698A 1998-02-02 1998-02-02 半導体素子の電極構造および電極形成方法 Expired - Fee Related JP3453054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02094698A JP3453054B2 (ja) 1998-02-02 1998-02-02 半導体素子の電極構造および電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02094698A JP3453054B2 (ja) 1998-02-02 1998-02-02 半導体素子の電極構造および電極形成方法

Publications (2)

Publication Number Publication Date
JPH11219967A true JPH11219967A (ja) 1999-08-10
JP3453054B2 JP3453054B2 (ja) 2003-10-06

Family

ID=12041377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02094698A Expired - Fee Related JP3453054B2 (ja) 1998-02-02 1998-02-02 半導体素子の電極構造および電極形成方法

Country Status (1)

Country Link
JP (1) JP3453054B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864587B2 (en) 2002-10-08 2005-03-08 Renesas Technology Corp. Semiconductor device
JP2012241236A (ja) * 2011-05-19 2012-12-10 Nitto Denko Corp 無電解めっき装置、無電解めっき方法および配線回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864587B2 (en) 2002-10-08 2005-03-08 Renesas Technology Corp. Semiconductor device
JP2012241236A (ja) * 2011-05-19 2012-12-10 Nitto Denko Corp 無電解めっき装置、無電解めっき方法および配線回路基板の製造方法

Also Published As

Publication number Publication date
JP3453054B2 (ja) 2003-10-06

Similar Documents

Publication Publication Date Title
US4970571A (en) Bump and method of manufacturing the same
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
JP3949505B2 (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP2002083835A (ja) 半導体装置の製造方法
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
KR100503940B1 (ko) 반도체장치 및 그 제조방법
JPH11214421A (ja) 半導体素子の電極形成方法
JP3156417B2 (ja) 半導体素子の電極形成方法
JP2001244289A (ja) 半導体装置およびその製造方法
JP3274381B2 (ja) 半導体装置の突起電極形成方法
JPH11219967A (ja) 半導体素子の電極構造および電極形成方法
JP3679001B2 (ja) 半導体装置およびその製造方法
JP2000349111A (ja) はんだ接合用電極
JPS63305532A (ja) バンプの形成方法
JP2001230270A (ja) 半導体装置及びその製造方法
JPH0969524A (ja) アルミニウム電極上へのニッケルめっき法
JP3326466B2 (ja) 半導体素子の電極形成方法
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2001077142A (ja) 半導体装置及びその製造方法
JP2839513B2 (ja) バンプの形成方法
JPH04215463A (ja) ガラス封止パッケージ端子へのメッキ方法
JPH11135546A (ja) 樹脂封止型半導体装置及びその製造方法
KR940007289B1 (ko) 반도체 장치를 제조하는 방법
JPH05335315A (ja) 電極の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees