JP3468056B2 - 基板検出装置 - Google Patents

基板検出装置

Info

Publication number
JP3468056B2
JP3468056B2 JP27507997A JP27507997A JP3468056B2 JP 3468056 B2 JP3468056 B2 JP 3468056B2 JP 27507997 A JP27507997 A JP 27507997A JP 27507997 A JP27507997 A JP 27507997A JP 3468056 B2 JP3468056 B2 JP 3468056B2
Authority
JP
Japan
Prior art keywords
substrate
detection sensor
sensor unit
absence
load lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27507997A
Other languages
English (en)
Other versions
JPH1191948A (ja
Inventor
弘明 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP27507997A priority Critical patent/JP3468056B2/ja
Priority to PCT/JP1998/004245 priority patent/WO1999016121A1/ja
Priority to US09/509,075 priority patent/US6499367B1/en
Publication of JPH1191948A publication Critical patent/JPH1191948A/ja
Application granted granted Critical
Publication of JP3468056B2 publication Critical patent/JP3468056B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Warehouses Or Storage Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウエハ等の
基板の存否と位置ずれを検出する基板検出装置に関す
る。
【0002】
【従来の技術】一般に、半導体ウエハ等の基板に対して
処理装置において所定の処理を行なう場合には、この基
板を複数枚収容することができるカセットから基板を取
り出してこれを真空引き可能になされた小容量のロード
ロック室内に一旦搬入し、そして、このロードロック室
内を真空引きした後に予め真空状態に維持された真空搬
送室を介して処理装置内へこの基板を搬入することにな
る。また、処理済み基板の搬出時には上記したと逆の経
路をたどることになる。このように基板の搬入搬出時に
ロードロック室を介在させた理由は、大気圧状態に晒さ
れているカセットと、真空状態に維持されている真空搬
送室や処理装置との間で基板の受け渡しを行なうため
に、真空状態と大気圧復帰との間を迅速且つ容易に行な
うことができるロードロック室を介在させることによ
り、真空搬送室や処理装置の真空を破ることなく、ウエ
ハの迅速な搬入・搬出操作を行なうことができるからで
ある。
【0003】ところで、上述のような理由で、ロードロ
ック室内の容量はできるだけ小さく設定されており、ま
た、ロードロック室には基板の搬入搬出口にこれを気密
に密閉するゲートバルブが設けられるが、ロードロック
室内に上記基板が許容量以上に位置ずれした状態で収容
されると、搬送アームがこれを保持できなかったり、或
いは最悪の場合には、位置ずれした基板がゲートバルブ
に挟み込まれてこれを破損してしまう。このような欠点
を解消するために、ロードロック室内に、基板の存否や
許容量以上の位置ずれの有無を確認するための基板検出
装置が設けられている。
【0004】図13はロードロック室とその中に設けら
れた基板検出装置を示す平面図、図14はロードロック
室の内部を示す斜視図である。ロードロック室2は例え
ばステンレススチールにより方形状の薄い真空引き可能
な容器として構成される。一方の対向壁には、半導体ウ
エハのような基板Wを搬入搬出する搬入搬出口4、6が
形成され、それぞれに気密に開閉されるゲートバルブG
1、G2が設けられる。
【0005】このロードロック室2内には、例えば3本
の上下動可能な支持ピン8が略正三角形状に起立させて
設けられており、この上に基板Wを支持し得るようにな
っている。そして、基板Wの略中央部に対応する部分に
は、上下に基板の存在確認用の一対の発光素子9と受光
素子10が設けられる。また、基板Wの外周端よりも僅
かな間隔L1だけ外側へ離間した位置には、上下に位置
ずれ確認用の一対の発光素子11と受光素子12が設け
られる。図示例では、この位置ずれ確認用の発光素子1
1と受光素子12は、基板Wの周方向に略等間隔で3組
設けられている。これにより、基板Wが許容量(L1)
以上位置ずれすると、位置ずれ方向に位置する位置ずれ
確認用の発光素子11からの光が遮断されることにな
り、これにより位置ずれの確認を行なうようになってい
る。
【0006】
【発明が解決しようとする課題】ところで、上述したよ
うな従来の基板検出装置にあっては、全部で最小でも4
対の発光素子と受光素子を必要とするのでコスト高を招
来するのみならず、基板Wの外周端よりも外側に位置ず
れ確認用の発光素子11と受光素子12を設けることか
ら、その分、ロードロック室2内のスペース或いは容量
が大きくなり、設置スペースが大きくなるばかりか、真
空引きに要する時間も多くなってしまうという問題点が
あった。本発明は、以上のような問題点に着目し、これ
を有効に解決すべく創案されたものである。本発明の目
的は、数少ない基板検出センサ部により基板の存否と位
置ずれの有無を検出することができる基板検出装置を提
供することにある。
【0007】
【課題を解決するための手段】請求項1に規定する発明
は、真空可能なロードロック室内において、基板載置部
上に載置された円形基板の存否と位置ずれとを検出する
基板検出装置であって、前記基板載置部の両側に、前記
基板から前記基板の最大許容位置ずれ量だけ離間させて
前記基板の載置位置を規制するように対向させて配置し
た一対の基板規制壁と、前記基板載置部上の所定の位置
に配置された基板の外周端から所定の距離離れた内側の
位置に、前記一対の基板規制壁の対向方向に略直交する
方向に設けられた2つの基板検出センサ部と、前2つ
基板検出センサ部の出力に基づいて、基板の存否と位
置ずれの有無とを判断する判断制御部と、を備え、前記
所定の距離は、基板に対して許容される最大の位置ずれ
量であるとともに、前記判断制御部は、前記2つの基板
検出センサ部の内、少なくとも1つの基板検出センサ部
が基板有りを検出したときに、基板有りと判断し、1
の基板検出センサ部が基板有りを検出し、且つ他の基
検出センサ部が基板を検出しなかったときに、基板が前
記所定の位置からずれていると判断するように構成した
ものである。これにより、2つの基板検出センサ部が基
板の外周端よりも僅かに内側に対応する部分であって、
一対の基板規制壁の対向方向と直交する方向に配置され
ているので、判断制御部は、これらのセンサ部の出力に
基づいて基板の存否と許容量以上の位置ずれの有無を判
断することができる。
【0008】判断制御部は、2つの基板検出センサ部の
内、少なくとも1つの基板検出センサ部が基板有りを検
出した時に基板有りと判断し、この状態で、少なくとも
1つの基板検出センサ部が基板有りを検出しなかった時
には位置ずれ有りと判断する。この場合、略基板中心か
ら基板有りを検出したセンサ部が位置する方向に対して
基板が位置ずれしていることになる。このような基板検
出センサ部は、基板の存否と位置ずれの有無を確認で
き、センサ数を減少できるのみならず、スペースも抑制
することができる。このような基板検出装置は、通常は
真空引き可能になされたロードロック室に設けられる
が、ロードロック室の壁面を基板の外周端に接近させて
設けて、これを位置規制部材として兼用することによ
り、上述したように基板検出センサ部は、位置規制部材
の対向方向に対して略直交する方向に2個設けるだけで
よい。
【0009】ロードロック室には、この内部を気密に開
閉するゲートバルブが設けられるが、判断制御部が基板
の位置ずれを確認した場合には、ゲートバルブの閉動作
を禁止してこれに基板が挟み込まれて破損することを防
止する。また、基板としては、略円形状の基板に限ら
ず、例えばLCD基板等の方形状の基板にも適用するこ
とができる。この場合には、基板検出センサ部は、方形
状の基板の対角隅よりも僅かに内側に対応する部分に配
置すればよい。
【0010】
【発明の実施の形態】以下に、本発明に係る基板検出装
置の一実施例を添付図面に基づいて詳述する。図1は本
発明の基板検出装置を設けるクラスタツール型の処理装
置を示す概略構成図、図2は本発明の第1の実施例の基
板検出装置を示す斜視図、図3は図2に示す装置の基板
検出センサ部を示す側面図、図4は図2に示す装置の基
板センサ部を示す平面図、図5は判断制御部の回路構成
図である。図2及び図3においては位置ずれのない適正
な位置に載置された基板を一点鎖線で示しており、図4
においては、適正な位置の基板を実線で示しており、位
置ずれした基板を一点鎖線で示している。
【0011】まず、クラスタツール型の処理装置につい
て説明する。図1に示すように、この処理装置14は、
真空搬送室16に開閉ドアとしてのゲートバルブG3、
G4を介して連結された2つの真空処理室18、20を
有しており、各真空処理室18、20内にて半導体ウエ
ハよりなる基板Wに成膜や酸化拡散などの所望の処理を
施すようになっている。上記真空搬送室16には、ここ
ではゲートバルブG5、G6を介して2つのロードロッ
ク室22、24が連結されている。このロードロック室
22、24内は、真空引き可能になされると共に大気圧
に復帰するために、例えばN2 ガスのパージが可能にな
されている。このロードロック室22、24内には、基
板載置部26として底部より起立した3本の石英製の上
下動可能な支持ピン28が略正三角形状に設けられてい
る。そして、この支持ピン28上に略円形状の基板Wを
載置して支持することになる。
【0012】上記真空搬送室16内には、屈伸及び旋回
可能になされた搬送アーム29が設けられており、上記
各ロードロック室22、24と上記2つの真空処理室1
8、20との間で基板Wの搬入及び搬出を行なうように
なっている。また、上記ロードロック室22、24の表
側には、大気側との間を開閉するゲートバルブG7、G
8が設けられており、このバルブG7、G8を開いた状
態で基板Wの出し入れを行なうようになっている。ロー
ドロック室22、24のフロント側には、複数枚の基板
を収容できるカセットCを載置するためのカセット台3
0が設けられている。そして、このカセット台30とロ
ードロック室22、24との間に、上下動、屈伸及び旋
回可能に設けた受け渡しアーム32により、カセットC
とロードロック室22、24との間で基板Wの受け渡し
を行なうようになっている。尚、ここでは2つの受け渡
しアーム32で2つのロードロック室22、24に対応
するために、このアーム32は、ロードロック室22、
24の前面にてスライド可能になされている。
【0013】さて、各ロードロック室22、24内は、
略方形状の空間として形成されており、このロードロッ
ク室22、24内に本発明の係る基板検出装置が設けら
れる。具体的には、図2及び図3に示すように、この基
板検出装置は複数、ここでは3つの基板検出センサ部3
4、36、38と、これらの出力に基づいて基板の存否
と許容量以上の位置ずれの有無を判断する判断制御部4
0とにより主に構成される。各基板検出センサ部34、
36、38は、発光素子34A、36A、38Aと、こ
れからの光を受ける受光素子34B、36B、38Bの
対よりなり、支持ピン28上に載置される基板Wの上下
に、基板Wを挟み込むようにして配置されている。図示
例では、発光素子34A、36A,38Aが基板Wの下
方に、受光素子34B、36B,38Bが基板Wの上方
に設けられるが、両者は逆に配置してもよい。
【0014】ここで重要な点は、各発光素子34A、3
6A、38A及び受光素子34B、36B、38Bは、
略円形状の基板Wの外周端の外側ではなく、位置ずれな
く載置される基板Wの外周端の内側に配置されている点
である。すなわち、図4にも示すように、各発光素子3
4A、36A、38A及び受光素子34B、36B、3
8Bは、基板Wの周方向に略等間隔で配置されており、
しかも位置ずれの無い基板W(図4中では実線で示され
る)の外周端よりも、僅かな間隔L2だけ内側に位置さ
せている。この間隔L2は、基板Wに許容される最大の
位置ずれ量であり、例えば12インチサイズの基板の場
合には、間隔L2は5〜10mm程度である。基板が存
在する時には、発光素子からの光は遮断されて対応する
受光素子の出力は”0”になる。各受光素子34B、3
6B、38Bの出力は、例えばマイクロコンピュータ等
よりなる判断制御部40へ入力されて、ここで基板Wの
存否の判断及び許容量以上の位置ずれの有無の判断を行
なう。尚、基板Wの周縁部に形成された小さな切り欠き
48は、基板Wの方向を示すノッチである。
【0015】この判断制御部40は、図5に示すよう
に、各受光素子34B、36B、38Bの出力を入力す
るナンド回路42と、同じく各受光素子34B、36
B、38Bの出力を入力するオア回路44と、このオア
回路44の出力と上記ナンド回路42の出力をとるアン
ド回路46を有している。これにより、3つの受光素子
34B、36B、38Bの内、いずれか1つでも基板有
りを検出すると、上記ナンド回路42の出力が”1”と
なって基板が存在すると判断する。また、基板が存在す
ると判断した状態において、すなわちナンド回路42の
出力が”1”の状態において、上記3つの受光素子34
B、36B、38Bの内、いずれか1つでも基板無しを
検出すると、上記アンド回路46の出力が”1”となっ
て基板の位置ずれ有りと判断するようになっている。
【0016】次に、以上のように構成された装置の動作
について説明する。まず、基板Wの全体の流れについて
説明すると、図1において、処理装置14の外側に位置
するカセット台30上には複数枚の基板Wを収容するカ
セットCが載置されており、受け渡しアーム32は、上
下動、屈伸及び旋回を行なうことによって、カセットC
内の基板Wを受け取り、これを開放されたゲートバルブ
G7或いはG8を介してロードロック室22或いは24
内に搬入し、支持ピン28上にこれを載置する。
【0017】そして、開いていたゲートバルブG7或い
はG8を閉じて室内を密封状態とし、ロードロック室2
2或いは24内を真空引きすることにより所定の真空状
態とする。次に、反対側のゲートバルブG5或いはG6
を開いてロードロック室22或いは24を、予め真空状
態に維持されている真空搬送室16内と連通し、ここに
設けた搬送アーム29を上下動、屈伸及び旋回させるこ
とによりロードロック室22或いは24内の基板Wを保
持し、これを真空処理室18或いは20内にロードす
る。この後、基板Wに対して所定の処理が施されること
になる。処理済みの基板Wを搬出する場合には、前記し
た経路を逆に辿ればよい。この際、ロードロック室22
と24を搬入側と搬出側とに分けておくようにしてもよ
い。
【0018】さて、このような搬入搬出過程において、
ロードロック室22或いは24内においては基板検出装
置によって基板Wの存否と許容量以上の基板の位置ずれ
の有無が判断されている。図2乃至図4に示すように基
板Wが、ロードロック室内の3本の支持ピン28上に載
置された場合、この基板Wが適正な、位置ずれのない状
態の時には(図4中の実線で示す基板)、基板Wの周縁
部が各基板検出センサ部34、36、38における発光
素子34A、36A、38Aと受光素子34B、36
B、38Bとの間に入り込んで光を遮断することにな
る。
【0019】この時、図5に示す判断制御部40におい
て、ナンド回路42の出力は”1”となって基板存在の
信号を出力する。また、オア回路44の出力は”0”で
あるから、これとナンド回路42の出力を入力するアン
ド回路46の出力は”0”となって、位置ずれなしの信
号を出力することになる。このような正常な状況下で
は、例えばゲートバルブを閉じるなどして基板Wの搬入
搬出操作が続行される。支持ピン28上に保持される基
板Wが僅かに位置ずれしてもこの位置ずれ量が許容量以
内ならば、上記判断制御部40の出力は変化せず、正常
状態を示す。
【0020】これに対して、支持ピン28上に保持され
る基板Wが許容量(L2)以上位置ずれして、例えば図
4中の一点鎖線で示す基板Wのように基板検出センサ部
34側にシフトして他の2つの基板検出センサ部36、
38から基板Wが外れたと仮定すると、この2つのセン
サ部36、38の受光素子36B、38Bからの出力
が”1”となって基板無しを示すことになる。この際、
受光素子34Bへの光は遮断されたままなので、この出
力は基板有りを示す”0”を維持し、故にナンド回路4
2の出力は”1”が維持されて基板存在状態を示す。
【0021】これに対して、受光素子36B、38Bの
出力は”1”に反転したので、オア回路44の出力は”
1”に反転し、従って、アンド回路46の出力も”1”
に反転して位置ずれ有りを示すことになる。ここでは2
つの受光素子36B、38Bの出力が共に”1”に反転
しているが、いずれか一方でも出力が”1”に反転して
いれば、アンド回路46の出力は”1”に反転して位置
ずれ有りを示すことになる。上述のように、2つの受光
素子36B、38Bの出力が同時に基板無しを示した時
には、基板Wは、残りの受光素子36B側へ位置ずれし
ており、また、受光素子の内、1つの受光素子、例えば
36Bの出力が基板無しを示した時には、基板Wは残り
の2つの受光素子34B、38Bの略中間の方向に対し
て位置ずれしていることになる。
【0022】すなわち、3つの基板検出センサ部34、
36、38の内、1つでも基板有りを検出すると、基板
が存在すると判断され、この状態で、3つの各センサ部
の内、1つでも基板無しを検出すると許容量以上の位置
ずれが有るものと判断されることになる。このように基
板の許容量以上の位置ずれが有ると判断されると、基板
Wを破損する等の恐れがあるので例えばゲートバルブの
閉動作を禁止するなどして基板の搬入搬出動作をそこで
中断し、例えばオペレータ等が状況を確認してリカバー
することになる。
【0023】このような一連の流れを図6に示すフロー
を参照して総括的に説明する。まず、基板検出装置が動
作すると、3つの基板検出センサ部34、36、38の
内、1つでも基板有りを検出するセンサ部が有るか否か
を判断し(S1)、これを基板有りを検出するセンサ部
が発生するまで繰り返す。1つでも基板有りを検出する
センサ部が有った場合には、判断制御部40は基板Wが
存在していると判断する(S2)。そして、更にこの状
態で、基板無しを検出する基板検出センサ部が有るか否
かを判断し(S3)、ここでNOの場合、すなわち全て
のセンサ部が基板有りを検出している時には、判断制御
部40は基板の位置ずれ無しと判断する(S4)。これ
に対して、YESの場合、すなわち1つでも基板無しを
検出しているセンサ部が有る時には、判断制御部40は
基板の位置ずれ有りと判断することになる(S5)。
【0024】このように実施例では、最低3個程度の基
板検出センサ部34、36、38を設けるだけで、基板
の存否とこの位置ずれの有無を判断することができ、使
用するセンサ数を削減することができる。また、各基板
検出センサ部34、36、38は、位置ずれのない基板
Wの外周端よりも、例えば位置ずれ許容量(L2)程度
だけ内側に位置する部分に設けるようにしたので、その
分だけ設置スペースが少なくて済み、図13及び図14
に示す場合と比較してロードロック室内のスペース或い
は容量を削減することが可能となる。上記実施例では、
ロードロック室の側壁と基板との間に十分な余裕を取っ
た場合の例を説明したが、ロードロック室の側壁間を狭
くしてこれを基板の位置ずれを規制する位置規制部材と
して兼用させることによりセンサ部の数を更に減らすこ
とができる。
【0025】次にそのような第2の実施例について説明
する。図7はロードロック室内に設けた第2の実施例の
基板検出装置を示す斜視図、図8は図7の平面図、図9
は判断制御部を示す回路構成図、図10は基板の位置ず
れを説明するための図である。尚、先に説明した第1の
実施例と同一部分については同一符号を付して説明を省
略する。図7においては、説明を簡略化するために、一
方のロードロック室、例えば22内の装置のみを記す
が、図示しない他方のロードロック室24内の装置も同
様に構成される。尚、図8中において一点鎖線で示す基
板Wは、位置ずれ有りの時の状態を示す。
【0026】ここでは、ロードロック室22の両側壁2
2A、22Aは、基板Wの横方向への位置ずれを規制す
る位置規制部材、すなわち基板規制壁として兼用されて
いる。すなわち、図8にも示すように位置ずれのない基
板Wの外周端と両側壁22A、22Aの内面との間の距
離L3は、基板Wに許される最大位置ずれ量となるよう
に設定されており、この距離L3は、前述のように12
インチサイズのウエハの場合には5〜10mm程度であ
る。このように、両側壁22A、22A間の距離を設定
することにより、側壁22A方向への許容量以上の基板
の位置ずれの発生を抑制することができる。従って、ゲ
ートバルブG5及びG7方向への位置ずれに対する対策
のみを考慮すればよいことになる。そこで、この第2の
実施例では、上記側壁22A、22Aの対向方向に対し
て略直交する方向、すなわち、図示例ではゲートバルブ
G5、G7が配置される方向に沿って2つの基板検出セ
ンサ部50、52を配置している。従って、これらのセ
ンサ部50、52は、基板Wの中心に対して互いに18
0度反対方向に略点対称の状態で配置される。
【0027】両センサ部50、52は、先の実施例と同
様にそれぞれ真中に基板Wの周縁部を挟むようにして上
下に配置される発光素子50A、52Aと受光素子50
B、52Bを有しており、基板Wの外周端よりも所定の
間隔L2だけ内側に位置される。この間隔L2は、基板
Wに対して許される最大位置ずれ量に対応しており、例
えば5〜10mm程度である。また、上記2つの基板検
出センサ部50、52の各受光素子50B、52Bの出
力を処理する判断制御部40は、図5に示すナンド回路
42、オア回路44及びアンド回路46に加えて位置ず
れ方向決定部56を有している。ここでは、各受光素子
50B、52Bの出力を入力して、基板の位置ずれが生
じた時にどちらの方向へ位置ずれが生じているかを判断
するようになっている。尚、図7において、56、58
は、それぞれゲートバルブG5、G7を開閉駆動するバ
ルブ駆動部である。
【0028】さて、このように構成された第2の実施例
においては、3本の支持ピン28上に基板Wを載置した
時、ロードロック室22の両側壁22A、22Aの方向
に関しては、これらが位置規制部材として機能するの
で、許容量以上の位置ずれが発生することはない。ま
た、基板WがゲートバルブG5或いはG7方向に許容量
以上の位置ずれを生ずると、これは基板検出センサ部5
0、52により検出されることになる。図10におい
て、一点鎖線の基板は位置ずれの無い状態を示し、実線
の基板は、許容量以上にセンサ部52側へ位置ずれした
状態を示す。この時の図9に示す判断制御部40の各回
路の論理動作は、入力が3つから2つになった点を除
き、図5において説明した場合と同じである。すなわ
ち、2つの受光素子50B、52Bの内、少なくともい
ずれか一方が基板有りを検出すると判断制御部40は基
板が存在すると判断する。そして、この状態で、いずれ
か一方の受光素子が基板無しを検出した時には判断制御
部40は許容量以上の位置ずれ有りと判断することにな
る。
【0029】そして、位置ずれ方向決定部54は、許容
量以上の位置ずれが発生した場合には、両受光素子50
B、52Bの出力に基づいて、どちらの方向に位置ずれ
が発生しているかを決定することになる。例えば図10
に示すようにゲートバルブG7の方向へ位置ずれが生じ
ている場合には、反対側の受光素子52Bは、基板無し
を検出しているので、基板WがゲートバルブG7の受光
素子52B側へ位置ずれしていると判断することができ
る。この状態で、このゲートバルブG7を閉じると、基
板Wを挟んでこれを破損するので、位置ずれ方向決定部
54は、対応するゲートバルブの閉動作を禁止する動作
禁止信号を出力することになる。
【0030】このような一連の流れを図11に示すフロ
ーを参照して総括的に説明する。尚、このフローは、図
6に示すフローにS26を加えただけである。まず、基
板検出装置が動作すると、2つの基板検出センサ部5
0、52の1つでも基板有りを検出するセンサ部が有る
か否かを判断し(S21)、この操作を基板有りを検出
するセンサ部が発生するまで繰り返す。基板有りを検出
するセンサ部が有った場合には、判断制御部40は基板
Wが存在していると判断する(S22)。そして、更
に、この状態で、基板無しを検出する基板検出センサ部
が有るか否かを判断し(S23)、ここでNOの場合、
すなわち全てのセンサ部が基板有りを検出している時に
は、判断制御部40は基板の位置ずれ無しと判断する
(S24)。これに対して、YESの場合、すなわち他
方のセンサ部が基板無しを検出している時には、判断制
御部40は基板の位置ずれ有りと判断することになる
(S25)。
【0031】そして、この状態で基板有りを検出するセ
ンサ部側のゲートバルブの閉動作を禁止する(S2
6)。これにより、ゲートバルブにおいて位置ずれして
いる基板Wの挟み込みによる破損を防止することにな
る。この第2の実施例によれば、ロードロック室の側壁
22A、22Aを位置規制部材として兼用させることに
より、この方向における基板の許容量以上の位置ずれを
なくすことができるので、2つの基板検出センサ部を設
けるだけで基板の存否及びこの許容量以上の位置ずれ
(ゲートバルブ方向)の有無を判断することができる。
【0032】また、この場合には、ロードロック室の側
壁22A、22A間を可能な限り狭くしたので、ロード
ロック室内のスペース或いは容量を非常に小さくするこ
とが可能となる。尚、上記実施例では、クラスタツール
型の処理装置のロードロック室に本発明装置を適用した
場合を例にとって説明したが、これに限定されず、通常
の単独の真空処理室に連結されたロードロック室にも本
発明装置を適用し得るのは勿論である。また、ここでは
基板として略円形状の半導体ウエハを例にとって説明し
たが、これに限定されず、LCD基板等の方形状の基板
を用いるようにしてもよい。
【0033】図12はこの時の実施例を示す斜視図であ
る。この場合には、方形状の基板70の2対ある対角線
方向の内、一方の対角線方向の2つの対角隅に、これよ
りも僅かな間隔(位置ずれ許容量に相当)だけ内側に位
置させて基板検出センサ部34、36を設けている。こ
の場合にも、先の略円形状の基板と同様に、2つのセン
サ部34、36により、基板70の存否及びこの許容量
以上の位置ずれの有無を判断することができる。また、
センサ部は、基板の外側ではなく、この対角隅の上下に
配置したので、ロードロック室内のスペース或いは容量
も小さくすることができる。尚、上記各発光素子及び受
光素子は、ロードロック室内に設けてもよいし、或いは
ロードロック室の壁面に、内部を見通すことができるビ
ューポートを設けて、この外側に各素子を設けるように
してもよい。
【0034】
【発明の効果】以上説明したように、本発明の基板検出
装置によれば、次のように優れた作用効果を発揮するこ
とができる。請求項1に規定する発明によれば、ロード
ロック室内に略円形の基板の位置ずれを防止する一対の
位置規制部材(基板規制壁)を設け、この基板規制壁の
対向方向に略直交する方向であって、略円形状の基板の
外周端よりも内側に2個の基板検出センサ部を設けるこ
とにより、基板の存否とこれの許容量以上の位置ずれの
有無を判断することができる。従って、従来装置と比較
してセンサ部の数を削減できるのみならず、これを収容
るロードロック室のスペース或いは容量を小さくする
ことができる。
【0035】請求項に規定する発明によれば、略方形
状の基板に対して、この基板の対角隅よりも僅かに内側
に対応する部分に基板検出センサ部を設けるようにした
ので、例えば2個のセンサ部で基板の存否とこれの許容
量以上の位置ずれの有無を判断することができる。従っ
て、センサ部の数を削減するのみならず、これを収容す
る空間、例えばロードロック室のスペース或いは容量も
削減することができる。請求項3に規定する発明によれ
ば、ロードロック室内に方形基板の位置ずれを防止する
一対の位置規制部材(基板規制壁)を設け、この基板規
制壁の対向方向に略直交する方向であって、方形基板の
外周端よりも内側に2個の基板検出センサ部を設けるこ
とにより、基板の存否とこれの許容量以上の位置ずれの
有無を判断することができる。 従って、従来装置と比較
してセンサ部の数を削減できるのみならず、これを収容
するロードロック室のスペース或いは容量を小さくする
ことができる。
【図面の簡単な説明】
【図1】本発明の基板検出装置を設けるクラスタツール
型の処理装置を示す概略構成図である。
【図2】本発明の第1の実施例の基板検出装置を示す斜
視図である。
【図3】図2に示す装置の基板検出センサ部を示す側面
図である。
【図4】図2に示す装置の基板センサ部を示す平面図で
ある。
【図5】判断制御部の回路構成図である。
【図6】第1の実施例の動作を説明するためのフローチ
ャートである。
【図7】ロードロック室内に設けた第2の実施例の基板
検出装置を示す斜視図である。
【図8】図7の平面図である。
【図9】判断制御部を示す回路構成図である。
【図10】基板の位置ずれを説明するための図である。
【図11】第2の実施例の動作を説明するためのフロー
チャートである。
【図12】本発明を方形状の基板に適用した時の状態を
示す図である。
【図13】ロードロック室とその中に設けられた基板検
出装置を示す平面図である。
【図14】ロードロック室の内部を示す斜視図である。
【符号の説明】
16 真空搬送室 18,20 真空処理室 22,24 ロードロック室 22A 側壁(位置規制部材) 26 基板載置部 28 支持ピン 34,36,38 基板検出センサ部 34A,36A,38A 発光素子 34B,36B,38B 受光素子 40 判断制御部 50,52 基板検出センサ部 50A,52A 発光素子 50B,52B 受光素子 54 位置ずれ方向決定部 70 基板 G1〜G8 ゲートバルブ(開閉ドア) W 半導体ウエハ(基板)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/68 B65G 49/06 - 49/07 G01B 21/00 G01B 11/00 G01V 8/10 - 8/20

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 真空可能なロードロック室内において、
    基板載置部上に載置された円形基板の存否と位置ずれと
    を検出する基板検出装置であって、前記基板載置部の両側に、前記基板から前記基板の最大
    許容位置ずれ量だけ離間させて前記基板の載置位置を規
    制するように対向させて配置した一対の基板規制壁と、 前記基板載置部上の所定の位置に配置された基板の外周
    端から所定の距離離れた内側の位置に、前記一対の基板
    規制壁の対向方向に略直交する方向に設けられた2つの
    基板検出センサ部と 2つの基板検出センサ部の出力に基づいて、基板の
    存否と位置ずれの有無とを判断する判断制御部と、を備
    え、 前記所定の距離は、基板に対して許容される最大の位置
    ずれ量であるとともに、前記判断制御部は、前記2つの
    基板検出センサ部の内、少なくとも1つの基板検出セン
    サ部が基板有りを検出したときに、基板有りと判断し つの基板検出センサ部が基板有りを検出し、且つ他
    板検出センサ部が基板を検出しなかったときに、基板
    が前記所定の位置からずれていると判断することを特徴
    とする基板検出装置。
  2. 【請求項2】 真空可能なロードロック室内において、
    基板載置部上に載置された方形基板の存否と位置ずれと
    を検出する基板検出装置であって、 前記基板載置部上の所定の位置に配置された基板の外周
    端から所定の距離離れた内側の位置であって、前記基板
    のコーナー部の内、対角線方向に位置する2つのコーナ
    ー部に配置された少なくとも2つの基板検出センサ部
    と、 前記少なくとも2つの基板検出センサ部の出力に基づい
    て、基板の存否と位置ずれの有無とを判断する判断制御
    部と、を備え、 前記所定の距離は、基板に対して許容される最大位置ず
    れ量であるとともに、前記判断制御部は、前記少なくと
    も2つの基板検出センサ部の内、少なくとも1つの基板
    検出センサ部が基板有りを検出した時に、基板有りと判
    断し、 少なくとも1つの基板検出センサ部が基板有りを検出
    し、且つ他の少なくとも1つの基板検出センサ部が基板
    を検出しなかった時に、基板が前記所定の位置からずれ
    ていると判断することを特徴とする基板検出装置。
  3. 【請求項3】 真空可能なロードロック室内において、
    基板載置部上に載置された方形基板の存否と位置ずれと
    を検出する基板検出装置であって、前記基板載置部の両側に、前記基板の載置位置をその内
    側に規制するために前記基板との間隔が、前記基板に対
    して許容される最大の位置ずれ量に設定されて対向する
    ように配置された一対の基板規制壁と、 前記基板載置部上の所定の位置に配置された基板の外周
    端から所定の距離離れた内側の位置に、前記一対の基板
    規制壁の対向方向に略直交する方向に設けられた2つの
    基板検出センサ部と、 前記2つの基板検出センサ部の出力に基づいて、基板の
    存否と位置ずれの有無とを判断する判断制御部と、を備
    え、 前記所定の距離は、基板に対して許容される最大位置ず
    れ量であるとともに、前記判断制御部は、前記2つの基
    板検出センサ部の内、少なくとも1つの基板検出センサ
    部が基板有りを検出した時に、基板有りと判断し、 つの基板検出センサ部が基板有りを検出し、且つ他
    板検出センサ部が基板を検出しなかった時に、基板が
    前記所定の位置からずれていると判断することを特徴と
    する基板検出装置。
  4. 【請求項4】 前記判断制御部は、基板の位置ずれを検
    出した時に、前記ロードロック室に設けられた基板を搬
    入、搬出させる開閉ドアの閉動作を禁止することを特徴
    とする請求項1乃至のいずれかに記載の基板検出装
    置。
JP27507997A 1997-09-23 1997-09-23 基板検出装置 Expired - Fee Related JP3468056B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27507997A JP3468056B2 (ja) 1997-09-23 1997-09-23 基板検出装置
PCT/JP1998/004245 WO1999016121A1 (fr) 1997-09-23 1998-09-21 Dispositif et procede de detection de substrat
US09/509,075 US6499367B1 (en) 1997-09-23 1998-09-21 Device and method for detecting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27507997A JP3468056B2 (ja) 1997-09-23 1997-09-23 基板検出装置

Publications (2)

Publication Number Publication Date
JPH1191948A JPH1191948A (ja) 1999-04-06
JP3468056B2 true JP3468056B2 (ja) 2003-11-17

Family

ID=17550532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27507997A Expired - Fee Related JP3468056B2 (ja) 1997-09-23 1997-09-23 基板検出装置

Country Status (3)

Country Link
US (1) US6499367B1 (ja)
JP (1) JP3468056B2 (ja)
WO (1) WO1999016121A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2349204B (en) * 1999-04-19 2004-03-03 Applied Materials Inc A method of detecting the position of a wafer
JP4469462B2 (ja) * 2000-05-25 2010-05-26 株式会社ニコン キャリア形状測定機
NL1017593C2 (nl) * 2001-03-14 2002-09-17 Asm Int Inspectiesysteem ten behoeve van procesapparaten voor het behandelen van substraten, alsmede een sensor bestemd voor een dergelijk inspectiesysteem en een werkwijze voor het inspecteren van procesapparaten.
US6938505B2 (en) * 2002-08-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Chamber wafer detection
US6883776B2 (en) 2002-08-20 2005-04-26 Asm America, Inc. Slit valve for a semiconductor processing system
US7499767B2 (en) * 2003-02-20 2009-03-03 Applied Materials, Inc. Methods and apparatus for positioning a substrate relative to a support stage
US7151981B2 (en) * 2003-02-20 2006-12-19 Applied Materials, Inc. Methods and apparatus for positioning a substrate relative to a support stage
EP1458013A1 (en) * 2003-02-20 2004-09-15 Applied Materials, Inc. A method and an apparatus for determining a position of a substrate relative to a support stage
US7104535B2 (en) * 2003-02-20 2006-09-12 Applied Materials, Inc. Methods and apparatus for positioning a substrate relative to a support stage
US7372250B2 (en) * 2003-02-20 2008-05-13 Applied Materials, Inc. Methods and apparatus for determining a position of a substrate relative to a support stage
KR100562503B1 (ko) * 2003-07-07 2006-03-21 삼성전자주식회사 반도체 척의 수평을 측정하기 위한 장치
JP2005274243A (ja) * 2004-03-23 2005-10-06 Olympus Corp 被検体の検査装置及びその検査方法
JP4722416B2 (ja) * 2004-06-16 2011-07-13 株式会社日立国際電気 半導体製造装置及び基板搬送方法並びに半導体装置の製造方法
JP5155517B2 (ja) 2005-04-21 2013-03-06 株式会社荏原製作所 ウエハ受渡装置及びポリッシング装置
JP4795893B2 (ja) * 2006-08-22 2011-10-19 東京エレクトロン株式会社 基板検知機構および基板収容容器
JP5132904B2 (ja) 2006-09-05 2013-01-30 東京エレクトロン株式会社 基板位置決め方法,基板位置検出方法,基板回収方法及び基板位置ずれ補正装置
JP4697192B2 (ja) 2007-06-12 2011-06-08 東京エレクトロン株式会社 位置ずれ検出装置及びこれを用いた処理システム
DE102008029300B4 (de) * 2008-06-19 2012-01-26 Itw Morlock Gmbh Tampondruckmaschine
CN103871926A (zh) * 2012-12-10 2014-06-18 上海华虹宏力半导体制造有限公司 防止硅片在腔体搬送过程中偏移破片的装置及操作方法
WO2014149340A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Substrate position aligner
JP6723055B2 (ja) * 2016-04-04 2020-07-15 株式会社荏原製作所 基板処理装置および基板有無確認方法
JP6774256B2 (ja) * 2016-08-09 2020-10-21 株式会社ディスコ 薬液塗布装置
JP6863747B2 (ja) * 2017-01-05 2021-04-21 東レエンジニアリング株式会社 減圧乾燥装置
US10847393B2 (en) 2018-09-04 2020-11-24 Applied Materials, Inc. Method and apparatus for measuring process kit centering
US11404296B2 (en) 2018-09-04 2022-08-02 Applied Materials, Inc. Method and apparatus for measuring placement of a substrate on a heater pedestal
US11521872B2 (en) 2018-09-04 2022-12-06 Applied Materials, Inc. Method and apparatus for measuring erosion and calibrating position for a moving process kit
US10794681B2 (en) 2018-09-04 2020-10-06 Applied Materials, Inc. Long range capacitive gap measurement in a wafer form sensor system
US11342210B2 (en) 2018-09-04 2022-05-24 Applied Materials, Inc. Method and apparatus for measuring wafer movement and placement using vibration data

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3552177A (en) * 1968-02-19 1971-01-05 Ibm Strap former and placement apparatus
US3524953A (en) * 1968-03-18 1970-08-18 Ibm Object presence sensor
US4609563A (en) * 1985-02-28 1986-09-02 Engelhard Corporation Metered charge system for catalytic coating of a substrate
JPH029438A (ja) 1988-06-28 1990-01-12 Mitsubishi Electric Corp 流体精製装置
JPH029438U (ja) * 1988-07-01 1990-01-22
JP2542685B2 (ja) * 1988-09-09 1996-10-09 凸版印刷株式会社 プリント配線基板投入装置
US5124522A (en) * 1990-07-23 1992-06-23 Booke Michael A High accuracy, high flexibility energy beam machining system
DE69230493T2 (de) * 1991-04-04 2000-05-04 Seagate Technology Verfahren und vorrichtung zum sputtern mit hoher geschwindigkeit
JP2984958B2 (ja) * 1991-07-26 1999-11-29 東京エレクトロン株式会社 基板の枚葉検出装置
JPH0637500A (ja) * 1992-07-13 1994-02-10 Komatsu Giken Kk チップ部品検査装置
US5558482A (en) * 1992-07-29 1996-09-24 Tokyo Electron Limited Multi-chamber system
JPH0753012A (ja) * 1993-08-18 1995-02-28 Matsushita Electric Ind Co Ltd 基板収納箱供給装置
JP2908227B2 (ja) 1993-12-29 1999-06-21 日本電気株式会社 半導体製造装置
JPH0831913A (ja) 1994-07-14 1996-02-02 Dainippon Screen Mfg Co Ltd 基板検出装置およびケース内への基板搬入装置
US5785186A (en) * 1994-10-11 1998-07-28 Progressive System Technologies, Inc. Substrate housing and docking system
US5831851A (en) * 1995-03-21 1998-11-03 Seagate Technology, Inc. Apparatus and method for controlling high throughput sputtering
US5660114A (en) * 1995-05-10 1997-08-26 Seagate Technology, Inc. Transport system for thin film sputtering system
TW309503B (ja) * 1995-06-27 1997-07-01 Tokyo Electron Co Ltd
JPH10128951A (ja) * 1996-10-31 1998-05-19 Sakurai Graphic Syst:Kk スクリーン式印刷装置及び印刷位置調整方法
JPH10154646A (ja) * 1996-11-22 1998-06-09 Nikon Corp 搬送装置
JPH10207042A (ja) * 1997-01-21 1998-08-07 Nikon Corp 基板収納容器、基板検出方法、搬送方法及び搬送装置
JP3939062B2 (ja) * 2000-01-25 2007-06-27 松下電器産業株式会社 基板検出装置

Also Published As

Publication number Publication date
WO1999016121A1 (fr) 1999-04-01
US6499367B1 (en) 2002-12-31
JPH1191948A (ja) 1999-04-06

Similar Documents

Publication Publication Date Title
JP3468056B2 (ja) 基板検出装置
US6856858B2 (en) Shared sensors for detecting substrate position/presence
US8740535B2 (en) Delivery position aligning method for use in vacuum processing apparatus, vacuum processing apparatus and computer storage medium
JPH05304112A (ja) 真空処理装置
KR101685752B1 (ko) 기판 중계 장치, 기판 중계 방법, 기판 처리 장치
JP2688555B2 (ja) マルチチャンバシステム
JP3454034B2 (ja) 真空処理装置
JPH04240721A (ja) マルチチャンバプロセス装置
JP3904843B2 (ja) 基板検出装置、基板処理装置及び基板検出方法
JPH05294405A (ja) 基板検出装置
KR101620545B1 (ko) 기판 정렬 장치 및 게이트 밸브 그리고 그것을 갖는 클러스터 설비
KR102586784B1 (ko) 반송 검지 방법 및 기판 처리 장치
KR20070059528A (ko) 기판감지센서를 가지는 기판이송수단
JPH11145241A (ja) マルチチャンバシステムおよび基板検出方法
JP3335831B2 (ja) 真空処理装置
KR101217516B1 (ko) 클러스터 툴
JP3165947B2 (ja) 真空室のドア装置
JP4369159B2 (ja) 真空処理装置
JPH09115988A (ja) カセット検知方法及びその装置
KR100495419B1 (ko) 반도체제조장치
JP2010238878A (ja) 搬送室
WO2021131186A1 (ja) 搬送システム
JP2002261153A (ja) 基板処理装置
JP2007208284A (ja) 真空処理装置における真空処理方法
JPS62252941A (ja) 半導体製造装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees