JP3289748B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3289748B2
JP3289748B2 JP30067093A JP30067093A JP3289748B2 JP 3289748 B2 JP3289748 B2 JP 3289748B2 JP 30067093 A JP30067093 A JP 30067093A JP 30067093 A JP30067093 A JP 30067093A JP 3289748 B2 JP3289748 B2 JP 3289748B2
Authority
JP
Japan
Prior art keywords
floating gate
electrode
gate
transistor
neuron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30067093A
Other languages
English (en)
Other versions
JPH07153924A (ja
Inventor
英生 小坂
直 柴田
毅雄 山下
忠弘 大見
Original Assignee
直 柴田
忠弘 大見
ユーシーティー株式会社
アイ・アンド・エフ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 直 柴田, 忠弘 大見, ユーシーティー株式会社, アイ・アンド・エフ株式会社 filed Critical 直 柴田
Priority to JP30067093A priority Critical patent/JP3289748B2/ja
Priority to PCT/JP1994/002000 priority patent/WO1995015580A1/ja
Priority to US08/656,288 priority patent/US5818081A/en
Priority to EP95901606A priority patent/EP0739040A1/en
Publication of JPH07153924A publication Critical patent/JPH07153924A/ja
Application granted granted Critical
Publication of JP3289748B2 publication Critical patent/JP3289748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Neurology (AREA)
  • Software Systems (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に係わり、
特に神経回路網コンピュータ（ニューロンコンピュー
タ）を実現するための高機能半導体集積回路装置を提供
するものである。更に、多値のアナログメモリを実現す
るための高機能半導体集積回路装置を提供するものであ
る。
【０００２】
【関連技術】半導体の集積回路技術は実に驚くべき速度
で進んでおり、例えばダイナミック・メモリを例にとる
なら、４メガビットから１６メガビットがすでに量産体
制にあり、６４メガビット以上の容量をもった超々高密
度メモリも研究レベルでは実現されつつある。６４メガ
ビットメモリは、せいぜい１ｃｍ四方のシリコンチップ
上に実に約１億２０００万個ものＭＯＳトランジスタが
集積されている。このような超高集積化技術はメモリ回
路ばかりでなく論理回路にも応用され、３２ビットから
６４ビットのＣＰＵをはじめとする、様々な高機能論理
集積回路が開発されている。
【０００３】しかし、これらの論理回路はデジタル信
号、すなわち「１」と「０」という２値の信号を用いて
演算を行なう方式を採用しており、例えばコンピュータ
を構成する場合は、ノイマン方式といって、あらかじめ
決められたプログラムに従って１つ１つ命令を実行して
いく方式である。このような方式では単純な数値計算に
対しては非常に高速な演算が可能であるが、パタン認識
や画像処理といった演算には膨大な時間を要する。さら
に、連想、学習といったいわば人間が最も得意とする情
報処理に対しては非常に不得手であり、現在様々なソフ
トウェア技術の研究が行なわれているが、はかばかしい
成果は得られていないのが現状である。ここで、これら
の困難を一挙に解決するため、生物の脳の機能を研究
し、その機能を模倣した演算処理の行なえるコンピュー
タ、すなわち神経回路コンピュータ（ニューロンコンピ
ュータ）を開発しようというまた別の流れの研究があ
る。
【０００４】このような研究は、１９４０年代より始ま
っているが、ここ数年来非常に活発に研究が展開される
ようになった。それはＬＳＩ技術の進歩にともない、こ
のようなニューロンコンピュータのハードウェア化が可
能となったことによる。
【０００５】しかしながら、現状の半導体ＬＳＩ技術を
用いてニューロンコンピュータをＬＳＩチップ化するに
はまだまだ様々な問題があり、実用化のメドはほとんど
たっていないのが実情である。
【０００６】ＬＳＩ化における技術的な問題がどこにあ
るのかを以下に説明する。
【０００７】人間の脳は極めて複雑な構造を有し、非常
に高度な機能を有しているが、その基本的な構成は非常
に単純である。すなわち、ニューロンと呼ばれる演算機
能をもった神経細胞と、その演算結果を他のニューロン
に伝える、いわば配線の役割を担った神経繊維とから構
成されている。
【０００８】この脳の基本単位の構成を簡略化してモデ
ルで描いたのが図１４である。１４０１ａ，１４０１
ｂ，１４０１ｃはニューロンであり、１４０２ａ，１４
０２ｂ，１４０２ｃは神経繊維である。１４０３ａ，１
４０３ｂ，１４０３ｃはシナプス結合とよばれ、例えば
神経繊維１４０２ａを伝わって来た信号にｗaという重
みをかけ、ニューロン１４０１ａに入力する。ニューロ
ン１４０１ａは入力された信号強度の線形和をとり、そ
れらの合計値がある閾値をこえると神経細胞が活性化
し、神経繊維１４０２ｂに信号を出力する。合計値が閾
値以下だとニューロンは信号を出力しない。合計値が閾
値以上になって、ニューロンが信号を出すことを、その
ニューロンが「発火した」と言う。
【０００９】実際の脳では、これらの演算、信号の伝
搬、重みのかけ算等すべて電気化学現象によって行われ
ており、信号は電気信号として伝送・処理されている。
人間が学習する過程は、シナプス結合における重みが変
化していく過程としてとらえられている。すなわち、様
々な入力信号の組合せに対し、正しい出力が得られるよ
う重みが徐々に修正され、最終的に最適の値に落ち着く
のである。つまり人間の英知はシナプスの重みとして脳
に刻みつけられているのである。
【００１０】数多くのニューロンがシナプスを介して相
互に接続され１つの層を形成している。これらが人間の
脳では、６層重ね合わされていることが分かっている。
このような構造、機能を半導体デバイスを用いてＬＳＩ
システムとして実現することが、ニューロンコンピュー
タ実現の最も重要な課題である。
【００１１】図１５（ａ）は、１つの神経細胞、すなわ
ち１個のニューロンの機能を説明する図面であり、１９
４３年にMcCullockとPitts(Bull:Math. Biophys. Vol.
5, p.115(1943))により数学的モデルとして提案された
ものである。現在もこのモデルを半導体回路で実現し、
ニューロンコンピュータを構成する研究が盛んに進めら
れている。Ｖ1，Ｖ2，Ｖ3，…，Ｖnは、例えば電圧の大
きさとして定義されるｎ個の入力信号であり、他のニュ
ーロンから伝達された信号に相当している。ｗ1，ｗ2，
ｗ3，…，ｗnはニューロン同士の結合の強さを表す係数
で、生物学的にはシナプス結合と呼ばれるものである。
ニューロンの機能は各入力Ｖiに重みｗi（ｉ＝１〜ｎ）
をかけて線形加算した値Ｚが、ある所定の閾値ＶTH *よ
り大となったときに「１」を出力し、また閾値より小の
ときに「０」を出力するという動作である。 これを数
式で表せば、
【００１２】
【数１】
【００１３】として、 Ｖout＝１（Ｚ＞ＶTH *） …（２） ０（Ｚ＜ＶTH *） …（３） となる。
【００１４】図１５（ｂ）は、ＺとＶoutの関係を表し
たものであり、ＺがＶTH＊より十分大きいときは１、十
分小さいときは０を出力している。
【００１５】さて、このようなニューロンをトランジス
タの組合せで実現しようと思えば、数多くのトランジス
タを必要とするばかりか、加算演算を各信号を電流値に
変換してこれを足し合わせることにより行うため、多く
の電流が流れ多大のパワーを消費することになる。これ
では高集積化は不可能である。この問題は、ニューロン
ＭＯＳＦＥＴ（νＭＯＳと略）の発明（発明者：柴田
直、大見忠弘、特願平１−１４１４６３号）により解決
された。
【００１６】この発明はたった１つのトランジスタでニ
ューロンの働きの主要機能を果たすことができ、しかも
電圧信号をそのまま加算演算することができるため、ほ
とんど電力消費がないという画期的なものである。図１
６（ａ）はνＭＯＳ断面構造の一例を簡略化して示した
ものであり、１６０１は例えばＰ型のシリコン基板、１
６０２，１６０３はＮ+拡散層で形成されたソース及び
ドレイン、１６０４はチャネル領域上に設けられたゲー
ト絶縁膜（例えばＳｉＯ2など）、１６０６は電気的に
絶縁され電位的にフローティングの状態にあるフローテ
ィングゲート、１６０７は例えばＳｉＯ2等の絶縁膜、
１６０８（Ｇ1，Ｇ2，Ｇ3，Ｇ4）は入力ゲートでありニ
ューロンの入力に相当する。
【００１７】図１７はその動作を説明するためにさらに
簡略化した図面である。各入力ゲートとフローティング
ゲート間の容量結合係数をＣG、フローティングゲート
とシリコン基板間の容量結合係数をＣ０とすると、フロ
ーティングゲートの電位Ｚは、 Ｚ＝−ｗ（Ｖ1＋Ｖ2＋Ｖ3＋Ｖ4） …（４） ｗ≡ＣG／（ＣO＋４ＣG） …（５） とあらわされる。但しここで、Ｖ1，Ｖ2，Ｖ3、Ｖ4はそ
れぞれ入力ゲートＧ1，Ｇ2，Ｇ3，Ｇ4に入力されている
電圧であり、シリコン基板の電位は０Ｖ、すなわちアー
スされているとした。
【００１８】このνＭＯＳはフローティングゲートをゲ
ート電極とみれば通常のＮチャネルＭＯＳトランジスタ
であり、このフローティングゲートからみた閾電圧（基
板表面に反転層が形成される電圧）をＶTH *とすると、
Ｚ＞ＶTH *で上記νＭＯＳはオンし、Ｚ＜ＶTH *ではオフ
する。つまりこのνＭＯＳ１６０９を１つ用いて例えば
図１８のようなインバータ回路を組めば簡単に１ヶのニ
ューロンの機能が表現できるのである。１６１０，１６
１１はインバータを構成するための抵抗、１６１２はＮ
ＭＯＳトランジスタである。図１９は、Ｖout1，Ｖout2
をＺの関数として示したものであり、Ｚ＞ＶTH *の入力
に対しＶout2はＶDDのハイレベルの電圧を出力してい
る。つまりニューロンが発火した状態を実現している。
【００１９】（４）式で示したように、ニューロンへの
入力が電圧レベルで加算され、その線形和が閾値以上に
なるとニューロンが発火するという基本的な動作がたっ
た１つのνＭＯＳによって実現されているのである。電
圧モードの加算を行なうので、入力部で流れる電流はコ
ンデンサの充放電電流のみであり、その大きさは非常に
小さい。一方、インバータでは、ニューロン発火時に直
流電流が流れるが、これは、負荷として、抵抗１６１０
を用いているためであり、前記発明（特願平１−１４１
４６３号）によるＣＭＯＳ構成のνＭＯＳゲートを用い
れば、この直流電流はなくすことができる。
【００２０】図２０、図２１は、ＣＭＯＳ構成の一例を
示す図面である。図２０はＣＭＯＳニューロンゲートの
断面構造を模式的に表したものであり、２００１はＰ型
シリコン基板、２００２はｎ型のウェル、２００３ａ，
２００３ｂはそれぞれＮ＋型のソース及びドレイン、２
００４ａ，２００４ｂはそれぞれＰ＋型のソース及びド
レイン、２００５はフローティングゲート、２００６ａ
〜ｄはそれぞれ入力ゲートの電極である。２００７，２
００８は例えばＳｉＯ2等の絶縁膜、２００９はフィー
ルド酸化膜である。図２１は１個のニューロン回路を構
成した例であり、２０１０は図２０のＣＭＯＳニューロ
ンゲートを記号であらわしたものであり、符号を付した
部分は図２０の番号と対応している。２０１１はＣＭＯ
Ｓのインバータであり、２０１２，２０１３はそれぞれ
ＮＭＯＳ及びＰＭＯＳのトランジスタである。また、２
０１４はニューロンの出力である。
【００２１】以上の様に、少数の素子で１ヶのニューロ
ンが構成でき、しかもパワー消費が非常に少ないためν
ＭＯＳはニューロンコンピュータを実現する上で、不可
欠な素子となっているのである。
【００２２】しかしながら、ニューロンコンピュータを
実現するには、ニューロン以外のもう１つ重要な要素、
すなわちシナプスも構成する必要がある。図２２は、従
来技術で構成したシナプス結合も含むニューロン回路の
基本構成の一例である。
【００２３】２２０１は例えば図１８に示したようなニ
ューロン回路であり、２２０２は他のニューロンの出力
信号を伝える配線である。２２０３はシナプス結合回路
であり、入力信号に重みを付与するための回路である。
ＮＭＯＳトランジスタ２２０４のソース２２０６に負荷
抵抗（Ｒ＋Ｒx）を接続したソースフォロワー回路とな
っている。従って、ＮＭＯＳトランジスタのゲート電極
２２０５に発火したニューロンの出力電圧ＶSが印加さ
れると、ソース２２０６には、ＶS−ＶTHなる電圧が出
てくる（ここでＶTHは、ＮＭＯＳトランジスタ２２０４
の閾電圧である。）。
【００２４】例えば、ＶTH＝０のＭＯＳトランジスタを
用いたとすると、ソース２２０６の電位はＶSと等しく
なり、この電圧が２つの抵抗Ｒ，Ｒxで分割されてシナ
プス結合回路の出力電圧となり、結線２２０７によって
ニューロン２２０１に伝えられる。この出力電圧は、Ｖ
S・Ｒx／（Ｒ＋Ｒx）となり、Ｒx／（Ｒ＋Ｒx）なる重
みが信号電圧ＶSに掛けられたことになる。Ｒxの値を可
変にすることにより重みを変更することができる。
【００２５】図２３は可変抵抗の実現方法の一例を示し
たものである。例えば、１つのＭＯＳトランジスタ２３
０１のゲートに一定の電圧ＶGGを印加してやれば、この
トランジスタは１つの抵抗の働きをする。ＶGGの値を変
化させることによりその抵抗値を変化させることができ
る。
【００２６】また、図２３（ｂ）は、ＶGGの値を制御す
る回路の一例を示したもので、４ビットのバイナリーカ
ウンタ２３０２とＤ／Ａコンバータ２３０３とから構成
されている。シナプスの結合強さは、４ビットの２進数
で表現され、それが、Ｄ／Ａコンバータ２３０３によっ
てアナログ電圧に変換されＶGGの値として出力される。
シナプス結合強度を強めるには、制御信号によりカウン
タの値をカウントダウンさせ、ＶGGの値を小さくすれば
よい。逆にシナプス結合強度を弱めるには、カウントア
ップさせ、ＶGGの値を大きくしてやればよい。
【００２７】さて、図２２及び図２３に示したようなシ
ナプス結合回路を用いた場合の問題点を次に説明する。
【００２８】まず、第１の問題点は図２２で重みを発生
させるのに抵抗による電圧分割を用いている点である。
この方式ではこの抵抗に常に電流を流し続けることによ
って、重みを掛けた出力電圧を保持しているため、常時
ＶS 2／（Ｒ＋Ｒx）の電力を消費することになる。これ
では、たとえニューロン２２０１における消費電力をν
ＭＯＳの応用により減少させても回路全体としての消費
電力は決して小さくならない。一層がｎ個のニューロン
からなる２層の神経回路網を考えると、シナプス結合の
数はｎ2個となりニューロンの数よりシナプスの数の方
が圧倒的に多いのである。従って、常時電流を流し続け
なければならないシナプス結合回路を用いる限り、実用
的な規模の神経回路網を構成することは消費電力が過大
となり、事実上設計不可能となっている。Ｒ＋Ｒxの値
を十分大きくすることにより消費電力を減少させること
はできなるが、こうした場合Ｃoutを充放電するための
時定数が非常に大きくなり、シナプス回路の動作速度が
著しく劣化することになる。
【００２９】第２の問題点は、結合の問題の重みを決め
る、図２３（ｂ）に示した回路が多数の素子を必要と
し、高集化できないという事実である。学習機能を有す
る神経回路網を構成するためには、各シナプス結合の強
さは適宜変更ができ、かつその変更した値を記憶してお
く必要がある。図２３（ｂ）では、このために４ビット
のバイナリーカウンターを用いているが、これだけでも
最低３０個程度のＭＯＳトランジスタを必要とする。さ
らにＤ／Ａコンバータを構成するためにも多くの素子を
必要とする。さらにこれらの回路が、１つのシナプス結
合当り、さらに多くの電力を消費することになり、消費
電力の面からも不利となるのである。
【００３０】シナプス構成に必要な素子数を低減させる
方法として、フローティングゲート型のＥＰＲＯＭやＥ
2ＰＲＯＭの不揮発性メモリを用いる方法が提案されて
いる。これらのデバイスは、フローティングゲート内の
電荷の量によって、その閾値が変化するため、電荷の量
によってアナログ的に重みを記憶することができる。一
個のトランジスタで重みを記憶できるため１つ１つのシ
ナプス回路は、図２３（ｂ）の回路にくらべて小さくす
ることができる。しかしながら、これを重みとして読み
出し、前段のニューロンの出力に乗算するためには、や
はり相当複雑な回路を必要とする。例えば、２つのＥ2
ＰＲＯＭメモリセルを用いた差動増幅回路を構成し〔D.
Soo and R.Meyer,"A Four-Quadrant NMOS Analogue Mul
tiplier," IEEE J.Solid State Ciruits,Vol. sc-17,N
o.6,Dec. ,1982〕、重みを掛けた結果を電流信号として
読み出すことになる。回路の大幅な簡単化を達成できな
いばかりか、常時電流を流すことにより重みの掛け算を
行うため消費電力が非常に大きくなり、やはり大規模ニ
ューラルネットワーク構成には用いることができない。
【００３１】さらに重大な問題点を図２４に示す。
【００３２】図２４（ａ）はトンネル接合を有するＥ2
ＰＲＯＭセルの閾電圧（ＶTH) を、データ書き込み用の
パルスの数の関数として示したものである。プログラム
電圧は１９．５Ｖであり、パルスの幅、５ｍｓｅｃであ
る。プログラム用の制御電極に正のパルスを加えると電
子がフローティングゲート内に注入され閾値は正方向に
シフトする。逆に負のパルスを印加すると電子がフロー
ティングゲートから放出されて、閾値は負の方向にシフ
トする。図から明らかな様に、最初の一個のパルスによ
って閾値は大きくシフトし、その後のパルスによっては
非常にわずかしか変化していないことが分る。これで
は、閾値を細く変化させて、シナプスの重みを、数多く
のレベルに調整することは不可能である。
【００３３】この原因は次の様に説明することができ
る。
【００３４】図２４（ｂ）は、正のプログラム電圧をス
テップ関数的に印加したときの、フローティングゲート
に注入される電子の数（ｎ）の時間変化の様子を示した
ものである。電圧印加の初期に数多くの電子が注入さ
れ、その後はほとんど増加しないことが分る。これは、
電荷注入の基本となっている。絶縁膜中を流れるFowler
-Nordheim Tunnelingという電流が、
【００３５】
【数２】
【００３６】という式に従って、絶縁膜両端の電位差Ｖ
に依存するためである。即ち、初期のトンネル電流によ
ってフローティングゲート内の電子の数が増加すると、
これによってフローティングゲートの電位が下り、Ｖが
小さくなり、その結果としてトンネル電流が指数関数的
に減少してしまうからである。トンネル電流を一定値に
制御し、シナプス加重を精度よく変更するには、フロー
ティングゲート内の電荷の数に応じてパルス電圧の大き
さやパルス幅を精度よくコントロールする必要があり、
さらに多くの回路を要する結果となる。
【００３７】要するに、従来知られた技術では、低消費
電力化、高集積化、さらにシナプス加重の精度のいずれ
の面からも神経回路網の構成はほとんど不可能と言わざ
るを得ない。従って、従来の技術ではニューロンコンピ
ュータを実現することはできないのである。
【００３８】
【発明が解決しようとする課題】そこで本発明は、この
ような問題点を解決するためになされたものであり、消
費電力が非常に小さく、かつ少数の素子でシナプス結合
が実現でき、高集積度、シナプス加重の高精度、低消費
電力のニューロンコンピュータチップを実現することの
できる半導体装置を提供するものである。
【００３９】
【課題を解決するための手段】本発明の半導体装置は、
電気的に絶縁されたフローティングゲートと、前記フロ
ーティングゲートと第１の絶縁膜を介して設けられた電
荷注入用の第１の電極と、前記フローティングゲートと
第２の絶縁膜を介して設けられたプログラミングパルス
印加用の少なくとも１つの第２の電極と、前記フローテ
ィングゲートをゲート電極とする少なくとも１つのＭＯ
Ｓ型トランジスタを有し、前記ＭＯＳ型トランジスタの
ソース電極より供給される電荷により前記第１の電極の
電位を、前記フローティングゲートの電位より決定され
る所定の値に設定する機構と、前記第２の電極に所定の
電圧パルスを印加することにより、前記フローティング
ゲートと前記第１の電極との間で前記第１の絶縁膜を介
して電荷の授受を生ぜしめる機構を有することを特徴と
する。
【００４０】
【作用】本半導体装置は、少数の素子によってシナプス
結合が構成でき、しかも電力消費が非常に少ないため、
神経回路網の高集積化、低電力化が可能となる。さらに
高精度のシナプス加重値の変更が可能となり、これによ
って初めて実用的なレベルのニューロンコンピュータチ
ップを実現することができるのである。
【００４１】
【実施例】
（実施例１）本発明の第１の実施例を図１に示す。図に
於いて、Ｖiは制御信号であり、例えば、ＶDDまたは、
０となる。
【００４２】１０１は、フローティングゲートであり、
ＮＭＯＳトランジスタ１０２のゲート電極となってい
る。１０３は、ＰＭＯＳトランジスタ、１０４，１０５
はＮＭＯＳトランジスタである。ＰＭＯＳ１０３，ＮＭ
ＯＳ１０４のゲートはＶiの信号線に、ＮＭＯＳ１０５
のゲートはＶＳの信号線にそれぞれ接続されている。Ｖ
Pはプログラミングパルス印加用の電極であり、フロー
ティングゲート１０１の電位を決めるための入力ゲート
としても用いられる。また、ＶEも、プログラミングパ
ルス印加用の電極である。フローティングゲート１０１
と、書き込み電極１０７の間には、例えば、１００Åの
厚さのＳｉＯ2膜が形成されており、両者の電位差が十
分大きく、例えば、１０Ｖ程度になったとき、ファウラ
ーノルドハイムトンネリング現象によって、電流が流
れ、フローティングゲート１０１内の電荷量ＱFが変化
する。ここで、フローティングゲートの電位をφF Sとす
ると、 φF S＝（ＣPＶP＋ＣTＶT＋ＱF）／（ＣP＋ＣT＋Ｃ0） …（６） となる。ここで、ＣPは、ＶP電極１０６とフローティン
グゲート１０１の間の容量、ＣTは、ＶT電極１０７とフ
ローティングゲート間の容量、Ｃ0は浮遊容量である。
また、ＶE電極１０８と電極１０７との間の容量をＣEと
する。
【００４３】次に、この回路の動作を説明する。
【００４４】簡単のために、ＮＭＯＳ１０５の閾値は、
０Ｖに、また、ＣT，Ｃ0≪ＣP，ＣEとしてＣT＝Ｃ0＝０
と無視できるものとする。はじめに、待機状態の時、す
なわち、ＶP＝ＶE＝０、Ｖi＝ＶS＝ＶDDのとき、ＰＭＯ
Ｓ１０３はＯＦＦ、ＮＭＯＳ１０４と１０５はＯＮとな
り、回路は、等価的に図２のように書ける。次に、Ｖ i
＝０にすると、ＰＭＯＳ１０３がＯＮし、ＮＭＯＳ１０
４がＯＦＦして回路は、図３と等価になる。このとき、
ＶT端子１０７は、ＮＭＯＳトランジスタ１０２と１０
５を介して、電源ＶDDより電流が流れ込むため、電位が
上昇し、ＮＭＯＳトランジスタ１０２がＯＦＦするまで
上昇を続ける。従って、その最終値は、φF S−ＶTN *と
なる。ここで、ＶTN *は、ＮＭＯＳ１０２のフローティ
ングゲートから見た閾値である。このとき、電極１０７
とフローティングゲート１０１間の電位差は、φF S−Ｖ
TN *が電源電圧の範囲内であるとすると、フローティン
グゲート内の電荷量ＱＦに依らず、常に、電極１０７か
らフローティングゲートを見てＶTN *となる。その後、
ＶS＝０として、ＮＭＯＳ１０５をＯＦＦにすると、Ｖ T
端子は、電位φF S−ＶTN *を保ったままフローティング
状態になる。これを図４に示す。この状態で、フローテ
ィングゲートに電子を注入する際には、プログラム電圧
をＶPP（例えばＶPP＝１０Ｖ−ＶTN *となる電圧）とし
て、ＶP＝ＶPPとすると、トンネル酸化膜部１０９に
は、φF S−ＶTN *が電源電圧の範囲内であるとすると、
フローティングゲート内の電荷量ＱFに依らず、常に、
電極１０７からフローティングゲートを見てＶPP＋ＶTN
*（つまり１０Ｖ）の同じ電圧がかかるので、一定のパ
ルス条件を用いれば、一定のトンネリングが生じ、フロ
ーティングゲート内の電荷量ＱＦに依らない一定量の電
子がフローティングゲート内に注入される。また、フロ
ーティングゲートから電子を引き抜く際には、プログラ
ム電圧をＶPP’（例えばＶPP’＝１０Ｖ＋ＶTN *となる
電圧）として、ＶE＝ＶPP’とすると、やはり、トンネ
ル酸化膜部１０９には、φF S−ＶTN *が電源電圧の範囲
内であるとするとフローティングゲート内の電荷量ＱF
に依らず、常に、電極１０７からフローティングゲート
を見て−ＶPP’＋ＶTN *（つまり−１０Ｖ）がかかるの
で、一定のパルス条件を用いれば、一定のトンネリング
が生じ、フローティングゲート内の電荷量ＱFに依らな
い一定量の電子がフローティングゲートから引き抜かれ
る。さらに、フローティングゲートから電子を引き抜く
際にには、ＶP＝−ＶPPとしても同様のことが行える。
注入或いは引き抜き後の（プログラム電圧印加後、プロ
グラム電圧を印加していた電極の電圧を０Ｖにした後）
は、Ｖi＝ＶS＝ＶDD（スイッチングの順不問）として待
機状態にする。
【００４５】この一連の動作を繰り返すことで、同一条
件の単一パルス毎に、毎回、一定量の電子をフローティ
ングゲートから注入、引き抜きできるようになった。図
５は図１に示した回路の測定結果で、このことを確かめ
たものであり、横軸に動作説明の待機時の状態でのフロ
ーティングゲート電圧φF Sを、縦軸にそのフローティン
グゲート電圧に於いて同一条件の単一パルスで注入、引
き抜きを行ったときのフローティングゲート電圧の変化
分ΔφF Sをプロットしたものである。図５の測定結果の
回路では、ＶTN *として、−２．５Ｖを用いたが、φF S
−ＶTN *が電源電圧の範囲内、即ち、−２．５Ｖ＜φF S
＜２．５Ｖで変化分ΔφF Sは一定である。従来型Ｅ2Ｐ
ＲＯＭの特性のΔφF Sがフローティングゲート電圧に対
して指数関数的に減少しているのと対照的である。尚、
図で黒矢印は、電子を注入、引き抜きを行うに従って変
化する方向を表している。φF Sがそれ以外の値、即ち、
φF S−ＶTN *が電源電圧の範囲外では、従来のＥ2ＰＲＯ
Ｍの特性が現れて、一定でなくなっているが、これは、
全く問題ではない。なぜならば、このことで、逆に、フ
ローティングゲート内への電荷の注入のし過ぎ、或い
は、電荷の引き抜き過ぎによって生ずる酸化膜の絶縁破
壊を防止することができるからである。更に、ニューラ
ルネットワークのシナプスとしては、ハードウェア学習
を行うときに、シナプスの重みの値、即ち、フローティ
ングゲート内の電荷量が、最大または最小になると自動
的にそれ以上更新されなくなり、ハードウェア学習アル
ゴリズムにおいて実に好ましい結果である。
【００４６】図５の測定結果では、ＶTN *として、−
２．５Ｖを用いたが、これ以外の閾値でも、ΔφF Sが一
定になる領域がずれるだけで、同様の結果が得られる。
更に、図６は従来例と本発明の両方を比較した実測デー
タである。図６では一連の注入動作を一回行った後、電
極１０６から見たＮＭＯＳ１０２の閾値ＶTHを測定して
いった。閾値の変化分ΔＶTHとフローティングゲート電
圧の変化分ΔφF Sは同一のものであり、Ｃを定数とし
て、ＶTH＝φF S＋Ｃなる関係がある。
【００４７】ここでは、プログラミング時以外、ＶP＝
ＶE＝０としたが、ＶP，ＶEは他の電圧であっても構わ
ない。更に、ＣT，Ｃ0≪ＣP，ＣEとしてＣT＝Ｃ0＝０と
無視できるものとしたが、これは、説明を簡単にするた
めであって、これ以外の条件の値を用いても良いことは
いうまでもない。また、ＮＭＯＳ１０５の閾値を０Ｖと
したが、これも、他の値でもよい。例えば、ＮＭＯＳ１
０５の閾値をＶTNとすると、ＶTN＞０のときは電極１０
７の電位は最大でＶS−ＶTNまでしか上がらない。しか
し、これは、例えば、ＶSをブートストラップ回路等
で、ＶDD以上の値とすればよい。或いは、ＮＭＯＳ１０
５のかわりに、図７に示す、いわゆるＣＭＯＳスイッチ
を用いてもよい。図７では、７０１はＮＭＯＳトランジ
スタ、７０２はＰＭＯＳトランジスタであり、７０３
は、通常のインバータである。
【００４８】即ち、本発明によって、従来、ファウラー
ノルドハイムトンネリング電流が絶縁膜両端の電位差に
依存するためにフローティングゲート型のＥ2ＰＲＯＭ
不揮発メモリでは外部制御回路無しでは不可能とされて
いた、毎回、同一条件の単一パルスでフローティングゲ
ート内の電荷量を高精度にコントロールすることが、外
部制御回路無しで、しかも単純な回路で、可能になった
のである。これによって、従来ニューラルネットワーク
では、外部の大型コンピュータにより１つ１つのＥ2Ｐ
ＲＯＭのフローティングゲート内の電荷量をモニタして
高精度にコントロールしていたために多大な時間を要し
ていたことが、たった１発のプログラミングパルスで済
むようになり、大幅に学習時間を短縮することができ
た。
【００４９】（実施例２）図８は、本発明の第２の実施
例を説明する回路図である。
【００５０】図１と異なるのは、図１におけるフローテ
ィンゲート１０１がＮＭＯＳトランジスタを有する領域
と、ＶPとＶTを有する領域とに分離されていて、その２
つの領域が、スイッチングトランジスタ８０５を介して
結合していること、及び、ＮＭＯＳトランジスタ１０５
が無くなったことである。
【００５１】図に於いて、Ｖiは制御信号であり、例え
ば、ＶDDまたは、０となる。８０１，８０１’は、スイ
ッチングトランジスタ８０５によって分離されたフロー
ティングゲートである。８０１’は、ＮＭＯＳトランジ
スタ８０２のゲート電極となっている。８０３は、ＰＭ
ＯＳトランジスタ、８０４はＮＭＯＳトランジスタであ
る。ＰＭＯＳトランジスタ８０３，ＮＭＯＳトランジス
タ８０４のゲートはＶ iの信号線に、スイッチングトラ
ンジスタ８０５のゲートはＶSの信号線にそれぞれ接続
されている。ＶPはプログラミングパルス印加用の電極
であり、フローティングゲート８０１の電位を決めるた
めの入力ゲートとしても用いられる。また、ＶEも、プ
ログラミングパルス印加用の電極である。フローティン
グゲート８０１と、書き込み電極８０７の間には、例え
ば、１００Åの厚さのＳｉＯ2膜が形成されており、両
者の電位差が十分大きく、例えば、１０Ｖ程度になった
とき、ファウラーノルドハイムトンネリング現象によっ
て、電流が流れ、フローティングゲート内の電荷量ＱF
が変化する。ここで、フローティングゲートの電位をφ
F Sとすると、 φF S＝（ＣPＶP＋ＣTＶT＋ＱF）／（ＣP＋ＣT＋Ｃ0） …（７） となる。ここで、ＣPは、ＶP電極８０６とフローティン
グゲート８０１の間の容量、ＣTは、ＶT電極８０７とフ
ローティングゲート８０１間の容量、Ｃ0は浮遊容量で
ある。また、ＶE電極８０８と電極８０７との間の容量
をＣEとする。
【００５２】動作は、実施例１のＮＭＯＳ１０５が無く
なって、代わりに、スイッチングトランジスタ８０５が
加わっただけで、Ｖi，ＶP，ＶE，ＶS，ＶTの、どの電
極の電位変化も一緒である。
【００５３】この原理は、スイッチングトランジスタ２
０５をＯＦＦすればフローティングゲートは８０１と８
０１’の２つの部分で分離されているため、電子の注
入、或いは、引き抜きの際に、ＶP、或いは、ＶEにプロ
グラミングパルスが印加されてもＮＭＯＳ８０２のゲー
ト８０１’の電位は一定である。これによって、８０７
電極に読み出された値φF S−ＶTN *はＶP、或いは、ＶE
にプログラミングパルスが印加されている間も一定に保
たれる。従って、第一の実施例と同等の効果が得られ
る。
【００５４】（実施例３）図９は本発明の第３の実施例
である。
【００５５】図１と異なるのは、図１におけるＰＭＯＳ
トランジスタ１０３がＮＭＯＳトランジスタ９０４に置
き変わりＮＭＯＳトランジスタ９０４のゲート電極がＶ
Sの信号線に接続されていること、及び、ＮＭＯＳトラ
ンジスタ１０５が無くなったことである。
【００５６】９０１は、フローティングゲートであり、
ＮＭＯＳトランジスタ９０２のゲート電極となってい
る。９０３は、ＮＭＯＳトランジスタである。ＮＭＯＳ
９０３のゲートはＶiの信号線に接続されている。ＶPは
プログラミングパルス印加用の電極であり、フローティ
ングゲート９０１の電位を決めるための入力ゲートとし
ても用いられる。また、ＶEも、プログラミングパルス
印加用の電極である。フローティングゲート９０１と、
書き込み電極９０６の間には、例えば、１００Åの厚さ
のＳｉＯ2膜が形成されており、両者の電位差が十分大
きく、例えば、１０Ｖ程度になったとき、ファウラーノ
ルドハイムトンネリング現象によって、電流が流れ、フ
ローティングゲート９０１内の電荷量ＱFが変化する。
ここで、フローティングゲートの電位をφF Sとすると、 φF S＝（ＣPＶP＋ＣTＶT＋ＱF）／（ＣP＋ＣT＋Ｃ0） …（８） となる。ここで、ＣPは、ＶP電極９０５とフローティン
グゲート９０１の間の容量、ＣTは、ＶT電極９０６とフ
ローティングゲート間の容量、Ｃ0は浮遊容量である。
また、ＶE電極９０７と電極９０６との間の容量をＣEと
する。
【００５７】動作は、実施例１のＰＭＯＳ１０３とＮＭ
ＯＳ１０５が無くなって、代わりに、ＮＭＯＳトランジ
スタ９０４が加わっただけで、Ｖi，ＶP，ＶE，ＶS，Ｖ
Tの、どの電極の電位変化も一緒である。
【００５８】この原理は、ＮＭＯＳトランジスタ９０４
をＯＦＦすれば、ＮＭＯＳトランジスタ９０２のドレイ
ン端子が電源から切断されるため、電子の注入、或い
は、引き抜きの際に、ＶP、或いは、ＶEにプログラミン
グパルスが印加されてもＮＭＯＳ９０２のソース端子、
即ち、ＶT電極９０６の電位は一定である。これによっ
て、９０６電極に読み出された値φF S−ＶTN *は、ＶP、
或いは、ＶEにプログラミングパルスが印加されている
間も一定に保たれる。従って、第一の実施例と同等の効
果が得られる。
【００５９】（実施例４）以上実施例１乃至３に於い
て、フローティングゲートをもつＮＭＯＳトランジスタ
をＰＭＯＳトランジスタと置き換えて、Ｖiの信号線に
接続しているゲートをもつトランジスタの極性を逆にし
て、即ち、ＮＭＯＳトランジスタをＰＭＯＳトランジス
タに、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに
置き換えて、更に、２つの電源供給線の極性を逆にし、
信号線Ｖiを反転Ｖiにしても、実施例１と同様の動作で
実施例１と同等の効果が得られる。
【００６０】
【数３】
【００６１】（実施例５）図１０は本発明の第５の実施
例を示す回路図である。
【００６２】図１と異なるのは、図１に於けるＮＭＯＳ
トランジスタ１０２がＰＭＯＳトランジスタ１００２に
置き変わり、図１におけるＶT電極１０７が図１におけ
るＮＭＯＳトランジスタ１０２のソース端子ではなく、
ＰＭＯＳトランジスタ１００２のソース端子に接続さ
れ、図１に於けるＮＭＯＳトランジスタ１０５が無くな
ったことである。
【００６３】図１０で、１００１は、フローティングゲ
ートであり、ＰＭＯＳトランジスタ１００２のゲート電
極となっている。１００３は、ＰＭＯＳトランジスタ、
１００４はＮＭＯＳトランジスタである。ＰＭＯＳ１０
０３，ＮＭＯＳ１００４のゲートはＶiの信号線に接続
されている。ＶPはプログラミングパルス印加用の電極
であり、フローティングゲート１００１の電位を決める
ための入力ゲートとしても用いられる。また、ＶEも、
プログラミングパルス印加用の電極である。フローティ
ングゲート１００１と、書き込み電極１００６の間に
は、例えば、１００Åの厚さのＳｉＯ2膜が形成されて
おり、両者の電位差が十分大きく、例えば、１０Ｖ程度
になったとき、ファウラーノルドハイムトンネリング現
象によって、電流が流れ、フローティングゲート１００
１内の電荷量ＱFが変化する。ここで、フローティング
ゲートの電位をφF Sとすると、 φF S＝（ＣPＶP＋ＣTＶT＋ＱF）／（ＣP＋ＣT＋Ｃ0） …（９） となる。ここで、ＣPは、ＶP電極１００５とフローティ
ングゲート１００１の間の容量、ＣTは、ＶT電極１００
６とフローティングゲート間の容量、Ｃ0は浮遊容量で
ある。また、ＶE電極１００７と電極１００６との間の
容量をＣEとする。
【００６４】動作は、実施例１のＮＭＯＳ１０５が無く
なり、ＶSの信号線も無くなっただけで、Ｖi，ＶP，ＶE
の電位変化は同一である。注意すべき点は、ＰＭＯＳ１
００３，ＮＭＯＳ１００４のゲートがＶiではなく反転
Ｖiの信号線に接続されていることである。これによっ
て、電極１００６の電位ＶTはＶi＝ＶDD、即ち、反転Ｖ
i＝０のときには、ＶT＝ＶDDとなっているが、Ｖi＝
０、ＶDD、即ち、反転Ｖi＝ＶDDになったときには、実
施例１と同様に電極１００６の電位ＶTはφF S−ＶT P *と
なる。ただし、ＶTP *はＰＭＯＳトランジスタ１００２
のフローティングゲートから見た閾値である。この状態
でＶPもしくはＶEに正のプログラム電圧を印加する。
【００６５】この原理は、ＰＭＯＳトランジスタ１００
２のフローティングゲートに正の電圧を印加するとＰＭ
ＯＳトランジスタ１００２がオフしてしまうことを利用
して、Ｖi＝０、即ち、反転Ｖi＝ＶDDになった後で、電
子の注入、或いは、引き抜きの際に、ＶP、或いは、ＶE
に正のプログラミングパルスが印加されてもＰＭＯＳ１
００２のソース端子、即ち、ＶT電極１００６の電位は
一定である。これによって、１００６電極に読み出され
た値φF S−ＶTP *は、ＶP、或いは、ＶEにプログラミン
グパルスが印加されている間も一定に保たれる。従っ
て、第一の実施例と同等の効果が得られる。
【００６６】（実施例６）図１１は実施例６を説明する
回路図である。この図のように、ディファレンシャルに
して用いても良い。図１１で、１１０１はフローティン
グゲートであり、ＮＭＯＳトランジスタ１１０２、ＰＭ
ＯＳトランジスタ１１０３のゲート電極になっている。
Ｖ+，Ｖ-は、それぞれこの回路の２つの端子１１０４、
１１０４’に現れる出力電圧であり、電極１１０５と、
コンデンサＣ1、Ｃ2を介して結合している。１１０６は
ＮＭＯＳトランジスタでそのゲート電極は、信号線ＶS
に接続されている。ＶS＝ＶDDでＮＭＯＳ１１０６がオ
ンしていて、フローティングゲート１１０１の電位をφ
F S、とし、ＮＭＯＳトランジスタ１１０２、ＰＭＯＳト
ランジスタ１１０３の閾値をそれぞれ、ＶTN *、ＶTP *と
すると、Ｖi＝ＶDDのときには、Ｖ+＝０、Ｖ-＝ＶDDと
なり、例えば、Ｃ1＝Ｃ2、電極１１０５がフローティン
グであるとすると、１１０５の電位ＶEはＶE＝ＶDD／２
になり、Ｖi＝０のときには、Ｖ＋＝φF S−ＶTN *、Ｖ-
＝φF S−ＶTP *となり、１１０５の電位ＶEはＶE＝（２
φF S−ＶTN *−ＶTP *）／２となり、フローティングゲー
トの電圧がある定数シフトした値が読み出される。。も
し、｜ＶTN *｜＝｜ＶTP *｜であれば、ＶE＝φF Sとな
り、電極１１０５には、フローティングゲートの電圧が
そのまま読み出される。
【００６７】電子の注入、引き抜きを行う場合は、ＶE
として適当な電圧を印加して、実施例１と同様の動作に
より、実施例１と同等の効果が得られる。
【００６８】更に１１０７の部分は、そっくり、そのま
ま、実施例２乃至４で置き換えてもよいのはいうまでも
ない。また、図１２のような回路でも同等の効果が得ら
れる。
【００６９】（実施例７）図１３は実施例７を表す回路
図である。これは、実施例１の図１における電極１０８
をニューロン回路１３０２のＣＭＯＳνＭＯＳインバー
タのゲート電極とし、スイッチングトランジスタ１３０
４を介して、信号線ＶEと結合させたものである。
【００７０】この回路では、１３０１はニューラルネッ
トワークのシナプスとして用いた場合を示している。
【００７１】電子の注入、引き抜きを行う場合は、スイ
ッチトランジスタ１３０４をオンにして、ＶEとして適
当な電圧を印加して、実施例１と同様の動作により、実
施例１と同等の効果が得られる。
【００７２】フローティングゲート１３０６の電位を読
み出すときはスイッチトランジスタ１３０４をオフにし
て、電極１３０７をフローティングにしてＶiを０また
は、ＶDDにすると、１３０７に容量結合により読み出さ
れた値により、ニューロン回路１３０２の出力が決ま
る。
【００７３】１３０７において、１３０１と１３０２を
分離するスイッチトランジスタを設けても構わない。
【００７４】更に、１３０１は実施例６の様に、ディフ
ァレンシャルとして用いても構わない。
【００７５】以上の実施例１乃至７においてプログラム
電圧印加用電極は、複数であっても構わない。複数にす
ることによって、選択的にプログラミングできるように
なる。また、実施例１乃至７相互を適宜複数組み合わせ
ればより優れた効果が得られることはいうまでもない。
【００７６】
【発明の効果】本発明によれば、、少数の素子によって
シナプス結合が構成でき、しかも電力消費が非常に少な
いため、神経回路網の高集積化、低電力化が可能とな
る。さらに高精度のシナプス加重値の変更が可能とな
り、これによって初めて実用的なレベルのニューロンコ
ンピュータチップを実現することができるのである。
【図面の簡単な説明】
【図１】本発明の実施例１を説明する回路図である。
【図２】本発明の実施例１を説明する回路図である。
【図３】本発明の実施例１を説明する回路図である。
【図４】本発明の実施例１を説明する回路図である。
【図５】図１に示した回路の測定結果を示す図である。
【図６】本発明の実施例と従来例とを比較した実測デー
タを示す図である。
【図７】本発明の実施例１を説明する回路図である。
【図８】本発明の実施例２を説明する回路図である。
【図９】本発明の実施例３を説明する回路図である。
【図１０】本発明の実施例５を説明する回路図である。
【図１１】本発明の実施例６を説明する回路図である。
【図１２】本発明の実施例６を説明する他の回路図であ
る。
【図１３】本発明の実施例７を説明する回路図である。
【図１４】脳の基本単位をモデル化した図である。
【図１５】図１５（ａ）は１つの神経細胞、すなわち１
個のニューロンの機能を説明する概念図であり、図１５
（ｂ）はＺとＶoutの関係を表したグラフである。
【図１６】νＭＯＳ構造の一例を示す簡略化した概念図
である。
【図１７】図１６の構造を更に簡略化した図である。
【図１８】図１６のニューロン素子を用いたインバータ
ー回路図である。
【図１９】図１８の回路におけるＶout，ＶinをＺの関
数として示したグラフである。
【図２０】ＣＭＯＳニューロンゲートの断面構造を模式
的に表した図である
【図２１】１個のニューロン回路の構成を示す回路であ
る。
【図２２】従来の技術によるνＭＯＳトランジスタを用
いたシナプス結合も含むニューロン回路の基本構成の一
例を示す回路図である。
【図２３】図２３（ａ）は可変抵抗の実現方法の一例を
示す回路図であり、図２３（ｂ）はＶGGの値を制御する
一例を示す回路図である。
【図２４】図２３（ａ）はトンネル接合を有するＥＰＲ
ＯＭセルの閾電圧（ＶTH）を、データ書き込み用のパル
スの数の関数として示したグラフであり、図２３（ｂ）
は正のプログラム電圧をステップ関数的に印加した時の
フローティングゲートに注入される電子の数（ｎ）の時
間変化の様子を示したグラフである。
【符号の説明】
１０１，８０１，８０１’，９０１，１００１，１１０
１，１３０６ フローティングゲート（ＮＭＯＳトラン
ジスタのゲート電極）、 １０２，７０１，８０２，８０４，９０２，９０３，１
００２，１００４，１１０２ ＮＭＯＳトランジスタ １０３，７０２，８０３，９０４，１００３，１１０３
ＰＭＯＳトランジスタ、 １０４，１０５，１１０６ ＮＭＯＳトランジスタ、 １０６，８０６，９０５，１００５ ＶP電極、 １０７，９０６，１００６ ＶT電極、 １０８，８０８，９０７，１００７，１１０５，１３０
２ ＶE電極、 １０９ トンネル酸化膜部、 ７０３ 通常のインバータ、 ８０５，１３０４ スイッチングトランジスタ、 ８０７ 書き込み電極、 １１０４，１１０４’ 端子、 １１０７ 部分、 １３０１ ニューラルネットワークのシナプス、 １３０７ 電極、 １４０１ａ，１４０１ｂ，１４０１ｃ ニューロン、 １４０２ａ，１４０２ｂ，１４０２ｃ 神経繊維、 １４０３ａ，１４０３ｂ，１４０３ｃ シナプス結合、 １６０１ シリコン基板、 １６０２，１６０３ ソース及びドレイン、 １６０４ ゲート絶縁膜、 １６０６ フローティングゲート、 １６０７ 絶縁膜、 １６０８ 入力ゲート、 １６１０，１６１１ インバータを構成するための抵
抗、 １６１２ ＮＭＯＳトランジスタ、 ２００１ シリコン基板、 ２００２ ウェル、 ２００３ａ ソース、 ２００３ｂ ドレイン、 ２００４ａ ソース、 ２００４ｂ ドレイン、 ２００５ フローティングゲート、 ２００６ａ〜ｄ 入力ゲートの電極、 ２００７，２００８ 絶縁膜、 ２００９ フィールド酸化膜、 ２０１０ ＣＭＯＳニューロンゲート、 ２０１１ ＣＭＯＳのインバータ、 ２０１２ ＮＭＯＳトランジスタ ２０１３ ＰＭＯＳのトランジスタ、 ２０１４ ニューロン回路の出力端子、 ２２０１ ニューロン回路、 ２２０２ 他のニューロンの出力信号を伝える配線、 ２２０３ シナプス結合回路、 ２２０４ ＮＭＯＳトランジスタ、 ２２０５ ゲート電極、 ２２０６ ソース、 ２２０７ 結線、 ２３０１ ＭＯＳトランジスタ、 ２３０２ バイナリーカウンタ、 ２３０３ Ｄ／Ａコンバータ。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/792 (73)特許権者 598158521 アイ・アンド・エフ株式会社 東京都文京区本郷４丁目１番４号 コス モス本郷ビル (72)発明者 小坂 英生 宮城県仙台市青葉区荒巻字青葉（無番 地）東北大学工学部電子工学科内 (72)発明者 柴田 直 宮城県仙台市太白区日本平５番２号 (72)発明者 山下 毅雄 宮城県仙台市青葉区荒巻字青葉（無番 地）東北大学工学部電子工学科内 (72)発明者 大見 忠弘 宮城県仙台市青葉区米ケ袋２−１−17− 301 (56)参考文献 特開 昭59−175770（ＪＰ，Ａ) 特開 平６−125049（ＪＰ，Ａ) 特開 平４−333184（ＪＰ，Ａ) 特開 平６−20076（ＪＰ，Ａ) 特開 平３−144785（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 G06G 7/60 H01L 21/8247 H01L 27/115 H01L 29/788

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 電気的に絶縁されたフローティングゲー
    トと、前記フローティングゲートと第１の絶縁膜を介し
    て設けられた電荷注入用の第１の電極と、前記フローテ
    ィングゲートと第２の絶縁膜を介して設けられたプログ
    ラミングパルス印加用の少なくとも１つの第２の電極
    と、前記フローティングゲートをゲート電極とする少な
    くとも１つのＭＯＳ型トランジスタを有し、前記ＭＯＳ
    型トランジスタのソース電極より供給される電荷により
    前記第１の電極の電位を、前記フローティングゲートの
    電位より決定される所定の値に設定する機構と、前記第
    ２の電極に所定の電圧パルスを印加することにより、前
    記フローティングゲートと前記第１の電極との間で前記
    第１の絶縁膜を介して電荷の授受を生ぜしめる機構を有
    することを特徴とする半導体装置。
  2. 【請求項２】 前記第１の電極と前記ＭＯＳ型トランジ
    スタのソースとが、少なくとも１つのスイッチングトラ
    ンジスタを介して接続されていることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 前記フローティングゲートの前記ＭＯＳ
    型トランジスタのゲート電極部を有する第１の領域と、
    前記フローティングゲートの前記第１及び第２の電極と
    対向する部分を含む第２の領域とを有し、前記第１及び
    第２の領域を隔てる領域に、スイッチングトランジスタ
    が設けられていることを特徴とする請求項１または２記
    載の半導体装置。
  4. 【請求項４】 前記ＭＯＳ型トランジスタのドレインと
    電源供給ラインとが少なくとも１つのスイッチングトラ
    ンジスタを介して接続されていることを特徴とする請求
    項１ないし３のいずれか１項記載の半導体装置。
JP30067093A 1993-11-30 1993-11-30 半導体装置 Expired - Fee Related JP3289748B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP30067093A JP3289748B2 (ja) 1993-11-30 1993-11-30 半導体装置
PCT/JP1994/002000 WO1995015580A1 (fr) 1993-11-30 1994-11-29 Dispositif a semi-conducteurs
US08/656,288 US5818081A (en) 1993-11-30 1994-11-29 Semiconductor device
EP95901606A EP0739040A1 (en) 1993-11-30 1994-11-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30067093A JP3289748B2 (ja) 1993-11-30 1993-11-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH07153924A JPH07153924A (ja) 1995-06-16
JP3289748B2 true JP3289748B2 (ja) 2002-06-10

Family

ID=17887660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30067093A Expired - Fee Related JP3289748B2 (ja) 1993-11-30 1993-11-30 半導体装置

Country Status (4)

Country Link
US (1) US5818081A (ja)
EP (1) EP0739040A1 (ja)
JP (1) JP3289748B2 (ja)
WO (1) WO1995015580A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548529C1 (de) * 1995-12-22 1997-04-03 Siemens Ag Verfahren zur Herstellung eines Neuron-MOS-Transistors auf der Basis eines CMOS-Prozesses
JPH10177612A (ja) * 1996-10-16 1998-06-30 Hiroto Yasuura 論理演算回路
JPH10224224A (ja) * 1997-02-03 1998-08-21 Sunao Shibata 半導体演算装置
JPH10283793A (ja) * 1997-02-06 1998-10-23 Sunao Shibata 半導体回路
US5806054A (en) * 1997-02-14 1998-09-08 National Semiconductor Corporation Neuron MOSFET module structure for binary logic circuits
JPH10260817A (ja) 1997-03-15 1998-09-29 Sunao Shibata 半導体演算回路及びデ−タ処理装置
JPH10257352A (ja) 1997-03-15 1998-09-25 Sunao Shibata 半導体演算回路
JP4066211B2 (ja) * 1997-06-06 2008-03-26 財団法人国際科学振興財団 電荷転送増幅回路、電圧比較器及びセンスアンプ
DE19741209C1 (de) * 1997-09-18 1999-01-21 Siemens Ag Zellularer Automat als neuronales Netzwerk und dessen Verwendung
JPH1196276A (ja) 1997-09-22 1999-04-09 Sunao Shibata 半導体演算回路
JP3305267B2 (ja) * 1998-08-07 2002-07-22 株式会社モノリス シナプス素子、しきい値回路およびニューロン装置
US6829598B2 (en) 2000-10-02 2004-12-07 Texas Instruments Incorporated Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET
JP4663094B2 (ja) * 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
JP2004146403A (ja) * 2002-10-21 2004-05-20 Advantest Corp 伝送回路、ｃｍｏｓ半導体デバイス、及び設計方法
JP4780968B2 (ja) * 2005-01-25 2011-09-28 ルネサスエレクトロニクス株式会社 基準電圧回路
GB0506253D0 (en) * 2005-03-29 2005-05-04 Univ Ulster Electronic synapse device
US20070096777A1 (en) * 2005-11-01 2007-05-03 Dacheng Zhou Differential driver
KR100888483B1 (ko) * 2007-05-16 2009-03-12 삼성전자주식회사 공정 변동을 보상하는 기준 바이어스 회로
JP2009080892A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 半導体記憶装置
US7859320B2 (en) * 2008-03-14 2010-12-28 Via Technologies, Inc. Level shifter and level shifting method
US8694452B2 (en) * 2010-07-07 2014-04-08 Qualcomm Incorporated Methods and systems for CMOS implementation of neuron synapse
US8832009B2 (en) * 2012-05-15 2014-09-09 The United States Of America As Represented By The Secretary Of The Air Force Electronic charge sharing CMOS-memristor neural circuit
JP5858020B2 (ja) * 2013-10-03 2016-02-10 株式会社デンソー 群情報記憶認識装置
US11055607B2 (en) 2016-06-20 2021-07-06 International Business Machines Corporation Neural network using floating gate transistor
JP2021121876A (ja) * 2018-03-30 2021-08-26 ソニーセミコンダクタソリューションズ株式会社 積和演算装置及び積和演算方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258378A (en) * 1978-05-26 1981-03-24 Texas Instruments Incorporated Electrically alterable floating gate memory with self-aligned low-threshold series enhancement transistor
JPS6288368A (ja) * 1985-10-15 1987-04-22 Seiko Instr & Electronics Ltd 半導体不揮発性メモリ
JP2662559B2 (ja) * 1989-06-02 1997-10-15 直 柴田 半導体装置
JPH03144785A (ja) * 1989-10-31 1991-06-20 Fujitsu Ltd ニューロ素子
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
JPH04333184A (ja) * 1991-05-09 1992-11-20 Mitsubishi Electric Corp シナプス表現回路
US5237210A (en) * 1992-03-12 1993-08-17 Intel Corporation Neural network accomodating parallel synaptic weight adjustments for correlation learning algorithms
US5420822A (en) * 1992-03-31 1995-05-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
JP3269659B2 (ja) * 1992-05-27 2002-03-25 直 柴田 半導体装置
JP3119392B2 (ja) * 1992-06-03 2000-12-18 直 柴田 半導体装置

Also Published As

Publication number Publication date
JPH07153924A (ja) 1995-06-16
WO1995015580A1 (fr) 1995-06-08
EP0739040A1 (en) 1996-10-23
US5818081A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
JP3289748B2 (ja) 半導体装置
US5587668A (en) Semiconductor devices utilizing neuron MOS transistors
US5706403A (en) Semiconductor neural circuit device
US4999525A (en) Exclusive-or cell for pattern matching employing floating gate devices
EP0566739A1 (en) Semiconductor device
JPH06252744A (ja) 半導体集積回路
Milev et al. Analog implementation of ANN with inherent quadratic nonlinearity of the synapses
US5822497A (en) Data sorting circuit
JP3119392B2 (ja) 半導体装置
Ezzadeen et al. Low-overhead implementation of binarized neural networks employing robust 2t2r resistive ram bridges
JP3269659B2 (ja) 半導体装置
CN112734022B (zh) 一种具有识别和排序功能的四字符忆阻神经网络电路
US5247206A (en) Neural network accommodating parallel synaptic weight adjustments in a single cycle
US5594372A (en) Source follower using NMOS and PMOS transistors
CN115691613A (zh) 一种基于忆阻器的电荷型存内计算实现方法及其单元结构
US20220262426A1 (en) Memory System Capable of Performing a Bit Partitioning Process and an Internal Computation Process
Shibata et al. A self-learning neural-network LSI using neuron MOSFETs
JP3578749B2 (ja) 半導体装置
Srivastava Ternary input signal to binary bit output conversion CMOS integrated circuit design using neuron MOSFETs
JPH06187472A (ja) アナログニューラルネットワーク
TWI847837B (zh) 處理系統
Scott et al. An extremely low-voltage floating gate artificial neuron
Rai et al. Neuron Network with a Synapse of CMOS transistor and Anti-Parallel Memristors for Low power Implementations
Serb et al. An analogue-domain, switch-capacitor-based arithmetic-logic unit
JPH10224221A (ja) Ｄａ変換器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees