JP3452686B2 - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP3452686B2 JP3452686B2 JP11860495A JP11860495A JP3452686B2 JP 3452686 B2 JP3452686 B2 JP 3452686B2 JP 11860495 A JP11860495 A JP 11860495A JP 11860495 A JP11860495 A JP 11860495A JP 3452686 B2 JP3452686 B2 JP 3452686B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- image display
- output
- signal line
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
装置、より詳しくは受動回路を画像表示部と同一基板上
に形成するモノリシック型の画像表示装置に関するもの
である。
ティブ・マトリクス駆動方式のものが知られているが、
この画像表示装置60は、図16に示すように、画素ア
レイ61と、走査信号線駆動回路GDと、データ信号線
駆動回路SDとからなっている。画素アレイ61には、
多数の走査信号線GLi と多数のデータ信号線SLi と
が互いに交差する状態で備え、隣接する走査信号線GL
i 、GLi-1 と、隣接するデータ信号線SLi 、SL
i+1 とで包囲された部分に画素セル62がマトリクス状
に設けられている。データ信号線駆動回路SDは、タイ
ミング信号SPに同期して、入力された映像信号DAT
Aをサンプリングし、必要に応じて増幅して、各データ
信号線SLi に書き込む働きをする。走査信号線駆動回
路GDは、タイミング信号SPに同期して走査信号線G
Li を順次選択し、画素セル62内にあるスイッチング
素子の開閉を制御することにより、各データ信号線SL
i に書き込まれた映像信号(データ)を各画素セル62
に書き込むとともに、各画素セル62に書き込まれたデ
ータを保持させる働きをする。
して、入力された映像データをサンプリングするサンプ
リング信号を発生させる回路は、例えば図17に示すよ
うなシフトレジスタにより構成されるのが一般的であ
る。
液晶表示装置は、画素トランジスタの基板材料として透
明基板上に形成された非晶質シリコン薄膜が用いられ、
走査信号線駆動回路GDやデータ信号線駆動回路SDは
それぞれ外付けICで構成されてきたが、近年、大画面
化に伴う画素トランジスタの駆動力向上や、駆動ICの
実装コストの低減等の要求から、多結晶シリコン薄膜上
にモノリシックに画素アレイと駆動回路を形成する技術
が報告されている。更に、より一層の大画面化そしてコ
ストダウンを目指して、ガラスの歪み点(約600℃)
以下のプロセス温度で、素子をガラス基板上の多結晶シ
リコン薄膜上に形成することも試みられている。
でモノリシックに形成された駆動回路は、単結晶Si基
板上に形成された駆動回路よりも、製造プロセスにおい
てゴミの影響を受けやく、また、修正が困難であるた
め、前記シフトレジスタに1箇所でも欠陥があると異常
部位以降のサンプリングが正常に行われなくなり、駆動
回路全体が欠陥品となってしまうという問題がある。こ
のため、様々な手法が提案されており、例えば、特公平
2−708号公報においては、表示領域を挟んで対象に
一対の周辺駆動回路が配置され、それらを同一の表示領
域の信号配線に接続した液晶表示装置が開示されてい
る。
走査回路部が画素電極に接続されている同一のシリコン
材料からなるスイッチングトランジスタで形成され、該
走査回路部は同一機能を果たす並列に配置された複数の
回路構成部分からなり、該並列に配置された複数の回路
構成部分の信号出力端子は導電は緯線の一つに直結され
ている表示装置が開示されている。
表示領域を挟んで一対の走査信号線駆動回路が対称に形
成され、これらの出力が互いに接続された液晶表示装置
が開示されている。
駆動回路を複数設けることにより、一方の駆動回路が欠
陥を有していても、他の駆動回路により信号を供給し、
正常な画像を生成するものとなっている。
結晶シリコン薄膜上にモノリシックに形成されたトラン
ジスタは、一般的に、単結晶シリコン基板上に形成され
たトランジスタに比べて移動度が低いこと、そして、閾
値電圧が高いため駆動能力が低いことから、表示する情
報量の増大や動画の再生等、映像信号の広帯域化におけ
るネックとなっていた。
列のシフトレジスタをクロック信号の位相をずらせてシ
フトレジスタ系列Aとシフトレジスタ系列Bとを並列に
動作させることにより、同図(b)に示すように、見か
け上2倍の応答速度を得ることができる。
上させるために、前述した方法、すなわち、同一機能を
有する回路を対で設ける構成を採用すると、これらはす
べて素子数が本来必要とされる数の2倍程度必要となる
ため、コストが上昇してしまう他、パネル上の非表示エ
リアが増加するなどの不具合がある。
を有する駆動回路において、図19(a)に示すように
単純に不良のシフトレジスタA2の入力側と出力側とを
短絡させるのでは、シフトレジスタA2の出力段にシフ
トレジスタA1の出力段と同じ出力タイミングが入力さ
れることになるので、同図(b)に示すようにシフトレ
ジスタ系列間の時系列が入れ替わるだけでなく、この場
合には本来シフトレジスタA2において出力されるべき
映像信号が図示しないシフトレジスタA4の出力信号a
4 によって、出力されるため映像信号の位置がずれてし
まうという不具合がある。
ことなく、すなわち、同一機能を有する回路を複数設け
ることなく、素子の欠陥が生じても、補修可能な多相の
シフトレジスタ系列を有する画像表示装置を提供するこ
とを目的としている。
像表示装置は、上記の課題を解決するために、画素をマ
トリクス状に配する画像表示部が設けられるとともに、
上記画素を駆動するデータ信号線駆動回路と走査信号線
駆動回路との内、少なくともクロック位相の異なる複数
のシフトレジスタ系列から構成される信号線駆動回路
が、上記画素と同一の基板上にモノリシックに形成され
ている画像表示装置において、各シフトレジスタ系列の
シフトレジスタはそれぞれの入力及び出力を遮断する分
断手段を有する一方、互いに異なるシフトレジスタ系列
に属する二つのシフトレジスタに対して、出力タイミン
グが前にあるシフトレジスタを前シフトレジスタ、もう
一方を後シフトレジスタとすると、通常は電気的に分離
されている導通手段が、前シフトレジスタの出力段と後
シフトレジスタの出力信号線とを接続可能に設けられて
いることを特徴としている。
求項1記載の画像表示装置において、前シフトレジスタ
と後シフトレジスタとの出力タイミングが前後に連続し
ていることを特徴としている。
求項1記載の画像表示装置において、シフトレジスタ系
列を2つ以上有する2つのシフトレジスタ系列群が上記
画像表示部を間に挟んで形成される一方、上記前シフト
レジスタと後シフトレジスタとが同一シフトレジスタ系
列群内に設けられていることを特徴としている。
求項1又は2、3記載の画像表示装置において、シフト
レジスタとシフトレジスタの画像表示部側の出力段との
間に、シフトレジスタの出力信号と、このシフトレジス
タの出力タイミングを決定するクロック信号とが入力さ
れる論理回路が設けられていることを特徴としている。
求項1又は2記載の画像表示装置において、上記各シフ
トレジスタ系列のシフトレジスタが、走査信号線駆動回
路を構成するシフトレジスタであり、シフトレジスタ系
列を2つ以上有する2つのシフトレジスタ系列群が上記
画像表示部を間に挟んで形成される一方、上記後シフト
レジスタが、上記前シフトレジスタとは、上記画像表示
部を間に挟んで反対側に配されていることを特徴として
いる。
求項1〜5の何れか1項に記載の画像表示装置におい
て、前シフトレジスタとその出力段とを接続する出力信
号線と、後シフトレジスタの出力信号線とが同一の層に
形成されていると共に、上記導通手段として、絶縁層を
挟んで上記両出力信号線と交差し、レーザによる溶融短
絡が可能な接続信号線が設けられていることを特徴とし
ている。
求項1〜5の何れか1項に記載の画像表示装置におい
て、前シフトレジスタとその出力段とを接続する出力信
号線と、後シフトレジスタの出力信号線とが、上記導通
手段として絶縁層を介して交差するように配置されてお
り、上記両出力信号線は、その交差部位へのレーザの照
射により溶融短絡が可能であることを特徴としている。
求項7記載の画像表示装置において、上記両出力信号線
の内、上層側にある出力信号線の上記交差部位がパッド
状に形成されていることを特徴としている。
異なる複数のシフトレジスタ系列を並列に配置すること
により画像表示の高速化を図った、画素とモノリシック
にシフトレジスタが形成された画像表示装置において、
欠陥を有するシフトレジスタ(前シフトレジスタ)があ
っても、もう一方のシフトレジスタ系列に属するシフト
レジスタ(後シフトレジスタ)から出力信号を供給する
ことにより、上記前シフトレジスタの属するシフトレジ
スタ系列の前シフトレジスタ以降のシフトレジスタの動
作を行わせることが可能となる。それゆえ、これによ
り、予備のシフトレジスタを設けておく必要がなくなる
ので非表示部の面積を増大させることなく、シフトレジ
スタ系列の動作を改善可能な画像表示装置を提供するこ
とができる。
シフトレジスタと後シフトレジスタとの出力タイミング
が連続している。それゆえ、これにより、前シフトレジ
スタ以降のシフトレジスタの動作を必要以上に遅らせ
ず、出力信号の時系列が入れ替わることなく出力信号の
修復をすることができる。
を挟んで2つのシフトレジスタ系列群が形成されている
画像表示装置においては、同一シフトレジスタ系列群に
属し、かつ他のシフトレジスタ系列に属するシフトレジ
スタから出力信号の供給をさせるものである。それゆ
え、これにより、時系列の入れ替わりを最小限に抑制し
て、出力信号を補正するとともに、導通手段を画像表示
部の下面を引き回すように設ける必要はなく、導通手段
の構成が簡単になるので、請求項2と同様、予備のシフ
トレジスタを設けておく必要がなくなるので非表示部の
面積を増大させることなく、また、コストダウンが可能
となる。
は2、3記載の前シフトレジスタが欠陥を有していると
きに得られる修正信号と該前シフトレジスタに供給され
るクロック信号との論理演算を行って、画像表示部側に
供給することができる。それゆえ、これにより、上記修
正信号が、時系列上の不整合、例えば時系列上の重畳部
位や、出力の時系列上の入れ替わりを有していても、完
全に解消することができるので、請求項1又は2、3で
記載された効果が確実に得られるとともに、正確な画像
表示が可能な画像表示装置を提供することができる。
るシフトレジスタ(前シフトレジスタ)が、走査信号線
駆動回路を構成するシフトレジスタである場合には、画
像表示部を間に挟んで不良を有するシフトレジスタ(前
シフトレジスタ)とは反対側に配されたシフトレジスタ
(後シフトレジスタ)が生成する出力信号を利用するこ
とが可能となり、時系列の乱れが生じないようにするこ
ともできる。
スタ(前シフトレジスタ)が不良の場合に、前シフトレ
ジスタとその出力段とを接続する出力信号線と、後シフ
トレジスタの出力信号線とを接続することが可能とな
る。
スタ(前シフトレジスタ)が不良の場合に、前シフトレ
ジスタとその出力段とを接続する出力信号線と、後シフ
トレジスタの出力信号線とを接続することが可能とな
る。
る出力信号線の交差部位をパッド状として交差部位の配
線面積を増加させてやれば、製造時の精度を向上させる
必要なくより確実な短絡作業が行える。
基づいて説明すれば、以下の通りである。
とシフトレジスタ系列Bとを有する多相シフトレジスタ
回路において、シフトレジスタ系列Aの2段目、すなわ
ち、シフトレジスタA2に不良が生じた場合、図1
(b)の点線で示すように、シフトレジスタ系列Aにお
けるシフトレジスタA2以降の出力信号a2 、a3 、‥
‥は全て立ち上がらない状態となってしまう。
ジスタA2の次に出力タイミングのくるシフトレジスタ
系列B側のシフトレジスタB2の出力信号b2を、シフ
トレジスタA2の出力段に入力してやれば、シフトレジ
スタ系列Aのクロック信号CKAが次に立ち上がる前に
出力信号a2 を立ち上げることができるので、時系列
上、シフトレジスタ系列間における出力信号の出力タイ
ミングが入れ替わることはなく、信号の乱れを最小限に
抑えることができる。
当するシフトレジスタの出力が入力される回路系と、該
当するシフトレジスタに信号を入力する側の回路系とを
意味しており、図1(a)に示す上記のシフトレジスタ
A2の例で言えば、出力段は、信号線10に接続されて
いるシフトレジスタA3以降の回路系や信号線11に接
続される図示しないサンプルホールド回路等であり、入
力段はシフトレジスタA1である。
レジスタA2とシフトレジスタA2の出力段とを接続す
る信号線10及び信号線11と、シフトレジスタB2と
シフトレジスタB2の出力段とを接続する信号線12と
の間を導通可能な接続信号線13を予め設けておく。な
お、同図の接続信号線13の配置は、形而的に同一な他
の配置を含む一例を示すものである。この接続信号線1
3は通常、信号線10ないし12とは電気的に分離され
ている。そして、シフトレジスタA2が不良の場合に、
該接続信号線13を信号線10ないし12と導通させ
る。また、他の構成要件の配置、例えば、シフトレジス
タ出力に接続される信号線11の方向も、シフトレジス
タ系列Aとシフトレジスタ系列Bが同方向であってもよ
いことは言うまでもない。
ジスタ回路において、シフトレジスタA1とシフトレジ
スタB1の間やシフトレジスタB1とシフトレジスタA
2の間等、異なるシフトレジスタ系列間で出力タイミン
グが連続するシフトレジスタ間に設けられている。ま
た、接続信号線13を設けず、信号線10・11と信号
線12とを直接接続可能に形成してもよい。なお、上記
した信号線10ないし12と、接続信号線13との具体
的な導通方法やその他の導通方法については後述する。
クド・インバーターを用いたシフトレジスタに置き換え
たものが図2であるが、ここで、上記のようにシフトレ
ジスタA2が不良であるとすると、不良モードにもよる
が、シフトレジスタA2の出力の影響がシフトレジスタ
A2の出力段など他の回路部位に及ぶ場合には、信号線
10・11につながる配線部14・15を切断する。も
ちろん、影響が及ばない場合には切断を行わなくても良
い。この切断はレーザの照射等により行えばよい。ま
た、不良モードによっては、入力段に接続された他の回
路系に信号の乱れ等の影響を及ぼす場合もあり、このと
きには、さらにシフトレジスタA2の入力段側を他の回
路から切り離せばよい。
2との接続方法についていくつかの例を挙げ説明する。
には、例えば、図3(a)(d)に示すように、出力信
号線10と出力信号線12とを同一の層に形成し(プロ
セス効率を考慮すれば、両者を同一の材質で形成するこ
とが好ましい。)、絶縁層16を挟んで両信号線に交差
するように接続信号線13を設け、それらの交差部位1
9を、例えばレーザを用いて溶融させ短絡する構成とす
ればよい。
(b)(e)に示すように、出力信号線10と出力信号
線12とが、絶縁層16を介して交差するように配置し
て、この交差部位20にレーザを照射するなどして溶融
させ上下の配線を短絡させてもよい。この配線形状は上
記効果に影響を及ぼすものではなく、図3(c)に示す
ように、上層側にある出力信号線12の一部をパッド状
として交差部位20の配線面積を増加させてやれば、製
造時の精度を向上させる必要なくより確実な短絡作業が
行える。この場合、形状の変更部位は両方の配線部に設
けてもよいし、形状も他の形状、例えば、曲線を帯びて
いても良いし、変更部位を設ける場所も任意である。
10又は11と出力信号線12との間にTFT等のスイ
ッチング素子を設けておき、通常はOFF状態とし、シ
フトレジスタA2が欠陥を有していた場合に、ON状態
として短絡させる構成などとしてもよく、短絡させる方
法は上記に挙げた例に限定されるものではない。
トレジスタ系列を有する画像表示装置にも適応可能であ
るし、シフトレジスタの構成も、ダイナミック型や、ト
ランスファーゲートをその回路構成に含むものであって
もよい。さらに述べるならば、シフトレジスタに入力さ
れるクロック信号、タイミング信号の位相極性等が異な
っていても本実施例の効果に影響を与えるものではな
い。
明すれば、以下の通りである。なお、説明の便宜上、前
記の実施例で示した構成と同一の機能を有する構成に
は、同一の符号を付記し、その説明を省略する。
像表示部30を挟んで、両側にシフトレジスタ系列A、
C及びシフトレジスタ系列B、Dのそれぞれ2相からな
る計4相のシフトレジスタ系列を有している。このよう
に、画像表示部30の両側に各画素を駆動するための信
号線駆動回路を配置することにより、画像表示部30の
一方の側に設けるよりも、個々の画素を駆動するトラン
ジスタ等の素子の専有面積を2倍にすることができる。
逆に言えば、画素の高精彩化、高密度化が可能になる。
なお、上記において信号線駆動回路の実際の回路に設け
られているその他の回路、例えば、バッファ、サンプリ
ング回路、トランスファ回路、NOR回路等は、本実施
例を説明する上で不要なので省略している。
AのシフトレジスタA2が不良であれば、通常は図4
(b)の実線に示す出力信号を出力するところが、点線
に示す出力信号となり、シフトレジスタA2以降のシフ
トレジスタ系列Aにおける出力信号はすべて立ち上がら
ない状態のままとなってしまう。そこで、図5(a)に
示すように、シフトレジスタ系列Aと同一側に配されて
いるシフトレジスタ系列Cの出力の内、シフトレジスタ
A2の次に出力タイミングを有するシフトレジスタC2
の信号線c2 を、シフトレジスタA2の出力段に導通手
段として、例えば接続信号線21を用いて接続する。こ
の導通手段には前記実施例の図3に示した各種の接続方
法を使用すればよい。
される信号線にシフトレジスタC2の出力信号c2 を入
力させることにより、各ラインの出力信号は図5(b)
に示すものになる。同図において、出力信号a2 (=c
2 )の出力タイミングのみが時系列的に他の出力と異な
ってしまうが、1箇所程度の不良であれば、許容される
場合がある。また、不良を有するシフトレジスタA2
が、走査信号線駆動回路を構成するシフトレジスタであ
る場合には、反対側に配されたシフトレジスタB2が生
成する出力信号b2 を利用することが可能となり、上記
の時系列の乱れが生じないようにすることもできる。さ
らに、上記シフトレジスタが、映像信号をサンプリング
するためのサンプリングパルス生成回路を構成する回路
の一部である場合には、サンプリングされる映像信号の
時系列を変更することにより、上記時系列の乱れを補修
することが可能である。
説明すれば、以下の通りである。なお、説明の便宜上、
前記の実施例で示した構成と同一の機能を有する構成に
は、同一の符号を付記し、その説明を省略する。
トドライバ回路は、図6に示すように、シフトレジスタ
系列A・C及びシフトレジスタ系列B・Dのそれぞれ2
相からなり、計4相のシフトレジスタ系列を有してお
り、各シフトレジスタの画像表示部への出力段側にAN
D回路を設けるとともに、該シフトレジスタに入力され
るクロック信号と同タイミング(反転信号を含む)の信
号、例えば/CKAとCKAとが、交互に、シフトレジ
スタ系列Aの各信号線41、42、43に接続されたA
ND回路44、45、46に入力されている。なお、論
理回路、ここではAND回路44、45、46、に入力
される信号は、シフトレジスタに入力される信号(クロ
ック信号)と必ずしも同タイミングである必要はなく、
近いタイミングを有する信号であればよい。また、シフ
トレジスタ系列C側の出力信号線にもAND回路が接続
され、/CKCとCKCが入力されている。これは、画
像表示部の反対側に設けられたシフトレジスタ系列B、
Dにおいても同様である。
KAの反転信号を意味し、図中、
様に考えてよい。
される論理回路をAND回路としたが、例えば、AND
回路以外の論理回路でもよく、この様な場合、該論理回
路に入力される信号の極性、あるいは、該論理回路の出
力に接続される回路が適宜変更されることは言うまでも
ない。上記の構成により、図7に示すような時系列的に
食い違いのない出力信号を得ることができる。
の多相シフトレジスタ回路に適応させると、図8(a)
に示す構成となる。ただし、同図では、シフトレジスタ
系列B側の論理回路を省略している。その結果、得られ
る出力信号は同図(b)に示すように、an とbn との
位相の重なりや時系列の乱れが改善された出力号an′
とbn ′が得られる。また、同一系列の隣接する出力手
段ごとに論理和をとってやれば、タイミング信号SPと
同じパルス幅を得ることもできる。
ば、以下の通りである。なお、説明の便宜上、前記の実
施例で示した構成と同一の機能を有する構成には、同一
の符号を付記し、その説明を省略する。
表示装置における多相シフトレジスタ回路においても、
シフトレジスタ系列A・C及びシフトレジスタ系列B・
Dの各2相、計4相のシフトレジスタ系列を有してい
る。そして、省略されているが、補助信号Paを供給す
るための補助信号線50が上記の各シフトレジスタ系列
のシフトレジスタと導通可能に設けられている。同図
(a)ではシフトレジスタ系列AのシフトレジスタA2
に対して導通可能な接続信号線51のみが示されている
が、その他のシフトレジスタにも同様に接続信号線が設
けられている。これは、例えば、図3(b)(e)に示
したような構成を用いればよい。
には、例えば、シフトレジスタ系列Aの2段目のシフト
レジスタA2が不良であったとすると、シフトレジスタ
A2の入出力を必要により切断するとともに、交差部位
52・52にレーザを照射して、両配線を短絡させる。
この短絡させる手段は前述したように、スイッチング素
子等を用いてもよく、上記に限定されるものではない。
ジスタA2の出力信号a2 と同位相の補助信号Paを入
力することによりシフトレジスタA2の機能を代替させ
てやる。この結果、同図(b)に示すように、出力信号
a2 (=補助信号Pa)が出力され、画像表示装置の動
作を修復することができる。
替えスイッチが設けられており、本実施例の場合、シフ
トレジスタA2に不良があるために、補助信号Paは図
9(b)に示すものとされているが、他のシフトレジス
タや他のシフトレジスタ系列のシフトレジスタが不良で
ある場合には、上記の切り替えスイッチにより、それぞ
れのシフトレジスタに必要な信号に適宜変更可能とされ
ている。
ジスタの欠陥率に応じて複数設けてやれば、駆動する画
素数が増大しても、発生する欠陥シフトレジスタのほぼ
全てを修復することが可能となるので、画像表示装置全
体としての欠陥率を低減することができ、さらに歩留り
を向上させることができる。
ば、以下の通りである。尚、説明の便宜上、前記の実施
例で示した構成と同一の機能を有する構成には、同一の
符号を付記し、その説明を省略する。
トレジスタ回路には、シフトレジスタ系列Aとシフトレ
ジスタ系列Bが設けられている。ここで、図10(a)
に示すシフトレジスタ回路において、シフトレジスタ系
列Aの1段目のシフトレジスタA1が不良であったとす
ると、シフトレジスタ系列Aの全ての出力信号a1 、a
2 、a3 、・・・が同図に示す点線のように立ち下がっ
たままの状態となってしまうので、例えば、シフトレジ
スタ系列A内のトランジスタのゲート、配線交差部にレ
ーザを照射することにより、シフトレジスタA1をバイ
パスしてタイミング信号SPを伝達させればよいが、こ
の場合、当初のタイミングを有するタイミング信号を送
信したのでは、シフトレジスタ系列A、B間の出力信号
の時系列が全てずれてしまう。
イミング信号SP(B)、とは別にタイミング信号SP
(A)をシフトレジスタA1の出力段に入力する。この
タイミング信号SP(A)は、図示しない位相変換手段
より、タイミング信号SP(B)の位相を変換して得ら
れるものであり、シフトレジスタA1の次に出力タイミ
ングを有するシフトレジスタB1の出力信号b1 に対し
て、クロック信号が立ち上がる前に立ち上がり、立ち下
がるまでに立ち下がり、さらに、所定のタイミング信号
と同期間アクティブ状態を有するものとされている。従
って、図10(b)に示すように時系列的に整合性のあ
る出力信号を得ることができる。
18に基づいて説明すれば、以下の通りである。なお、
説明の便宜上、前記の実施例で示した構成と同一の機能
を有する構成には、同一の符号を付記し、その説明を省
略する。
トレジスタ回路には、図11(a)に示すようにシフト
レジスタ系列Aとシフトレジスタ系列Bが設けられてい
る。また、上記シフトレジスタ回路を有する走査信号線
駆動回路への映像信号入力部には、図示しないが映像信
号の時系列を変換する変換手段が設けられている。そし
て、通常、初段のシフトレジスタが不良でない場合、図
12(a)に示す映像信号が入力されると、各シフトレ
ジスタ系列に入力される映像信号ごとに時間軸伸長が行
われ、同図(b)に示すような順に、それぞれシフトレ
ジスタ系列A、Bに映像信号が振り分けられる。このと
き、図13に示すタイミングチャートとなるので、映像
信号とシフトレジスタの出力信号とが表1に示すように
対応する。
映像信号の位置にずれはなく正常に映像が表示される。
ば、シフトレジスタA1が不良のためシフトレジスタA
1の出力段と入力段とを導通させた場合、出力されるタ
イミングチャートは図11(b)に示すものとなる。こ
のタイミングチャートに従って、図12(b)に示され
る映像信号を取り込むと、図14から表2に示す対応と
なることがわかる。
−VA4−VA3−VA6のように取り込まれる映像信
号の並び位置が相対的にずれてしまうため、正常な映像
を再現することができない。そこで、図15に示すよう
にシフトレジスタ系列Aにより表示される映像信号の時
系列を上記変換手段を用いてクロック信号の半サイクル
だけ繰り上げると、表3に示す対応となる。
まれる映像信号は、本来の映像信号と異なることにな
り、また、シフトレジスタ系列Aとシフトレジスタ系列
Bとの相対的な時系列のずれが生じるが、映像信号の位
置的なずれは本来シフトレジスタA1が出力するはずで
あった出力信号a1 においてしか生じていない。もとも
と、走査線表示を高速に切り替え、目の残像現象を利用
して映像として認識しているので、映像信号の位置的な
ずれがなければ、全画面の1走査サイクル期間内におけ
る多少の時系列的な前後のずれは、映像を表示する上で
充分許容範囲内にあると言える。
のポイントは、画像表示装置の信号線駆動回路を構成す
るシフトレジスタに関して言えば、出力信号がアクティ
ブとなり始めるタイミングよりもむしろ、アクティブ期
間の終了するタイミングの時系列を乱さないところにあ
る点である。また、上記各実施例においては、同一系統
内のシフトレジスタ出力が前段と後段で一部重なる場合
について示しているが、この他の構成、例えば、シフト
レジスタの出力が重ならない構成でもよく、この場合、
上記各実施例が適宜変更されることは言うまでもない。
は、以上のように、画素をマトリクス状に配する画像表
示部が設けられるとともに、上記画素を駆動するデータ
信号線駆動回路と走査信号線駆動回路との内、少なくと
もクロック位相の異なる複数のシフトレジスタ系列から
構成される信号線駆動回路が、上記画素と同一の基板上
にモノリシックに形成されている画像表示装置におい
て、各シフトレジスタ系列のシフトレジスタはそれぞれ
の入力及び出力を遮断する分断手段を有する一方、互い
に異なるシフトレジスタ系列に属する二つのシフトレジ
スタに対して、出力タイミングが前にあるシフトレジス
タを前シフトレジスタ、もう一方を後シフトレジスタと
すると、通常は電気的に分離されている導通手段が、前
シフトレジスタの出力段と後シフトレジスタの出力信号
線とを接続可能に設けられている構成である。
スタに欠陥が生じて、該シフトレジスタの属するシフト
レジスタ系列の上記シフトレジスタ以降の出力段におけ
る障害が生じても、他の系列に属するシフトレジスタか
ら出力信号を供給してやることにより、上記の障害を改
善することができるので、予備のシフトレジスタを形成
する必要がなくなるという効果を奏する。
請求項1記載の画像表示装置において、前シフトレジス
タと後シフトレジスタとの出力タイミングが前後に連続
している構成である。
トレジスタ同士の出力信号の時系列を違えることなく表
示画像の修復が行えるという効果を奏する。
請求項1記載の画像表示装置において、シフトレジスタ
系列を2つ以上有する2つのシフトレジスタ系列群が上
記画像表示部を間に挟んで形成される一方、上記前シフ
トレジスタと後シフトレジスタとが同一シフトレジスタ
系列群内に設けられている構成である。
定されず、近くに設けられている他のシフトレジスタ系
列から出力信号を供給できるので、補助信号線等を長く
取る必要もなく、最小限の配置で済み、基板の構成が簡
単になるという効果を奏する。
請求項1又は2、3記載の画像表示装置において、シフ
トレジスタとシフトレジスタの画像表示部側の出力段と
の間に、シフトレジスタの出力信号と、このシフトレジ
スタの出力タイミングを決定するクロック信号とが入力
される論理回路が設けられている構成である。
わせて、該出力信号が成形され、最終的に得られる出力
信号間の時系列のずれや逆転を解消できるので、欠陥の
あるシフトレジスタがあっても、予備のシフトレジスタ
を設けておく必要はなく、しかも正確な画像表示が行え
るようになるという効果を奏する。
請求項1又は2記載の画像表示装置において、上記各シ
フトレジスタ系列のシフトレジスタが、走査信号線駆動
回路を構成するシフトレジスタであり、シフトレジスタ
系列を2つ以上有する2つのシフトレジスタ系列群が上
記画像表示部を間に挟んで形成される一方、上記後シフ
トレジスタが、上記前シフトレジスタとは、上記画像表
示部を間に挟んで反対側に配されている構成である。
(前シフトレジスタ)が、走査信号線駆動回路を構成す
るシフトレジスタである場合には、画像表示部を間に挟
んで不良を有するシフトレジスタ(前シフトレジスタ)
とは反対側に配されたシフトレジスタ(後シフトレジス
タ)が生成する出力信号を利用することが可能となり、
時系列の乱れが生じないようにすることもできるという
効果を奏する。
請求項1〜5の何れか1項に記載の画像表示装置におい
て、前シフトレジスタとその出力段とを接続する出力信
号線と、後シフトレジスタの出力信号線とが同一の層に
形成されていると共に、上記導通手段として、絶縁層を
挟んで上記両出力信号線と交差し、レーザによる溶融短
絡が可能な接続信号線が設けられている構成である。
スタ)が不良の場合に、前シフトレジスタとその出力段
とを接続する出力信号線と、後シフトレジスタの出力信
号線とを接続することが可能となるという効果を奏す
る。
置は、請求項1〜5の何れか1項に記載の画像表示装置
において、前シフトレジスタとその出力段とを接続する
出力信号線と、後シフトレジスタの出力信号線とが、上
記導通手段として絶縁層を介して交差するように配置さ
れており、上記両出力信号線は、その交差部位へのレー
ザの照射により溶融短絡が可能である構成である。
スタ)が不良の場合に、前シフトレジスタとその出力段
とを接続する出力信号線と、後シフトレジスタの出力信
号線とを接続することが可能となるという効果を奏す
る。
請求項7記載の画像表示装置において、上記両出力信号
線の内、上層側にある出力信号線の上記交差部位がパッ
ド状 に形成されている構成である。
部位をパッド状として交差部位の配線面積を増加させて
やれば、製造時の精度を向上させる必要なくより確実な
短絡作業が行えるという効果を奏する。
路を示すもので、同図(a)はブロック図であり、同図
(b)は該シフトレジスタ回路における入出力信号のタ
イミングチャートである。
路図である。
(a)は接続信号線を用いる方法の一例を示す図であ
り、同図(b)は信号線同士を直接接続する方法の一例
を示す図であり、同図(c)は信号線同士を直接接続す
る方法の他の例を示す図であり、同図(d)は同図
(a)のX−X矢視断面図であり、同図(e)は同図
(b)のY−Y矢視断面図である。
ので、同図(a)はブロック図であり、同図(b)は該
シフトレジスタ回路における入出力信号のタイミングチ
ャートである。
した実施例を示すもので、同図(a)はブロック図であ
り、同図(b)は該シフトレジスタ回路における入出力
信号のタイミングチャートである。
スタ回路を示すブロック図である。
信号のタイミングチャートである。
ジスタ回路を示すもので、同図(a)はブロック図であ
り、同図(b)は該シフトレジスタ回路における入出力
信号のタイミングチャートである。
ジスタ回路を示すもので、同図(a)はブロック図であ
り、同図(b)は該シフトレジスタ回路における入出力
信号のタイミングチャートである。
レジスタ回路を示すもので、同図(a)はブロック図で
あり、同図(b)は該シフトレジスタ回路における入出
力信号のタイミングチャートである。
レジスタ回路を示すもので、同図(a)はブロック図で
あり、同図(b)は該シフトレジスタ回路における入出
力信号のタイミングチャートである。
る映像信号の状態を示すものであり、同図(a)は映像
信号であり、同図(b)はシフトレジスタ系列の数に応
じて分離された映像信号である。
初段のシフトレジスタが正常な場合に、図12(b)の
映像信号が入力された時のサンプリング状態を示す図で
ある。
一方のシフトレジスタ系列の初段のシフトレジスタが異
常な場合に、図12(b)の映像信号が入力された時の
サンプリング状態を示す図である。
一方のシフトレジスタ系列の初段のシフトレジスタが異
常な場合に、図12(b)の映像信号を変換手段により
変換した映像信号が入力された時のサンプリング状態を
示す図である。
略図である。
トレジスタの一構成例を示す回路図である。
ジスタを示すもので、同図(a)はブロック図であり、
同図(b)は該シフトレジスタ回路における入出力信号
のタイミングチャートである。
ていた場合の一修正例を示すもので、同図(a)はブロ
ック図であり、同図(b)は該シフトレジスタ回路にお
ける入出力信号のタイミングチャートである。
Claims (8)
- 【請求項1】画素をマトリクス状に配する画像表示部が
設けられるとともに、上記画素を駆動するデータ信号線
駆動回路と走査信号線駆動回路との内、少なくともクロ
ック位相の異なる複数のシフトレジスタ系列から構成さ
れる信号線駆動回路が、上記画素と同一の基板上にモノ
リシックに形成されている画像表示装置において、 各シフトレジスタ系列のシフトレジスタはそれぞれの入
力及び出力を遮断する分断手段を有する一方、互いに異
なるシフトレジスタ系列に属する二つのシフトレジスタ
に対して、出力タイミングが前にあるシフトレジスタを
前シフトレジスタ、もう一方を後シフトレジスタとする
と、通常は電気的に分離されている導通手段が、前シフ
トレジスタの出力段と後シフトレジスタの出力信号線と
を接続可能に設けられていることを特徴とする画像表示
装置。 - 【請求項2】前シフトレジスタと後シフトレジスタとの
出力タイミングが前後に連続していることを特徴とする
請求項1記載の画像表示装置。 - 【請求項3】シフトレジスタ系列を2つ以上有する2つ
のシフトレジスタ系列群が上記画像表示部を間に挟んで
形成される一方、上記前シフトレジスタと後シフトレジ
スタとが同一シフトレジスタ系列群内に設けられている
ことを特徴とする請求項1記載の画像表示装置。 - 【請求項4】シフトレジスタとシフトレジスタの画像表
示部側の出力段との間に、シフトレジスタの出力信号
と、このシフトレジスタの出力タイミングを決定するク
ロック信号とが入力される論理回路が設けられているこ
とを特徴とする請求項1又は2、3記載の画像表示装
置。 - 【請求項5】上記各シフトレジスタ系列のシフトレジス
タが、走査信号線駆動回路を構成す るシフトレジスタで
あり、シフトレジスタ系列を2つ以上有する2つのシフ
トレジスタ系列群が上記画像表示部を間に挟んで形成さ
れる一方、上記後シフトレジスタが、上記前シフトレジ
スタとは、上記画像表示部を間に挟んで反対側に配され
ていることを特徴とする請求項1又は2記載の画像表示
装置。 - 【請求項6】前シフトレジスタとその出力段とを接続す
る出力信号線と、後シフトレジスタの出力信号線とが同
一の層に形成されていると共に、 上記導通手段として、絶縁層を挟んで上記両出力信号線
と交差し、レーザによる溶融短絡が可能な接続信号線が
設けられていることを特徴とする請求項1〜5の何れか
1項に記載の画像表示装置。 - 【請求項7】前シフトレジスタとその出力段とを接続す
る出力信号線と、後シフトレジスタの出力信号線とが、
上記導通手段として絶縁層を介して交差するように配置
されており、上記両出力信号線は、その交差部位へのレ
ーザの照射により溶融短絡が可能であることを特徴とす
る請求項1〜5の何れか1項に記載の画像表示装置。 - 【請求項8】上記両出力信号線の内、上層側にある出力
信号線の上記交差部位がパッド状に形成されていること
を特徴とする請求項7記載の画像表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11860495A JP3452686B2 (ja) | 1995-05-17 | 1995-05-17 | 画像表示装置 |
TW084111472A TW280898B (en) | 1994-12-28 | 1995-10-30 | The matrix type image display apparatus |
US08/556,140 US5926156A (en) | 1994-12-28 | 1995-11-09 | Matrix type image display using backup circuitry |
KR1019950046961A KR100211606B1 (ko) | 1994-12-28 | 1995-12-01 | 매트릭스형 화상표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11860495A JP3452686B2 (ja) | 1995-05-17 | 1995-05-17 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08313931A JPH08313931A (ja) | 1996-11-29 |
JP3452686B2 true JP3452686B2 (ja) | 2003-09-29 |
Family
ID=14740684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11860495A Expired - Fee Related JP3452686B2 (ja) | 1994-12-28 | 1995-05-17 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3452686B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101147125B1 (ko) * | 2005-05-26 | 2012-05-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법 |
KR20070052501A (ko) | 2005-11-17 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치 |
KR101279303B1 (ko) | 2006-11-10 | 2013-07-05 | 엘지디스플레이 주식회사 | 광학 필름 및 이의 제조 방법, 그리고 액정 표시 장치 |
US20080211760A1 (en) * | 2006-12-11 | 2008-09-04 | Seung-Soo Baek | Liquid Crystal Display and Gate Driving Circuit Thereof |
-
1995
- 1995-05-17 JP JP11860495A patent/JP3452686B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08313931A (ja) | 1996-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784880B2 (en) | Electro-optical device, clock signal adjusting method and circuit therefor, producing method therefor, and electronic equipment | |
KR100211606B1 (ko) | 매트릭스형 화상표시장치 | |
JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
KR20070076293A (ko) | 액정 표시 장치 및 그의 복구 방법 | |
JPH11202295A (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
JP3536657B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
JP4691890B2 (ja) | 電気光学装置および電子機器 | |
JP3520756B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP3452686B2 (ja) | 画像表示装置 | |
JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
JP4007117B2 (ja) | 出力制御回路、駆動回路、電気光学装置および電子機器 | |
JP3056631B2 (ja) | 液晶表示装置 | |
JP3344680B2 (ja) | 画像表示装置 | |
JP3855575B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP3729032B2 (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
JP3352944B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
JP2012168226A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP3326639B2 (ja) | オーバーラップ除去機能付双方向走査回路 | |
JP4120306B2 (ja) | 電気光学装置、フレキシブルプリント基板及び電子機器 | |
JPH08305322A (ja) | 表示装置 | |
JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP3726675B2 (ja) | 電気光学パネル、その駆動回路、データ線駆動回路、走査線駆動回路および電子機器 | |
JP3654292B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP2004334114A (ja) | 電気光学パネルの駆動回路並びにこれを備えた電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |