JPH08305322A

JPH08305322A - 表示装置

Info

Publication number: JPH08305322A
Application number: JP11212995A
Authority: JP
Inventors: Osamu Sasaki; 修佐々木; Yutaka Yoneda; 裕米田; Manabu Matsuura; 学松浦
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-05-10
Filing date: 1995-05-10
Publication date: 1996-11-22

Abstract

(57)【要約】【構成】データ信号線１２からの同一のデータ信号
が、バッファ回路１３〜１５を介して３本のデータ信号
線１６〜１８に供給された後、サンプルホールド回路１
１のサンプリングスイッチ１９〜２３に供給される。サ
ンプルホールド回路１１にてサンプリングされたデータ
信号は、ソースバスライン５…に供給される。【効果】なまりやノイズの少ないデータ信号を正確に
サンプリングすることができるので、水平解像度の低下
および表示品位の低下を抑えた高解像度の表示が可能と
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等の表示
装置に関するものである。

【０００２】

【従来の技術】従来より、表示装置として、例えば液晶
表示装置（以下、ＬＣＤと称する）は、図１２に示すよ
うに、複数の絵素部１０４…を有する表示部１０１と、
各絵素部１０４を駆動する駆動回路としてのソースドラ
イバ１０２およびゲートドライバ１０３とで構成されて
いる。

【０００３】上記各絵素部１０４…は、ソースドライバ
１０２に接続された複数のソースバスライン１０５…と
ゲートドライバ１０３に接続された複数のゲートバスラ
イン１０６…との直交する部分にそれぞれ配置されてい
る。よって、各絵素部１０４…の配置は、表示部１０１
上でマトリクス状となる。

【０００４】また、絵素部１０４は、ＴＦＴ(Thin film
transistor)からなる絵素トランジスタ１０７と、絵素
容量１０８と、付加容量１０９とで構成され、絵素トラ
ンジスタ１０７のゲート端子はゲートバスライン１０６
に、ソース端子はソースバスライン１０５に、ドレイン
端子は絵素容量１０８および付加容量１０９に接続され
ている。

【０００５】ソースドライバ１０２は、シフトレジスタ
１１０と、トランジスタからなるサンプリングスイッチ
１１１、サンプリングコンデンサ１１２、データ信号線
１１３等で構成され、上記サンプリングスイッチ１１
１、サンプリングコンデンサ１１２、データ信号線１１
３およびソースバスライン１０５からサンプルホールド
回路１１４を形成している。

【０００６】上記シフトレジスタ１１０には、スタート
パルス（ＳＰ）、駆動クロック（ＣＫ、／ＣＫ）が入力
され、入力されたＳＰは、ＣＫ、／ＣＫに応じて順次シ
フトしてサンプルホールド回路１１４に出力される。

【０００７】ゲートドライバ１０３は、シフトレジスタ
１１５を有し、各ゲートバスライン１０６…に走査信号
を順次出力するようになっている。

【０００８】尚、上記表示部１０１、ソースドライバ１
０２およびゲートドライバ１０３は、同一基板上にモノ
リシックに形成されている場合と、表示部１０１のみが
絶縁基板上に形成されている場合とがある。

【０００９】ここで、上記構成の表示装置の動作につい
て以下に説明する。まず、ソースドライバ１０２のシフ
トレジスタ１１０に入力されたＳＰは、ＣＫ、／ＣＫに
より順次シフトしてサンプルホールド回路１１４に出力
され、サンプルホールド回路１１４でのサンプリングパ
ルスとなる。そして、入力されたサンプリングパルスに
よってサンプリングスイッチ１１１がＯＮ状態となり、
このサンプリングパルスが入力された時点でのデータ信
号線１１３のデータ信号がサンプリングされる。

【００１０】そして、サンプリングパルスによりサンプ
リングされたデータ信号は、サンプリングコンデンサ１
１２にホールドされソースバスライン信号としてソース
バスライン１０５に出力される。

【００１１】一方、ゲートドライバ１０３のシフトレジ
スタ１１５における各桁の出力は、走査信号（ゲートバ
スライン信号）として順次ゲートバスライン１０６…に
出力され、選択されたゲートバスライン１０６に繋がる
絵素トランジスタ１０７をＯＮし、その時点でのソース
バスライン信号を画像データとして絵素容量１０８およ
び付加容量１０９に順次書き込んでいく。

【００１２】そして、各絵素部１０４に対応した液晶を
駆動させることにより所望する表示を行うようになって
いる。

【００１３】したがって、上記構成のＬＣＤでは、上述
したように、ソースドライバ１０２は、表示部１０１側
で画像データを保持するパネルサンプルホールド方式と
なっている。このようなソースドライバ１０２を有する
ＬＣＤにおいては、水平走査方向の絵素部１０４が多く
なるとシフトレジスタ１１０の最下位桁に繋がる絵素部
１０４と最上位桁とに繋がる絵素部１０４とでは、画像
データの書込時間が異なる。このため、シフトレジスタ
１１０の上位桁に繋がる絵素部１０４では画像データの
書込時間を長くすることができるが、下位桁に繋がる絵
素部１０４では画像データの書込時間が十分にとれなく
なるという問題が生じる。

【００１４】そこで、上記の問題を解決するために、ソ
ースドライバ側で画像データを保持するドライバサンプ
ルホールド方式のソースドライバを使用したＬＣＤが提
案されている。

【００１５】以下に、上記ドライバサンプルホールド方
式のソースドライバを使用したＬＣＤについて説明す
る。尚、このＬＣＤでは、ソースドライバ以外は図１２
に示すＬＣＤと同様の表示部１０１およびゲートドライ
バ１０３を有するものとし、ここでの説明は、ドライバ
サンプルホールド方式のソースドライバについてのみ行
う。

【００１６】上記ドライバサンプルホールド方式のソー
スドライバは、図１２に示すソースドライバ１０２のサ
ンプルホールド回路１１４の出力側に、図１３に示すよ
うに、トランスファースイッチ１１６、ホールドコンデ
ンサ１１７、バッファ回路１１８、トランスファー信号
線１１９からなるトランスファー回路１２０が接続され
た構成となっている。

【００１７】即ち、サンプルホールド回路１１４にて１
走査線分のデータがサンプリングされた時点で、トラン
スファー回路１２０にてトランスファー信号線１１９か
らトランスファー信号が出力され、トランスファースイ
ッチ１１６がＯＮ状態となり、サンプルホールド回路１
１４のサンプリングコンデンサ１１２に保持されたデー
タが一斉にホールドコンデンサ１１７に転送された後、
次の走査期間のサンプリングが行われる。

【００１８】つまり、次の１走査線分のデータをサンプ
リングしている期間、ホールドコンデンサ１１７に保持
された前回の１走査線分のサンプリングデータがソース
バスライン信号として、バッファ回路１１８を介してソ
ースバスライン１０５（図１２）に印加され続ける。

【００１９】このように、ドライバサンプルホールド方
式のソースドライバを使用することで、水平走査方向の
絵素部１０４の数が多くなっても、それぞれの絵素部１
０４…への画像データの書込時間が十分にとれる。これ
によって、シフトレジスタ１１０の最下位桁に繋がる絵
素部１０４と最上位桁に繋がる絵素部１０４との間にお
いて、画像データの書込時間をほぼ同じにすることがで
きる。

【００２０】さらに、上記ＬＣＤが絶縁基板上にドライ
バモノリシックで形成されている場合、ｐ−ＳｉＴＦＴ
を用いて形成されるシフトレジスタを安定して動作させ
る速度は数ＭＨｚ程度であり、高速動作が要求される水
平方向の絵素数が多いＬＣＤのソースドライバ内のシフ
トレジスタでは、シフトレジスタの動作速度が不足する
といった不具合が生じる。

【００２１】そこで、シフトレジスタの動作速度を低減
するために、例えば図１４に示すように、複数系統、こ
の場合４系統のシフトレジスタ１３１〜１３４を設け
て、それぞれのシフトレジスタ１３１〜１３４には、位
相の異なるＣＫ１〜ＣＫ４、／ＣＫ１〜／ＣＫ４で動作
させることにより、全体のシフト速度はそのままで、各
段のシフトレジスタ１３１〜１３４を低速で動作させる
ソースドライバが提案されている。

【００２２】上記４系統のシフトレジスタ１３１〜１３
４を有するソースドライバでは、図１５に示すように、
スタートパルスＳＰをＣＫ１〜ＣＫ４、／ＣＫ１〜／Ｃ
Ｋ４によって順次シフトし、サンプリングパルスＳＭＰ
１〜ＳＭＰ８を出力するようになっている。尚、４系統
のシフトレジスタ１３１〜１３４の出力であるＳＭＰ１
〜ＳＭＰ８の幅は、シフトレジスタが１系統の時の４倍
となっているが、各ＳＭＰ１〜ＳＭＰ８の位相のずれは
シフトレジスタが１系統の時と同じである。

【００２３】

【発明が解決しようとする課題】ところが、上記４系統
のシフトレジスタ１３１〜１３４を有するソースドライ
バでは、図１５に示すように、各サンプリングパルスＳ
ＭＰ１〜ＳＭＰ８が互いにオーバーラップする形とな
る。このため、ある瞬間をみた場合、常に８個のサンプ
リングトランジスタ１１１…がＯＮとなっている。つま
り、データ信号線１１３、或いはデータ信号出力回路に
対しては、サンプリングトランジスタ１１１…を介して
８個のサンプリングコンデンサ１１２…の容量がその負
荷となる。さらに、データ信号線１１３には配線抵抗
が、また、サンプリングトランジスタ１１１にはＯＮ抵
抗が存在するため、各サンプリングコンデンサ１１２で
のデータ信号はＲＣ積分回路の時定数の作用で応答が悪
化し、元のデータ信号と比べて波形のなまったものとな
る。

【００２４】このようになまった波形をもとになされる
データ信号のサンプリングでは、元々データ信号が有す
る帯域情報が失われているので、水平解像度の低い表示
となる。さらに、走査信号においても（図示しない）、
構成によってはゲートシフトレジスタの隣接する２つの
出力がオーバーラップしており絵素部分についても上記
したソースドライバのサンプリング部と同様の不具合を
生じる。

【００２５】このような不具合を防ぐために、各シフト
レジスタ１３１〜１３４毎に、映像信号線を配設した表
示装置が提案されている。この場合、例えば、図１５に
示すサンプリングパルスのＮ番目（ＳＭＰ１）の立ち下
がりと、Ｎ＋８番目（ＳＭＰ９）の立ち上がりとが同一
のタイミングとなっているが、実際には信号波形のなま
りや遅延により、Ｎ番目のサンプリングトランジスタ１
１１が完全にＯＦＦとなる前にＮ＋８番目のサンプリン
グトランジスタ１１１が同時にＯＮする現象が生じる。

【００２６】このような現象が生じると、上述のよう
に、映像信号線を複数に分けたとしても、ソースドライ
バのＮ番目のサンプルホールド回路１１４のサンプリン
グデータはＮ＋４のサンプリング信号のみならず、Ｎ＋
８番目のサンプリングデータによっても影響を受けるこ
とになり、ゴースト現象或いはノイズとして表示に悪影
響を与えることになる。

【００２７】さらに、上述の現象は、表示部でも同様に
起こり得る。このため、例えば、本件出願人は、特願平
５−３００５３７号において、同一の映像信号線を駆動
回路の外部で複数に分岐した表示装置を提案している。
このように、同一の映像信号線を駆動回路の外部で複数
に分岐することで、一本の映像信号線に接続されたサン
プリング回路が同時に複数個ＯＮとなることがなく、こ
れによって、各映像信号線中の信号のなまりを小さく
し、表示装置の解像度を向上させている。

【００２８】ところで、同一の映像信号線を単に複数に
分割しても、パネルと同一基板上で複数に分割している
場合には、フレキシブル基板等との接触抵抗、配線抵
抗、更には映像信号供給源の出力インピーダンスによ
り、時定数を大きくはできるが、ゴーストの発生を完全
に抑えることはできない。また、パネル外部で同一の映
像信号線を単に複数に分割しても、上記したフレキシブ
ル基板等との接触抵抗、配線抵抗、更には映像信号供給
源の出力インピーダンスにより、時定数を大きくはでき
るが、ゴーストの発生を完全に抑えることはできない。

【００２９】また、ソースドライバを構成する同一のデ
ータ信号線に繋がるサンプリング回路についてみてみる
と、サンプリングトランジスタにはＯＦＦ抵抗が存在す
るが、サンプリングトランジスタのＯＦＦ抵抗が十分に
大きくないと、サンプリングコンデンサに書き込まれて
いるサンプリングデータがトランジスタのＯＦＦ抵抗、
データ信号線を通してお互いにクロストークするという
不具合が生じる。

【００３０】本発明は、上記の各問題点に鑑みなされた
ものであって、その目的は、隣接するトランジスタが同
時にＯＮすることによる、データ信号のなまりや、デー
タ信号のノイズを低減させると共に、トランジスタのＯ
ＦＦ特性の不足および低下によるクロストークを低減
し、ゴースト現象を防止すると共に、水平解像度の低下
やクロストークによる表示品位の低下を抑えた高解像度
の表示を実現し得る表示装置を提供することにある。

【００３１】

【課題を解決するための手段】請求項１の表示装置は、
データ信号がそれぞれ供給される複数のデータ信号線
と、上記複数のデータ信号線から供給されるデータ信号
をそれぞれサンプリングする複数のサンプリング回路
と、上記複数のサンプリング回路にそれぞれ接続される
複数のデータバスラインと、上記複数のデータバスライ
ンに接続されると共に、マトリクス状に配された複数の
絵素部と、上記サンプリング回路を含み、上記データバ
スラインを駆動する駆動回路とを備え、上記複数のデー
タ信号線の少なくとも２本は、同一データ信号が供給さ
れると共に、それぞれが異なるバッファ回路を介して異
なるサンプリング回路に接続されていることを特徴とし
ている。

【００３２】請求項２の表示装置は、請求項１記載の表
示装置において、複数のサンプリング回路のうち、サン
プリングのタイミングが同期するサンプリング回路は、
それぞれ異なるデータ信号線に接続されると共に、それ
ぞれのサンプリング回路のＯＮ期間が時間的に重なりを
持たないことを特徴としている。

【００３３】請求項３の表示装置は、請求項１または２
記載の表示装置において、バッファ回路は、サンプリン
グ回路と同一の基板上に形成されていることを特徴とし
ている。

【００３４】請求項４の表示装置は、データ信号がそれ
ぞれ供給される複数のデータ信号線と、上記複数のデー
タ信号線から供給されるデータ信号をそれぞれサンプリ
ングする複数のサンプリング回路と、上記複数のサンプ
リング回路にそれぞれ接続される複数のデータバスライ
ンと、上記複数のデータバスラインに接続されると共
に、マトリクス状に配された複数の絵素部と、上記サン
プリング回路を含み、上記データバスラインを駆動する
駆動回路とを備え、上記データ信号線は、表示の水平方
向で複数に分断されると共に、分断された各々の信号線
は、それぞれ異なるバッファ回路を介してサンプリング
回路に接続されていることを特徴としている。

【００３５】請求項５の表示装置は、データ信号がそれ
ぞれ供給される複数のデータ信号線と、上記複数のデー
タ信号線から供給されるデータ信号をそれぞれサンプリ
ングする複数のサンプリング回路と、上記複数のサンプ
リング回路にそれぞれ接続される複数のデータバスライ
ンと、上記複数のデータバスラインに接続されると共
に、マトリクス状に配された複数の絵素部と、上記サン
プリング回路を含み、上記データバスラインを駆動する
駆動回路とを備え、上記複数の絵素部のうち、列方向に
隣接する複数の絵素部には、それぞれ異なるデータバス
ラインが接続されると共に、これらデータバスラインに
は、バッファ回路を介して同一のサンプリング回路が接
続されていることを特徴としている。

【００３６】請求項６の表示装置は、請求項１、２、
３、４または５記載の表示装置において、駆動回路と、
複数の絵素部からなる画像表示部とが同一基板上にモノ
リシックに形成されていることを特徴としている。

【００３７】

【作用】請求項１の構成によれば、複数のデータ信号線
の少なくとも２本は、同一データ信号が供給されると共
に、それぞれが異なるバッファ回路を介して異なるサン
プリング回路に接続されていることで、同一データ信号
が供給される隣接するサンプリング回路の電気的な繋が
りを疎にすることができる。

【００３８】これにより、同一データ信号が供給される
隣接するサンプリング回路が同時にＯＮ状態となって
も、このときに発生するノイズによって、同一データ信
号が供給される他の隣接するサンプリング回路に影響を
与えないようになる。即ち、上記ノイズによって誤った
データ信号がサンプリングされないようになる。

【００３９】また、隣接するサンプリング回路が同一デ
ータ信号線に接続されていないことから、一本のデータ
信号線の負荷を低減することができるので、データ信号
のなまりを低減することができる。

【００４０】したがって、隣接するサンプリング回路で
は、データ信号のなまりによる誤サンプリングが無く、
且つ互いにＯＮ・ＯＦＦ時の影響を受ず、常に正確なデ
ータ信号をサンプリングし、サンプリングしたデータ信
号をデータバスラインに供給することができるので、絵
素部でのサンプリング回路のＯＮ・ＯＦＦ特性の不良に
よるクロストークを低減させることができる。よって、
クロストークによる表示品位の低下を抑えた高解像度の
表示を可能としている。

【００４１】請求項２の構成によれば、サンプリングの
タイミングが同期するサンプリング回路が、それぞれ異
なるデータ信号線に接続されると共に、それぞれのサン
プリング回路のＯＮ期間が重ならないことで、一つのサ
ンプリング回路がＯＦＦ状態となる瞬間に他のサンプリ
ング回路がＯＮ状態となることにより生じるノイズの低
減を図ることができる。

【００４２】請求項３の構成によれば、サンプリング回
路に接続されたバッファ回路が、サンプリング回路と同
一の基板上に形成されていることで、バッファ回路とサ
ンプリング回路とを接続するフレキシブル基板等の接触
抵抗、配線抵抗等によるデータ信号の劣化を抑制するこ
とができる。また、バッファ回路とサンプリング回路と
を接続するための接続端子の増加を抑制でき、実装に伴
う信頼性を向上させることができる。

【００４３】請求項４の構成によれば、データ信号線
は、表示の水平方向で複数に分断されると共に、分断さ
れた各々の信号線は、それぞれ異なるバッファ回路を介
してサンプリング回路に接続されていることで、データ
信号線に対する負荷を低減することができる。これによ
り、データ信号線の抵抗および容量を低減することがで
きるので、よりデータ信号線におけるデータ信号の劣化
を低減させ、サンプリング時のノイズの低減を図ること
ができる。

【００４４】請求項５の構成によれば、複数の絵素部の
うち、列方向に隣接する複数の絵素部には、それぞれ異
なるデータバスラインが接続されると共に、これらデー
タバスラインには、バッファ回路を介して同一のサンプ
リング回路が接続されていることで、列方向に隣接する
絵素部の干渉を抑えることができる。これにより、絵素
部同士のクロストークを低減することができるので、表
示品位を向上させることができる。

【００４５】請求項６の構成によれば、駆動回路と、複
数の絵素部からなる画像表示部とが同一基板上にモノリ
シックに形成されていることで、大画面化に伴う画素ト
ランジスタの駆動力向上や、駆動ＩＣの実装コストの低
減等を図ることができる。

【００４６】

【実施例】

〔実施例１〕本発明の一実施例について図１ないし図３
に基づいて説明すれば、以下の通りである。尚、本実施
例では、表示装置として液晶表示装置（以下、ＬＣＤと
称する）について説明し、後述する他の実施例において
も同様とする。

【００４７】本実施例に係るＬＣＤは、図２に示すよう
に、マトリクス状に配された複数の絵素部４…を有する
表示部１と、各絵素部４…を駆動する駆動回路としての
ソースドライバ２およびゲートドライバ３とから構成さ
れている。

【００４８】表示部１には、ソースドライバ２に接続さ
れた複数のソースバスライン５…と、ゲートドライバ３
に接続された複数のゲートバスライン６…とが直交する
ように配置されており、ソースバスライン５とゲートバ
スライン６との交差部に絵素部４が配置されている。即
ち、表示部１は、ソースドライバ２からの映像信号等の
データ信号とゲートドライバ３からの走査信号とによっ
て絵素部４を駆動させ、図示しない液晶層の液晶の配向
状態を変化させて所望する画像を表示するようになって
いる。

【００４９】上記絵素部４は、ＴＦＴ(Thin film trans
istor)からなる絵素トランジスタ７と、絵素容量８と、
付加容量９とで構成され、絵素トランジスタ７のゲート
端子はゲートバスライン６に、ソース端子はソースバス
ライン５に、ドレイン端子は絵素容量８および付加容量
９に接続されている。即ち、絵素トランジスタ７は、走
査信号によってＯＮされると、絵素容量８および付加容
量９にソースバスライン５からのソースバスライン信号
（映像信号）が書き込まれるようになっている。

【００５０】ソースドライバ２には、ソースシフトレジ
スタ１０と、ソースシフトレジスタ１０からのサンプリ
ングパルスによってデータ信号線１２からのデータ信号
をサンプリングするサンプルホールド回路１１とが設け
られている。尚、上記データ信号線１２は、ソースドラ
イバ２内で３つに分岐され、バッファ回路１３〜１５を
介して３つのデータ信号線１６〜１８に接続されてい
る。尚、本実施例では、上記バッファ回路１３〜１５を
ソースドライバ２内に設けたが、これに限定されるもの
でなく、外部に設けても良い。即ち、データ信号線１２
をソースドライバ２内で分岐するのではなく、ソースド
ライバ２の外部で分岐しても良い。

【００５１】上記ソースシフトレジスタ１０には、スタ
ートパルス（ＳＰ）、駆動クロック（ＣＫ、／ＣＫ）が
入力され、入力されたＳＰは、ＣＫ、／ＣＫに応じて順
次シフトし、サンプリングパルスとしてサンプルホール
ド回路１１に出力される。

【００５２】サンプルホールド回路１１には、図１に示
すように、データ信号線１２からのデータ信号がバッフ
ァ回路１３〜１５を介して接続された３つのデータ信号
線１６〜１８から供給され、上記ソースシフトレジスタ
１０からのサンプリングパルスに応じて上記データ信号
をサンプリングするようになっている。即ち、同一デー
タ信号が３つに分岐され、それぞれの信号が別々にサン
プリングされる。

【００５３】上記サンプルホールド回路１１は、ソース
シフトレジスタ１０のサンプリングパルスに応じてデー
タ信号を順次サンプリングするＴＦＴからなるサンプリ
ングスイッチ１９〜２３と、サンプリングしたデータを
保持するホールドコンデンサ２４〜２８とを有してい
る。尚、一つのサンプリングスイッチと、それに接続さ
れた一つのサンプリングコンデンサとで一つのサンプリ
ング回路を構成している。

【００５４】上記サンプリングスイッチ１９〜２３のゲ
ート端子には、上記ソースシフトレジスタ１０からの出
力線１０ａ…がそれぞれ接続され、ソース端子には、一
本のデータ信号線１２から分岐されたデータ信号線１６
〜１８がそれぞれ接続されている。つまり、サンプリン
グスイッチ１９のソース端子には、データ信号線１６が
接続され、サンプリングスイッチ２０のソース端子に
は、データ信号線１７が接続され、サンプリングスイッ
チ２１のソース端子には、データ信号線１８が接続さ
れ、再びサンプリングスイッチ１９のソース端子には、
データ信号線１６が接続され、以下、順番にデータ信号
線１６〜１８が繰り返して接続される。

【００５５】以上のように、上記サンプリングスイッチ
１９〜２３は、同一のデータ信号線に繋がるサンプリン
グスイッチ、例えばデータ信号線１６に繋がるサンプリ
ングスイッチ１９とサンプリングスイッチ２２とが同時
にＯＮ状態とならないように接続されている。つまり、
各サンプリングスイッチ１９〜２３は、互いに電気的な
繋がりが疎になっている。

【００５６】ここで、上記構成のＬＣＤの動作につい
て、図３の動作タイミングチャートを参照しながら以下
に説明する。

【００５７】まず、１走査期間について、ソースドライ
バ２のソースシフトレジスタ１０に入力されたＳＰは、
ＣＫ、／ＣＫにより順次シフトしてサンプルホールド回
路１１に出力され、サンプルホールド回路１１でのサン
プリングパルスとなる。そして、入力されたサンプリン
グパルスによって各サンプリングスイッチ１９〜２３が
ＯＮ状態となり、このサンプリングパルスが入力された
時点でのデータ信号線１６〜１８のデータ信号がサンプ
リングされる。

【００５８】そして、サンプリングパルスによりサンプ
リングされた各データ信号は、各ホールドコンデンサ２
４〜２８で保持されソースバスライン信号としてソース
バスライン５…に出力される。

【００５９】一方、ゲートドライバ３における各行の出
力は、走査信号（ゲートバスライン信号）として順次ゲ
ートバスライン６…に出力され、選択されたゲートバス
ライン６に繋がる絵素トランジスタ７をＯＮし、その時
点で、１走査期間の上記ソースバスライン５からのソー
スバスライン信号を画像データとして絵素容量８および
付加容量９に順次書き込んでいく。

【００６０】そして、各絵素部４に対応した液晶を駆動
させることにより所望する表示を行う。

【００６１】次の走査期間では、電圧極性を反転させた
ソースバスライン信号を画像データとして絵素容量８お
よび付加容量９に書き込む。このようにして、走査期間
が切り替わる毎に、ソースバスライン信号の電圧極性を
反転させて画像データとして絵素容量８および付加容量
９に書き込んでいき、その都度、各絵素部４に対応した
液晶を駆動させることにより所望する表示を行う。

【００６２】したがって、上記ソースドライバ２は、図
３に示すように、ＳＰが入力されると、ＣＫ、／ＣＫの
入力タイミングによって、１／２だけ位相がずれるよう
にしてサンプリングパルスＳＭＰ１〜ＳＭＰ５を出力す
るようになっている。これにより、各サンプリングパル
スＳＭＰ１〜ＳＭＰ５は、時間的な重なりを有するの
で、隣接する２つのサンプリングスイッチが常にＯＮ状
態となっている。

【００６３】ところが、本実施例では、上記サンプリン
グスイッチ１９〜２３は、互いに電気的な繋がりが疎に
なっている。即ち隣接する２つのサンプリングスイッチ
が同一データ信号線に接続されていないので、一本のデ
ータ信号線の負荷を、サンプリングコンデンサ２つ分か
ら１つ分に低減することができる。この結果、データ信
号線の負荷によるデータ信号のなまりを低減することが
できる。

【００６４】さらに、各サンプリングパルスは１／２ず
つ位相がずれているので、図３に示すように、サンプリ
ングパルスＳＭＰ１の立ち下がりと、サンプリングパル
スＳＭＰ３の立ち上がりとは時間的に重なりがないよう
になっている。実際には、サンプリングパルスのなまり
や遅延によって、サンプリングトランジスタ１９とサン
プリングトランジスタ２１とが同時にＯＮ状態となる時
間が生じている。

【００６５】この場合、サンプリングトランジスタ１９
とサンプリングトランジスタ２１とが同一のデータ信号
線に接続されていれば、サンプリングトランジスタ１９
がＯＦＦとなる時に、サンプリングトランジスタ２１が
ＯＮとなる時に生じるノイズの影響を受けて誤ったデー
タ信号がサンプリングされることになる。

【００６６】しかしながら、本実施例では、図１に示す
ように、サンプリングトランジスタ１９とサンプリング
トランジスタ２１とが、それぞれ異なるデータ信号線に
接続されているので、上記したようなサンプリングパル
スのなまりや遅延により生じるノイズの影響を受けず
に、正確なデータ信号をサンプリングすることが可能と
なる。

【００６７】このように、隣接するサンプリングトラン
ジスタ同士において、互いにＯＮ・ＯＦＦ時の影響を受
ず、常に正確なデータ信号をソースバスライン信号とし
てソースバスライン５に供給することができるので、ゴ
ースト現象を低減できる。

【００６８】よって、本実施例のＬＣＤは、データ信号
のなまりやノイズが原因のゴースト現象による表示品位
の低下を抑えた高解像度の表示を可能としている。

【００６９】尚、本実施例では、ソースドライバ２にお
ける各サンプリングスイッチ１９〜２３ができるだけ電
気的な繋がりが疎になるように、データ信号線１２を３
つに分岐した後、バッファ回路１３〜１５を介してデー
タ信号線１６〜１８から、データ信号を各サンプリング
スイッチ１９〜２３に供給している。

【００７０】しかしながら、上記したバッファ回路１３
〜１５を介することに限定されず、例えばバッファ回路
１３〜１５を設けないでデータ信号線１２を３つに分岐
した後、データ信号を直接各サンプリングスイッチ１９
〜２３に供給しても良い。この場合、バッファ回路１３
〜１５を介した場合よりも、各サンプリングスイッチ１
９〜２３は電気的に疎になり難いので、その効果は半減
する。

【００７１】また、本実施例では、ソースドライバ２に
おけるサンプリング方式は、表示部１側でデータ信号と
しての画像データを保持するパネルサンプルホールド方
式となっているがソースドライバ側で画像データを保持
するドライバサンプルホールド方式のソースドライバに
おいても同様に適用でき、同様の効果を得ることができ
る。この場合、ドライバサンプルホールド方式のソース
ドライバを使用することで、ソースドライバに繋がる絵
素部では画像データの書込時間を十分にとることができ
る。

【００７２】〔実施例２〕本発明の他の実施例について
図４に基づいて説明すれば、以下の通りである。尚、説
明の便宜上、前記実施例１と同一の機能を有する部材に
は、同一の符号を付記し、その説明を省略する。以下の
各実施例についても同様とする。また、本実施例では、
上記実施例１のソースドライバ２に適用した構成をＬＣ
Ｄの表示部１に適用した場合について説明する。

【００７３】本実施例に係るＬＣＤは、上記実施例１の
ソースドライバ２に接続されたソースバスライン５…
が、図４に示すように、表示部１の手前で、３つに分岐
し、３つのバッファ回路３１〜３３を介してそれぞれソ
ースバスライン３４〜３６に接続されている。図４にお
いて、左右方向を行方向、上下方向を列方向とする。

【００７４】上記ソースバスライン３４〜３６には、列
方向に配置された絵素トランジスタ７のソース端子が、
列方向に隣接する絵素トランジスタ７同士が同一のソー
スバスラインに繋がらなように接続されている。

【００７５】尚、本実施例におけるＬＣＤの動作は、表
示部１に供給されるソースバスライン信号が３つに分岐
されて供給される他は、上記実施例１のＬＣＤと同様で
ある。

【００７６】上記の構成において、列方向に隣接した絵
素トランジスタ７同士は、互いに別のソースバスライン
に接続されているので、絵素トランジスタ７がＯＮ・Ｏ
ＦＦしても、互いに影響を及ぼし合わない。これによっ
て、隣接する絵素部４…は、互いに隣接する絵素トラン
ジスタ７がＯＮ・ＯＦＦするときに生じるノイズの影響
を受けないので、ゴースト現象の無い高解像度の画像を
得ることができる。

【００７７】また、上記ソースドライバ２を、上記実施
例１の図１に示すように構成しても良い。この場合、な
まりや遅延の無いデータ信号を表示部１に供給でき、し
かも、表示部１において、データ信号をなまりや遅延な
く書き込めるので、さらに表示品位の向上したＬＣＤを
提供することができる。

【００７８】〔実施例３〕本発明のさらに他の実施例に
ついて図５および図６に基づいて説明すれば、以下の通
りである。

【００７９】本実施例の表示装置は、前記実施例１の図
１に示すソースドライバ２に代えて、図５に示すよう
に、ソースドライバ４１を備えている。

【００８０】ソースドライバ４１は、図５に示すよう
に、４系統のシフトレジスタ４２〜４５と、このシフト
レジスタ４２〜４５からの出力に基づいて論理積を得る
ためのＡＮＤ回路４６〜５０と、ＡＮＤ回路４６〜５０
からのサンプリングパルスが供給されるサンプルホール
ド回路１１とから構成されている。

【００８１】上記ＡＮＤ回路４６〜５０は、それぞれ一
つ後の桁のシフトレジスタからの出力を反転するインバ
ータ４６ａ〜５０ａが接続されており、各シフトレジス
タ４２〜４５の出力と、一つ後の桁の出力の反転信号と
の論理積を得て、得られた論理積をサンプリングパルス
としてサンプルホールド回路１１に供給するようになっ
ている。

【００８２】サンプルホールド回路１１には、サンプリ
ングパルスの他に、データ信号線５１からの映像信号等
のデータ信号が供給されるようになっている。

【００８３】上記データ信号線５１は、表示部１内部あ
るいはソースドライバ４１外部にて２つに分岐された
後、バッファ回路５２・５３を介してデータ信号線５４
・５５に接続されている。データ信号線５４は、サンプ
リングスイッチ１９・２１・２３の各ソース端子に接続
され、また、データ信号線５４は、サンプリングスイッ
チ２０・２２の各ソース端子に接続されている。これに
より、サンプリングスイッチ１９〜２３は、交互にデー
タ信号線５４・５５に接続され、互いに電気的な繋がり
が疎となっている。

【００８４】ここで、上記構成のソースドライバ４１の
動作について以下に説明する。上記の４系統のシフトレ
ジスタ４２〜４５には、図６に示すように、ＳＰ、それ
ぞれ位相の異なるＣＫ、／ＣＫが入力される。このと
き、各シフトレジスタ４２〜４５の出力信号ＳＲ１〜Ｓ
Ｒ９は、位相が１／８ずつずれてシフトするようなパル
スとなっている。

【００８５】上記シフトレジスタ出力ＳＲｉと、そのひ
とつ後の桁のシフトレジスタ出力ＳＲｉ＋１の反転信号
とは、ＡＮＤ回路４６〜５０に入力される。そして、Ａ
ＮＤ回路４６〜５０にて得られた論理積をサンプリング
パルスＳＭＰ１〜３としてサンプルホールド回路１１の
各サンプリングスイッチ１９〜２３に入力される。

【００８６】一方、上記サンプリングスイッチ１９〜２
３には、データ信号線５１から供給されたデータ信号が
交互に接続されたデータ信号線５４・５５を介してそれ
ぞれ入力される。

【００８７】そして、サンプリングパルスＳＭＰ１〜Ｓ
ＭＰ３によりサンプリングされた各データ信号は、各ホ
ールドコンデンサ２４〜２８で保持されソースバスライ
ン信号としてソースバスライン５…に出力される。

【００８８】上記の構成において、上記サンプリングパ
ルスＳＭＰ１〜３は、図６に示すように、シフトレジス
タ４２〜４３の出力ＳＲｉをＡＮＤ回路４６〜５０にて
互いに時間的に重なりのない短いパルスとなっている。
これにより、同時に２つ以上のサンプリングパルスがＯ
Ｎ状態とならない。

【００８９】このように、常にサンプリングスイッチ１
９〜２３のうち、一つのみがＯＮ状態となっているの
で、データ信号線５４・５５からみた負荷は、サンプリ
ングコンデンサ一つ分である。したがって、ＡＮＤ回路
を用いずに４系統のシフトレジスタ構成したソースドラ
イバ、例えば従来の技術に示したソースドライバに比べ
て、データ信号線の負荷を１／８に低減できるので、デ
ータ信号のなまりを低減することができる。また、デー
タ信号線の負荷を１／８に低減できることから、シフト
レジスタからの出力ＣＲの時定数も１／８にすることが
できるので、データ信号のなまりを従来よりも小さくで
きる。

【００９０】ところで、各サンプリングパルスＳＭＰ１
〜３は、実際にはデータ信号の遅延やなまり等により、
ＳＭＰｉ（ｉ＝整数）の立ち下がりとＳＭＰｉ＋１の立
ち上がりとが同時ではなく、若干オーバーラップする期
間が生じている。しかしながら、本実施例では、隣合う
サンプリングスイッチが異なるデータ信号線５４・５５
に接続されているので、隣合うサンプリングスイッチが
同時にＯＮ状態となることから生じるデータ信号線の５
４・５５のノイズの影響を受けなくすることができる。

【００９１】したがって、本実施例のＬＣＤは、データ
信号線の負荷によるデータ信号のなまりを低減すること
ができると共に、隣接するトランジスタが同時にＯＮ状
態となることによるデータ信号のノイズによるゴースト
現象の低減ができる。

【００９２】よって、データ信号のなまり、データ信号
のノイズが原因で起こるゴースト現象による表示品位の
低下を抑えた高解像度の表示を可能としている。

【００９３】尚、本実施例では、シフトレジスタが４系
統である場合について説明したが、これに限定されるも
のではなく、少なくとも２系統以上であれば良い。

【００９４】また、本実施例では、シフトレジスタの出
力から論理積を得るために、ＡＮＤ回路を用いたが、こ
れに限定されるものではなく、例えばＮＯＲ回路等を用
いても良く、さらに、ＳＲｉとＳＲｉ＋７のＡＮＤをと
る場合、ＡＮＤ回路の入力段に接続されたインバータも
特に必要としない。

【００９５】さらに、本実施例では、ソースドライバ４
１における各サンプリングスイッチ１９〜２３ができる
だけ電気的に疎になるように、データ信号線５１を２つ
に分岐した後、バッファ回路５２・５３を介してデータ
信号線５４・５５から、データ信号を各サンプリングス
イッチ１９〜２３に供給している。

【００９６】しかしながら、上記したバッファ回路５２
・５３を介することに限定されず、例えばバッファ回路
５２・５３を設けないでデータ信号線５１を２つに分岐
した後、データ信号を直接各サンプリングスイッチ１９
〜２３に供給しても良い。この場合、バッファ回路５２
・５３を介した場合よりも、各サンプリングスイッチ１
９〜２３は電気的に疎になり難いので、その効果は半減
する。

【００９７】また、本実施例では、ソースドライバ４１
におけるサンプリング方式は、表示部１側でデータ信号
としての画像データを保持するパネルサンプルホールド
方式となっているがソースドライバ側で画像データを保
持するドライバサンプルホールド方式のソースドライバ
においても同様に適用でき、同様の効果を得ることがで
きる。この場合、ドライバサンプルホールド方式のソー
スドライバを使用することで、ソースドライバに繋がる
絵素部では画像データの書込時間を十分にとることがで
きる。

【００９８】〔実施例４〕本発明のさらに他の実施例に
ついて図７に基づいて説明すれば、以下の通りである。
尚、本実施例では、上記実施例３のソースドライバ４１
に適用した構成をＬＣＤの表示部１での信号入力に適用
した場合について説明する。

【００９９】本実施例に係るＬＣＤは、図７に示すよう
に、上記実施例３のソースドライバ４１に接続されたソ
ースバスライン５…が、表示部１の手前で、２つに分岐
し、２つのバッファ回路５６・５７を介してそれぞれソ
ースバスライン５８・５９に接続された構成となってい
る。図７において、左右方向を行方向、上下方向を列方
向とする。

【０１００】上記ソースバスライン５８・５９には、列
方向に配置された絵素トランジスタ７のソース端子が、
列方向に隣接する絵素トランジスタ７同士が同一のソー
スバスラインに繋がらなように接続されている。

【０１０１】また、ゲートドライバ３には、ＡＮＤ回路
６０…を介してゲートバスライン６…に接続され、これ
らＡＮＤ回路６０…には、それぞれ一つ後の行のＡＮＤ
回路６０に出力される信号を反転するインバータ６０ａ
…が接続されている。上記ＡＮＤ回路６０では、ゲート
ドライバ３の出力と、一つ後の行のＡＮＤ回路６０への
ゲートドライバ３からの出力の反転信号との論理積を得
て、得られた論理積をゲート信号としてゲートバスライ
ン６に出力するようになっている。

【０１０２】尚、本実施例におけるＬＣＤの動作は、表
示部１に供給されるソースバスライン信号が２つに分岐
されて供給され、さらに、ゲートドライバ３から供給さ
れるゲート信号がＡＮＤ回路を介して出力される他は、
上記実施例３のソースドライバ４１の動作と同様であ
る。

【０１０３】上記の構成において、絵素トランジスタ７
のＯＮ・ＯＦＦを制御するゲート信号がＡＮＤ回路６０
を介してゲートバスライン６に出力されるので、各ゲー
ト信号は時間的な重なりを持たないようになる。これに
より、隣接する絵素部４…は、互いに隣接する絵素トラ
ンジスタ７がＯＮ・ＯＦＦすることによるノイズの影響
を受けないので、ゴースト現象の無い高解像度の画像を
得ることができる。

【０１０４】また、上記ソースドライバ４１を、上記実
施例１の図１に示すように構成しても良い。この場合、
なまりや遅延の無いデータ信号を表示部１に供給でき、
しかも、表示部１において、データ信号をなまりや遅延
なく書き込めるので、さらに表示品位の向上したＬＣＤ
を提供することができる。

【０１０５】〔実施例５〕本発明のさらに他の実施例に
ついて図８に基づいて説明すれば、以下の通りである。

【０１０６】本実施例に係るＬＣＤは、前記実施例１の
図１に示すソースドライバ２に代えて、図８に示すよう
に、ソースドライバ６１を備えている。

【０１０７】ソースドライバ６１は、図８に示すよう
に、ソースシフトレジスタ１０と、サンプルホールド回
路１１と、データ信号線１２とを備えた構成となってい
る。

【０１０８】データ信号線１２には、バッファ回路６２
〜６６が接続されており、これら各バッファ回路６２〜
６６の出力側は、それぞれサンプルホールド回路１１の
サンプリングスイッチ１９〜２３の各ソース端子に接続
されている。即ち、データ信号線１２から出力されるデ
ータ信号は、バッファ回路６２〜６６を介してサンプリ
ングスイッチ１９〜２３に供給され、サンプリングコン
デンサ２４〜２７にそれぞれホールドされるようになっ
ている。

【０１０９】これにより、サンプリングスイッチ１９〜
２３は、データ信号線１２とバッファ回路６２〜６６を
介して接続されているので、このバッファ回路６２〜６
６によって電気的な繋がりが疎になっている。

【０１１０】ここで、上記構成のソースドライバ６１の
動作について以下に説明する。上記のソースシフトレジ
スタ１０に入力されたＳＰは、ソースシフトレジスタ１
０に入力されるＣＫ、／ＣＫに応じて順次シフトして出
力されていく。そして、出力された各桁のパルスは、サ
ンプルホールド回路１１におけるそれぞれのサンプリン
グスイッチ１９〜２３のゲート端子にサンプリングパル
スとして順次入力される。

【０１１１】一方、データ信号線１２からのデータ信号
は、バッファ回路６２〜６６を介してサンプリングスイ
ッチ１９〜２３のソース端子に入力される。

【０１１２】したがって、上記ソースシフトレジスタ１
０から供給されるサンプリングパルスによってサンプリ
ングスイッチ１９〜２３がＯＮ状態となり、データ信号
線１２から出力されたデータ信号を各サンプリングコン
デンサ２４〜２７に保持するようになっている。

【０１１３】ところで、前記実施例１および３に記載の
ソースドライバ２およびソースドライバ４１に配された
バッファ回路１３〜１５、バッファ回路５２・５３で
は、その負荷はデータ信号線の配線負荷とサンプリング
コンデンサの負荷とが合わさったものであるので、バッ
ファ回路を上記負荷に対応し得る大きさの回路にする必
要がある。

【０１１４】しかしながら、本実施例のバッファ回路６
２〜６６では、それぞれにサンプリングコンデンサ２４
〜２７が一つずつ接続されているので、バッファ回路６
２〜６６一つに対する負荷は一つのサンプリングコンデ
ンサのみである。このため、前記実施例１および３に記
載のバッファ回路１３〜１５、バッファ回路５２・５３
よりも小さな回路にすることができる。

【０１１５】また、前記実施例１および３では、一つの
バッファ回路に不良が生じると、ソースバスラインの３
本に１本、或いは２本に１本毎にデータ信号が供給され
ないようになる。このため、表示部１における全表示の
１／３或いは１／２が表示欠陥となる不具合を生じる。

【０１１６】しかしながら、本実施例では、バッファ回
路６２〜６６に不良が生じた場合、不良発生のバッファ
回路に接続されたソースバスラインのみにデータ信号が
供給されなくなるだけであるので、表示欠陥も不良発生
したバッファ回路に接続されたソースバスラインにのみ
に抑えることができる。

【０１１７】さらに、隣接する各サンプリングスイッチ
１９〜２３は、バッファ回路６２〜６６によって電気的
な繋がりが疎になっているので、例えば外部からの光の
照射によってサンプリングトランジスタ１９〜２３のＯ
ＦＦ抵抗が低下する場合においても、同一データ信号線
１２に繋がる相互に隣接したサンプリングスイッチ１９
〜２３のＯＦＦ抵抗を介して、各サンプリングトランジ
スタ２４〜２７に保持したデータ信号がクロストークす
るのを防止することができる。

【０１１８】一般に、ソースドライバ内には、データ信
号線以外にも信号配線が複数本配置されているため、各
信号配線がその配線容量を介したり、交差する配線の交
差部分の容量やその他の寄生容量を介して、ノイズが乗
ることによりサンプリングデータの精度が低下すること
になる。

【０１１９】ところが、本実施例のソースドライバ６１
では、データ信号線１２一本のみであるので、データ信
号線１２に乗るノイズの影響を低減することができる。

【０１２０】このように、隣接するサンプリングトラン
ジスタ同士において、互いにＯＮ・ＯＦＦ時の影響を受
けず、常に正確なデータ信号をソースバスライン信号と
してソースバスライン５に供給することができる。

【０１２１】したがって、本実施例のＬＣＤは、データ
信号線１２に対する負荷によるデータ信号波形のなま
り、或いは隣接するトランジスタが同時にＯＮ状態とな
ることによるデータ信号のノイズが原因のゴースト現象
の低減、及び、サンプリングトランジスタのＯＦＦ特性
の不足および低下によって生じるクロストークによる表
示品位の低下を抑えた高解像度の表示を可能としてい
る。

【０１２２】尚、本実施例では、ソースドライバ６１に
おけるサンプリング方式は、表示部１側でデータ信号と
しての画像データを保持するパネルサンプルホールド方
式となっているがソースドライバ側で画像データを保持
するドライバサンプルホールド方式のソースドライバに
おいても同様に適用でき、同様の効果を得ることができ
る。この場合、ドライバサンプルホールド方式のソース
ドライバを使用することで、ソースドライバに繋がる絵
素部では画像データの書込時間を十分にとることができ
る。

【０１２３】〔実施例６〕本発明のさらに他の実施例に
ついて図９に基づいて説明すれば、以下の通りである。
尚、本実施例では、上記実施例５のソースドライバ６１
に適用した構成をＬＣＤの表示部１での信号入力に適用
した場合について説明する。

【０１２４】本実施例に係るＬＣＤは、図９に示すよう
に、ソースドライバ６１に接続されたソースバスライン
５…にバッファ回路６７…が接続され、このバッファ回
路６７…の出力側に、絵素トランジスタ７のソース端子
が接続されている。図９において、左右方向を行方向、
上下方向を列方向とする。

【０１２５】つまり、同一のソースバスライン５に列方
向に複数の絵素トランジスタ７が接続されているが、バ
ッファ回路６７によってそれぞれの絵素トランジスタ７
は互いに電気的に疎となるようにソースバスライン５に
繋がっている。

【０１２６】尚、本実施例におけるＬＣＤの動作は、ソ
ースバスライン信号がバッファ回路６７…を介して表示
部１の絵素トランジスタ７に供給される他は、上記実施
例５のソースドライバ４１の動作と同様である。

【０１２７】上記の構成において、ソースバスライン５
からのソースバスライン信号が、同一ソースバスライン
５上に接続された複数の絵素トランジスタ７…にそれぞ
れバッファ回路６７…を介して供給されるので、各ソー
スバスライン信号はお互いに影響を及ぼさない。したが
って、隣接する絵素部４…は、互いに絵素トランジスタ
７がＯＮ状態となったときに生じるノイズの影響を受け
ず、しかも絵素トランジスタのＯＦＦ抵抗によるクロス
トークを抑えた高解像度の画像を得ることができる。

【０１２８】また、上記ソースドライバ６１を、上記実
施例１の図１に示すように構成しても良い。この場合、
なまりや遅延の無いデータ信号を表示部１に供給でき、
しかも、表示部１においても、データ信号をなまりや遅
延なく書き込めるので、さらに表示品位の向上したＬＣ
Ｄを提供することができる。

【０１２９】〔実施例７〕本発明のさらに他の実施例に
ついて図１０に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の各実施例と同一機能を有
する部材には、同一番号を付記し、その説明を省略す
る。

【０１３０】本実施例に係るＬＣＤは、図１０に示すよ
うに、複数の絵素部４…を有する表示部１と、上記絵素
部４を駆動する駆動回路としてのソースドライバ７１お
よびゲートドライバ３とで構成されている。図１０にお
いて、左右方向を行方向、上下方向を列方向とする。

【０１３１】上記ソースドライバ７１は、ソースシフト
レジスタ１０と、このソースシフトレジスタ１０からの
出力の論理積を得るためのＡＮＤ回路７２・７２と、異
なる極性のデータ信号（映像信号）を供給するためのデ
ータ信号線７３・７４と、ソースシフトレジスタ１０か
らの出力に応じてデータ信号をサンプリングするサンプ
ルホールド回路１１とで構成されている。

【０１３２】上記ＡＮＤ回路７２・７２には、ソースシ
フトレジスタ１０の次の桁の出力が反転して入力される
ようにインバータ７２ａ・７２ａが接続されている。即
ち、ＡＮＤ回路７２は、ソースシフトレジスタ１０の出
力と次の桁のＡＮＤ回路７２に入力される出力をインバ
ータ７２ａにて反転された反転信号との論理積を得て、
この論理積をサンプリングパルスとしてサンプルホール
ド回路１１に出力するようになっている。

【０１３３】また、データ信号線７３・７４には、お互
いに極性が異なり、フィールド毎に極性の反転するデー
タ信号が、図示しないデータ信号生成回路からバッファ
回路７５・７６を介して供給されている。

【０１３４】上記データ信号線７３は、サンプルホール
ド回路１１のサンプリングスイッチ１９・２１のソース
端子に接続され、データ信号線７４は、サンプルホール
ド回路１１のサンプリングスイッチ２０・２２のソース
端子に接続されている。

【０１３５】したがって、上記サンプリングスイッチ１
９・２０のソース端子には、同一のＡＮＤ回路７２から
サンプリングパルスが供給され、また、上記サンプリン
グスイッチ２１・２２のソース端子には、同一のＡＮＤ
回路７２からサンプリングパルスが供給されるようにな
っている。尚、ＡＮＤ回路７２は、ソースシフトレジス
タ１０からの出力を時間的に重ならないようなパルス幅
にしてサンプルホールド回路１１に供給するようになっ
ている。

【０１３６】ここで、上記構成のソースドライバ７１の
動作について以下に説明する。上記のソースシフトレジ
スタ１０に入力されたＳＰは、ソースシフトレジスタ１
０に入力される駆動クロックＣＫ、／ＣＫに応じて順次
シフトして出力されていく。そして、出力された各桁の
パルスは、ＡＮＤ回路７２に入力される。次いで、ＡＮ
Ｄ回路７２にて、ソースシフトレジスタ１０の出力ＳＲ
ｉと次の桁の出力ＳＲｉ＋１の反転信号とで論理積が求
められ、この論理積の値をサンプリングパルスとしてサ
ンプルホールド回路１１に出力される。

【０１３７】上記ＡＮＤ回路７２からの出力は、サンプ
ルホールド回路１１におけるそれぞれのサンプリングス
イッチ１９〜２３のゲート端子にサンプリングパルスと
して順次入力される。

【０１３８】一方、データ信号線１２からのデータ信号
は、バッファ回路６２〜６６を介してサンプリングスイ
ッチ１９〜２３のソース端子に入力される。

【０１３９】したがって、上記ソースシフトレジスタ１
０から出力されたサンプリングパルスがサンプリングス
イッチ１９〜２３のゲート端子に入力されると、データ
信号線１２から出力されたデータ信号が各サンプリング
コンデンサ２４〜２７に保持される。

【０１４０】保持されたデータ信号は、絵素部４…の左
右両側に配したソースバスライン５からバッファ回路７
７を介してゲートバスライン６…の１本おきに、交互に
接続されている絵素トランジスタ７…に入力される。

【０１４１】上記構成のソースドライバ６１によれば、
ソースシフトレジスタ１０からの出力は、ＡＮＤ回路７
２…を介してサンプルホールド回路１１に入力されるよ
うになるので、サンプリングパルスの幅が小さくなり、
互いに時間的な重なりを持たない関係となっている。こ
のため、各データ信号線７３・７４からみた負荷は、従
来に比べて小さくなっているので、データ信号のなまり
を従来よりも小さくすることができる。

【０１４２】また、ゲートドライバ３は、ゲートシフト
レジスタ３ａと、このゲートシフトレジスタ３ａの出力
から論理積を得るためのＡＮＤ回路８１…とで構成され
ている。

【０１４３】上記ＡＮＤ回路８１…は、ゲートシフトレ
ジスタ３ａの次の行の出力が反転して入力されるように
インバータ８１ａ…が接続されている。即ち、ＡＮＤ回
路８１は、ゲートシフトレジスタ３ａの出力と次の行の
ＡＮＤ回路８１に入力される出力をインバータ８１ａに
て反転して得られる反転信号との論理積を得て、この論
理積をゲート信号（走査信号）としてゲートバスライン
６…に供給するようになっている。尚、ＡＮＤ回路８１
は、ゲートシフトレジスタ３ａからの出力を時間的に重
ならないようなパルス幅にして絵素トランジスタ７…に
供給するようになっている。

【０１４４】したがって、ゲートドライバ３から表示部
１の各絵素トランジスタ７…に入力されるゲート信号
は、ゲートシフトレジスタ３ａの出力から得た論理積で
あるので、各ゲート信号はお互いに時間的な重なりを持
たない関係となる。このため、列方向に隣接する絵素ト
ランジスタ７…が同時にＯＮ状態となることによるノイ
ズの影響を防止できる。

【０１４５】また、列方向に隣接する絵素トランジスタ
７…は、異なるソースバスライン５…に接続されている
ことで、ゲートバスライン信号Ｇｉと次の行のゲートバ
スライン信号Ｇｉ＋１とが信号の遅延やなまりによって
同時にＯＮ状態となる期間があったとしても、列方向に
隣接する絵素トランジスタ７…が同時にＯＮ状態となる
ことで生じるノイズにより絵素容量８…および付加容量
９…にサンプリングされるソースバスライン信号の精度
が低下するのを防止している。

【０１４６】一般に、ソースバスライン５に印加される
信号は、液晶にＤＣ電圧が印加されることによる信頼性
の低下を防止するため、印加する電圧極性を１走査期間
毎に反転させている。この場合、列方向に隣接する絵素
トランジスタ７…が同時にＯＮ状態となる期間が存在す
れば、絵素容量８…にサンプリングされるソースバスラ
インデータの精度の低下をさらに大きくするという不具
合が生じることになる。

【０１４７】しかしながら、本実施例では、列方向に隣
接する絵素トランジスタ７…は、それぞれ絵素部４…の
両側に設けられた異なるソースバスライン５…を介し
て、ソースバスライン信号が供給されるようになってい
るので、列方向に隣接する絵素トランジスタ７…が同時
にＯＮ状態となる期間を無くすことができ、この結果、
絵素容量８…にサンプリングされるソースバスラインデ
ータの精度の低下を防止できる。

【０１４８】また、一般に、１走査期間毎にソースバス
ライン５に印加する電圧の極性を反転する場合、ある走
査期間に充電したソースバスライン５を、次の走査期間
には逆の極性に充電しなくてはならないため、ソースバ
スライン５…を駆動するために大きな駆動力が必要とな
る。この結果、ソースバスライン５…の駆動に必要とさ
れる電力によって、ソースドライバ全体の消費電力が増
大するという問題が生じている。

【０１４９】ところが、本実施例では、予め極性の異な
るデータ信号が、ソースバスライン５…に対して交互に
供給されているので、同一極性のデータ信号が、絵素部
４の両側に配されたソースバスライン５…に供給すれば
よいので、１走査期間毎にソースバスライン５に供給し
た極性と逆極性の信号を供給する必要がなくなる。これ
によって、ソースバスライン５…の駆動に必要とされる
電力を低減することができるので、ソースドライバ６１
全体の消費電力を低減させることができる。

【０１５０】尚、本実施例では、各絵素部４…の両側に
２本のソースバスライン５…を配しているが、これに限
定されるものではなく、例えば絵素部４の片側に２本の
ソースバスライン５・５を配しても良い。しかしなが
ら、この場合、ゲートバスライン６…の１本おきにソー
スバスライン５を交差してソースバスライン５と絵素ト
ランジスタ７とが接続される形となり、交差部分の寄生
容量等からのノイズの影響を受けることになり、その効
果は、ソースバスライン５・５を絵素部４の両側に配し
た場合ほどの効果を奏することができない。

【０１５１】〔実施例８〕本発明のさらに他の実施例に
ついて図１１に基づいて説明すれば、以下の通りであ
る。尚、本実施例のＬＣＤは、前記の各実施例と表示
部、ゲートドライバを同一の構成とし、ソースドライバ
について説明する。

【０１５２】本実施例に係るＬＣＤのソースドライバ
は、図１１に示すように、複数の映像信号等のデータ信
号を供給するためのデータ信号線８２…と、それぞれの
データ信号線８２…にはサンプルホールド回路８５のＴ
ＦＴ等のトランジスタからなるサンプリングスイッチ８
６…のソース端子が接続されている。

【０１５３】上記サンプリングスイッチ８６…のゲート
端子には、上記データ信号のサンプリングのタイミング
を制御するサンプリングタイミング制御回路８４が接続
されている。

【０１５４】データ信号線８２は、バッファ回路８３を
介して図示しないデータ信号生成回路に接続されてい
る。このデータ信号線８２は、１本ずつサンプリングス
イッチ８６に接続されているようになっている。これに
より、データ信号線８２…における負荷は、一つのサン
プリングスイッチ８６のみとなるので、一本のデータ信
号線８２に複数のサンプリングスイッチ８６…が接続さ
れる場合よりも分断される前のデータ信号線のインピー
ダンスを下げることができる。

【０１５５】つまり、上記データ信号生成回路から出力
されるデータ信号を表示の水平方向で複数に分断するこ
とで、分断される前のデータ信号線のインピーダンス、
特に容量成分を１／Ｎ（Ｎ：分断数）程度に下げること
ができる。これにより、データ信号線の時定数を大幅に
改善することができるので、クロストークの発生を抑制
することができる。

【０１５６】尚、表示部１へのデータ信号の入力をサン
プルホールド回路８５近傍より、表示部１に入力するこ
とができるので、これによっても、時定数を大幅に改善
することができる。

【０１５７】本実施例は、前記した各実施例においても
適用することができ、それによって、さらにクロストー
クの発生の少ない解像度の高い表示装置にすることがで
きる。

【０１５８】以上、上記した実施例１〜８では、それぞ
れ基本的な構成を示しており、回路構成の変更、例えば
サンプリングパルス生成回路が前述のシフトレジスタに
よらず、所謂デコーダ方式の回路で構成された場合に変
更しても良い。

【０１５９】また、例えば、サンプリングトランジスタ
に繋がるサンプリングコンデンサの容量が小さい場合に
は、同一のデータ信号をバッファ回路を介してシフトレ
ジスタの系列毎に供給することも可能である。

【０１６０】さらに、上記した実施例１〜８において、
サンプリング回路を含む駆動回路としてのソースドライ
バおよびゲートドライバと、画像表示部としての絵素部
等からなる表示部とを同一基板上にモノリシックに形成
しても良い。この場合、大画面化に伴う画素トランジス
タの駆動力向上や、駆動ＩＣの実装コストの低減等を図
ることができる。

【０１６１】

【発明の効果】請求項１の発明の表示装置は、以上のよ
うに、データ信号がそれぞれ供給される複数のデータ信
号線と、上記複数のデータ信号線から供給されるデータ
信号をそれぞれサンプリングする複数のサンプリング回
路と、上記複数のサンプリング回路にそれぞれ接続され
る複数のデータバスラインと、上記複数のデータバスラ
インに接続されると共に、マトリクス状に配された複数
の絵素部と、上記サンプリング回路を含み、上記データ
バスラインを駆動する駆動回路とを備え、上記複数のデ
ータ信号線の少なくとも２本は、同一データ信号が供給
されると共に、それぞれが異なるバッファ回路を介して
異なるサンプリング回路に接続されている構成である。

【０１６２】これにより、隣接するサンプリング回路で
は、互いにＯＮ・ＯＦＦ時の影響を受けず、常に正確な
データ信号をサンプリングすることでゴースト現象を低
減できる。また、絵素部およびサンプリング回路部のト
ランジスタのＯＦＦ抵抗によるクロストークを低減させ
ることができる。

【０１６３】したがって、ゴースト及びクロストークに
よる表示品位の低下を抑えた高解像度の表示を可能とす
ることができるという効果を奏する。

【０１６４】請求項２の発明の表示装置は、以上のよう
に、請求項１記載の表示装置において、複数のサンプリ
ング回路のうち、サンプリングのタイミングが同期する
サンプリング回路は、それぞれ異なるデータ信号線に接
続されると共に、それぞれのサンプリング回路のＯＮ期
間が時間的に重なりを持たない構成である。

【０１６５】これにより、請求項１の効果に加えて、サ
ンプリング回路がＯＦＦ状態となる瞬間に他のサンプリ
ング回路がＯＮ状態となることにより生じるノイズの低
減を図ることができるという効果を奏する。

【０１６６】請求項３の発明の表示装置は、以上のよう
に、請求項１または２記載の表示装置において、バッフ
ァ回路は、サンプリング回路と同一の基板上に形成され
ている構成である。

【０１６７】これにより、バッファ回路とサンプリング
回路とを接続するフレキシブル基板等による接触抵抗に
かかわるデータ信号の劣化を抑制することができる。ま
た、バッファ回路とサンプリング回路とを接続するため
の接続端子の増加を抑制でき、実装に伴う信頼性を向上
させることができるという効果を奏する。

【０１６８】請求項４の発明の表示装置は、以上のよう
に、データ信号がそれぞれ供給される複数のデータ信号
線と、上記複数のデータ信号線から供給されるデータ信
号をそれぞれサンプリングする複数のサンプリング回路
と、上記複数のサンプリング回路にそれぞれ接続される
複数のデータバスラインと、上記複数のデータバスライ
ンに接続されると共に、マトリクス状に配された複数の
絵素部と、上記サンプリング回路を含み、上記データバ
スラインを駆動する駆動回路とを備え、上記データ信号
線は、表示の水平方向で複数に分断されると共に、分断
された各々の信号線は、それぞれ異なるバッファ回路を
介してサンプリング回路に接続されている構成である。

【０１６９】これにより、データ信号線の抵抗および容
量を低減することができるので、よりデータ信号線にお
けるデータ信号の劣化を低減させることができると共
に、サンプリング時のノイズの低減を図ることができる
という効果を奏する。

【０１７０】請求項５の発明の表示装置は、以上のよう
に、データ信号がそれぞれ供給される複数のデータ信号
線と、上記複数のデータ信号線から供給されるデータ信
号をそれぞれサンプリングする複数のサンプリング回路
と、上記複数のサンプリング回路にそれぞれ接続される
複数のデータバスラインと、上記複数のデータバスライ
ンに接続されると共に、マトリクス状に配された複数の
絵素部と、上記サンプリング回路を含み、上記データバ
スラインを駆動する駆動回路とを備え、上記複数の絵素
部のうち、列方向に隣接する複数の絵素部には、それぞ
れ異なるデータバスラインが接続されると共に、これら
データバスラインには、バッファ回路を介して同一のサ
ンプリング回路が接続されている構成である。

【０１７１】これにより、列方向に隣接する絵素部の干
渉を抑えることができるので、絵素部同士のクロストー
クを低減することができ、この結果、表示品位を向上さ
せることができるという効果を奏する。

【０１７２】請求項６の発明の表示装置は、以上のよう
に、請求項１、２、３、４または５記載の表示装置にお
いて、駆動回路と、複数の絵素部からなる画像表示部と
が同一基板上にモノリシックに形成されている構成であ
る。

【０１７３】これにより、大画面化に伴う画素トランジ
スタの駆動力向上や、駆動ＩＣの実装コストの低減等を
図ることができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例のＬＣＤのソースドライバの
概略構成ブロック図である。

【図２】図１に示すソースドライバを備えたＬＣＤの概
略構成ブロック図である。

【図３】図１に示すソースドライバの動作タイミングチ
ャートである。

【図４】本発明の他の実施例のＬＣＤの概略構成ブロッ
ク図である。

【図５】本発明のさらに他の実施例のＬＣＤのソースド
ライバの概略構成ブロック図である。

【図６】図５に示すソースドライバの動作タイミングチ
ャート図である。

【図７】本発明のさらに他の実施例のＬＣＤの概略構成
ブロック図である。

【図８】本発明のさらに他の実施例のＬＣＤのソースド
ライバの概略構成ブロック図である。

【図９】本発明のさらに他の実施例のＬＣＤの概略構成
ブロック図である。

【図１０】本発明のさらに他の実施例のＬＣＤの概略構
成ブロック図である。

【図１１】本発明のさらに他の実施例のＬＣＤのソース
ドライバの概略構成ブロック図である。

【図１２】従来のＬＣＤの概略構成ブロック図である。

【図１３】図１２に示すＬＣＤに備えられたソースドラ
イバの概略構成ブロック図である。

【図１４】従来の他のソースドライバの概略構成ブロッ
ク図である。

【図１５】図１４に示すソースドライバの動作タイミン
グチャートである。

【符号の説明】

１表示部（画像表示部）２ソースドライバ（駆動回路）３ゲートドライバ（駆動回路）４絵素部５ソースバスライン（駆動回路）６ゲートバスライン（駆動回路）１０ソースシフトレジスタ１１サンプルホールド回路１２データ信号線１３〜１５バッファ回路１６〜１８データ信号線１９〜２３サンプリングスイッチ（サンプリング回
路）２４〜２８サンプリングコンデンサ（サンプリング
回路）４１ソースドライバ（駆動回路）５１データ信号線５２・５３バッファ回路５４・５５データ信号線６１ソースドライバ（駆動回路）６２〜６６バッファ回路５４・５５データ信号線７３・７４データ信号線７５〜８０バッファ回路

Claims

【特許請求の範囲】

【請求項１】データ信号がそれぞれ供給される複数のデ
ータ信号線と、上記複数のデータ信号線から供給されるデータ信号をそ
れぞれサンプリングする複数のサンプリング回路と、上記複数のサンプリング回路にそれぞれ接続される複数
のデータバスラインと、上記複数のデータバスラインに接続されると共に、マト
リクス状に配された複数の絵素部と、上記サンプリング回路を含み、上記データバスラインを
駆動する駆動回路とを備え、上記複数のデータ信号線の少なくとも２本は、同一デー
タ信号が供給されると共に、それぞれが異なるバッファ
回路を介して異なるサンプリング回路に接続されている
ことを特徴とする表示装置。
【請求項２】上記複数のサンプリング回路のうち、サン
プリングのタイミングが同期するサンプリング回路は、
それぞれ異なるデータ信号線に接続されると共に、それ
ぞれのサンプリング回路のＯＮ期間が時間的に重なりを
持たないことを特徴とする請求項１記載の表示装置。
【請求項３】上記バッファ回路は、上記サンプリング回
路と同一の基板上に形成されていることを特徴とする請
求項１または２記載の表示装置。
【請求項４】データ信号がそれぞれ供給される複数のデ
ータ信号線と、上記複数のデータ信号線から供給されるデータ信号をそ
れぞれサンプリングする複数のサンプリング回路と、上記複数のサンプリング回路にそれぞれ接続される複数
のデータバスラインと、上記複数のデータバスラインに接続されると共に、マト
リクス状に配された複数の絵素部と、上記サンプリング回路を含み、上記データバスラインを
駆動する駆動回路とを備え、上記データ信号線は、表示の水平方向で複数に分断され
ると共に、分断された各々の信号線は、それぞれ異なる
バッファ回路を介してサンプリング回路に接続されてい
ることを特徴とする表示装置。
【請求項５】データ信号がそれぞれ供給される複数のデ
ータ信号線と、上記複数のデータ信号線から供給されるデータ信号をそ
れぞれサンプリングする複数のサンプリング回路と、上記複数のサンプリング回路にそれぞれ接続される複数
のデータバスラインと、上記複数のデータバスラインに接続されると共に、マト
リクス状に配された複数の絵素部と、上記サンプリング回路を含み、上記データバスラインを
駆動する駆動回路とを備え、上記複数の絵素部のうち、列方向に隣接する複数の絵素
部には、それぞれ異なるデータバスラインが接続される
と共に、これらデータバスラインには、バッファ回路を
介して同一のサンプリング回路が接続されていることを
特徴とする表示装置。
【請求項６】上記駆動回路と、上記複数の絵素部からな
る画像表示部とが同一基板上にモノリシックに形成され
ていることを特徴とする請求項１、２、３、４または５
記載の表示装置。