JP2011205283A - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP2011205283A JP2011205283A JP2010069316A JP2010069316A JP2011205283A JP 2011205283 A JP2011205283 A JP 2011205283A JP 2010069316 A JP2010069316 A JP 2010069316A JP 2010069316 A JP2010069316 A JP 2010069316A JP 2011205283 A JP2011205283 A JP 2011205283A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- digital
- specific period
- dsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 235000019800 disodium phosphate Nutrition 0.000 description 61
- 238000000034 method Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 23
- 230000008859 change Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000029058 respiratory gaseous exchange Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/70—Automatic control for modifying converter range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】ノイズゲートによって十分に高い精度でノイズを低減する。
【解決手段】信号処理装置10を提供する。信号処理装置10は、デジタル入力信号Dinにデジタル処理を施してデジタル信号Dmを生成するDSP12と、デジタル信号DmをDA変換してアナログ信号Amを生成するDAC13と、アナログ信号Amの振幅を調整してアナログ出力信号Aoutを生成する可変ゲインアンプ14とを備える。DSP12は、アナログ出力信号Aoutの振幅を減少させる特定期間Tを指定する制御信号Csを生成し、可変ゲインアンプ14は、制御信号Csが指定する特定期間Tにおいて、アナログ出力信号Aoutの振幅を減少させる。
【選択図】図3
【解決手段】信号処理装置10を提供する。信号処理装置10は、デジタル入力信号Dinにデジタル処理を施してデジタル信号Dmを生成するDSP12と、デジタル信号DmをDA変換してアナログ信号Amを生成するDAC13と、アナログ信号Amの振幅を調整してアナログ出力信号Aoutを生成する可変ゲインアンプ14とを備える。DSP12は、アナログ出力信号Aoutの振幅を減少させる特定期間Tを指定する制御信号Csを生成し、可変ゲインアンプ14は、制御信号Csが指定する特定期間Tにおいて、アナログ出力信号Aoutの振幅を減少させる。
【選択図】図3
Description
本発明は、入力信号に信号処理を施して出力信号を生成する信号処理装置に係り、特に、ノイズを低減する技術に関する。
ノイズを低減する手法の一つに、ノイズ成分のみを含む期間にわたって信号を減衰させるノイズゲートがある。ノイズゲートには、デジタル信号を入出力するデジタル部において信号を減衰させるデジタルノイズゲートと、アナログ信号を入出力するアナログ部において信号を減衰させるアナログノイズゲートとがある。
アナログノイズゲートとしては、特許文献1に記載の技術が挙げられる。特許文献1には、音声信号を増幅するヘッドアンプ(11)と、増幅された音声信号を振幅値が閾値以下の期間にわたって遮断するノイズゲート(12)と、ヘッドアンプ(11)のゲイン(増幅度)に応じた閾値をノイズゲート(12)に設定するパラメータ変換手段(14)とを備えたノイズゲート装置が記載されている。
携帯電話機などの消費電力に厳しい制約のある機器では、音声信号の振幅を、アンプまではなるべく小さくしておき、アンプにおいて大幅に大きくする構成を採るのが好ましい。この構成を採る場合、デジタルノイズゲートでは、デジタル部の後段のDAC(Digital to Analog Converter)やアンプにおいて混入したノイズ成分を低減することができない。アナログノイズゲートでは、このようなノイズ成分を低減することができるが、このようなノイズ成分が混入した信号に基づいて、ノイズ成分のみを含む期間を高い精度で特定することは困難であるから、十分に高い精度でノイズを低減することができない。
本発明は、このような事情に鑑みてなされたものであり、ノイズゲートによって十分に高い精度でノイズを低減することを解決課題とする。
上記課題を解決するため、本発明に係る信号処理装置は、デジタル入力信号が供給され、当該デジタル入力信号にデジタル処理を施してデジタル信号を生成するとともに、アナログ出力信号の振幅を減少させる特定期間を指定する制御信号を生成するデジタル処理手段と、前記デジタル信号をDA変換してアナログ信号を生成するDA変換手段と、前記アナログ信号の振幅を調整して前記アナログ出力信号を生成するとともに、前記制御信号が指定する前記特定期間において、前記アナログ出力信号の振幅を減少させる可変利得手段とを備える。
この発明では、デジタル入力信号からデジタル処理手段がデジタル信号を生成し、このデジタル信号からDA変換手段がアナログ信号を生成し、このアナログ信号から可変利得手段がアナログ出力信号を生成する一方、デジタル処理手段が、アナログ出力信号の振幅を減少させる特定期間を指定し、この特定期間において、可変利得手段がアナログ出力信号の振幅を減少させる。つまり、可変利得手段が、特定期間において信号を減衰させるノイズゲートとして機能する。デジタル処理手段には、DA変換手段や可変利得手段において発生するノイズが混入する前のデジタル入力信号が供給されるから、デジタル処理手段は、ノイズ期間を十分に高い精度で特定し、特定した期間を特定期間として指定することができる。よって、この発明によれば、ノイズゲートによって十分に高い精度でノイズを低減することができる。
上述した信号処理装置において、前記デジタル処理手段は、前記デジタル入力信号の振幅が所定レベル以下になったことを検知して、前記制御信号を有効にするようにしてもよいし、さらに、前記デジタル入力信号の振幅が所定レベル以下になったことが所定時間を超えて継続した場合に、前記制御信号を有効にするようにしてもよい。後者の場合、例えば、息継ぎや言葉の選択のために音声が途切れても、この時間が所定時間以下でならば制御信号が有効にならないから、可変利得手段の利得の変化の時間間隔が平均的に長くなる。したがって、可変利得手段の利得の頻繁な変化に起因したノイズの発生が抑制される。
上述した各信号処理装置において、前記特定期間は、前記アナログ出力信号の振幅をゼロにする期間であり、前記可変利得手段は、前記制御信号が指定する前記特定期間において、前記アナログ出力信号の振幅をゼロにする、ようにしてもよい。この場合、特定期間においてノイズ成分を除去することができる。
また、前記デジタル処理手段は、前記特定期間の開始から前記アナログ出力信号の振幅を段階的に減少させることを指示し、前記特定期間の終了から前記アナログ出力信号の振幅を段階的に増加させることを指示する前記制御信号を生成し、前記可変利得手段は、前記制御信号に従って、前記特定期間の開始から前記アナログ出力信号の振幅を段階的に減少させ、前記特定期間の終了から前記アナログ出力信号の振幅を段階的に増加させる、ようにしてもよい。この場合、可変利得手段の利得の急激な変化に起因したノイズの発生が抑制される。
本発明の実施の形態について図面を参照して説明する。図1は、本発明の第1〜第4実施形態に係る信号処理装置10,20,30及び40の構成を示すブロック図である。図1に示すように、信号処理装置10,20,30及び40は、デジタル入力信号Dinを入力してアナログ出力信号Aoutを出力する。デジタル入力信号Dinは、アナログ信号SaをADC(Analog to Digital Converter)11がAD変換して生成された信号、又はデジタル信号を生成する信号源からのデジタル信号Sdである。
信号処理装置10,20,30及び40は、デジタル入力信号Dinにデジタル処理を施してデジタル信号Dmを生成するDSP(Digital Signal Processor)と、デジタル信号DmをDA変換してアナログ信号Amを生成するDAC13と、アナログ信号Amの振幅を調整してアナログ出力信号Aoutを生成する可変ゲインアンプ(Variable Gain Amplifier)14とを備える。
DSPは、閾値などの設定値を保持するレジスタRを備え、レジスタRに保持されている設定値とデジタル入力信号Dinとに基づいて、上記のデジタル処理を行う。具体的には、アナログ出力信号Aoutの振幅を減少させる特定期間Tを指定する制御信号Csを生成する。より具体的には、デジタル入力信号Dinの振幅値(振幅の大きさ)を繰り返し検出する一方、レジスタRに保持されている閾値(所定レベル)以下の振幅値が検出されたことを検知して制御信号Csを有効にする。
また、DSPには、設定値を示す設定信号Ssが供給される。DSPは、設定信号Ssが供給されると、設定信号Ssで示される設置値をレジスタRに書き込む。また、DSPは、前回検出された振幅値を保持することができる。また、DSPは、デジタル入力信号Dinをそのままデジタル信号Dmとして出力する。したがって、デジタル信号Dmの波形は、デジタル入力信号Dinの波形と同一である。
可変ゲインアンプ14は、アナログアンプであり、そのゲイン(利得)を定めるボリューム回路を備え、定められたゲインが得られるように、増幅や減幅などの振幅調整を行う。ゲインの最大値は24dBであり、最小値は0dBであるが、これに限るものではない。ゲインは、制御信号Csで指定される特定期間Tの一部または全部においては小さく、他の期間においては大きく定められる。
以上の説明から明らかなように、前述の閾値を適切に定めることにより、可変ゲインアンプ14をノイズゲートとして用いることができる。そこで、各実施形態では、可変ゲインアンプ14がノイズゲートとして機能するように閾値を定めている。具体的には、デジタル入力信号Dinに含まれ得る信号成分(非ノイズ成分)の振幅値の最小値よりも小さく、デジタル入力信号Dinに含まれ得るノイズ成分(非信号成分)の振幅値の最大値以上の値を閾値としている。
DSPが行うデジタル処理の詳細は、実施形態毎に相違する。このため、信号処理装置10,20,30及び40は、互いに異なるDSPを備える。具体的には、信号処理装置10はDSP12を、信号処理装置20はDSP22を、信号処理装置30はDSP32を、信号処理装置40はDSP42を備える。以降、各実施形態について順次説明する。
<第1実施形態>
図2は、第1実施形態に係る信号処理装置10が備えるDSP12のデジタル処理を示すフローチャートである。この図に示すように、DSP12は、まず、振幅値が新たに検出されたか否かを判定する(S10)。この判定の結果が否定の場合、処理はステップS10に戻る。ステップS10の判定の結果が肯定の場合、DSP12は、今回検出された振幅値が閾値より大きいか否かを判定する(S11)。
図2は、第1実施形態に係る信号処理装置10が備えるDSP12のデジタル処理を示すフローチャートである。この図に示すように、DSP12は、まず、振幅値が新たに検出されたか否かを判定する(S10)。この判定の結果が否定の場合、処理はステップS10に戻る。ステップS10の判定の結果が肯定の場合、DSP12は、今回検出された振幅値が閾値より大きいか否かを判定する(S11)。
ステップS11の判定の結果が否定の場合、DSP12は、前回検出された振幅値が閾値より大きいか否かを判定する(S12)。この判定の結果が否定の場合、処理はステップS10に戻る。ステップS12の判定の結果が肯定の場合、DSP12は、ゲインの最小化を行う(S13)。具体的には、制御信号Csを有効化することにより、可変ゲインアンプ14のゲインを最小値(0dB)とする。以降、処理はステップS10に戻る。
ステップS11の判定の結果が肯定の場合、DSP12は、前回検出された振幅値が閾値より大きいか否かを判定する(S14)。この判定の結果が肯定の場合、処理はステップS10に戻る。ステップS14の判定の結果が否定の場合、DSP12は、ゲインの最大化を行う(S15)。具体的には、制御信号Csを無効化することにより、可変ゲインアンプ14のゲインを最大値(24dB)とする。以降、処理はステップS10に戻る。
つまり、DSP12は、制御信号Csのレベルを、閾値よりも大きい振幅値が検出された直後に閾値以下の振幅値が検出されると、可変ゲインアンプ14のゲインを最小値とする有効レベルとし、閾値よりも大きい振幅値が検出されるまで維持し、閾値よりも大きい振幅値が検出されると、可変ゲインアンプ14のゲインを最大値とする無効レベルとする。また、本実施形態における特定期間Tは、制御信号Csが有効レベルの期間、すなわち可変ゲインアンプ14のゲインを最小値とする期間である。
図3は、信号処理装置10の動作を説明するための図である。図中の波形は、図1のアナログ信号SaをADC11が変換して生成された信号をデジタル入力信号Dinとしたときのものである。図3に示すように、デジタル入力信号Dinは、信号期間αにわたって信号成分を含む一方、非信号期間βでは信号成分を含まない。また、図3の例では、デジタル入力信号Dinは、全期間にわたってノイズ成分を含む。なお、デジタル信号の波形は、実際には階段状であり、アナログ出力信号Aoutの振幅は、実際には、特定期間T以外の期間において図示の振幅よりも大きくなる。
前述のように、デジタル信号Dmの波形はデジタル入力信号Dinの波形と同一である。したがって、デジタル信号Dmは、非信号期間βにおいてノイズ成分を含む。このデジタル信号DmがDAC13でDA変換されてアナログ信号Amが生成されるが、DAC13において新たなノイズが発生する虞がある。このため、図3の例では、非信号期間βにおける、アナログ信号Amの振幅がデジタル信号Dmの振幅よりも大きくなっている。
一方、DSP12は、デジタル入力信号Dinの振幅値と閾値とに基づいて、特定期間Tを指定する制御信号Csを生成する。前述のように、閾値は、デジタル入力信号Dinに含まれ得るノイズ成分の振幅値の最大値以上の値であり、デジタル入力信号Dinに含まれ得る信号成分の振幅値の最小値よりも小さいから、制御信号Csは、非信号期間βの開始とともに有効化され、この非信号期間βの終了とともに無効化される。つまり、非信号期間βが特定期間Tとなる。
よって、可変ゲインアンプ14のゲインは、非信号期間βにおいては最小値に、他の期間においては最大値に維持される。したがって、可変ゲインアンプ14は、アナログ信号Amを、非信号期間βにおいては最小値のゲインで減幅し、他の期間においては最大値のゲインで増幅して、アナログ出力信号Aoutを生成する。この結果、アナログ出力信号Aoutの振幅は、非信号期間βにおいてはゼロとなり、他の期間においては十分に大きくなる。これは、デジタル信号Sdをデジタル入力信号Dinとしたときにも同様である。
ところで、信号処理装置10では、非信号期間βが特定期間Tとなるから、可変ゲインアンプ14のゲインの変化の時間間隔が著しく短くなる虞がある。例えば、信号成分が音声の場合、息継ぎや言葉の選択のために音声が途切れただけの短い非信号期間βが頻繁に現れる虞があり、このような非信号期間βをも特定期間Tとすると、可変ゲインアンプ14のゲインの変化の時間間隔が著しく短くなる。この場合、可変ゲインアンプ14のゲインの頻繁な変化に起因したノイズが発生する虞がある。この問題を解決するための実施形態が第2実施形態である。
また、信号処理装置10では、可変ゲインアンプ14のゲインが、特定期間Tにおいては一様に最小値(0dB)となり、その他の期間においては一様に最大値(24dB)となる。つまり、特定期間Tとその他の期間との境界において、可変ゲインアンプ14のゲインが急激に変化し、この変化に起因したノイズが発生する虞がある。この問題を解決するための実施形態が第3実施形態である。
<第2実施形態>
図4は、第2実施形態に係る信号処理装置20が備えるDSP22のデジタル処理を示すフローチャートである。この図に示すように、DSP22は、DSP12と同様に、振幅値が新たに検出されたか否かを判定し(S10)、この判定の結果が肯定の場合、今回検出された振幅値が閾値より大きいか否かを判定し(S11)、この判定の結果が否定の場合、前回検出された振幅値が閾値より大きいか否かを判定する(S12)。
図4は、第2実施形態に係る信号処理装置20が備えるDSP22のデジタル処理を示すフローチャートである。この図に示すように、DSP22は、DSP12と同様に、振幅値が新たに検出されたか否かを判定し(S10)、この判定の結果が肯定の場合、今回検出された振幅値が閾値より大きいか否かを判定し(S11)、この判定の結果が否定の場合、前回検出された振幅値が閾値より大きいか否かを判定する(S12)。
ステップS12の判定の結果が肯定の場合、DSP22は、経過時間を計時するタイマーをスタートさせ(S21)、可変ゲインアンプ14のゲインを最小化させる最小化タイミングであるか否かを判定する(S22)。一方、ステップS12の判定の結果が否定の場合、DSP22は、経過時間を計時するタイマーをスタートさせることなく、最小化タイミングであるか否かを判定する(S22)。
最小化タイミングであるか否かの判定は、タイマーに計時された経過時間と、第1時間γとを比較することで行われ、その結果は、経過時間が第1時間γを初めて超過した場合に肯定となり、他の場合に否定となる。第1時間γは、予め定められた設定値であり、DSP22のレジスタRに保持されている。ステップS22の判定の結果が否定の場合、処理はステップS10に戻る。一方、ステップS22の判定の結果が肯定の場合、DSP22は、ゲインの最小化を行う(S13)。以降、処理はステップS10に戻る。
一方、ステップS11の判定の結果が肯定の場合、DSP22は、経過時間を計時中であるか否かを判定する(S23)。この判定の結果が肯定の場合、DSP22は、経過時間を計時するタイマーをストップさせ(S24)、可変ゲインアンプ14のゲインが最小値であるか否かを判定する(S25)。一方、ステップS23の判定の結果が否定の場合、DSP22は、経過時間を計時するタイマーをストップさせることなく、可変ゲインアンプ14のゲインが最小値であるか否かを判定する(S25)。
可変ゲインアンプ14のゲインが最小値であるか否かの判定の結果は、制御信号Csが有効レベルの場合に肯定となり、制御信号Csが無効レベルの場合に否定となる。この判定の結果が否定の場合、処理はステップS10に戻る。一方、ステップS25の判定の結果が肯定の場合、DSP22は、ゲインの最大化を行う(S15)。以降、処理はステップS10に戻る。
つまり、DSP22は、制御信号Csのレベルを、第1時間γにわたって閾値以下の振幅値が検出され続けると、可変ゲインアンプ14のゲインを最小値とする有効レベルとし、閾値よりも大きい振幅値が検出されるまで維持し、閾値よりも大きい振幅値が検出されると、可変ゲインアンプ14のゲインを最大値とする無効レベルとする。また、本実施形態における特定期間Tは、制御信号Csが有効レベルの期間、すなわち可変ゲインアンプ14のゲインを最小値とする期間である。
図5は、信号処理装置20の動作を説明するための図である。この図に示すように、DSP22は、DSP12と同様に、デジタル入力信号Dinの振幅値と閾値とに基づいて、特定期間Tを指定する制御信号Csを生成する。ただし、制御信号Csは、非信号期間βの開始から第1時間γが経過すると有効化され、当該非信号期間βの終了とともに無効化される。
つまり、信号処理装置20では、第1時間γよりも長い非信号期間βの末尾期間(β−γ)が特定期間Tとなる。裏を返せば、第1時間γ以下の非信号期間βについて、可変ゲインアンプ14のゲインが変化することはない。したがって、可変ゲインアンプ14のゲインの変化の時間間隔が平均的に長くなる。よって、ゲインの頻繁な変化に起因したノイズの発生が抑制される。
<第3実施形態>
図6は、第3実施形態に係る信号処理装置30が備えるDSP32のデジタル処理を示すフローチャートである。この図に示すように、DSP32は、DSP12と同様に、振幅値が新たに検出されたか否かを判定し(S10)、この判定の結果が肯定の場合、今回検出された振幅値が閾値より大きいか否かを判定し(S11)、この判定の結果が否定の場合、前回検出された振幅値が閾値より大きいか否かを判定する(S12)。
図6は、第3実施形態に係る信号処理装置30が備えるDSP32のデジタル処理を示すフローチャートである。この図に示すように、DSP32は、DSP12と同様に、振幅値が新たに検出されたか否かを判定し(S10)、この判定の結果が肯定の場合、今回検出された振幅値が閾値より大きいか否かを判定し(S11)、この判定の結果が否定の場合、前回検出された振幅値が閾値より大きいか否かを判定する(S12)。
ステップS12の判定の結果が肯定の場合、DSP32は、経過時間を計時するタイマーをスタートさせ(S31)、可変ゲインアンプ14のゲインを小さくする第1タイミングであるか否かを判定する(S32)。ステップS31のタイマーをスタートさせる処理では、既にタイマーがスタートしている可能性がある。この場合、DSP32は、経過時間を示すタイマー値をリセットすることにより、タイマーを再スタートさせる。一方、ステップS12の判定の結果が否定の場合、DSP32は、経過時間を計時するタイマーをスタートさせることなく、第1タイミングであるか否かを判定する(S32)。
第1タイミングであるか否かの判定は、タイマーに計時された経過時間と、予め定められた第2時間δとに基づいて行われ、その結果は、経過時間が第2時間δの自然数倍の時間を初めて超過した場合に肯定となり、他の場合に否定となる。第2時間δは、予め定められた設定値であり、DSP22のレジスタRに保持されている。ステップS32の判定の結果が否定の場合、処理はステップS10に戻る。一方、ステップS32の判定の結果が肯定の場合、DSP32は、可変ゲインアンプ14のゲインが最小値であるか否かを判定する(S33)。
可変ゲインアンプ14のゲインが最小値であるか否かの判定の結果は、制御信号Csの現在のレベルが最高レベルの場合に肯定となり、他の場合に否定となる。この判定の結果が肯定の場合、処理はステップS10に戻る。この判定の結果が否定の場合、DSP32は、可変ゲインアンプ14のゲインを小さくするゲインダウン処理を行う(S34)。ゲインダウン処理の詳細は、次に述べる通りである。
本実施形態では、可変ゲインアンプ14のゲインとして0dB,1dB,…,24dBの24段階を想定しており、制御信号Csのレベルとして、これらの段階にそれぞれ対応する24段階のレベル(V0,V1,…,V24)が用意されている。V0>V1>…>V24であり、制御信号Csのレベルを1段階上がると(例えばV1→V0)、可変ゲインアンプ14のゲインが1段階小さくなる(例えば1dB→0dB)。DSP32は、制御信号Csのレベルを1段階上げることにより、ゲインダウン処理を実行する。以降、処理はステップS10に戻る。
一方、ステップS11の判定の結果が肯定の場合、DSP32は、前回検出された振幅値が閾値より大きいか否かを判定する(S35)。この判定の結果が肯定の場合、DSP32は、ステップS31と同様に、経過時間を計時するタイマーをスタートさせ(S36)、可変ゲインアンプ14のゲインを大きくする第2タイミングであるか否かを判定する(S37)。一方、ステップS35の判定の結果が否定の場合、DSP32は、経過時間を計時するタイマーをスタートさせることなく、第2タイミングであるか否かを判定する(S37)。
第2タイミングであるか否かの判定は、タイマーに計時された経過時間と、予め定められた第3時間υとに基づいて行われ、その結果は、経過時間が第3時間υの自然数倍の時間を初めて超過した場合に肯定となり、他の場合に否定となる。第3時間υは、予め定められた設定値であり、DSP22のレジスタRに保持されている。なお、υ=δであっても、υ≠δであってもよい。
ステップS37の判定の結果が否定の場合、処理はステップS10に戻る。一方、ステップS37の判定の結果が肯定の場合、DSP32は、可変ゲインアンプ14のゲインが最大値であるか否かを判定する(S38)。可変ゲインアンプ14のゲインが最大値であるか否かの判定の結果は、制御信号Csの現在のレベルが最低レベルの場合に肯定となり、他の場合に否定となる。
ステップS38の判定の結果が肯定の場合、処理はステップS10に戻る。一方、ステップS38の判定の結果が否定の場合、DSP32は、可変ゲインアンプ14のゲインを大きくするゲインアップ処理を行う(S39)。具体的には、制御信号Csのレベルを1段階下げる。以降、処理はステップS10に戻る。
図7は、DSP32が生成する制御信号Csのレベル遷移例を示すグラフである。この図からも明らかなように、DSP32は、制御信号Csのレベルを、閾値よりも大きい振幅値が検出された直後に閾値以下の振幅値が検出されると、最高レベル(V0)を上限として段階的に上げ、閾値よりも大きい振幅値が検出されると、最低レベル(V24)を下限として段階的に下げる。
また、本実施形態における特定期間Tは、図7に示すように、制御信号Csのレベルを段階的に上げる処理の開始時に開始し、制御信号Csのレベルを段階的に下げる処理の開始時に終了する。すなわち、閾値よりも大きい振幅値が検出された直後に閾値以下の振幅値が検出されてから、閾値よりも大きい振幅値が検出されるまでの期間が、特定期間Tとなる。
図8は、信号処理装置30の動作を説明するための図である。この図に示すように、DSP32は、DSP12と同様に、デジタル入力信号Dinの振幅値と閾値とに基づいて、特定期間Tを指定する制御信号Csを生成する。非信号期間βが特定期間Tとなる点も信号処理装置10と同様である。ただし、図7から明らかなように、DSP32が生成する制御信号Csは、特定期間Tの開始時点から可変ゲインアンプ14のゲインを段階的に減少させることを指示し、特定期間Tの終了時点から可変ゲインアンプ14のゲインを段階的に増加させることを指示する信号である。したがって、可変ゲインアンプ14のゲインは、最小値を下限として非信号期間βの開始時点から段階的に減少し、最大値を上限として非信号期間βの終了時点から段階的に増加する。
以上説明したように、信号処理装置30では、可変ゲインアンプ14のゲインの変化が緩やかとなる。よって、可変ゲインアンプ14のゲインの急激な変化に起因したノイズの発生が抑制される。
<第4実施形態>
図9は、第4実施形態に係る信号処理装置40の動作を説明するための図である。第4実施形態は、第2実施形態と第3実施形態とを組み合わせた実施形態であり、信号処理装置40のDSP42は、第1時間γにわたって閾値以下の振幅値が検出され続けると、最高レベル(V0)を上限として制御信号Csのレベルを段階的に上げ、閾値よりも大きい振幅値が検出されると、最低レベル(V24)を下限として制御信号Csのレベルを段階的に下げる。
図9は、第4実施形態に係る信号処理装置40の動作を説明するための図である。第4実施形態は、第2実施形態と第3実施形態とを組み合わせた実施形態であり、信号処理装置40のDSP42は、第1時間γにわたって閾値以下の振幅値が検出され続けると、最高レベル(V0)を上限として制御信号Csのレベルを段階的に上げ、閾値よりも大きい振幅値が検出されると、最低レベル(V24)を下限として制御信号Csのレベルを段階的に下げる。
また、本実施形態における特定期間Tは、第3実施形態における特定期間Tと同様に、制御信号Csのレベルを段階的に上げる処理の開始時に開始し、制御信号Csのレベルを段階的に下げる処理の開始時に終了する。ただし、第3実施形態における特定期間Tが、非信号期間βの開始時に開始するのに対し、本実施形態における特定期間Tは、第1時間γにわたって閾値以下の振幅値が検出され続けると開始する。つまり、第2実施形態と同様に、第1時間γよりも長い非信号期間βの末尾期間(β−γ)が特定期間Tとなる。
以上より明らかなように、信号処理装置40では、特定期間Tとなる期間が第1時間γよりも長い非信号期間βの末尾期間に限られるとともに、可変ゲインアンプ14のゲインの変化が緩やかとなる。したがって、ゲインの頻繁な変化に起因したノイズや、ゲインの急激な変化に起因したノイズの発生が抑制される。
<変形例>
本発明は、上述した第1〜第4実施形態のみならず、各実施形態を変形して得られる各種の形態や、これらの形態のうち任意の二以上を適宜に組み合わせた形態をも範囲に含み得る。各実施形態に加える変形としては、例えば、次に列記するものが挙げられる。
第3又は第4実施形態では、特定期間Tにおいて、制御信号Csのレベルを段階的に変化させる時間間隔を一定としたが、これに限るものではない。例えば、時間間隔が徐々に短くなるようにしてもよいし、制御信号Csのレベルを段階的に上げる場合には時間間隔が徐々に短くなり、制御信号Csのレベルを下げる場合には時間間隔が徐々に長くなるようにしてもよい。
第3又は第4実施形態において、ゲインの段階的な増加とゲインの段階的な減少とのうち、どちらか一方を行わないようにしてもよい。なお、信号成分が音声の場合には、信号期間αの冒頭部分(アタック部分)の振幅が小さいと、聴き取り難い音声となるから、音声を聴き取り易くする観点では、ゲインの段階的な増加を行う形態よりも、ゲインの段階的な増加を行わない形態の方が好ましい。
各実施形態において、可変ゲインアンプ14のみならず、DSPもノイズゲートとして機能するようにしてもよい。この場合、デジタル信号Dmの波形は、デジタル入力信号Dinの波形と異なる。
各実施形態において、各種の設定値を、レジスタRとは異なる記憶部に記憶させるようにしてもよい。この記憶部は、信号処理装置の内部または外部に配置される。
各実施形態において、制御信号Csのレベルを遷移させるタイミングを、DAC13における処理遅延を考慮して定めるようにしてもよい。
本発明は、上述した第1〜第4実施形態のみならず、各実施形態を変形して得られる各種の形態や、これらの形態のうち任意の二以上を適宜に組み合わせた形態をも範囲に含み得る。各実施形態に加える変形としては、例えば、次に列記するものが挙げられる。
第3又は第4実施形態では、特定期間Tにおいて、制御信号Csのレベルを段階的に変化させる時間間隔を一定としたが、これに限るものではない。例えば、時間間隔が徐々に短くなるようにしてもよいし、制御信号Csのレベルを段階的に上げる場合には時間間隔が徐々に短くなり、制御信号Csのレベルを下げる場合には時間間隔が徐々に長くなるようにしてもよい。
第3又は第4実施形態において、ゲインの段階的な増加とゲインの段階的な減少とのうち、どちらか一方を行わないようにしてもよい。なお、信号成分が音声の場合には、信号期間αの冒頭部分(アタック部分)の振幅が小さいと、聴き取り難い音声となるから、音声を聴き取り易くする観点では、ゲインの段階的な増加を行う形態よりも、ゲインの段階的な増加を行わない形態の方が好ましい。
各実施形態において、可変ゲインアンプ14のみならず、DSPもノイズゲートとして機能するようにしてもよい。この場合、デジタル信号Dmの波形は、デジタル入力信号Dinの波形と異なる。
各実施形態において、各種の設定値を、レジスタRとは異なる記憶部に記憶させるようにしてもよい。この記憶部は、信号処理装置の内部または外部に配置される。
各実施形態において、制御信号Csのレベルを遷移させるタイミングを、DAC13における処理遅延を考慮して定めるようにしてもよい。
10,20,30,40…信号処理装置、12,22,32,42…DSP、13…DAC、14…可変ゲインアンプ、Din…デジタル入力信号、Dm…デジタル信号、Am…アナログ信号、Aout…アナログ出力信号、Cs…制御信号。
Claims (5)
- デジタル入力信号が供給され、当該デジタル入力信号にデジタル処理を施してデジタル信号を生成するとともに、アナログ出力信号の振幅を減少させる特定期間を指定する制御信号を生成するデジタル処理手段と、
前記デジタル信号をDA変換してアナログ信号を生成するDA変換手段と、
前記アナログ信号の振幅を調整して前記アナログ出力信号を生成するとともに、前記制御信号が指定する前記特定期間において、前記アナログ出力信号の振幅を減少させる可変利得手段とを、
備える信号処理装置。 - 前記デジタル処理手段は、前記デジタル入力信号の振幅が所定レベル以下になったことを検知して、前記制御信号を有効にすることを特徴とする請求項1に記載の信号処理装置。
- 前記デジタル処理手段は、前記デジタル入力信号の振幅が所定レベル以下になったことが所定時間を超えて継続した場合に、前記制御信号を有効にすることを特徴とする請求項2に記載の信号処理装置。
- 前記特定期間は、前記アナログ出力信号の振幅をゼロにする期間であり、
前記可変利得手段は、前記制御信号が指定する前記特定期間において、前記アナログ出力信号の振幅をゼロにする、
ことを特徴とする請求項1乃至3のうちいずれか1項に記載の信号処理装置。 - 前記デジタル処理手段は、前記特定期間の開始から前記アナログ出力信号の振幅を段階的に減少させることを指示し、前記特定期間の終了から前記アナログ出力信号の振幅を段階的に増加させることを指示する前記制御信号を生成し、
前記可変利得手段は、前記制御信号に従って、前記特定期間の開始から前記アナログ出力信号の振幅を段階的に減少させ、前記特定期間の終了から前記アナログ出力信号の振幅を段階的に増加させる、
ことを特徴とする請求項1乃至3のうちいずれか1項に記載の信号処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069316A JP2011205283A (ja) | 2010-03-25 | 2010-03-25 | 信号処理装置 |
US13/070,794 US8390492B2 (en) | 2010-03-25 | 2011-03-24 | Signal processing apparatus |
CN2011100799449A CN102281038A (zh) | 2010-03-25 | 2011-03-25 | 信号处理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069316A JP2011205283A (ja) | 2010-03-25 | 2010-03-25 | 信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011205283A true JP2011205283A (ja) | 2011-10-13 |
Family
ID=44655771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069316A Pending JP2011205283A (ja) | 2010-03-25 | 2010-03-25 | 信号処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8390492B2 (ja) |
JP (1) | JP2011205283A (ja) |
CN (1) | CN102281038A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2507096B (en) | 2012-10-19 | 2016-03-23 | Cirrus Logic Int Semiconductor Ltd | Digital/analogue conversion |
CN103198855A (zh) * | 2013-02-26 | 2013-07-10 | 珠海市杰理科技有限公司 | 音频播放自动降噪方法、装置及音频播放器 |
US9829882B2 (en) | 2013-12-20 | 2017-11-28 | Sphero, Inc. | Self-propelled device with center of mass drive system |
CN111474877B (zh) * | 2020-03-20 | 2024-03-26 | 瓴芯电子科技(无锡)有限公司 | 负载开关电路及其控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08107359A (ja) * | 1994-10-05 | 1996-04-23 | Toshiba Corp | デジタル信号処理装置 |
JPH11308109A (ja) * | 1997-11-14 | 1999-11-05 | Yamaha Corp | D/a変換装置 |
JP2003052096A (ja) * | 2001-08-06 | 2003-02-21 | Matsushita Electric Ind Co Ltd | ノイズゲート装置 |
JP2005043399A (ja) * | 2003-07-22 | 2005-02-17 | Casio Comput Co Ltd | 音量制御装置および音量制御処理のプログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821889A (en) * | 1996-11-06 | 1998-10-13 | Sabine, Inc. | Automatic clip level adjustment for digital processing |
US6417730B1 (en) * | 2000-11-29 | 2002-07-09 | Harris Corporation | Automatic gain control system and related method |
US7272373B2 (en) * | 2004-06-30 | 2007-09-18 | Silacon Laboratories Inc. | Ratiometric clock systems for integrated receivers and associated methods |
US7272374B2 (en) * | 2004-06-30 | 2007-09-18 | Silicon Laboratories Inc. | Dynamic selection of local oscillator signal injection for image rejection in integrated receivers |
US7272375B2 (en) * | 2004-06-30 | 2007-09-18 | Silicon Laboratories Inc. | Integrated low-IF terrestrial audio broadcast receiver and associated method |
FR2876517B1 (fr) * | 2004-10-08 | 2009-04-10 | Groupe Ecoles Telecomm | Demodulateur et modulateur-demodulateur par conversion directe de frequence |
US7355476B2 (en) * | 2005-06-30 | 2008-04-08 | Silicon Laboratories Inc. | Input stage for an amplifier |
US7321324B2 (en) * | 2005-06-30 | 2008-01-22 | Silicon Laboratories Inc. | Unconditionally stable analog-to-digital converter |
CN101373980B (zh) * | 2007-08-24 | 2012-05-02 | 锐迪科创微电子(北京)有限公司 | 无线接收机及直流失调电压的消除方法 |
US8559186B2 (en) * | 2008-04-03 | 2013-10-15 | Qualcomm, Incorporated | Inductor with patterned ground plane |
-
2010
- 2010-03-25 JP JP2010069316A patent/JP2011205283A/ja active Pending
-
2011
- 2011-03-24 US US13/070,794 patent/US8390492B2/en not_active Expired - Fee Related
- 2011-03-25 CN CN2011100799449A patent/CN102281038A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08107359A (ja) * | 1994-10-05 | 1996-04-23 | Toshiba Corp | デジタル信号処理装置 |
JPH11308109A (ja) * | 1997-11-14 | 1999-11-05 | Yamaha Corp | D/a変換装置 |
JP2003052096A (ja) * | 2001-08-06 | 2003-02-21 | Matsushita Electric Ind Co Ltd | ノイズゲート装置 |
JP2005043399A (ja) * | 2003-07-22 | 2005-02-17 | Casio Comput Co Ltd | 音量制御装置および音量制御処理のプログラム |
Also Published As
Publication number | Publication date |
---|---|
US8390492B2 (en) | 2013-03-05 |
US20110234438A1 (en) | 2011-09-29 |
CN102281038A (zh) | 2011-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10015591B2 (en) | Pickup apparatus and pickup method | |
US9391576B1 (en) | Enhancement of dynamic range of audio signal path | |
WO2018059030A1 (zh) | 一种音量调节方法及终端 | |
EP2631907A1 (en) | Method and apparatus for audio intelligibility enhancement | |
JP6439261B2 (ja) | オーディオ信号処理装置 | |
JP5982864B2 (ja) | オーディオアンプ | |
JP2011205283A (ja) | 信号処理装置 | |
JP2015177290A (ja) | レベル調整方法およびレベル調整装置 | |
KR101253708B1 (ko) | 보청장치의 외부 소음을 차폐하는 방법 | |
JP5681531B2 (ja) | 自動利得制御装置および自動利得制御方法 | |
KR101049498B1 (ko) | 자동 이득 제어 증폭기 및 그것을 갖는 음성 기록 장치 | |
JP2010109624A (ja) | 音声処理回路、音声処理装置及び音声処理方法 | |
JP5196208B2 (ja) | 音量調整装置 | |
TWI545556B (zh) | 電子裝置與增益控制方法 | |
JP5724869B2 (ja) | 信号処理装置、信号処理方法及びプログラム | |
JP5147420B2 (ja) | 増幅回路 | |
JP5128269B2 (ja) | 音響装置 | |
JP5370125B2 (ja) | 音声信号処理装置及び音声再生装置 | |
JP5857216B2 (ja) | 自動利得制御装置 | |
JP4882818B2 (ja) | ダイナミクス制御装置 | |
JP2018207318A (ja) | 音声処理装置およびその制御方法、プログラム並びに記憶媒体 | |
JP2011097321A (ja) | オーディオ装置 | |
US20240105153A1 (en) | Output control method, electronic device, and recording medium | |
JP2013117659A (ja) | 音声処理装置及び音声処理装置の制御方法 | |
JP2009177474A (ja) | 増幅装置及びこれを用いた音声処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140121 |