JPH07106883A - デジタル音量調整装置およびデジタルミキシング装置 - Google Patents
デジタル音量調整装置およびデジタルミキシング装置Info
- Publication number
- JPH07106883A JPH07106883A JP24684293A JP24684293A JPH07106883A JP H07106883 A JPH07106883 A JP H07106883A JP 24684293 A JP24684293 A JP 24684293A JP 24684293 A JP24684293 A JP 24684293A JP H07106883 A JPH07106883 A JP H07106883A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- multiplier
- input
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 デジタル信号処理を応用した音響装置の音量
調整手段において、音量設定変更時に発生するノイズを
低減させる。 【構成】 入力された音声信号をＡＤ変換するＡＤコン
バータ１２と、レジスタ１６、１７に格納された係数Ａ
１、Ａ２を切り換え器１８で切り換えて平滑化して出力
するデジタル積分器１９と、ＡＤコンバータ１２および
デジタル積分器１９の出力を入力して乗算する乗算器１
３と、乗算器１３の出力をＤＡ変換するＤＡコンバータ
１４とを備える。定電圧ＤＣ電源を可変抵抗器で調整
し、ＡＤ変換した後、積分器により平滑化するようにし
てもよい。
調整手段において、音量設定変更時に発生するノイズを
低減させる。 【構成】 入力された音声信号をＡＤ変換するＡＤコン
バータ１２と、レジスタ１６、１７に格納された係数Ａ
１、Ａ２を切り換え器１８で切り換えて平滑化して出力
するデジタル積分器１９と、ＡＤコンバータ１２および
デジタル積分器１９の出力を入力して乗算する乗算器１
３と、乗算器１３の出力をＤＡ変換するＤＡコンバータ
１４とを備える。定電圧ＤＣ電源を可変抵抗器で調整
し、ＡＤ変換した後、積分器により平滑化するようにし
てもよい。
Description
【０００１】
【産業上の利用分野】本発明は、音声信号を音量調整す
るデジタル音量調整装置および音声信号を混合するデジ
タルミキシング装置に関する。
るデジタル音量調整装置および音声信号を混合するデジ
タルミキシング装置に関する。
【０００２】
【従来の技術】図６は従来のデジタル音量調整装置の構
成を示している。図６において、１は音声信号の入力端
子であり、音声信号をデジタル信号に変換するＡＤコン
バータ２に接続されている。ＡＤコンバータ２の出力
は、乗算器３の一方の入力に接続されている。乗算器３
の出力は、デジタル信号を再び音声信号に変換するＤＡ
コンバータ４に接続されており、その信号は出力端子５
から出力される。
成を示している。図６において、１は音声信号の入力端
子であり、音声信号をデジタル信号に変換するＡＤコン
バータ２に接続されている。ＡＤコンバータ２の出力
は、乗算器３の一方の入力に接続されている。乗算器３
の出力は、デジタル信号を再び音声信号に変換するＤＡ
コンバータ４に接続されており、その信号は出力端子５
から出力される。
【０００３】一方、６はＤＣ電源であり、音量を調整す
る可変抵抗器７に接続されている。可変抵抗器７には、
ＤＣ電源６から定電圧が供給されて、可変抵抗器７の設
定位置に比例した電圧Ｖｃを出力している。この電圧Ｖ
ｃは、ＡＤコンバータ８によりデジタル信号に変換さ
れ、乗算器３のもう一方の入力に接続されている。
る可変抵抗器７に接続されている。可変抵抗器７には、
ＤＣ電源６から定電圧が供給されて、可変抵抗器７の設
定位置に比例した電圧Ｖｃを出力している。この電圧Ｖ
ｃは、ＡＤコンバータ８によりデジタル信号に変換さ
れ、乗算器３のもう一方の入力に接続されている。
【０００４】次に、上記従来例の動作について説明す
る。図６において、可変抵抗器７から出力された電圧Ｖ
ｃは、入力信号Ｖinと乗算器３において掛け合わせられ
るため、出力電圧Ｖout は、 Ｖout ＝Ｖin×Ｖｃ で与えられる。すなわち、可変抵抗器７から出力された
電圧Ｖｃの値により、出力電圧Ｖout の音量を調整でき
ることになる。
る。図６において、可変抵抗器７から出力された電圧Ｖ
ｃは、入力信号Ｖinと乗算器３において掛け合わせられ
るため、出力電圧Ｖout は、 Ｖout ＝Ｖin×Ｖｃ で与えられる。すなわち、可変抵抗器７から出力された
電圧Ｖｃの値により、出力電圧Ｖout の音量を調整でき
ることになる。
【０００５】このように、上記従来のデジタル音量調整
装置でも、可変抵抗器の設定位置に比例した音量調整を
行なうことができる。
装置でも、可変抵抗器の設定位置に比例した音量調整を
行なうことができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のデジタル音量調整装置では、可変抵抗器７に接続さ
れたＡＤコンバータ８の分解能力が不十分な場合や、可
変抵抗器７の操作が急激に行なわれたような場合、図７
に示すように音量調整は行なえるものの、Ｖｃに対応し
た制御データ値が階段状になってしまうため、出力信号
の包絡が不連続となり、結果的に出力信号にノイズが混
入してしまうという問題があった。
来のデジタル音量調整装置では、可変抵抗器７に接続さ
れたＡＤコンバータ８の分解能力が不十分な場合や、可
変抵抗器７の操作が急激に行なわれたような場合、図７
に示すように音量調整は行なえるものの、Ｖｃに対応し
た制御データ値が階段状になってしまうため、出力信号
の包絡が不連続となり、結果的に出力信号にノイズが混
入してしまうという問題があった。
【０００７】本発明は、このような従来の問題を解決す
るものであり、音量調整用のＡＤコンバータの分解能が
不十分であったり、また可変抵抗器の設定に急激な変化
が生じても、出力信号にノイズが混入しない優れた音量
調整装置およびこれを利用したデジタルミキシング装置
を提供することを目的とする。
るものであり、音量調整用のＡＤコンバータの分解能が
不十分であったり、また可変抵抗器の設定に急激な変化
が生じても、出力信号にノイズが混入しない優れた音量
調整装置およびこれを利用したデジタルミキシング装置
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のデジタル音量調整装置は、乗算器の乗数入
力にデジタル積分器を接続して乗数を平滑化するように
したものである。
に、本発明のデジタル音量調整装置は、乗算器の乗数入
力にデジタル積分器を接続して乗数を平滑化するように
したものである。
【０００９】また、本発明のデジタル音量調整装置は、
ＡＤコンバータを接続した可変抵抗器の設定位置に比例
した電圧をＡＤ変換し、ＡＤ変換されたデジタルデータ
をデジタル積分器に接続して乗数を平滑化するようにし
たものである。
ＡＤコンバータを接続した可変抵抗器の設定位置に比例
した電圧をＡＤ変換し、ＡＤ変換されたデジタルデータ
をデジタル積分器に接続して乗数を平滑化するようにし
たものである。
【００１０】さらに、本発明のデジタルミキシング装置
は、復数の入力の音量を、上記デジタル音量調整装置に
おける複数の可変抵抗器で調整し、混合するようにした
ものである。
は、復数の入力の音量を、上記デジタル音量調整装置に
おける複数の可変抵抗器で調整し、混合するようにした
ものである。
【００１１】
【作用】したがって、本発明によれば、乗算器の乗数入
力にデジタル積分を接続して乗数を平滑化するようにし
たので、乗数が急峻に変化した場合でも、出力信号には
ノイズが発生しない。
力にデジタル積分を接続して乗数を平滑化するようにし
たので、乗数が急峻に変化した場合でも、出力信号には
ノイズが発生しない。
【００１２】また、本発明によれば、ＡＤコンバータを
接続した可変抵抗器の設定位置に比例した電圧をＡＤ変
換してデジタル積分器で平滑化するようにしたので、可
変抵抗器を急激に変化させたり、可変抵抗器に接続され
たＡＤコンバータの分解能が低い場合でも、出力信号に
ノイズが混入しない。
接続した可変抵抗器の設定位置に比例した電圧をＡＤ変
換してデジタル積分器で平滑化するようにしたので、可
変抵抗器を急激に変化させたり、可変抵抗器に接続され
たＡＤコンバータの分解能が低い場合でも、出力信号に
ノイズが混入しない。
【００１３】さらに、本発明によれば、可変抵抗器で調
整したＤＣ電圧をＡＤ変換した後、デジタル積分器で平
滑化してから入力音量と混合するようにしたので、複数
の音声信号の混合作業を行なった場合でも、出力信号に
ノイズが混入しない。
整したＤＣ電圧をＡＤ変換した後、デジタル積分器で平
滑化してから入力音量と混合するようにしたので、複数
の音声信号の混合作業を行なった場合でも、出力信号に
ノイズが混入しない。
【００１４】
【実施例】（実施例１）図１は本発明の第１の実施例の
構成を示すものである。図１において、１１は音声信号
の入力端子であり、音声信号をデジタル信号に変換する
ＡＤコンバータ１２に接続されている。ＡＤコンバータ
１２の出力は、乗算器１３の一方の入力に接続されてい
る。乗算器１３の出力は、デジタル信号を再び音声信号
に変換するＤＡコンバータ１４に接続されており、その
信号は出力端子１５から出力される。
構成を示すものである。図１において、１１は音声信号
の入力端子であり、音声信号をデジタル信号に変換する
ＡＤコンバータ１２に接続されている。ＡＤコンバータ
１２の出力は、乗算器１３の一方の入力に接続されてい
る。乗算器１３の出力は、デジタル信号を再び音声信号
に変換するＤＡコンバータ１４に接続されており、その
信号は出力端子１５から出力される。
【００１５】一方、１６および１７はそれぞれ音量デー
タを格納する係数格納レジスタであり、係数Ａ１および
Ａ２を持っている。この係数Ａ１、Ａ２は、切り換え器
１８により選択され、選択された係数Ａ１またはＡ２
は、デジタル積分器１９を通して、乗算器１３のもう一
方の入力に接続されている。
タを格納する係数格納レジスタであり、係数Ａ１および
Ａ２を持っている。この係数Ａ１、Ａ２は、切り換え器
１８により選択され、選択された係数Ａ１またはＡ２
は、デジタル積分器１９を通して、乗算器１３のもう一
方の入力に接続されている。
【００１６】図２は積分器１９の構成を示している。図
２において、２１は入力端子であり、加算器２２の一方
に入力されている。加算器２２の出力は、出力端子２３
および１サンプリング周期の遅延を行なう遅延器２４お
よび係数αとの乗算を行なう乗算器２５を通して加算器
のもう一方の入力に接続されている。
２において、２１は入力端子であり、加算器２２の一方
に入力されている。加算器２２の出力は、出力端子２３
および１サンプリング周期の遅延を行なう遅延器２４お
よび係数αとの乗算を行なう乗算器２５を通して加算器
のもう一方の入力に接続されている。
【００１７】次に、上記第１の実施例の動作について説
明する。先ず図２の動作について、ある時刻での出力値
をＹ（ｎ）とすると、伝達関数は、式（１）となる。 Ｙ（ｎ）＝（１−α）Ｘ（ｎ）＋αＹ（ｎ−１） ・・・（１）
明する。先ず図２の動作について、ある時刻での出力値
をＹ（ｎ）とすると、伝達関数は、式（１）となる。 Ｙ（ｎ）＝（１−α）Ｘ（ｎ）＋αＹ（ｎ−１） ・・・（１）
【００１８】ここでは、この差分方程式に、ｎ＝０にお
いてＸ（０）＝０，Ｘ（１）＝Ｘ0となるような、ステ
ップ関数が入力された場合の出力についてのαとｎとの
関係を求める。この条件では、式（１）は式（２）に書
き直すことができる。また、同様にｎ＝１において、こ
の式は式（３）のようになる。 Ｙ（ｎ）＝（１−α）Ｘ0 ＋αＹ（ｎ−１） ・・・（２）
いてＸ（０）＝０，Ｘ（１）＝Ｘ0となるような、ステ
ップ関数が入力された場合の出力についてのαとｎとの
関係を求める。この条件では、式（１）は式（２）に書
き直すことができる。また、同様にｎ＝１において、こ
の式は式（３）のようになる。 Ｙ（ｎ）＝（１−α）Ｘ0 ＋αＹ（ｎ−１） ・・・（２）
【００１９】 Ｙ（ｎ−１）＝（１−α）Ｘ0 ＋αＹ（ｎ−２） ・・・（３） 式（２）と式（３）の差を取ると、式（４）が得られ、
これは、Ｙの差分が等比級数となる。 Ｙ（ｎ）−Ｙ（ｎ−１）＝α｛Ｙ（ｎ−１）−Ｙ（ｎ−２）｝・・・（４）
これは、Ｙの差分が等比級数となる。 Ｙ（ｎ）−Ｙ（ｎ−１）＝α｛Ｙ（ｎ−１）−Ｙ（ｎ−２）｝・・・（４）
【００２０】初期値に付いては式（５）が成立するの
で、一般式は式（６）となり、これから式（７）が求め
られる。 Ｙ（１）−Ｙ（０）＝Ｘ0 （１−α） ・・・（５） Ｙ（ｎ）−Ｙ（ｎ−１）＝αn-1 （１−α）Ｘ0 ・・・（６）
で、一般式は式（６）となり、これから式（７）が求め
られる。 Ｙ（１）−Ｙ（０）＝Ｘ0 （１−α） ・・・（５） Ｙ（ｎ）−Ｙ（ｎ−１）＝αn-1 （１−α）Ｘ0 ・・・（６）
【００２１】 Ｙ（ｎ）＝（１−αn ）Ｘ0 ・・・（７） 式（７）はαが０＜α＜１の場合、明らかに時間経過と
共に出力が０からＸ0に徐々に集束する性質を持ってい
る。
共に出力が０からＸ0に徐々に集束する性質を持ってい
る。
【００２２】なお、式（７）においてＹ（ｎ）が、Ｘ0
の±０．１ｄＢに集束する条件は、式（８）で与えられ
るので、α＝０．０１１４４６９が得られる。
の±０．１ｄＢに集束する条件は、式（８）で与えられ
るので、α＝０．０１１４４６９が得られる。
【００２３】 １−αn ＝０．９８８５５５３ ・・・（８） この式の両辺のｌｏｇをとると、式（９）になるので、
式（１０）が得られる。ここで、積分時間をＴi とお
き、サンプリング周期をＴS とおくと、式（１１）の関
係が成立するので、式（１２）および式（１３）の関係
が得られる。 ｌｏｇ（αn ）＝ｌｏｇ（０．０１１４４６９） ・・・（９） ｎ＝log(0.0114469)/log（α) ＝−1.94131191/log（α) ・・・（１０） ｎ＝Ｔi ／ＴS ・・・（１１） Ｔi ＝−１．９４１３１１９１・ＴS ／ｌｏｇ（α) ・・・（１２） α＝１０＾（−１．９４１３１１９１・ＴS ／Ｔi ） ・・・（１３）
式（１０）が得られる。ここで、積分時間をＴi とお
き、サンプリング周期をＴS とおくと、式（１１）の関
係が成立するので、式（１２）および式（１３）の関係
が得られる。 ｌｏｇ（αn ）＝ｌｏｇ（０．０１１４４６９） ・・・（９） ｎ＝log(0.0114469)/log（α) ＝−1.94131191/log（α) ・・・（１０） ｎ＝Ｔi ／ＴS ・・・（１１） Ｔi ＝−１．９４１３１１９１・ＴS ／ｌｏｇ（α) ・・・（１２） α＝１０＾（−１．９４１３１１９１・ＴS ／Ｔi ） ・・・（１３）
【００２４】例えば、サンプリング周期４８ｋＨｚ、積
分時間Ｔi ＝５０ｍｓの場合、積分数αは、 α＝１０＾｛−１．９４１３１１９１／４８０００／０．０５ ＝０．９９８１４ となり、ステップ入力から約５０ｍｓ後にほぼ集束する
ことがわかる。
分時間Ｔi ＝５０ｍｓの場合、積分数αは、 α＝１０＾｛−１．９４１３１１９１／４８０００／０．０５ ＝０．９９８１４ となり、ステップ入力から約５０ｍｓ後にほぼ集束する
ことがわかる。
【００２５】このような積分器に、図１に示すように、
切り換え器１８により係数Ａ１がＡ２に切り換えられる
と、出力係数Ａｃは係数Ａ１からＡ２に徐々に変化し集
束するような特性をもつ。この係数が入力信号Ｖinと乗
算器１３において掛け合わせられるため、出力電力Ｖ
out は、 Ｖout ＝Ｖin×Ａｃ で与えられ、すなわち、レジスタ値の値により、Ｖout
の音量を調整できることになる。
切り換え器１８により係数Ａ１がＡ２に切り換えられる
と、出力係数Ａｃは係数Ａ１からＡ２に徐々に変化し集
束するような特性をもつ。この係数が入力信号Ｖinと乗
算器１３において掛け合わせられるため、出力電力Ｖ
out は、 Ｖout ＝Ｖin×Ａｃ で与えられ、すなわち、レジスタ値の値により、Ｖout
の音量を調整できることになる。
【００２６】このように、上記第１の実施例によれば、
乗算器１３の乗算入力にデジタル積分１９を接続して乗
数を平滑化するようにしたので、乗数が急峻に変化した
場合でも、出力信号にはノイズが発生しない。
乗算器１３の乗算入力にデジタル積分１９を接続して乗
数を平滑化するようにしたので、乗数が急峻に変化した
場合でも、出力信号にはノイズが発生しない。
【００２７】（実施例２）図３は本発明の第２の実施例
の構成を示すものである。図３において、３１は音声信
号の入力端子であり、音声信号をデジタル信号に変換す
るＡＤコンバータ３２に接続されている。ＡＤコンバー
タ３２の出力は、乗算器３３の一方の入力に接続されて
いる。乗算器３３の出力は、デジタル信号を再び音声信
号に変換するＤＡコンバータ３４に接続されており、そ
の信号は出力端子３５から出力される。
の構成を示すものである。図３において、３１は音声信
号の入力端子であり、音声信号をデジタル信号に変換す
るＡＤコンバータ３２に接続されている。ＡＤコンバー
タ３２の出力は、乗算器３３の一方の入力に接続されて
いる。乗算器３３の出力は、デジタル信号を再び音声信
号に変換するＤＡコンバータ３４に接続されており、そ
の信号は出力端子３５から出力される。
【００２８】一方、３６はＤＣ電源であり、音量を調整
する可変抵抗器３７に接続されている。可変抵抗器３７
には、ＤＣ電源３６から定電圧が供給されて、可変抵抗
器３７の設定位置に比例した電圧Ｖｃを出力している。
この電圧Ｖｃは、ＡＤコンバータ３８によりデジタル信
号に変換された後、デジタル積分器３９に入力される。
積分器３９は、上記第１の実施例と同様に、図２の示す
ような構成を備えている。積分器３９の出力は、乗算器
３３のもう一方の入力に接続されている。
する可変抵抗器３７に接続されている。可変抵抗器３７
には、ＤＣ電源３６から定電圧が供給されて、可変抵抗
器３７の設定位置に比例した電圧Ｖｃを出力している。
この電圧Ｖｃは、ＡＤコンバータ３８によりデジタル信
号に変換された後、デジタル積分器３９に入力される。
積分器３９は、上記第１の実施例と同様に、図２の示す
ような構成を備えている。積分器３９の出力は、乗算器
３３のもう一方の入力に接続されている。
【００２９】次に、上記第２の実施例に動作について説
明する。可変抵抗器３７の抵抗値が変化してＤＣ電源３
６の出力電圧が可変抵抗器３７に分圧され、図４の
（ａ）に示すような電圧を出力したとする。ＡＤコンバ
ータ３８では、離散的な変換が行なわれるので、図４の
（ｂ）のような階段状の出力データが得られる。このよ
うな階段状に変化したデータがデジタル積分器３９に与
えられると、上記第１の実施例で説明したような平滑効
果により、図４の（ｃ）のような平滑化された積分器出
力が得られ、乗算器３３に入力される。
明する。可変抵抗器３７の抵抗値が変化してＤＣ電源３
６の出力電圧が可変抵抗器３７に分圧され、図４の
（ａ）に示すような電圧を出力したとする。ＡＤコンバ
ータ３８では、離散的な変換が行なわれるので、図４の
（ｂ）のような階段状の出力データが得られる。このよ
うな階段状に変化したデータがデジタル積分器３９に与
えられると、上記第１の実施例で説明したような平滑効
果により、図４の（ｃ）のような平滑化された積分器出
力が得られ、乗算器３３に入力される。
【００３０】このように、上記第２の実施例によれば、
可変抵抗器３７の設定位置に比例した電圧をＡＤコンバ
ータ３８でデジタル信号に変換し、ＡＤ変換されたデジ
タルデータをデジタル積分器３９で平滑化させているの
で、可変抵抗器３７を急激に変化させたり、可変抵抗器
３７に接続されたＡＤコンバータ３８の分解能が低い場
合でも、出力信号にノイズが混入しない。
可変抵抗器３７の設定位置に比例した電圧をＡＤコンバ
ータ３８でデジタル信号に変換し、ＡＤ変換されたデジ
タルデータをデジタル積分器３９で平滑化させているの
で、可変抵抗器３７を急激に変化させたり、可変抵抗器
３７に接続されたＡＤコンバータ３８の分解能が低い場
合でも、出力信号にノイズが混入しない。
【００３１】なお、上記第２の実施例の可変抵抗器３７
は、直線動作により抵抗値が変化するフェーダや回転動
作により抵抗値が変化するいわゆるロータリーボリュー
ムを用いることができる。
は、直線動作により抵抗値が変化するフェーダや回転動
作により抵抗値が変化するいわゆるロータリーボリュー
ムを用いることができる。
【００３２】（実施例３）図５は本発明の第３の実施例
の構成を示すものである。図５において、５１はデジタ
ル入力端子であり、デジタル入力インターフェイス５２
であるＡＥＳ／ＥＢＵデジタルオーディオ入力インター
フェイス回路に接続され、その出力はデジタルイコライ
ザ５３および乗算器５４を経由して加算器５５に入力さ
れている。可変抵抗器であるフェーダ５６は、上記第２
の実施例に示すようなＤＣ電源５７、ＡＤコンバータ５
８およびデジタル積分器５９により構成された制御回路
６０を経由して、乗算器５４の乗数を与えるようになっ
ている。
の構成を示すものである。図５において、５１はデジタ
ル入力端子であり、デジタル入力インターフェイス５２
であるＡＥＳ／ＥＢＵデジタルオーディオ入力インター
フェイス回路に接続され、その出力はデジタルイコライ
ザ５３および乗算器５４を経由して加算器５５に入力さ
れている。可変抵抗器であるフェーダ５６は、上記第２
の実施例に示すようなＤＣ電源５７、ＡＤコンバータ５
８およびデジタル積分器５９により構成された制御回路
６０を経由して、乗算器５４の乗数を与えるようになっ
ている。
【００３３】このような構成を持った入力回路が複数あ
り、それぞれ加算器５５に入力されている。加算器５５
に入力された信号は、ミキシングされて出力され、デジ
タル出力インターフェイス６１であるＡＥＳ／ＥＢＵデ
ジタルオーディオ出力インターフェイス回路を経由し
て、出力端子６２からデジタル信号として出力される。
り、それぞれ加算器５５に入力されている。加算器５５
に入力された信号は、ミキシングされて出力され、デジ
タル出力インターフェイス６１であるＡＥＳ／ＥＢＵデ
ジタルオーディオ出力インターフェイス回路を経由し
て、出力端子６２からデジタル信号として出力される。
【００３４】制御回路６０では、上記第２の実施例と同
様に、フェーダ５６の設定位置に比例したＤＣ電源５７
の定電圧を、ＡＤコンバータ５８によりデジタル信号に
変換した際の階段状のノイズをデジタル積分器５９が平
滑化する動作を行なっている。
様に、フェーダ５６の設定位置に比例したＤＣ電源５７
の定電圧を、ＡＤコンバータ５８によりデジタル信号に
変換した際の階段状のノイズをデジタル積分器５９が平
滑化する動作を行なっている。
【００３５】この実施例では、フェーダ５６に対して独
立した制御回路６０を持っているので、任意の複数のフ
ェーダ５６を操作しても、乗算器５４の出力信号の包絡
は既に平滑化されており、このような信号のミキシング
を加算器５５において行なっても、出力信号には階段状
の包絡変化によるノイズが発生しない。
立した制御回路６０を持っているので、任意の複数のフ
ェーダ５６を操作しても、乗算器５４の出力信号の包絡
は既に平滑化されており、このような信号のミキシング
を加算器５５において行なっても、出力信号には階段状
の包絡変化によるノイズが発生しない。
【００３６】このように、上記第３の実施例によれば、
可変抵抗器であるフェーダ５６で調整したＤＣ電源５７
の電圧をＡＤコンバータ５８でＡＤ変換した後、デジタ
ル積分器５９で平滑化してから入力音量と混合するの
で、複数の音声信号の混合作業を行なった場合でも、出
力信号にノイズが混入しない。
可変抵抗器であるフェーダ５６で調整したＤＣ電源５７
の電圧をＡＤコンバータ５８でＡＤ変換した後、デジタ
ル積分器５９で平滑化してから入力音量と混合するの
で、複数の音声信号の混合作業を行なった場合でも、出
力信号にノイズが混入しない。
【００３７】
【発明の効果】本発明は、上記実施例から明らかなよう
に、乗算器の乗数入力にデジタル積分器を接続して乗数
を平滑化するようにしたので、乗数が急峻に変化した場
合でも、出力信号にはノイズが発生しないという効果を
有する。
に、乗算器の乗数入力にデジタル積分器を接続して乗数
を平滑化するようにしたので、乗数が急峻に変化した場
合でも、出力信号にはノイズが発生しないという効果を
有する。
【００３８】また、本発明によれば、可変抵抗器の設定
位置に比例した電圧をＡＤ変換し、ＡＤ変換されたデジ
タルデータをデジタル積分器で平滑化するようにしたの
で、可変抵抗器を急峻に変化させたり、可変抵抗器に接
続されたＡＤコンバータの分解能が低い場合でも、出力
信号にノイズが混入しないという効果を有する。
位置に比例した電圧をＡＤ変換し、ＡＤ変換されたデジ
タルデータをデジタル積分器で平滑化するようにしたの
で、可変抵抗器を急峻に変化させたり、可変抵抗器に接
続されたＡＤコンバータの分解能が低い場合でも、出力
信号にノイズが混入しないという効果を有する。
【００３９】さらに、本発明によれば、フェーダで調整
したＤＣ電圧をＡＤ変換した後、デジタル積分器で平滑
化してから入力音量と混合するようにしたので、複数の
音声信号の混合作業を行なった場合でも、出力信号にノ
イズが混入しないという効果を有する。
したＤＣ電圧をＡＤ変換した後、デジタル積分器で平滑
化してから入力音量と混合するようにしたので、複数の
音声信号の混合作業を行なった場合でも、出力信号にノ
イズが混入しないという効果を有する。
【図１】本発明の第１の実施例におけるデジタル音量調
整装置の構成を示す概略ブロック図
整装置の構成を示す概略ブロック図
【図２】本発明の第１の実施例における積分器の構成を
示す概略ブロック図
示す概略ブロック図
【図３】本発明の第２の実施例におけるデジタル音量調
整装置の構成を示す概略ブロック図
整装置の構成を示す概略ブロック図
【図４】本発明の第２の実施例における各部の波形例を
示す信号波形図
示す信号波形図
【図５】本発明の第３の実施例におけるデジタルミキシ
ング装置の構成を示す概略ブロック図
ング装置の構成を示す概略ブロック図
【図６】従来におけるデジタル音量調整装置の構成を示
す概略ブロック図
す概略ブロック図
【図７】従来における制御データと出力信号の波形例を
示す信号波形図
示す信号波形図
１１ 入力端子 １２ ＡＤコンバータ １３ 乗算器 １４ ＤＡコンバータ １５ 出力端子 １６ 係数格納レジスタ（１） １７ 係数格納レジスタ（２） １８ 切り換え器 １９ 積分器 ２１ 入力端子 ２２ 加算器 ２３ 出力端子 ２４ 遅延器 ２５ 乗算器 ３１ 入力端子 ３２ ＡＤコンバータ ３３ 乗算器 ３４ ＤＡコンバータ ３５ 出力端子 ３６ ＤＣ電源（定電圧源） ３７ 可変抵抗器 ３８ ＡＤコンバータ ３９ 積分器 ５１ デジタル入力端子 ５２ デジタル入力インターフェイス ５３ デジタルイコライザ ５４ 乗算器 ５５ 加算器 ５６ フェーダ ５７ ＤＣ電源（定電圧源） ５８ ＡＤコンバータ ５９ 積分器 ６０ 制御回路 ６１ デジタル出力インターフェイス ６２ 出力端子
Claims (3)
- 【請求項１】 入力された音声信号をデジタル信号に変
換するＡＤコンバータと、異なる係数を切り換えられて
入力されるデジタル積分器と、前記ＡＤコンバータとデ
ジタル積分器のそれぞれの出力を入力される乗算器と、
前記乗算器の出力を音声信号に変換するＡＤコンバータ
とを備えたデジタル音量調整装置。 - 【請求項２】 入力された音声信号をデジタル信号に変
換する第１のＡＤコンバータと、ＤＣ電源に接続された
可変抵抗器と、前記可変抵抗器の設定位置に比例した電
圧をデジタル信号に変換する第２のＡＤコンバータと、
前記第２のＡＤコンバータの出力を入力されるデジタル
積分器と、前記第１のＡＤコンバータとデジタル積分器
のそれぞれの出力を入力される乗算器と、前記乗算器の
出力を音声信号に変換するＤＡコンバータとを備えたデ
ジタル音量調整装置。 - 【請求項３】 複数のデジタル入力インターフェイス回
路と、前記それぞれのデジタル入力インターフェイス回
路に接続された複数のデジタルイコライザと、複数のフ
ェーダにそれぞれ接続された複数のＤＣ電源と、前記そ
れぞれのフェーダの調整量に比例したＤＣ電源の電圧を
デジタル信号に変換する複数のＡＤコンバータと、前記
それぞれのＡＤコンバータの出力を入力される複数のデ
ジタル積分器と、前記各デジタルイコライザおよび各デ
ジタル積分器を入力側に接続された乗算器と、前記それ
ぞれの乗算器の出力を入力された加算器と、前記加算器
の出力に接続されたデジタル出力インターフェイス回路
とを備えたデジタルミキシング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24684293A JPH07106883A (ja) | 1993-10-01 | 1993-10-01 | デジタル音量調整装置およびデジタルミキシング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24684293A JPH07106883A (ja) | 1993-10-01 | 1993-10-01 | デジタル音量調整装置およびデジタルミキシング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106883A true JPH07106883A (ja) | 1995-04-21 |
Family
ID=17154521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24684293A Pending JPH07106883A (ja) | 1993-10-01 | 1993-10-01 | デジタル音量調整装置およびデジタルミキシング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106883A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274442A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu General Ltd | 音量調整装置 |
| JP2016519493A (ja) * | 2013-03-26 | 2016-06-30 | ドルビー ラボラトリーズ ライセンシング コーポレイション | 等化器コントローラおよび制御方法 |
| US9598601B2 (en) | 2011-03-02 | 2017-03-21 | Dow Global Technologies Llc | Coating composition and articles made therefrom |
-
1993
- 1993-10-01 JP JP24684293A patent/JPH07106883A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274442A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu General Ltd | 音量調整装置 |
| US9598601B2 (en) | 2011-03-02 | 2017-03-21 | Dow Global Technologies Llc | Coating composition and articles made therefrom |
| JP2016519493A (ja) * | 2013-03-26 | 2016-06-30 | ドルビー ラボラトリーズ ライセンシング コーポレイション | 等化器コントローラおよび制御方法 |
| US9621124B2 (en) | 2013-03-26 | 2017-04-11 | Dolby Laboratories Licensing Corporation | Equalizer controller and controlling method |
| US10044337B2 (en) | 2013-03-26 | 2018-08-07 | Dolby Laboratories Licensing Corporation | Equalizer controller and controlling method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888808A (en) | Digital equalizer apparatus enabling separate phase and amplitude characteristic modification | |
| JPS59148417A (ja) | デイジタル・ダイナミツク・レンジ・コンバ−タ | |
| US4731851A (en) | Digital signal gain control circuitry for varying digital signals in substantially equal db steps | |
| JPH09167944A (ja) | デジタル化信号の等化装置 | |
| US6362764B1 (en) | Digital to analog conversion apparatus and method with cross-fading between new and old data | |
| JPH0695619B2 (ja) | ディジタルボリュームの劣化防止回路 | |
| US7039203B2 (en) | Reduced complexity audio mixing apparatus | |
| JPH07106883A (ja) | デジタル音量調整装置およびデジタルミキシング装置 | |
| JP3800824B2 (ja) | 情報処理装置及び情報処理方法 | |
| JP3255348B2 (ja) | 遅延量制御装置及び音像制御装置 | |
| JP3037002B2 (ja) | 信号処理装置 | |
| EP0288159A2 (en) | Digital equalizer apparatus enabling separate phase and amplitude characteristic modification | |
| JPS58146114A (ja) | レベルコントロ−ル回路 | |
| EP0932253A2 (en) | Soft gain update method & apparatus | |
| JP3259586B2 (ja) | 音量制御装置およびその方法 | |
| JP3059350B2 (ja) | オーディオ信号ミキシング装置 | |
| JP3546693B2 (ja) | 音声フェード回路 | |
| JP4661631B2 (ja) | 振幅可変装置および振幅可変方法 | |
| JP2611242B2 (ja) | 振幅圧縮伸長回路 | |
| JP3047933B2 (ja) | ディジタルクロスフェーダ装置 | |
| JP3426026B2 (ja) | デジタルイコライザ回路 | |
| JPS58200611A (ja) | 可変利得増幅器 | |
| JPH057649Y2 (ja) | ||
| JP3687096B2 (ja) | 音響信号コンプレッサ装置 | |
| JP3240617B2 (ja) | ディジタルレベル制御回路 |