JP3430137B2 - Iddqテスト回路 - Google Patents
Iddqテスト回路Info
- Publication number
- JP3430137B2 JP3430137B2 JP2000294522A JP2000294522A JP3430137B2 JP 3430137 B2 JP3430137 B2 JP 3430137B2 JP 2000294522 A JP2000294522 A JP 2000294522A JP 2000294522 A JP2000294522 A JP 2000294522A JP 3430137 B2 JP3430137 B2 JP 3430137B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- differential amplifier
- iddq test
- iddq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Amplifiers (AREA)
Description
路に関し、特に、多電源対応のIddqテスト回路に関
する。
Iddqテストと呼ばれる試験がある。このIddqテ
ストは、テスト対象となる半導体集積回路の入力端子に
対して、内部回路の各接点の論理状態をHIGHおよび
LOWの両方の状態に設定するテストパターンを入力
し、各パターンに於いて定常な状態となった後、半導体
集積回路の電源電流を測定するものであり、このときの
電源電流をIddq電流(VDD supply current
Quiescent)と呼ぶ。ここで、半導体集積回路の全回路
がCMOSで構成されていれば、Iddq電流は回路サ
イズに依存するが、通常数μA程度観測される。
散異常や使用中の劣化および故障がある場合、最低でも
数百μA程度、通常は、数mAから数十mAの定常的な
電流経路が発生し、電源電流が観測できることから、不
良品と判定され、その半導体集積回路は試験工程におい
て除去される。
ャンクションリークによる電流が主である。通常のファ
ンクションテストではリークが微少な場合,正常に動作
してしまう事があり不良品を検出できない場合がある。
験としてIddqテストは不可欠とされている。
周波で伝送するための手段として、リファレンス電位に
対して小振幅でHIGH、LOWの信号レベルを伝送す
るよう規定したインターフェイス規格が、多数採用され
ている。
L、PECL等が挙げられる。これらのインターフェイ
スの入力回路は、高速動作を実現するよう、差動増幅回
路が採用されている。
して有する衆知の差動増幅回路の回路構成を示す図であ
る。
は、ソースが共通接続され、定電流源1(通常トランジ
スタで構成される)を介して電源VDDに接続されてゲ
ートがそれぞれデータ入力端子2、リファレンス電圧端
子3に接続されるPMOSトランジスタ304、305
を備える。
動対を構成し、そのドレインは、カレントミラー回路を
構成するNMOSトランジスタ306,307のドレイ
ンにそれぞれ接続されており、カレントミラー回路の入
力側のNMOSトランジスタ307のゲートはドレイン
に接続されるとともにカレントミラー回路の出力側のN
MOSトランジスタ306のゲートと共通接続されてい
る。
ースはグランドGNDに接続され、PMOSトランジス
タ304のドレインとNMOSトランジスタ306との
ドレインの接点3010が出力端子11に接続されてい
る。
いて説明する。
を受ける差動増幅回路500は、リファレンス電圧端子
3よりもデータ入力電位端子2が高い電位であるか、低
い電位であるかによって、PMOSトランジスタ304
のドレイン電流が決定される。
電圧が入力されるPMOSトランジスタ305のドレイ
ン電流は一定であるのでNMOSトランジスタ307の
ドレイン電流も一定である。
流能力はNMOSトランジスタ307のそれと等しい
が、NMOSトランジスタ306のドレイン電流はPM
OSトランジスタ304のドレイン電流によって決定さ
れる。
とデータ入力電位端子2の電圧が等しい時、回路は平衡
状態になるが、データ入力端子電圧2の電圧が高くなれ
ば、PMOSトランジスタ304のドレイン電流が低下
し、接点3010の電位は、NMOSトランジスタ30
6のドレイン電流によって、低電位側に増幅される。
ば、PMOSトランジスタ304のドレイン電流が増加
し、接点3010の電位は、高電位側に増幅される。
CMOS論理回路(図示してない)の前に、CMOSイ
ンバータ(図示してない)によって、電源電位VDDま
たはグランド電位GNDの振幅レベルに電圧増幅され、
さらに配線負荷を駆動するためバッファ駆動される。こ
のような構成により、図5に示した差動増幅回路は半導
体回路のインターフェイス回路として用いられる。
は、回路1個当たり、定常的に、数百μAから数mAの
電源電流が流れるため、この差動増幅回路を含む半導体
集積回路のIddqテストを実行した場合、仮に素子欠
陥があっても、Iddq電流は、差動増幅回路の電源電
流に隠れてしまって実効的な試験を行うことはできな
い。したがって、Iddqテストの実施時には、差動回
路内の電流を止める必要がある。
停止させ(例えば定電流源1を構成するトランジスタを
オフ状態とする)、接点3010をグランド電位に固定
すれば、電源電流は流れないが、それでは、差動増幅回
路の出力から先の論理状態は、HIGHもしくはLOW
レベルのいずれかの状態に固定されてしまうため、Id
dqテストとしては、検出率(検査対象のトランジス
タ)が50%となり、実質的にIddqテストを行って
いることにはならない。
て、特開平11−352193号公報を例に説明する。
図6は、上記特開平11−352193号公報に開示さ
れた回路案(多電源を持つ場合の差動増幅回路)であ
る。
Sトランジスタ1には入力イネーブル端子12が接続さ
れている。PMOSトランジスタ404、405は、ソ
ースが共通接続されて定電流源トランジスタ1に接続さ
れ、ゲートがデータ入力端子2とリファレンス入力端子
3にそれぞれ接続されている。
動対を構成し、ドレインは、CMOSトランスファゲー
ト4015を介してカレントミラー回路を構成するNM
OSトランジスタ406、407のドレインとそれぞれ
接続される。NMOSトランジスタ406、407は、
ゲートが共通接続されてソースはともにグランドGND
に接続されている。
ランジスタ406の接点は出力端子4010に接続され
る。そして、NMOSトランジスタ407のドレインと
PMOSトランジスタ405のドレインの接点4019
は、CMOSトランスファゲート4014を介して、N
MOSトランジスタ406、407のゲート共通接続点
(接点409)に接続され、NMOSトランジスタ40
4のゲート(データ入力端子2)は、CMOSトランス
ファゲート4013を介して、接点409に接続されて
いる。
MOS、NMOSトランジスタのゲートには、それぞ
れ、Iddqテスト制御端子4018からの制御信号、
及び該制御信号をインバータ4017で反転した信号が
入力され、CMOSトランスファゲート4013のNM
OS、PMOSトランジスタのゲートには、それぞれ、
Iddqテスト制御端子14からの制御信号、及び該制
御信号をインバータ4017で反転した信号が入力さ
れ、CMOSトランスファゲート4015のPMOS、
NMOSトランジスタのゲートにはそれぞれ、Iddq
テスト制御端子14からの制御信号、及び該制御信号を
インバータ4017で反転した信号が入力されている。
ンスファ4015の接点4020にはゲートがIddq
テスト制御端子14に接続され、ソースがGNDに接続
されたNMOSトランジスタ4016が配置される。
12に、ソースがGNDに接続されたトランジスタ40
18のドレインが接続されている。
御端子18にはLowレベルが印加され、CMOSトラ
ンスファゲート4014、4015がオンし、CMOS
トランスファゲート4013およびトランジスタ401
6はオフする。
レインが接続され、NMOSトランジスタ406、40
7が差動対をなすPMOSトランジスタ403、404
の能動負荷として機能する(NMOSトランジスタ40
7がカレントミラー回路の入力側トランジスタ、NMO
Sトランジスタ406がカレントミラー回路の出力側ト
ランジスタ)。
規格にて規定されるリファレンス電圧が印加される。そ
して、データ入力端子2にHIGHレベル電位又はLO
Wレベル電位が印加され差動増幅回路が動作する。
子でありトランジスタ1および4018のゲートに接続
され、入力イネーブル端子12にHIGHが入力される
と電流源トランジスタ1はオフし、差動回路に電流が流
れなくなる。そして、トランジスタ4018がオンし、
トランジスタ4018がオンすることで接点4010は
LOWになる。
を説明する。
qテストモード時においてHIGHレベルが印加され、
CMOSトランスファゲート4014,4015がオフ
し、CMOSトランスファゲート4013およびトラン
ジスタ4016がオンする。Iddqテストモード時、
トランジスタ4016がオンする事でカレントミラーを
構成するトランジスタ407は完全にオフする。また、
リファレンス電圧端子3には、電源電圧がVDDQ
(5.0V)のときは、電源電位VDDQを印加してお
き、電源電圧がVDD(3.0V)のときは、電源電位
VDDを印加しておく。
トランジスタ405はオフし、従って、ドレインが高イ
ンピーダンスとなるNMOSトランジスタ407にもチ
ャネル電流は流れない。
ベルとしてグランド電位、HIGHレベルとして電源電
圧の振幅で、Iddqテストパターンを印加する。ここ
でCMOSトランスファゲート4013はオンしている
ため、入力データ信号はPMOSトランジスタ404の
ゲートのみならず、NMOSトランジスタ406のゲー
トにも印加される。
は、電流源トランジスタ401と、PMOSトランジス
タ404及びNMOSトランジスタ406から構成され
るCMOSインバータに変換されることになり入力デー
タ端子2を変化させると、出力端子11も変化し、すべ
ての回路動作が終了して定常な状態になったときに発生
する電源電流は、通常のCMOS論理回路と同様、ジャ
ンクションリークのみとなって、Iddqテストの実行
が可能となる。
して、他の回路(チップ)の仕様により5Vのインター
フェイスを必要とされるが低電力、高速設計のためチッ
プ内部の電圧が3Vである場合5V→3Vへのレベルシ
フト回路が必要とされる。
使用するトランジスタの耐圧を高く設定する。すなわ
ち、5V耐圧のため、ゲート酸化膜を厚くし、ゲート長
を太くしたトランジスタ(以下マルチオキサイドトラン
ジスタ)で5Vをインターフェイスし、3V耐圧の通常
のトランジスタ(以下シングルオキサイドトランジス
タ)で出力する構成とした。
ため、5V入力3V出力の差動入力回路を図7を参照し
て説明する。
で構成されるカレントミラー型差動回路701とシング
ルオキサイドで構成されたインバータ702を備える。
すなわち、遅延値の特性を向上させるため、インバータ
702を構成するトランジスタ22、23をシングルオ
キサイドで構成している。
出力である接点10は、インバータ702のシングルオ
キサイドトランジスタを破壊しないよう、ゲート耐圧以
下の電圧となる様にトランジスタのゲート幅、ゲート長
を調整する。
力した際にPMOSトランジスタ4とNMOSトランジ
スタ6のオン抵抗比で接点10の電位をコントロールし
ている。
おいて、Iddqテスト時、入力端子2にLOWレベル
が入力されると接点4010には5Vの電圧がかかるの
で、出力初段インバータ601はマルチオキサイドとし
ている。
サイドではゲート酸化膜厚が異なり、マルチオキサイド
は高速設計には向いていない問題点があった。
は、これらの問題を解消したIddqテスト回路を提供
することにある。
回路は、第1の電源電位を受け入力信号を駆動する差動
増幅回路と、前記第1の電源電位とは異なる電位の第2
の電源電位を受け、前記差動増幅回路のVDD supply
current Quiescentのテスト(以下、Iddqテス
トと略記する)をするために前記差動増幅回路の出力電
位を制御する制御回路と、前記第2の電源電位を受け、
前記差動増幅回路の出力を出力するインバータとで構成
されるIddqテスト回路であって、前記差動増幅回路
が前記入力信号を駆動する通常動作のときは、前記差動
増幅回路の出力が前記インバータのトランジスタの耐圧
以下の電位を出力し、前記差動増幅回路が前記Iddq
テスト動作のときは、前記差動増幅回路の出力を前記制
御回路が前記インバータのトランジスタの耐圧以下の電
位を出力するように制御する構成である。
第2の電源電位は、前記第1の電源電位より低い構成で
ある。
記差動増幅回路は、チップイネーブル信号で前記差動増
幅回路のIddq電源電流を制御し、前記差動増幅回路
は、前記Iddqテストの制御信号で前記差動増幅回路
のIddq電源電流を制御する構成とするもできる。
の前記制御回路は、前記チップイネーブル信号で前記差
動増幅回路の出力を制御する構成とすることもでき、前
記制御回路は、前記Iddqテストの制御信号で前記差
動増幅回路の出力を制御する構成とすることもできる。
前記差動増幅回路を構成するトランジスタは、前記第1
の電源電位の耐圧を有する構成とすることもでき、前記
制御回路を構成するトランジスタは、前記第1の電源電
位の耐圧を有する構成とすることもでき、前記インバー
タを構成するトランジスタは、前記第2の電源電位の耐
圧を有する構成とすることもできる。
について図面を参照して説明する。
ト回路を図1に示す。
形態のIddqテスト回路100は、定電流源トランジ
スタ1のソースが電源VDDQ(5V)に接続され、ト
ランジスタ1のゲートには入力イネーブル信号端子12
の入力イネーブル信号とIddqテスト制御端子14の
信号が入力されている。また、ドレインが共通接続さ
れ、ゲートがデータ入力端子2とリファレンス入力端子
3にそれぞれ接続されたPMOSトランジスタ4、5が
差動対を成し、PMOSトランジスタ4、5のドレイン
はNMOSトランジスタ6、7のドレインとそれぞれ接
続されている。
通接続され、NMOSトランジスタ6、7はカレントミ
ラー回路を構成し、ソースは共にグランド(GND)に
接続されている。
OSトランジスタ6のドレインの接続点10はトランジ
スタ22と23で構成される出力初段インバータ101
の入力に接続され、PMOSトランジスタ24とNMO
Sトランジスタ25からなるインバータを介して出力端
子11に接続される。この時、差動回路から出力初段イ
ンバータ101に当たるPMOSトランジスタ22とN
MOSトランジスタ23は、シングルオキサイドトラン
ジスタで構成する。
ートとPMOSトランジスタ5のドレインの接続点9
は、ゲートにIddqテスト制御端子14が接続された
NMOSトランジスタ13のドレインが接続されてい
る。
に接続されたPMOSトランジスタ20とソースがGN
Dに接続されたNMOSトランジスタ21のドレインが
接点10に接続され、PMOSトランジスタ20、NM
OSトランジスタ21各々のゲート信号はIddqテス
ト制御端子14、入力イネーブル12、入力データ端子
2の3つの端子で論理を組んだ制御回路102(インバ
ータ15、16、NOR17,18,19、NAND2
6 からなる)の出力が接続されている。
OR18はマルチオキサイドトランジスタで構成し、デ
ータ入力端子2より5V入力可能となる。PMOSトラ
ンジスタ1,4,5とNMOSトランジスタ6,7は差
動動作時、接点10の電圧をシングルオキサイドトラン
ジスタの耐圧以下(例3.6V)となるようにゲート
長、ゲート幅を設定する。
MOSトランジスタ1のゲート幅を大きくすると差動回
路に流れる電流量が多くなるので、接点10の電位は高
くなる。
を小さくすると差動回路に流れる電流量が少なくなるの
で、接点10の電位は低くなる。
ジスタ1、4、5、NMOSトランジスタ6、7のゲー
ト幅、ゲート長を変化させると差動回路内でPMOSト
ランジスタとNMOSトランジスタの抵抗比が変化する
ため、接点10の電位が変化する。
ート長を短くするとトランジスタの抵抗は小さくなり、
ゲート幅を小さくするかゲート長を長くするとトランジ
スタの抵抗は大きくなる。
10の電圧をシングルオキサイドトランジスタの耐圧以
下(例3.6V)となるようにゲート長、ゲート幅を設定
している。
qテスト回路の動作について説明する。
御端子14はLOWレベルが印加される。図1を参照す
ると、本発明の第1の実施の形態のIddqテスト回路
100は、Iddqテスト制御端子14がLOWの時、
電流源トランジスタ1がオンし、接点9に接続されてい
るNMOSトランジスタ13はオフする。
のゲートとドレインが接続され、NMOSトランジスタ
6,7がカレントミラーを構成し、差動対をなすPMO
Sトランジスタ4,5の能動負荷として機能する(NM
OSトランジスタ7がカレントミラー回路の入力側で、
NMOSトランジスタ6がカレントミラー回路の出力側
である)。
フェイス規格に応じたリファレンス電圧が印加される。
さらに、入力イネーブル端子12では差動増幅回路に流
れる電流を制御することができる。
が印加されると、定電流源トランジスタ1はオフして差
動回路内に流れる電流が止まり、接点10に接続された
PMOSトランジスタ20はオフして、NMOSトラン
ジスタ21はオンし、NMOSトランジスタ21がオン
することにより接点10のレベルはLOWに固定され
る。
シングルオキサイドトランジスタを採用しているので、
PMOSトランジスタ1,4,5とNMOSトランジス
タ6,7は差動動作時接点10の電圧をシングルオキサ
イドトランジスタの耐圧以下(例えば、3.6V以下)
となるようにゲート長、ゲート幅を設定する。
Iddqテスト制御端子14、入力イネーブル端子12
共にLOWレベルを印加して、データ入力端子2より各
インタフェイス規格に応じたHIGHレベル又はLOW
レベルの電位が印加され、データ出力端子11からデー
タが出力される動作になる。
明する。
制御端子14にはHIGHレベルが印加され、電流源ト
ランジスタ1はオフし、接点9に接続されたNMOSト
ランジスタ13がオンしてカレントミラーを構成する2
つのNMOSトランジスタ6,7のゲートにはLOWレ
ベルが入力され共にオフする。
MOSトランジスタ5をオフさせるために、HIGHレ
ベルを印加することで差動回路内に流れる定常電流の経
路が完全に絶たれ、差動回路内で定常電流が流れなくな
る。
HIGHレベルが印加されると、Iddqテスト時、接
点10に論理を伝える制御回路102は、データ入力端
子2の反転の論理を接点10に出力する様に論理をと
る。
御回路102は、インバータ回路と同等の動作をするの
で、図1は図2と等価回路になる。つまり、Iddqテ
スト制御端子が、通常の差動回路動作時のデータパスと
Iddqテスト時のデータパスを切り替えるスイッチの
役割を果たす。
おいてPMOSトランジスタ20、NMOSトランジス
タ21が接点10に負荷する容量、及び制御回路102
のインバータ16、NOR18がデータ入力端子2に負
荷するゲート容量が考えられるが、Iddqテストモー
ド時テストパターン信号は遅延値を考慮する必要がなく
信号を伝達すれば良いので、PMOSトランジスタ2
2、NMOSトランジスタ21及びインバータ16、N
OR18のトランジスタサイズは設計基準の最小寸法で
設定できる。このためこれらのテスト用の素子が通常の
差動増幅回路に及ぼす遅延値の影響は僅かと推定され
る。
電位波形を示す。本発明の第1の実施の形態のIddq
テスト回路では、入力電圧2、出力電圧11、電源電圧
VDD=3.6V、VDDQ=5.5Vの場合における
接点10の電圧が約3.3Vになっている。
タ1、4,5、6,7のゲート長、ゲート幅をシングル
オキサイドトランジスタの耐圧を越えない様に設定する
ことで差動回路の動作が通常よりも速くする事ができ、
かつ耐圧問題が無く5VのIDDQテストを実施する回
路構成ができる。
施の形態のIddqテスト回路を具体的に説明する。
ト回路は、本発明の第1の実施の形態のIddqテスト
回路の極性を逆に構成したものである。
ddqテスト回路でのPMOSトランジスタ104,1
05で構成されていた差動対が、本発明の第2の実施の
形態のIddqテスト回路では、NMOSトランジスタ
106,107に置き換えて構成される。
タ1であるが、図3の電流源トランジスタはNMOSに
なっている。また図1でカレントミラーを成すNMOS
トランジスタ6,7は、図3においてPMOSトランジ
スタ104,105に置き換わり、ソースはVDDQに
接続されている。その他、データ入力端子2、入力イネ
ーブル12、Iddqテスト信号端子14は、図1に示
す本発明の第1の実施の形態のIddqテスト回路と同
一構成である。
形態のIddqテスト回路と同一でIddqテスト信号
端子14がLOWレベルの時には通常の差動増幅回路動
作になり、データ信号入力端子2よりデータが入力され
て出力端子11よりデータが出力される。Iddqテス
ト端子14がHIGHレベルの時には、図2に示すId
dqテスト回路と等価になり、本発明の第1の実施の形
態のIddqテスト回路と同等の効果を得ることができ
る。
施の形態のIddqテスト回路を具体的に説明する。
ト回路は、本発明の第1の実施の形態のIddqテスト
回路に対して入力イネーブル端子がない構成である。
自由に差動回路の貫通電流を制御する事はできない。P
MOS差動対トランジスタ204,205、カレントミ
ラーを構成するNMOSトランジスタ206,207
は、本発明の第1の実施の形態のIddqテスト回路と
基本的な動作は、同一である。
qテスト信号端子14がLOWレベルの時には通常の差
動増幅回路動作になり、データ信号入力端子2よりデー
タが入力されて出力端子11よりデータが出力される。
の時には、本発明の第3の実施の形態のIddqテスト
回路は、図2に示すIddqテスト回路と等価になり、
イネーブル論理を考慮したテスト回路を用いることで、
本発明の第1の実施の形態のIddqテスト回路と同等
の効果を得ることができる。
ュレーションツールのSPICEにより求めた値を示
す。
x1.73ns、Tpdf=1.78nsで、従来技術
の遅延時間のTpdr=Max1.91ns、Tpdf
=2.08nsに比較し、遅延値が約10%改善され
る。
は、シングルオキサイドを用いて出力初段インバータを
構成できるため、Iddqテスト対応の差動回路を高速
化できる効果がある。
路のブロック図である。
回路でのIddqテスト時の等価回路である。
路のブロック図である。
路のブロック図である。
路図である。
の差動増幅回路の回路図である。
qテスト回路の電位波形である。
タ 8,9,10 差動増幅回路内接点 11 データ出力端子 12 入力イネーブル信号端子 13〜30 MOSトランジスタ 104,105,106,107 差動増幅回路を構
成するトランジスタ 108,109,1010 差動増幅回路内接点 1013〜1030 MOSトランジスタ 204,205,206,207 差動増幅回路を構
成するトランジスタ 208,209,2010 差動増幅回路内接点 2013〜2030 MOSトランジスタ 304,305,306,307 差動増幅回路を構成
するトランジスタ 308,309,3010 差動増幅回路内接点 404,405,406,407 差動増幅回路を構
成するトランジスタ 408,409,4010 差動増幅回路内接点 4013〜4030 MOSトランジスタ
Claims (9)
- 【請求項1】 第1の電源電位を受け入力信号を駆動す
る差動増幅回路と、前記第1の電源電位とは異なる電位
の第2の電源電位を受け、前記差動増幅回路のVDD
supply current Quiescentのテスト(以下、Idd
qテストと略記する)をするために前記差動増幅回路の
出力電位を制御する制御回路と、前記第2の電源電位を
受け、前記差動増幅回路の出力を出力するインバータと
で構成されるIddqテスト回路であって、 前記差動増幅回路が前記入力信号を駆動する通常動作の
ときは、前記差動増幅回路の出力が前記インバータのト
ランジスタの耐圧以下の電位を出力し、前記差動増幅回
路が前記Iddqテスト動作のときは、前記差動増幅回
路の出力を前記制御回路が前記インバータのトランジス
タの耐圧以下の電位を出力するように制御することを特
徴とするIddqテスト回路。 - 【請求項2】 前記第2の電源電位は、前記第1の電源
電位より低い請求項1記載のIddqテスト回路。 - 【請求項3】 前記差動増幅回路は、チップイネーブル
信号で前記差動増幅回路のIddq電源電流を制御する
請求項1または2記載のIddqテスト回路。 - 【請求項4】 前記差動増幅回路は、前記Iddqテス
トの制御信号で前記差動増幅回路のIddq電源電流を
制御する請求項1または2記載のIddqテスト回路。 - 【請求項5】 前記制御回路は、前記チップイネーブル
信号で前記差動増幅回路の出力を制御する請求項1,
2,3または4記載のIddqテスト回路。 - 【請求項6】 前記制御回路は、前記Iddqテストの
制御信号で前記差動増幅回路の出力を制御する請求項
1,2,3または4記載のIddqテスト回路。請求項
1,2,3または4記載のIddqテスト回路。 - 【請求項7】 前記差動増幅回路を構成するトランジス
タは、前記第1の電源電位の耐圧を有する請求項1,
2,3,4,5または6記載のIddqテスト回路。 - 【請求項8】 前記制御回路を構成するトランジスタ
は、前記第1の電源電位の耐圧を有する請求項1,2,
3,4,5,6または7記載のIddqテスト回路。 - 【請求項9】 前記インバータを構成するトランジスタ
は、前記第2の電源電位の耐圧を有する請求項1,2,
3,4,5,6,7または8記載のIddqテスト回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000294522A JP3430137B2 (ja) | 2000-09-27 | 2000-09-27 | Iddqテスト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000294522A JP3430137B2 (ja) | 2000-09-27 | 2000-09-27 | Iddqテスト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002098732A JP2002098732A (ja) | 2002-04-05 |
JP3430137B2 true JP3430137B2 (ja) | 2003-07-28 |
Family
ID=18777112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000294522A Expired - Fee Related JP3430137B2 (ja) | 2000-09-27 | 2000-09-27 | Iddqテスト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3430137B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100386641C (zh) * | 2004-07-20 | 2008-05-07 | 华为技术有限公司 | 一种放大器增益压缩点输出功率测试方法 |
JP4807368B2 (ja) * | 2008-03-17 | 2011-11-02 | Tdk株式会社 | 光電流・電圧変換回路 |
JP4992838B2 (ja) * | 2008-07-04 | 2012-08-08 | 株式会社デンソー | オペアンプ |
US8476917B2 (en) * | 2010-01-29 | 2013-07-02 | Freescale Semiconductor, Inc. | Quiescent current (IDDQ) indication and testing apparatus and methods |
-
2000
- 2000-09-27 JP JP2000294522A patent/JP3430137B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002098732A (ja) | 2002-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6292028B1 (en) | Output circuit for a transmission system | |
US4859870A (en) | Two-mode driver circuit | |
JPH04307896A (ja) | インタフェースシステム | |
US6028449A (en) | Integrated circuit I/O buffer having pull-up to voltages greater than transistor tolerance | |
JPH10178336A (ja) | プルアップ及びプルダウン回路及び方法 | |
JP2008211853A (ja) | 集積回路用の高速かつ低電力の入力バッファ | |
JP2500048B2 (ja) | BiCMOS集積回路及びIDD試験方法 | |
US5672982A (en) | Semiconductor integrated circuit | |
JP3430137B2 (ja) | Iddqテスト回路 | |
JP3206502B2 (ja) | 半導体集積回路のテスト方法 | |
JP3593602B2 (ja) | 小振幅信号入力インタフェイス回路 | |
JPH05152936A (ja) | 論理回路 | |
JPH11146021A (ja) | 信号伝送回路、cmos半導体デバイス、及び回路基板 | |
JP2972724B1 (ja) | 差動増幅回路 | |
JPH05259879A (ja) | 入出力バッファ | |
JP2848441B2 (ja) | Cmos半導体装置 | |
JPH01111365A (ja) | 半導体集積回路 | |
US6187602B1 (en) | CMOS integrated circuit device and its inspecting method and device | |
JP2003258110A (ja) | 半導体集積回路装置と入力スレッショルド測定方法 | |
JP3536442B2 (ja) | 半導体装置 | |
JP2000224022A (ja) | 双方向インタフェース回路 | |
JP2000101414A (ja) | 半導体入力回路及び半導体記憶装置 | |
JPH11126813A (ja) | Cmos集積回路装置及びその検査方法 | |
JPH09294061A (ja) | 半導体集積回路 | |
KR20100052295A (ko) | 반도체 메모리 장치의 주변회로전압 구동회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |