JP3427586B2

JP3427586B2 - データ処理装置及び記憶装置

Info

Publication number: JP3427586B2
Application number: JP23736195A
Authority: JP
Inventors: 明浩東
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-09-14
Filing date: 1995-09-14
Publication date: 2003-07-22
Anticipated expiration: 2015-09-14
Also published as: JPH0983757A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧縮された画像デ
ータを伸長処理して元の画像データを再生する等、加工
されたデータを再生処理して元のデータを再生するデー
タ処理装置、及び、このようなデータ処理装置に使用し
て好適な記憶装置に関する。

【０００２】

【従来の技術】従来、この種のデータ処理装置として、
直前に再生した画素の画像データを含む、再生対象画素
と一定の位置関係にある再生済みの画素の画像データ
と、再生対象画素の画像データとの関係を学習すること
により再生対象画素の画像データを類推するための伸長
処理用データを取得し、この伸長処理用データを使用し
て再生対象画素の画像データを再生し、再生速度の高速
化を図るというものが提案されており、図１２は、その
一例の要部を示している。

【０００３】図１２中、１は圧縮された画像データ（白
黒データ）を伸長処理して元の画像データを再生する伸
長処理回路であり、再生された画像データは、たとえ
ば、プリンタに伝送される。

【０００４】また、２は伸長処理回路１における伸長処
理に使用される伸長処理用データを記憶するテーブルメ
モリ、３は伸長処理回路１から出力される画像データを
記憶するメモリである。

【０００５】また、４は再生対象画素と一定の位置関係
にある再生済みの画素の画像データからアドレスＡ７〜
Ａ０を生成してテーブルメモリ２にアクセスし、テーブ
ルメモリ２から伸長処理用データを読出して、これを伸
長処理回路１に転送すると共に、伸長処理回路１におい
て、伸長処理用データの更新が行われた場合には、更新
された伸長処理用データのテーブルメモリ２に対する書
込みを行うテーブルメモリ・アクセス回路である。

【０００６】図１３〜図１７は、このデータ処理装置の
動作を説明するための図であり、図１３は再生途中にあ
る原稿を示しており、原稿６において、画素の再生はラ
イン順、かつ、左側の画素から順に行われる。

【０００７】また、図１４は、図１３に示す原稿６の一
部分を拡大して示す平面図であり、Ｘ_n,k、Ｘ_n,k+1、Ｘ
_n,k+2は、それぞれ、ｎライン目の左からｋ番目、ｋ＋
１番目、ｋ＋２番目の画素、Ｘ_n+1,k、Ｘ_n+1,k+1、Ｘ
_n+1,k+2は、それぞれ、ｎ＋１ライン目の左からｋ番
目、ｋ＋１番目、ｋ＋２番目の画素、Ｘ_n+2,k、Ｘ
_n+2,k+1、Ｘ_n+2,k+2は、それぞれ、ｎ＋２ライン目の左
からｋ番目、ｋ＋１番目、ｋ＋２番目の画素である。

【０００８】ここに、画素の再生はライン順、かつ、左
側の画素から順に行われるので、伸長処理回路１におい
て、画素Ｘ_n+2,k+2が再生対象とされる場合には、画素
Ｘ_n,k、Ｘ_n,k+1、Ｘ_n,k+2、Ｘ_n+1,k、Ｘ_n+1,k+1、Ｘ
_n+1,k+2、Ｘ_n+2,k、Ｘ_n+2,k+1は再生済みで、既に、白
又は黒が確定していることになる。

【０００９】そこで、この場合には、テーブルメモリ・
アクセス回路４においては、図１５に示すように、画素
Ｘ_n,kの画像データの値＝Ａ７、画素Ｘ_n,k+1の画像デー
タの値＝Ａ６、画素Ｘ_n,k+2の画像データの値＝Ａ５、
画素Ｘ_n+1,kの画像データの値＝Ａ４、画素Ｘ_n+1,k+1の
画像データの値＝Ａ３、画素Ｘ_n+1,k+2の画像データの
値＝Ａ２、画素Ｘ_n+2,kの画像データの値＝Ａ１、画素
Ｘ_n+2,k+1の画像データの値＝Ａ０として、アドレスＡ
７〜Ａ０が生成される。

【００１０】この場合、ｎライン目の画素Ｘ_n,k、Ｘ
_n,k+1、Ｘ_n,k+2の画像データ及びｎ＋１ライン目の画素
Ｘ_n+1,k、Ｘ_n+1,k+1、Ｘ_n+1,k+2の画像データは、メモ
リ３からテーブルメモリ・アクセス回路４に供給され、
ｎ＋２ライン目の画素Ｘ_n+2,k、Ｘ_n+2,k+1の画像データ
は、伸長処理回路１からテーブルメモリ・アクセス回路
４に供給される。

【００１１】図１６は、このデータ処理装置の動作を具
体的に説明するための図であり、図１６中、原稿６にお
いて、「０」、「１」は画像データであり、「０」は画
素が白、「１」は画素が黒、「×」は画像データが未定
であることを示している。

【００１２】ここに、原稿６中、ｎ＋２ライン目のｋ＋
２番目の画素の画像データが再生される場合には、図１
５に示す規則に従って、テーブルメモリ・アクセス回路
４において、二重線７で囲む画素の画像データの値か
ら、アドレスＡ７〜Ａ０として［００１１１１０１］が
生成され、テーブルメモリ２に対するアクセスが行わ
れ、アドレスＡ７〜Ａ０＝［００１１１１０１］が指定
する伸長処理用データＤＡが読み出される。

【００１３】この伸長処理用データＤＡは、テーブルメ
モリ・アクセス回路４を介して伸長処理回路１に転送さ
れ、伸長処理回路１において、ｎ＋２ライン目のｋ＋２
番目の画素の画像データが再生される。この例では、ｎ
＋２ライン目のｋ＋２番目の画素の画像データは「０」
とされている。

【００１４】このｎ＋２ライン目のｋ＋２番目の画素の
画像データは、プリンタに転送されると共に、メモリ３
及びテーブルメモリ・アクセス回路４に転送され、テー
ブルメモリ・アクセス回路４においては、ｎ＋２ライン
目のｋ＋３番目の画素を再生するためのアドレスＡ７〜
Ａ０が生成される。

【００１５】この場合、図１５に示す規則に従って、テ
ーブルメモリ・アクセス回路４においては、二重線８で
囲む画素の画像データの値から、アドレスＡ７〜Ａ０と
して［０１１１１１１０］が生成され、テーブルメモリ
２に対するアクセスが行われ、アドレスＡ７〜Ａ０＝
［０１１１１１１０］が指定する伸長処理用データＤＢ
が読み出される。

【００１６】この伸長処理用データＤＢは、テーブルメ
モリ・アクセス回路４を介して伸長処理回路１に転送さ
れ、伸長処理回路１において、ｎ＋２ライン目のｋ＋３
番目の画素の画像データが再生される。

【００１７】図１７は、テーブルメモリ・アクセス回路
４及び伸長処理回路１の動作状況を二値波形で示すタイ
ムチャートであり、二値波形が「Ｈ」の場合は動作中を
示し、二値波形が「Ｌ」の場合は休止中を示している。

【００１８】

【発明が解決しようとする課題】このように、このデー
タ処理装置においては、テーブルメモリ・アクセス回路
４及び伸長処理回路１は、互いに相手の動作の終了を待
って動作を開始し、動作と休止とを繰り返すことにより
データ処理を行うため、伸長処理を高速に行うことがで
きないという問題点があった。

【００１９】本発明は、かかる点に鑑み、圧縮された画
像データを伸長処理して、元の画像データを再生する
等、加工されたデータを再生処理して、元のデータを再
生するデータ処理装置であって、再生処理の高速化を図
ることができるようにしたデータ処理装置、及び、この
ようなデータ処理装置に使用して好適な記憶装置を提供
することを目的とする。

【００２０】

【課題を解決するための手段】本発明のデータ処理装置
は、直前に再生したデータを含む、再生対象データと関
連した再生済みのデータに基づいて選択される再生処理
用データを使用して、加工されたデータの再生処理を行
い、元のデータを再生する再生処理回路と、再生処理用
データを記憶する再生処理用データ記憶回路と、この再
生処理用データ記憶回路にアクセスして再生処理用デー
タを読出すアクセス回路とを有してなるデータ処理装置
において、アクセス回路は、再生処理回路においてデー
タの再生中に、この再生中のデータの次に再生すべきデ
ータを再生対象データとして、再生中のデータを含まな
い、再生対象データと関連した再生済みのデータに基づ
いて、再生対象データの再生処理に使用する可能性のあ
る複数の再生処理用データを再生処理用データ記憶回路
から読出して保持し、再生処理回路において再生中のデ
ータが再生された場合、この再生されたデータに基づい
て、保持している複数の再生処理用データの中から、再
生対象データの再生処理に使用する再生処理用データを
選択し、この選択した再生処理用データを伸長処理回路
に供給するように構成するというものである。

【００２１】本発明のデータ処理装置においては、アク
セス回路は、再生処理回路においてデータの再生中に、
次の再生対象データの再生処理に使用する可能性のある
複数の再生処理用データを再生処理用データ記憶回路か
ら読出して保持し、再生処理回路において再生中のデー
タが再生された場合、保持している複数の再生処理用デ
ータの中から、次の再生対象データの再生処理に使用す
る再生処理用データを選択し、この選択した再生処理用
データを伸長処理回路に供給するように構成されるの
で、アクセス回路及び再生処理回路は、一連の画像デー
タの再生が完了するまでは、互いに動作の終了を待つこ
となく、即ち、休止することなく、連続して動作を行う
ことになる。

【００２２】

【発明の実施の形態】以下、図１〜図１１を参照して、
本発明の実施の形態の一例について、本発明をファクシ
ミリ装置に使用されるデータ処理装置に適用した場合を
例にして説明する。

【００２３】図１は本発明の実施の形態の一例の要部を
示す回路図であり、図１中、１１は圧縮された画像デー
タを伸長処理して元の画像データを再生する伸長処理回
路であり、再生された画像データは、たとえば、プリン
タに伝送される。

【００２４】また、１２は伸長処理回路１１における伸
長処理に使用される、アドレスＡ７〜Ａ０で指定される
伸長処理用データを記憶するテーブルメモリ、１３は伸
長処理回路１１から出力される画像データを記憶するメ
モリである。

【００２５】また、１４は伸長処理回路１１における再
生対象画素と一定の位置関係にある再生済みの画素の画
像データからアドレスＡ７〜Ａ１を生成してテーブルメ
モリ１２にアクセスし、テーブルメモリ１２から伸長処
理用データの読出しを行うと共に、伸長処理回路１１に
おいて、伸長処理用データの更新が行われた場合には、
更新された伸長処理用データのテーブルメモリ１２に対
する書込みを行うテーブルメモリ・アクセス回路であ
る。

【００２６】ここに、図２はテーブルメモリ１２のメモ
リマップを示しており、このテーブルメモリ１２は、ア
ドレスＡ７〜Ａ１＝［ＸＸＸＸＸＸＸ］（Ｘは、「０」
又は「１」の値）で指定される記憶領域を有している
が、この記憶領域には、最下位アドレスＡ０を「０」と
する場合、即ち、アドレスＡ７〜Ａ０＝［ＸＸＸＸＸＸ
Ｘ０］で指定される伸長処理用データと、最下位アドレ
スＡ０を「１」とする場合、即ち、アドレスＡ７〜Ａ０
＝［ＸＸＸＸＸＸＸ１］で指定される伸長処理用データ
とが記憶されている。

【００２７】この結果、テーブルメモリ・アクセス回路
１４からアドレスＡ７〜Ａ１として［ＸＸＸＸＸＸＸ］
が供給された場合には、伸長処理用データとして、アド
レス［ＸＸＸＸＸＸＸ０］で指定される伸長処理用デー
タと、アドレス［ＸＸＸＸＸＸＸ１］で指定される伸長
処理用データとがテーブルメモリ・アクセス回路１４に
対して同時に出力されることになる。

【００２８】たとえば、図２において、テーブルメモリ
・アクセス回路１４からアドレスＡ７〜Ａ１として［０
０１１１１０］が供給された場合には、伸長処理用デー
タとして、アドレス［００１１１１００］で指定される
伸長処理用データ［２Ｂ］と、アドレス［００１１１１
０１］で指定される伸長処理用データ［８Ｆ］とが同時
にテーブルメモリ・アクセス回路１４に対して出力され
ることになる。

【００２９】ここに、このテーブルメモリ１２は、たと
えば、図３に示すように構成されており、図３中、１６
は最下位アドレスＡ０を「０」とする場合、即ち、アド
レス［ＸＸＸＸＸＸＸ０］で指定される伸長処理用デー
タを記憶する記憶用ブロック列であり、１７はアドレス
［００００００００］で指定される伸長処理用データを
記憶する記憶用ブロック、１８はアドレス［０００００
０１０］で指定される伸長処理用データを記憶する記憶
用ブロック、１９はアドレス［１１１１１１１０］で指
定される伸長処理用データを記憶する記憶用ブロックで
ある。

【００３０】また、２０は最下位アドレスＡ０を「１」
とする場合、即ち、アドレス［ＸＸＸＸＸＸＸ１］で指
定される伸長処理用データを記憶する記憶用ブロック列
であり、２１はアドレス［０００００００１］で指定さ
れる伸長処理用データを記憶する記憶用ブロック、２２
はアドレス［００００００１１］で指定される伸長処理
用データを記憶する記憶用ブロック、２３はアドレス
［１１１１１１１１］で指定される伸長処理用データを
記憶する記憶用ブロックである。

【００３１】また、２４はアドレスＡ７〜Ａ１をデコー
ドして、アドレスＡ７〜Ａ１が指定する記憶用ブロック
を選択するための選択信号を出力するデコーダ、２５は
記憶用ブロック１７〜１９、２１〜２３等、記憶用ブロ
ックについて、読出し制御を行う読出し制御信号ＲＤが
入力される読出し制御信号入力端子、２６は書込み制御
を行う書込み制御信号ＷＲが入力される書込み制御信号
入力端子である。

【００３２】また、図４及び図５は、テーブルメモリ・
アクセス回路１４が有するアドレス生成部の動作を説明
するための図であり、図４は再生途中にある原稿の一部
分を拡大して示す平面図である。

【００３３】なお、Ｘ_n,k、Ｘ_n,k+1、Ｘ_n,k+2は、それ
ぞれ、ｎライン目の左からｋ番目、ｋ＋１番目、ｋ＋２
番目の画素、Ｘ_n+1,k、Ｘ_n+1,k+1、Ｘ_n+1,k+2は、それ
ぞれ、ｎ＋１ライン目の左からｋ番目、ｋ＋１番目、ｋ
＋２番目の画素、Ｘ_n+2,k、Ｘ_n+2,k+1、Ｘ_n+2,k+2は、
それぞれ、ｎ＋２ライン目の左からｋ番目、ｋ＋１番
目、ｋ＋２番目の画素であり、原稿２７において、画素
の再生はライン順、かつ、左側の画素から順に行われ
る。

【００３４】このように、画素の再生はライン順、か
つ、左側の画素から順に行われるので、伸長処理回路１
１において、画素Ｘ_n+2,k+1の画像データが再生中の場
合には、画素Ｘ_n,k、Ｘ_n,k+1、Ｘ_n,k+2、Ｘ_n+1,k、Ｘ
_n+1,k+1、Ｘ_n+1,k+2、Ｘ_n+2,kは再生済みで、既に、白
又は黒が確定していることになる。

【００３５】そこで、テーブルメモリ・アクセス回路１
４のアドレス生成部は、伸長処理回路１１において、画
素Ｘ_n+2,k+1の画像データを再生中に、画素Ｘ_n+2,k+2を
次の再生対象画素として、図５に示すように、画素Ｘ
_n,kの画像データの値＝Ａ７、画素Ｘ_n,k+1の画像データ
の値＝Ａ６、画素Ｘ_n,k+2の画像データの値＝Ａ５、画
素Ｘ_n+1,kの画像データの値＝Ａ４、画素Ｘ_n+1,k+1の画
像データの値＝Ａ３、画素Ｘ_n+1,k+2の画像データの値
＝Ａ２、画素Ｘ_n+2,kの画像データの値＝Ａ１として、
アドレスＡ７〜Ａ１を生成するように構成される。

【００３６】なお、伸長処理回路１１において再生中の
画素Ｘ_n+2,k+1の画像データは、再生完了と同時に、プ
リンタに転送されると共に、アドレスＡ０として、テー
ブルメモリ・アクセス回路１４が有する後述する伸長処
理用データ転送部に転送される。

【００３７】ここに、図６は、テーブルメモリ・アクセ
ス回路１４のアドレス生成部の構成例を示す回路図であ
り、図６中、２９〜３７は、それぞれ、画像データを記
憶するレジスタである。なお、図上、レジスタ２９〜３
７の位置は、図５に示す画素Ｘ_n,k〜Ｘ_n+2,k+2の位置に
対応している。

【００３８】また、３８はアドレス出力ポートであり、
３９〜４５は、それぞれ、アドレスＡ７〜Ａ１が出力さ
れるアドレス出力端子である。

【００３９】この例では、レジスタ３１には、１画素の
処理が行われるごとに、メモリ１３からｎライン目の画
像データが１画素ごとに供給され、レジスタ３４には、
１画素の処理が行われるごとに、メモリ１３からｎ＋１
ライン目の画像データが１画素ごとに供給され、レジス
タ３７には、１画素の処理が行われるごとに、伸長処理
回路１１からｎ＋２ライン目の画像データが１画素ごと
に供給されるように構成されている。

【００４０】ここに、メモリ１３から供給されるｎライ
ン目の画像データは、１画素の処理が行われるごとに、
レジスタ３１→レジスタ３０→レジスタ２９の順に転送
し、レジスタ２９の内容がアドレスＡ７としてアドレス
出力端子３９に出力し、レジスタ３０の内容がアドレス
Ａ６としてアドレス出力端子４０に出力し、レジスタ３
１の内容がＡ５としてアドレス出力端子４１に出力する
ように制御される。

【００４１】また、メモリ１３から供給されるｎ＋１ラ
イン目の画像データは、１画素の処理が行われるごと
に、レジスタ３４→レジスタ３３→レジスタ３２の順に
転送し、レジスタ３２の内容がアドレスＡ４としてアド
レス出力端子４２に出力し、レジスタ３３の内容がアド
レスＡ３としてアドレス出力端子４３に出力し、レジス
タ３４の内容がＡ２としてアドレス出力端子４４に出力
するように制御される。

【００４２】また、伸長処理回路１１から供給されるｎ
＋２ライン目の画像データは、１画素の処理が行われる
ごとに、レジスタ３７→レジスタ３６→レジスタ３５の
順に転送し、レジスタ３５の内容がアドレスＡ１として
アドレス出力端子４５に出力するように制御される。

【００４３】また、図７はテーブルメモリ・アクセス生
成回路１４の伸長処理用データ転送部の構成例を伸長処
理回路１１とともに示す回路図であり、図７中、４７が
伸長処理用データ転送部である。

【００４４】この伸長処理用データ転送部４７におい
て、４８はテーブルメモリ１２から出力された伸長処理
用データのうち、最下位アドレスＡ０を「０」、即ち、
アドレス［ＸＸＸＸＸＸＸ０］で指定される伸長処理用
データを格納するレジスタである。

【００４５】また、４９はテーブルメモリ１２から出力
された伸長処理用データのうち、最下位アドレスＡ０を
「１」、即ち、アドレス［ＸＸＸＸＸＸＸ１］で指定さ
れる伸長処理用データを格納するレジスタである。

【００４６】また、５０、５１はレジスタ４８、４９の
出力を選択するセレクタであり、これらセレクタ５０、
５１には、テーブルメモリ・アクセス回路１４において
アドレスＡ７〜Ａ１の生成中、伸長処理回路１１におい
て再生中であった画素の画像データがアドレスＡ０とし
て供給される。

【００４７】これらセレクタ５０、５１は、アドレスＡ
０＝「０」の場合、レジスタ４８の出力を選択し、アド
レスＡ０＝「１」の場合には、レジスタ４９の出力を選
択するように構成されており、セレクタ５０が選択した
レジスタの出力は、伸長処理回路１１に転送される。

【００４８】また、５２はセレクタ５１の出力を格納す
るレジスタ、５３はアドレスＡ０を格納するレジスタ、
５４はレジスタ５３から出力されるアドレスＡ０を反転
する反転回路である。

【００４９】また、５５、５６は伸長処理回路１１にお
いて伸長処理用データが更新された場合に使用されるセ
レクタであり、セレクタ５５は、アドレスＡ０＝「０」
の場合、伸長処理回路１１から出力される更新された伸
長処理用データを選択し、アドレスＡ０＝「１」の場合
には、レジスタ５２の出力を選択するものである。

【００５０】また、セレクタ５６は、アドレスＡ０＝
「０」の場合、レジスタ５２の出力を選択し、アドレス
Ａ０＝「１」の場合には、伸長処理回路１１から出力さ
れる更新された伸長処理用データを選択するように構成
されている。

【００５１】また、５７はセレクタ５５の出力を格納し
てテーブルメモリ１２に転送するレジスタ、５８はセレ
クタ５６の出力を格納してテーブルメモリ１２に転送す
るレジスタである。

【００５２】即ち、この例においては、伸長処理回路１
１において伸長処理用データが更新された場合には、更
新された伸長処理用データ及び使用されなかった伸長処
理用データは、それぞれ、テーブルメモリ１２の読み出
されたアドレスに再書込みされる。

【００５３】また、図８は、本発明の実施の形態の一例
の動作を具体的に説明するための図であり、原稿２７に
おいて、「０」、「１」は画像データであり、「０」は
画素が白、「１」は画素が黒、「×」は画像データが未
定であることを示している。

【００５４】ここに、本発明の実施の形態の一例におい
ては、伸長処理回路１１がｎ＋２ライン目のｋ＋１番目
の画素を再生中に、テーブルメモリ・アクセス回路１４
において、ｎ＋２ライン目のｋ＋２番目の画素を再生対
象として、このｎ＋２ライン目のｋ＋２番目の画素の再
生に使用される可能性のある伸長処理用データをテーブ
ルメモリ１２から読み出すために、図５に示す規則に従
って、二重線６０で囲む画素の画像データの値から、ア
ドレス［００１１１１０］が生成され、テーブルメモリ
１２に対するアクセスが行われる。

【００５５】この結果、テーブルメモリ１２において
は、アドレスＡ７〜Ａ１＝［００１１１１０］が指定す
る記憶領域から、最下位アドレスＡ０を「０」とする伸
長処理用データとして、たとえば、［２Ｂ］と、最下位
アドレスＡ０を「１」とする伸長処理用データとして、
たとえば、［８Ｆ］とが同時に出力される。

【００５６】ここに、伸長処理用データ［２Ｂ］は、テ
ーブルメモリ・アクセス回路１４のレジスタ４８に記憶
され、伸長処理用データ［８Ｆ］は、テーブルメモリ・
アクセス回路１４のレジスタ４９に格納される。

【００５７】その後、ｎ＋２ライン目のｋ＋１番目の画
素の画像データの再生が完了し、たとえば、この画素の
画像データが「１」と決定された場合には、この画像デ
ータ「１」がプリンタに供給されると共に、アドレスＡ
０として、テーブルメモリ・アクセス回路１４のセレク
タ５０に供給される。

【００５８】この結果、セレクタ５０においては、レジ
スタ４９の出力が選択され、アドレス［００１１１１０
１］で指定される伸長処理用データ［８Ｆ］が伸長処理
回路１１に供給されることになる。

【００５９】この結果、伸長処理回路１１においては、
この伸長処理用データ［８Ｆ］を使用して、ｎ＋２ライ
ン目のｋ＋２の画素の再生が行われると共に、この再生
中に、テーブルメモリ・アクセス回路１４においては、
ｎ＋２ライン目のｋ＋３番目の画素を次の再生対象とし
て、このｎ＋３ライン目のｋ＋３番目の画素の再生に使
用される可能性のある伸長処理用データをテーブルメモ
リ１２から読み出すために、図５に示す規則に従って、
二重線６１で囲む画素の画像データの値から、アドレス
Ａ７〜Ａ１として、［０１１１１１１］が生成され、テ
ーブルメモリ１２に対するアクセスが行われる。

【００６０】この結果、テーブルメモリ１２において
は、アドレスＡ７〜Ａ１＝［０１１１１１１］が指定す
る記憶領域から、最下位アドレスＡ０を「０」とする伸
長処理用データとして、たとえば、［３Ｃ］と、最下位
アドレスＡ０を「１」とする伸長処理用データとして、
たとえば、［６Ａ］とが同時に出力される。

【００６１】ここに、伸長処理用データ［３Ｃ］は、テ
ーブルメモリ・アクセス回路１４のレジスタ４８に格納
され、伸長処理用データ［６Ａ］は、テーブルメモリ・
アクセス回路１４のレジスタ４９に格納される。

【００６２】その後、ｎ＋２ライン目のｋ＋１番目の画
素の画像データの再生が完了し、たとえば、この画素の
画像データが「０」と決定された場合には、この画像デ
ータ「０」がプリンタに供給されると共に、アドレスＡ
０として、テーブルメモリ・アクセス回路１４のセレク
タ５０に供給される。

【００６３】この結果、セレクタ５０においては、レジ
スタ４８の出力が選択され、アドレス［０１１１１１１
０］で指定される伸長処理用データ［３Ｃ］が伸長処理
回路１１に供給されることになる。

【００６４】したがって、伸長処理回路１１において
は、この伸長処理用データ［３Ｃ］を使用して、ｎ＋２
ライン目のｋ＋３番目の画素の画像データの再生が行わ
れると共に、この再生中に、テーブルメモリ・アクセス
回路１４においては、ｎ＋２ライン目のｋ＋４番目の画
素を次の再生対象として、このｎ＋２ライン目のｋ＋４
番目の画素の再生に使用される可能性のある伸長処理用
データをテーブルメモリ１２から読み出すためのアドレ
スＡ７〜Ａ１が生成され、テーブルメモリ１２に対する
アクセスが行われる。以下、同様の動作が繰り返され
る。

【００６５】図９はテーブルメモリ・アクセス回路１４
及び伸長処理回路１１の動作状況を二値波形で示すタイ
ムチャートであり、二値波形が「Ｈ」の場合は動作中を
示し、二値波形が「Ｌ」の場合は休止中を示している。

【００６６】このように、本発明の実施の形態の一例に
おいては、伸長処理用データは、アドレスＡ７〜Ａ０に
より指定されるものとし、テーブルメモリ１２のアドレ
スＡ７〜Ａ１で指定される記憶領域には、最下位アドレ
スＡ０を「０」とする伸長処理用データ及び最下位アド
レスＡ０を「１」とする伸長処理用データを記憶してお
き、アドレスＡ７〜Ａ１が供給された場合には、最下位
アドレスＡ０を「０」とする伸長処理用データ及び最下
位アドレスＡ０を「１」とする伸長処理用データを同時
に出力するように構成されている。

【００６７】これに対応させて、テーブルメモリ・アク
セス回路１４は、伸長処理回路１１において或る画素の
画像データの再生中に、この再生中の画素の次に再生す
べき画素を再生対象画素として、再生中の画素の画像デ
ータを含まない、再生対象画素と一定の位置関係にある
再生済みの画素の画像データからアドレスＡ７〜Ａ１を
生成して、テーブルメモリ１２にアクセスし、再生対象
画素の画像データを再生に使用する可能性のある２個の
伸長処理用データをテーブルメモリ１２から読出して保
持するようにしている。

【００６８】そして、このテーブルメモリ・アクセス回
路１４は、伸長処理回路１１において再生中の画素の画
像データが再生された場合には、この画像データをアド
レスＡ０として、保持している２個の伸長処理用データ
の中から、次の再生対象画素の画像データの再生に使用
する伸長処理用データを選択して、この選択した伸長処
理用データを伸長処理回路１１に供給するようにしてい
る。

【００６９】したがって、本発明の実施の形態の一例に
よれば、テーブルメモリ・アクセス回路１４及び伸長処
理回路１１は、互いに動作の終了を待って動作を開始
し、動作と休止とを繰り返すことにより、データを処理
するのではなく、一連の画像データの再生が完了するま
で、互いに動作の終了を待つことなく、即ち、休止する
ことなく、連続して動作を行うことになるので、図１２
に示す従来のデータ処理装置の２倍の速度で伸長処理を
行うことができる。

【００７０】なお、テーブルメモリ１２は、たとえば、
図１０に示すように構成することもできる。ここに、６
３は記憶用ブロック１７〜１９等、記憶用ブロック列１
６の記憶用ブロックの書込み制御を行う書込み制御信号
ＷＲ０が入力される書込み制御信号入力端子、６４は記
憶用ブロック２１〜２３等、記憶用ブロック列２０の記
憶用ブロックの書込み制御を行う書込み制御信号ＷＲ１
が入力される書込み制御信号入力端子である。

【００７１】即ち、このテーブルメモリは、記憶用ブロ
ック１７〜１９、２１〜２３等、記憶用ブロック列１
６、２０の記憶用ブロックの読出し制御は、読出し制御
信号ＲＤにより行い、記憶用ブロック１７〜１９等、記
憶用ブロック列１６の記憶用ブロックの書込み制御は、
書込み制御信号ＷＲ０により行い、記憶用ブロック２１
〜２３等、記憶用ブロック列２０の記憶用ブロックの書
込み制御は、書込み制御信号ＷＲ１により行うというも
のである。

【００７２】このようにする場合には、更新された伸長
処理用データの書込みを行う場合、更新された伸長処理
用データのみを書込みすることができ、使用しなかった
伸長処理用データについては、再書込みを行わないよう
にすることができ、この結果、テーブルメモリ・アクセ
ス回路１４の伸長処理用データ転送部を図１１に符号６
６で示すように簡略化することができる。

【００７３】

【発明の効果】以上のように、本発明のデータ処理装置
によれば、アクセス回路及び再生処理回路は、一連の画
像データの再生が完了するまでは、互いに動作の終了を
待つことなく、即ち、休止することなく、連続して動作
を行うことになるので、データの再生処理の高速化を図
ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の一例の要部を示す回路図
である。

【図２】本発明の実施の形態の一例が備えるテーブルメ
モリのメモリマップを示す図である。

【図３】本発明の実施の形態の一例が備えるテーブルメ
モリの構成例を示す回路図である。

【図４】再生途中にある原稿の一部分を拡大して示す平
面図である。

【図５】本発明の実施の形態の一例が備えるテーブルメ
モリ・アクセス回路のアドレス生成部において生成され
るアドレスと再生済み画素との関係を説明するための図
である。

【図６】本発明の実施の形態の一例が備えるテーブルメ
モリ・アクセス回路のアドレス生成部の構成例を示す回
路図である。

【図７】本発明の実施の形態の一例が備えるテーブルメ
モリ・アクセス回路の伸長処理用データ転送部の構成例
を伸長処理回路とともに示す回路図である。

【図８】本発明の実施の形態の一例の動作を具体的に説
明するための図である。

【図９】本発明の実施の形態の一例が備えるテーブルメ
モリ・アクセス回路及び伸長処理回路の動作状況を二値
波形で示すタイムチャートである。

【図１０】本発明の実施の形態の一例が備えるテーブル
メモリの他の構成例を示す回路図である。

【図１１】本発明の実施の形態の一例が備えるテーブル
メモリ・アクセス回路の伸長処理用データ転送部の他の
構成例を示す回路図である。

【図１２】従来のデータ処理装置の一例の要部を示す回
路図である。

【図１３】再生途中にある原稿を示す平面図である。

【図１４】図１３に示す原稿の一部分を拡大して示す平
面図である。

【図１５】図１２に示す従来のデータ処理装置が備える
テーブルメモリ・アクセス回路において生成されるアド
レスと再生済み画素との関係を説明するための図であ
る。

【図１６】図１２に示す従来のデータ処理装置の動作を
具体的に説明するための図である。

【図１７】図１２に示す従来のデータ処理装置が備える
テーブルメモリ・アクセス回路及び伸長処理回路の動作
状況を二値波形で示すタイムチャートである。

【符号の説明】

１１伸長処理回路１２テーブルメモリ１３メモリ１４テーブルメモリ・アクセス回路Ａ７〜Ａ０伸長処理用データを指定するアドレス

Claims

(57)【特許請求の範囲】

【請求項１】直前に再生したデータを含む、再生対象デ
ータと関連した再生済みのデータに基づいて選択される
再生処理用データを使用して、加工されたデータの再生
処理を行い、元のデータを再生する再生処理回路と、前
記再生処理用データを記憶する再生処理用データ記憶回
路と、この再生処理用データ記憶回路にアクセスして再
生処理用データを読出すアクセス回路とを有してなるデ
ータ処理装置において、前記アクセス回路は、前記再生
処理回路においてデータの再生中に、この再生中のデー
タの次に再生すべきデータを再生対象データとして、前
記再生中のデータを含まない、前記再生対象データと関
連した再生済みのデータに基づいて、前記再生対象デー
タの再生処理に使用する可能性のある複数の再生処理用
データを前記再生処理用データ記憶回路から読出して保
持し、前記再生処理回路において前記再生中のデータが
再生された場合、この再生されたデータに基づいて、前
記複数の再生処理用データの中から、前記再生対象デー
タの再生処理に使用する再生処理用データを選択し、こ
の選択した再生処理用データを前記伸長処理回路に供給
するように構成されていることを特徴とするデータ処理
装置。
【請求項２】直前に再生した画素の画像データを含む、
再生対象画素と関連した再生済みの画素の画像データに
基づいて選択される伸長処理用データを使用して、圧縮
された画像データの伸長処理を行い、元の画像データを
再生する伸長処理回路と、前記伸長処理用データを記憶
する伸長処理用データ記憶回路と、この伸長処理用デー
タ記憶回路にアクセスして伸長処理用データを読出すア
クセス回路とを有してなるデータ処理装置において、前
記アクセス回路は、前記伸長処理回路において画像デー
タの再生中に、この再生中の画素の次に再生すべき画素
を再生対象画素として、前記再生中の画素の画像データ
を含まない、前記再生対象画素と関連した再生済みの画
素の画像データに基づいて、前記再生対象画素の画像デ
ータの再生に使用する可能性のある複数の伸長処理用デ
ータを前記伸長処理用データ記憶回路から読出して保持
し、前記伸長処理回路において前記再生中の画素の画像
データが再生された場合、この再生された画像データに
基づいて、前記複数の伸長処理用データの中から、前記
再生対象画素の画像データの再生に使用する伸長処理用
データを選択し、この選択した伸長処理用データを前記
伸長処理回路に供給するように構成されていることを特
徴とするデータ処理装置。
【請求項３】前記伸長処理用データ記憶回路は、伸長処
理用データを更新可能に記憶することを特徴とする請求
項２記載のデータ処理装置。
【請求項４】伸長処理用データは、アドレスＡ_m、Ａ_m-1
・・・Ａ₀（但し、ｍは２以上の整数）で指定されるも
のとし、伸長処理用データ記憶回路は、アドレスＡ_m、
Ａ_m-1・・・Ａ₁で指定される記憶領域を有し、この記憶
領域には、最下位アドレスＡ₀を「０」とする伸長処理
用データ及び最下位アドレスＡ₀を「１」とする伸長処
理用データが記憶され、前記アクセス回路は、前記再生
中の画素の画像データを含まない、前記再生対象画素と
関連した再生済みの画素の画像データからアドレス
Ａ_m、Ａ_m-1・・・Ａ₁を生成し、前記伸長処理用データ
記憶回路にアクセスすることを特徴とする請求項３記載
のデータ処理装置。
【請求項５】前記最下位アドレスＡ₀を「０」とする伸
長処理用データを記憶する記憶領域と、前記最下位アド
レスＡ₀を「１」とする伸長処理用データを記憶する記
憶領域とは、別個の書込み制御信号により書込み制御が
行われることを特徴とする請求項４記載のデータ処理装
置。
【請求項６】アドレスＡ_m、Ａ_m-1・・・Ａ₁（但し、ｍ
は２以上の整数）で指定される記憶領域を有し、この記
憶領域には、アドレスＡ_m、Ａ_m-1・・・Ａ₁、Ａ₀で指定
されるデータのうち、最下位アドレスＡ₀を「０」とす
る伸長処理用データ及び最下位アドレスＡ₀を「１」と
するデータが記憶されることを特徴とする記憶装置。
【請求項７】前記最下位アドレスＡ₀を「０」とするデ
ータを記憶する記憶領域と、前記最下位アドレスＡ₀を
「１」とするデータを記憶する記憶領域とは、別個の書
込み制御信号により書込み制御が行われるように構成さ
れていることを特徴とする請求項６記載の記憶装置。