JPH10105454A - マルチポートメモリおよびマルチポートメモリを備えた表示システム - Google Patents

マルチポートメモリおよびマルチポートメモリを備えた表示システム

Info

Publication number
JPH10105454A
JPH10105454A JP8255641A JP25564196A JPH10105454A JP H10105454 A JPH10105454 A JP H10105454A JP 8255641 A JP8255641 A JP 8255641A JP 25564196 A JP25564196 A JP 25564196A JP H10105454 A JPH10105454 A JP H10105454A
Authority
JP
Japan
Prior art keywords
address
data
display
unit
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8255641A
Other languages
English (en)
Inventor
Ryoichi Aoki
亮一 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8255641A priority Critical patent/JPH10105454A/ja
Publication of JPH10105454A publication Critical patent/JPH10105454A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 容易に回転表示を行うことができるマルチポ
ートメモリおよびその表示システムを提供する。 【解決手段】 RAM部に記憶されたデータをロウアド
レス単位にSAM部に転送してデータ出力を行うマルチ
ポートメモリにおいて、SAM部に、連続した複数のロ
ウアドレスをカラムアドレス毎に指定するロウアドレス
レコーダと、連続した複数のカラムアドレスをロウアド
レス毎に指定するカラムアドレスレコーダとを設け、S
AM部に転送されたデータを列方向または行方向のシリ
アルデータとして出力するマルチポートメモリである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はマルチポートメモリ
およびマルチポートメモリを備えた表示システムに関
し、特に画像の回転表示に関する。
【0002】
【従来の技術】従来、特開平6−289848号公報に
は、図13に示すように、表示制御装置800内にVRA
M802のアドレスを制御する表示アドレス発生部803を持
ち、CPU801から回転表示が指示された場合、表示ア
ドレス発生部803による表示アドレスの生成方法の切り
替えと、表示制御部804による表示データのビット順変
換によって、VRAM802の内容が180度回転した状
態での表示を可能にし、ソフトウェアで書き換える方式
に比べ高速の回転表示を実現している。
【0003】また、図14に示すマルチポートRAM
は、ランダムアクセス用の4ビットの入出力ポートI/O3
〜0と、シリアルアクセス用の4ビットの出力ポートSou
t3〜0と、データ記憶用のメモリセルアレイ(512×512×
4)900と、このメモリセルアレイ900の行アドレスを生成
するロウアドレスデコーダ901と、列アドレスを生成す
るカラムアドレスデコーダ902と、転送ゲート907を介し
てメモリセルアレイ900から1ロウ(row)単位でデータを
取り込むデータレジスタ908と、そのデータレジスタ908
のアドレスを指定するSAM部カラムアドレスデコーダ
910と、シリアルアクセスに同期してSAM部カラムア
ドレスをインクリメントするシリアルアドレスカウンタ
911などを備えている。
【0004】メモリセルアレイ900は、512×512ビット
構成のセルアレイブロックを4層備えている。このマル
チポートRAMにおいて、メモリセルアレイ(512×512
×4)900に対するシリアルアクセスは、次のように行わ
れる。
【0005】まず、9ビットの行アドレスがロウアドレ
スバッファ904に送られロウデコーダ901に供給される。
そして、メモリセルアレイ(512×512×4)900の4層のセ
ルアレイ層における選択された行線上のメモリセルのデ
ータ(512×4)は、4層構成の転送ゲート907を介してS
AMの記憶部であるデータレジスタ908に格納される。
【0006】データレジスタ908に格納されたデータ
は、SAMカラムアドレスデコーダ910によって4ビッ
ト分選択され、その選択された4ビットはシリアルクロ
ック信号SCに同期してシリアル出力バッファ912を介し
てシリアル出力ポートSout3〜0に出力される。このと
き、シリアルアドレスカウンタ911はインクリメントさ
れ、SAMカラムアドレスデコーダ911は次アドレスの
4ビットデータ選択する。この動作により、データレジ
スタ908のデータを連続して読み出すことを可能にして
いる。
【0007】
【発明が解決しようとする課題】これら従来技術のマル
チポートメモリでは、RAM部のロウアドレス上のデー
タをSAM部のデータレジスタに転送し、表示制御部か
らのシリアルアクセスにより一方向の順番でデータを読
み出すため、通常の表示は高速で行えるが回転表示を行
うには、CPUによりRAM部にデータが書き込まれる
時に回転された状態のデータが書き込まれなければなら
ず、ソフトウェアでこの処理を行うには負荷が大きい。
また、特開平6−289848号公報が示すように外部
の表示制御装置内のアドレス発生部および表示制御部の
みで回転表示を行う場合、180度回転は容易にできて
も90度、270度の回転表示は困難である。
【0008】そこで本発明は以上の問題点を改善し、容
易に回転表示を行うことができるマルチポートメモリお
よびその表示システムを提供することを目的とする。
【0009】
【課題を解決するための手段】本発明の請求項1によれ
ば、ランダムアクセス可能なRAM部に、ロウアドレス
を指定するロウアドレスデコーダと、カラムアドレスを
指定するカラムアドレスデコーダと、データを格納する
メモリセルアレイを備え、シリアルアクセス可能なSA
M部に、前記RAM部に記憶されたデータを前記RAM
部のロウアドレス単位で格納するデータレジスタと、前
記RAM部のメモリセルアレイから前期SAM部のデー
タレジスタにデータを転送する転送ゲートと、前記デー
タレジスタのアドレスを指定するSAM部ロウアドレス
デコーダおよびSAM部カラムアドレスデコーダと、S
AM部のロウアドレスおよびカラムアドレスをクロック
信号によりインクリメントする2つのシリアルアドレス
カウンタを備え、SAM部データレジスタのアドレス指
定を連続した複数行および1列、もしくは1行および連
続した複数列で行うことにより、SAM部データレジス
タのデータを列方向もしくは行方向にシリアルアクセス
できる構成により上記課題を解決する。
【0010】請求項2によれば、請求項1のマルチポー
トメモリにおいて、SAM部ロウアドレスカウンタおよ
びSAM部カラムアドレスカウンタにカウント値を指定
されたスタートアドレスからインクリメントおよびデク
リメントできる機能を備え、SAM部データレジスタの
データを任意の順番で読み出す構成により上記課題を解
決する。
【0011】請求項3によれば、請求項1および請求項
2の構成を持つマルチポートメモリにおいて、ランダム
アクセス可能なRAM部にロウアドレスおよびカラムア
ドレスを入れ替える回路(アドレス行―列変換回路)を
備え、書き込まれるデータの配置を行―列において入れ
替えることを可能にする構成により上記課題を解決す
る。
【0012】請求項4によれば、表示装置と、この表示
装置に表示するデータを格納する請求項3のマルチポー
トメモリと、前記表示装置への画面走査と同期して前記
マルチポートメモリのSAM部からデータを読み出し、
前記表示装置への表示を行う表示制御装置と、この表示
制御装置を制御する中央処理装置を具備し、前記マルチ
ポートメモリのRAM部からSAM部への転送をRAM
部ロウアドレスをデクリメントする方向に行い、SAM
部データレジスタのアドレス指定を連続した複数行のS
AM部ロウアドレスと1列のSAM部カラムアドレスで
行い、前記表示制御装置より2つのシリアルアクセスク
ロックを用いて、スタートアドレスからSAM部カラム
アドレスをデクリメントする方向でデータをシリアルア
クセス方式で読み出すことにより、前記表示装置への画
像表示を180度回転して行うことを可能にする構成に
より上記課題を解決する。
【0013】請求項5によれば、請求項4の表示システ
ムにおいて、請求項3のマルチポートメモリのRAM部
へのデータ書き込みの際に、RAM部ロウアドレスとR
AM部カラムアドレスの入れ替えを前記RAM部のアド
レス行―列変換回路で行い、前記マルチポートメモリの
RAM部からSAM部への転送をRAM部ロウアドレス
をデクリメントする方向に行い、SAM部データレジス
タのアドレス指定を1行のSAM部ロウアドレスと連続
した複数列のSAM部カラムアドレスで行い、表示制御
装置より2つのシリアルアクセスクロックを用いて、ス
タートアドレスからSAM部ロウアドレスをデクリメン
ト、SAM部カラムアドレスをインクリメントする方向
でデータをシリアルアクセス方式で読み出すことによ
り、前記表示装置への画像表示を時計回りに270度回
転して行うことを可能にする構成により上記課題を解決
する。
【0014】請求項6によれば、請求項4の表示システ
ムにおいて、請求項3のマルチポートメモリのRAM部
へのデータ書き込みの際に、RAM部ロウアドレスとR
AM部カラムアドレスの入れ替えを前記RAM部のアド
レス行―列変換回路で行い、前記マルチポートメモリの
RAM部からSAM部への転送をRAM部ロウアドレス
をインクリメントする方向に行い、SAM部データレジ
スタのアドレス指定を1行のSAM部ロウアドレスと連
続した複数列のSAM部カラムアドレスで行い、表示制
御装置より2つのシリアルアクセスクロックを用いて、
スタートアドレスからSAM部ロウアドレスをインクリ
メント、SAM部カラムアドレスをデクリメントする方
向でデータをシリアルアクセス方式で読み出すことによ
り、前記表示装置への画像表示を時計回りに90度回転
して行うことを可能にする構成により上記課題を解決す
る。
【0015】請求項7によれば、ランダムアクセス可能
なRAM部に、ロウアドレスを指定するロウアドレスデ
コーダと、カラムアドレスを指定するカラムアドレスデ
コーダと、データを格納するメモリセルアレイを備え、
シリアルアクセス可能なSAM部に、前期RAM部に記
憶されたデータを前期RAM部のロウアドレス単位で格
納する第1のデータレジスタと、前期RAM部に記憶さ
れたデータを前期RAM部のカラムアドレス単位で格納
する第2のデータレジスタと、前期RAM部のメモリセ
ルアレイから前期SAM部のデータレジスタにデータを
転送する転送ゲートと、前期データレジスタのアドレス
を指定するアドレスデコーダと、アドレスをシリアルア
クセスクロックによってカウントするシリアルアドレス
カウンタと、2つのデータレジスタの選択を切り替える
データレジスタ選択回路とを備え、RAM部のカラムア
ドレスが指すメモリセルの並びと、第2のデータレジス
タの並びを変更することにより、容易に回転表示のでき
る構成により上記課題を解決する。
【0016】請求項8によれば、表示装置と、この表示
装置に表示するデータを格納する請求項7のマルチポー
トメモリと、前記表示装置への画面走査と同期して前記
マルチポートメモリのSAM部からデータを読み出し、
前記表示装置への表示を行う表示制御装置と、この表示
制御装置を制御する中央処理装置を具備し、前期マルチ
ポートメモリのデータレジスタ選択回路でRAM部ロウ
アドレスに対応した第1のSAM部データレジスタを選
択することにより、前期表示制御装置からのシリアルア
クセスクロックで、シリアルアドレスカウンタのインク
リメントおよびデクリメントを行うことで、画像の通常
表示および180度回転表示を行い、前期データレジス
タ選択回路でRAM部カラムアドレスに対応した第2の
SAM部データレジスタを選択することにより、前期表
示制御装置からのシリアルアクセスクロックで、シリア
ルアドレスカウンタのインクリメントおよびデクリメン
トを行うことで、時計回りに90度および270度回転
した画像表示を行うことを可能にする構成により上記課
題を解決する。
【0017】
【発明の実施の形態】以下に、本発明の実施例について
図を参照しながら説明する。図1は第1、第2、第3の
発明のマルチポートメモリのブロック図である。図2は
図1のマルチポートを使用した表示システムのブロック
図である。図5、図6、図7、図8はそれぞれ図2の表
示システムで回転表示が行われるときのマルチポートメ
モリのデータ配置とLCDの表示状態を示しており、こ
こでは説明を容易にするため8×8×2のマルチポート
メモリおよび8×8のLCDを用いている。LCDは図
の左上から右下に向かって順に走査される。
【0018】図1において、100は表示データを格納す
るメモリセルアレイ、101はRAM部ロウアドレスデコ
ーダ、102はRAM部カラムアドレスデコーダである。1
03はセンスアンプおよびI/Oバスで、システムのデータ
バスと接続される。104はアドレス行―列変換回路で、
時計回りに90度および270度の回転表示が指示され
ると、RAM部のロウアドレスとカラムアドレスを入れ
替える。115は転送ゲートで、RAM部のメモリセルア
レイ100からロウアドレスデコーダ101で指示されるデー
タをSAM部に転送する。110はデータレジスタで、転
送ゲート115により転送される表示データが格納され、
シリアルアクセスによってデータを出力する。111はS
AM部ロウアドレスデコーダ、112はSAM部カラムア
ドレスデコーダで、同時に連続した複数行および複数列
のアドレス指示を行うことができる。113はSAM部ロ
ウアドレスのためのシリアルアドレスカウンタ、114は
SAM部カラムアドレスのためのシリアルアドレスカウ
ンタであり、それぞれスタートアドレスからのインクリ
メントおよびデクリメントができる。
【0019】図2において、200は中央処理装置、201は
表示制御装置、202はLCD、203は図1のマルチポート
メモリであり、2つのシリアルアドレスクロック入力を
持っている。
【0020】図2の表示システムにおいて、画像を通常
の状態で表示するとき、図5のメモリのデータ配置にな
る。アドレス行―列変換回路104は機能せず、メモリセ
ルアレイ100には図5に示すようにデータが格納され
る。データレジスタ110にはRAM部ロウアドレスR0
からR7の順番でデータが転送される。SAM部ロウア
ドレスデコーダ111が2行のアドレスr0,r1を絶え
ず指示し、SAM部カラムアドレスデコーダ112が1列
のアドレスをc0からc3の順番で指示することによ
り、データレジスタ110に転送されたデータは図1に示
すシリアルアドレスクロック1に同期して2-bitづつ出
力される。そのデータを表示制御装置201によりLCD2
02に順次表示することにより通常の表示が行われる。
【0021】画像を180度回転した状態で表示すると
き、図6のメモリのデータ配置になる。アドレス行―列
変換回路104は機能せず、メモリセルアレイ100には図8
に示すようにデータが格納される。データレジスタ110
にはRAM部ロウアドレスR7からR0の順番でデータ
が転送される。SAM部ロウアドレスデコーダ111が2
行のアドレスr0,r1を絶えず指示し、SAM部カラ
ムアドレスデコーダ112が1列のアドレスをc3からc
0の順番で指示することで、データレジスタ110に転送
されたデータは、図1に示すシリアルアドレスクロック
1に同期して2-bitづつ出力される。そのデータを表示
制御装置201によりLCD202に順次表示することにより
180度回転した画像の表示が行われる。
【0022】画像を時計回りに270度回転した状態で
表示するとき、図7のメモリのデータ配置になる。アド
レス行―列変換回路104により、RAM部ロウアドレス
とRAM部カラムアドレスが入れ替えられ、メモリセル
アレイ100には図7に示すようにデータが格納される。
データレジスタ110にはRAM部ロウアドレスR3から
R0の順番でデータが転送される。SAM部ロウアドレ
スデコーダ111が1行のアドレスr1を指示し、SAM
部カラムアドレスデコーダ112が2列のアドレスをc
0,c1からc6,c7の順番で指示することにより、
SAM部ロウアドレスr1が指示するデータが、図1に
示すシリアルアドレスクロック1に同期して2-bitづつ
出力される。次に、図1に示すシリアルアドレスクロッ
ク2を入力することにより、SAM部ロウアドレスの指
示をr0に移し、もう一度、カラムアドレスデコーダ11
2が2列のアドレスをc0,c1からc6,c7の順番
で指示することにより、SAM部ロウアドレスr0が指
示するデータが、図1に示すシリアルアドレスクロック
1に同期して2-bitづつ出力される。そのデータを表示
制御装置201によりLCD202に順次表示することにより
時計回りに270度回転した画像の表示が行われる。
【0023】画像を時計回りに90度回転した状態で表
示するとき、図8のメモリのデータ配置になる。アドレ
ス行―列変換回路104により、RAM部ロウアドレスと
RAM部カラムアドレスが入れ替えられ、メモリセルア
レイ100には図8に示すようにデータが格納される。デ
ータレジスタ110にはRAM部ロウアドレスR0からR
3の順番でデータが転送される。SAM部ロウアドレス
デコーダ111が1行のアドレスr0を指示し、SAM部
カラムアドレスデコーダ112が2列のアドレスをc7,
c6からc1,c0の順番で指示することにより、SA
M部ロウアドレスr0が指示するデータが、図1に示す
シリアルアドレスクロック1に同期して2-bitづつ出力
される。次に、図1に示すシリアルアドレスクロック2
を入力することにより、SAM部ロウアドレスの指示を
r1に移し、もう一度、カラムアドレスデコーダ112が
2列のアドレスをc7,c6からc1,c0の順番で指
示することにより、SAM部ロウアドレスr1が指示す
るデータが、図1に示すシリアルアドレスクロック1に
同期して2-bitづつ出力される。そのデータを表示制御
装置201によりLCD202に順次表示することにより時計
回りに90度回転した画像の表示が行われる。
【0024】図3は本発明の他の実施例のマルチポート
メモリのブロック図である。図4は図3のマルチポート
を使用した表示システムのブロック図である。図9、図
10、図11、図12はそれぞれ図4の表示システムで
回転表示が行われるときのマルチポートメモリのデータ
配置とLCDの表示状態を示しており、ここでは説明を
容易にするため8×8×2のマルチポートメモリおよび
8×8のLCDを用いている。LCDは図の左上から右
下に向かって順に走査される。
【0025】図3において、300は表示データを格納す
るメモリセルアレイ、301はRAM部ロウアドレスデコ
ーダ、302はRAM部カラムアドレスデコーダである。3
03はセンスアンプおよびI/Oバスでシステムのデータバ
スと接続される。315は転送ゲートでRAM部のメモリ
セルアレイ300からロウアドレスデコーダ301で指示され
るデータをSAM部に転送する。310はデータレジスタ
で転送ゲート315により転送される表示データが格納さ
れ、シリアルアクセスによってデータを出力する。325
も転送ゲートであり、RAM部のメモリセルアレイ300
からカラムアドレスデコーダ302で指示されるデータを
SAM部に転送する。320はデータレジスタで転送ゲー
ト325により転送される表示データを回転表示が容易に
行われるように配置されており、シリアルアクセスによ
ってデータを出力する。312はデータレジスタ310のため
のアドレスデコーダ、322はデータレジスタ320のための
アドレスデコーダである。314はSAM部アドレスデコ
ーダ312および322のためのシリアルアドレスカウンタで
あり、それぞれスタートアドレスからのインクリメント
およびデクリメントができる。330は2つのデータレジ
スタ310および320のどちらを使用するか選択するための
データレジスタ選択回路である。
【0026】図4において、400は中央処理装置、401は
表示制御装置、402はLCD、403は図3のマルチポート
メモリである。図4の表示システムにおいて、画像を通
常の状態で表示するとき、図9のメモリのデータ配置に
なる。メモリセルアレイ300には図9に示すようにデー
タが格納される。データレジスタ選択回路330により、
データレジスタ310が選択され、データレジスタ310には
RAM部ロウアドレスR0からR7の順番でデータが転
送される。SAM部アドレスデコーダ312がアドレスを
c0からc3の順番で指示することにより、データレジ
スタ310に転送されたデータはシリアルアドレスクロッ
クに同期して2-bitづつ出力される。そのデータを表示
制御装置401によりLCD402に順次表示することにより
通常の表示が行われる。
【0027】画像を180度回転した状態で表示すると
き、図10のメモリのデータ配置になる。メモリセルア
レイ300には図10に示すようにデータが格納される。
データレジスタ選択回路330により、データレジスタ310
が選択され、データレジスタ310にはRAM部ロウアド
レスR7からR0の順番でデータが転送される。SAM
部アドレスデコーダ312がアドレスをc3からc0の順
番で指示することにより、データレジスタ310に転送さ
れたデータはシリアルアドレスクロックに同期して2-bi
tづつ出力される。そのデータを表示制御装置401により
LCD402に順次表示することにより180度回転した
画像の表示が行われる。
【0028】画像を時計回りに270度回転した状態で
表示するとき、図11のメモリのデータ配置になる。メ
モリセルアレイ300には図11に示すようにデータが格
納される。データレジスタ選択回路330により、データ
レジスタ320が選択され、データレジスタ320にはRAM
部カラムアドレスC3からC0の順番でデータが転送さ
れる。データレジスタ320に転送されたデータは図11
に示すように配置される。SAM部アドレスデコーダ32
2がアドレスをr0からr7の順番で指示することによ
り、データレジスタ320に転送されたデータはシリアル
アドレスクロックに同期して2-bitづつ出力される。そ
のデータを表示制御装置401によりLCD402に順次表示
することにより時計回りに270度回転した画像の表示
が行われる。
【0029】画像を時計回りに90度回転した状態で表
示するとき、図12のメモリのデータ配置になる。メモ
リセルアレイ300には図12に示すようにデータが格納
される。データレジスタ選択回路330により、データレ
ジスタ320が選択され、データレジスタ320にはRAM部
カラムアドレスC0からC3の順番でデータが転送され
る。データレジスタ320に転送されたデータは図12に
示すように配置される。SAM部アドレスデコーダ322
がアドレスをr7からr0の順番で指示することによ
り、データレジスタ320に転送されたデータはシリアル
アドレスクロックに同期して2-bitづつ出力される。そ
のデータを表示制御装置401によりLCD402に順次表示
することにより時計回りに90度回転した画像の表示が
行われる。
【0030】
【発明の効果】請求項1記載のマルチポートメモリによ
れば、シリアルアクセスメモリ部に、連続した複数のロ
ウアドレスをカラムアドレス毎に指定するロウアドレス
レコーダと、連続した複数のカラムアドレスをロウアド
レス毎に指定するカラムアドレスレコーダとを設けたの
で、マルチポートメモリ内で画像の回転処理を行えるた
め、ソフトウェアでマルチポートメモリの内容を書き換
える方式に比べ、高速の回転表示が可能になるという効
果がある。
【0031】請求項2記載のマルチポートメモリによれ
ば、請求項1記載のマルチポートメモリにおいて、前記
ロウアドレスまたはカラムアドレスを、スタートアドレ
スからインクリメントまたはデクリメントするので、任
意の順序で前記シリアルアクセスメモリ部に転送された
データを列方向または行方向のシリアルデータとして出
力することができるという効果がある。
【0032】請求項3記載のマルチポートメモリによれ
ば、請求項2記載のマルチポートメモリにおいて、前記
ランダムアクセスメモリ部にデータが書き込まれる際に
行列変換を行うので、ランダムアクセスメモリ部にデー
タが書き込まれる際に自動的に行列変換を行うことがで
きるという効果がある。
【0033】請求項4乃至請求項6記載の表示システム
によれば、請求項1乃至請求項3記載のマルチポートメ
モリにより、画像を90度、180度、270度回転表
示する際に、ソフトウェアなどによる回転処理したデー
タをマルチポートメモリに書き込む必要がなくなり、非
常に高速な回転表示を実現することができるという効果
がある。
【0034】請求項7記載のマルチポートメモリによれ
ば、RAM部のカラムアドレスデータをRAM部カラム
アドレスに対応したSAM部にデータを格納する際に、
データ並びを回転させるので、回転表示に必要なデータ
の並びの変更を容易に行うことができるという効果があ
る。
【0035】請求項8記載のマルチポートメモリによれ
ば、請求項7記載のマルチポートメモリにおいて、前記
RAM部から前記RAM部のロウアドレスに対応した前
記SAM部のデータレジスタにデータの転送を行うこと
により、前記表示装置で通常表示および180度回転表
示を行い、前記RAM部から前記RAM部のカラムアド
レスに対応した前記SAM部のデータレジスタにデータ
の転送を行うことにより、前記表示装置で90度および
270度回転表示を行うので、ソフトウェアなどによる
回転処理したデータをマルチポートメモリに書き込む必
要がなくなり、非常に高速な回転表示を実現することが
できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態のマルチポートメモリの
ブロック図である。
【図2】本発明の一実施の形態表示システムのブロック
図である。
【図3】本発明の他の実施の形態のマルチポートメモリ
のブロック図である。
【図4】本発明の他の実施の形態の表示システムのブロ
ック図である。
【図5】図2の表示システムにおける通常表示時のマル
チポートメモリのデータ配置図である。
【図6】図2の表示システムにおける180度回転表示
時のマルチポートメモリのデータ配置図である。
【図7】図2の表示システムにおける時計回りに270
度回転表示時のマルチポートメモリのデータ配置図であ
る。
【図8】図2の表示システムにおける時計回りに90度
回転表示時のマルチポートメモリのデータ配置図であ
る。
【図9】図4の表示システムにおける通常表示時のマル
チポートメモリのデータ配置図である。
【図10】図4の表示システムにおける180度回転表
示時のマルチポートメモリのデータ配置図である。
【図11】図4の表示システムにおける時計回りに27
0度回転表示時のマルチポートメモリのデータ配置図で
ある。
【図12】図4の表示システムにおける時計回りに90
度回転表示時のマルチポートメモリのデータ配置図であ
る。
【図13】従来技術によるの表示システムのブロック図
である。
【図14】従来技術によるマルチポートメモリのブロッ
ク図である。
【符号の説明】
100 メモリセルアレイ 101 RAM部ロウアドレスデコーダ 102 RAM部カラムアドレスデコーダ 103 センスアンプおよびI/Oバス 104 アドレス行―列変換回路 110 データレジスタ 111 SAM部ロウアドレスデコーダ 112 SAM部カラムアドレスデコーダ 113 シリアルアドレスカウンタ2 114 シリアルアドレスカウンタ1 115 転送ゲート 200 中央処理装置 201 表示制御装置 202 LCD 203 マルチポートメモリ 300 メモリセルアレイ 301 RAM部ロウアドレスデコーダ 302 RAM部カラムアドレスデコーダ 303 センスアンプおよびI/Oバス 310 データレジスタ1 312 SAM部アドレスデコーダ1 314 シリアルアドレスカウンタ 315 転送ゲート1 320 データレジスタ2 322 SAM部アドレスデコーダ2 325 転送ゲート2 330 データレジスタ選択回路 400 中央処理装置 401 表示制御装置 402 LCD 403 マルチポートメモリ 800 表示制御装置 801 CPU 802 VRAM 803 表示アドレス発生部 804 表示制御部 805 LCD 900 メモリセルアレイ 901 RAM部ロウデコーダ 902 RAM部カラムデコーダ 903 センスアンプおよびI/Oバス 904 ロウアドレスバッファ 905 カラムアドレスバッファ 906 I/Oバッファ 907 転送ゲート 908 データレジスタ 909 SAM部出力バス 910 SAM部カラムデコーダ 911 シリアルアドレスカウンタ 912 シリアル出力バッファ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 ランダムアクセスメモリ部に記憶された
    データをロウアドレス単位にシリアルアクセスメモリ部
    に転送してデータ出力を行うマルチポートメモリであっ
    て、 前記シリアルアクセスメモリ部に連続した複数のロウア
    ドレスをカラムアドレス毎に指定するロウアドレスレコ
    ーダと、 連続した複数のカラムアドレスをロウアドレス毎に指定
    するカラムアドレスレコーダとを設け、 前記シリアルアクセスメモリ部に転送されたデータを列
    方向または行方向のシリアルデータとして出力すること
    を特徴とするマルチポートメモリ。
  2. 【請求項2】 前記ロウアドレスレコーダ及び前記カラ
    ムアドレスレコーダは各々アドレスカウンタを備え、 前記ロウアドレスまたはカラムアドレスを、スタートア
    ドレスからインクリメントまたはデクリメントすること
    により、任意の順序で前記シリアルアクセスメモリ部に
    転送されたデータを列方向または行方向のシリアルデー
    タとして出力することを特徴とする請求項1記載のマル
    チポートメモリ。
  3. 【請求項3】 前記ランダムアクセスメモリ部に、ロウ
    アドレスとカラムアドレスを入れ替える行列変換回路を
    設け、 前記ランダムアクセスメモリ部にデータが書き込まれる
    際に行列変換を行うことを特徴とする請求項2記載のマ
    ルチポートメモリ。
  4. 【請求項4】 表示装置と、 前記表示装置に表示するデータを格納する前記マルチポ
    ートメモリと、 前記表示装置への画面走査と同期して前記マルチポート
    メモリのシリアルメモリ部からデータを読み出し、前記
    表示装置への表示を行う表示制御装置と、 当該表示制御装置を制御する中央処理装置を具備し、 前記中央処理装置は、前記マルチポートメモリのランダ
    ムアクセスメモリ部からシリアルアクセスメモリ部への
    転送を、ランダムアクセスメモリ部のロウアドレスをデ
    クリメントする方向に行わせ、 前記表示制御装置は、前記マルチポートメモリに対し、
    前記シリアルアクセスメモリ部の連続した複数のロウア
    ドレスをカラムアドレス毎に指定させる共に、前記スタ
    ートアドレスからシリアルアクセスメモリ部のカラムア
    ドレスをデクリメントする方向でアドレス指定させてシ
    リアルデータ出力を行わせ、 前記前記表示装置への画像表示を180度回転して行う
    ことを特徴とする請求項1乃至3記載のマルチポートメ
    モリを備えた表示システム。
  5. 【請求項5】 前記マルチポートメモリのランダムアク
    セスメモリ部への書き込み時に前記行列変換を行い、 前記マルチポートメモリのランダムアクセスメモリ部か
    らシリアルアクセスメモリ部への転送を、ランダムアク
    セスメモリ部のロウアドレスをデクリメントする方向に
    行い、 前記シリアルアクセスメモリ部の連続した複数のカラム
    アドレスをロウアドレス毎に指定させ、 前記表示制御装置により、スタートアドレスからシリア
    ルアクセスメモリ部のロウアドレスをデクリメント、カ
    ラムアドレスをインクリメントする方向で読み出すこと
    により、 前記表示装置への表示を270度回転した画像を表示す
    ることを特徴とする請求項4記載の表示システム。
  6. 【請求項6】 前記マルチポートメモリのランダムアク
    セスメモリ部への書き込み時に前記行列変換を行い、 前記マルチポートメモリのランダムアクセスメモリ部か
    らシリアルアクセスメモリ部への転送を、ランダムアク
    セスメモリ部のロウアドレスをインクリメントする方向
    に行い、 前記シリアルアクセスメモリ部の連続した複数のカラム
    アドレスをロウアドレス毎に指定させ、 前記表示制御装置より、スタートアドレスからシリアル
    アクセスメモリ部のロウアドレスをインクリメント、カ
    ラムアドレスをデクリメントする方向で読み出すことに
    より、 前記表示装置への表示を90度回転した画像を表示でき
    ることを特徴とする請求項4記載の表示システム。
  7. 【請求項7】 ランダムアクセス可能なRAM部と、 前記RAM部のロウアドレスおよびカラムアドレスのそ
    れぞれに対応した2つのシリアルアクセス可能なSAM
    部とを備え、 前記RAM部のカラムアドレスデータをRAM部カラム
    アドレスに対応したSAM部にデータを格納する際に、
    データ並びを回転させることを特徴とするマルチポート
    メモリ。
  8. 【請求項8】 表示装置と、 前記表示装置に表示するデータを記憶する前記マルチポ
    ートメモリと、 前記表示装置への画面走査と同期して前記マルチポート
    メモリの前記SAM部からデータを読み出し、前記表示
    装置への表示を行う表示制御装置と、 前記表示制御装置を制御する中央処理装置とを具備し、 前記SAM部は、前記RAM部から前記RAM部のロウ
    アドレス、カラムアドレスに各々対応したデータレジス
    タを備え、 前記RAM部から前記RAM部のロウアドレスに対応し
    た前記SAM部のデータレジスタにデータの転送を行う
    ことにより、前記表示装置で通常表示および180度回
    転表示を行い、 前記RAM部から前記RAM部のカラムアドレスに対応
    した前記SAM部のデータレジスタにデータの転送を行
    うことにより、前記表示装置で90度および270度回
    転表示を行うことを特徴とする請求項7記載のマルチポ
    ートメモリを備えた表示システム。
JP8255641A 1996-09-27 1996-09-27 マルチポートメモリおよびマルチポートメモリを備えた表示システム Pending JPH10105454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8255641A JPH10105454A (ja) 1996-09-27 1996-09-27 マルチポートメモリおよびマルチポートメモリを備えた表示システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8255641A JPH10105454A (ja) 1996-09-27 1996-09-27 マルチポートメモリおよびマルチポートメモリを備えた表示システム

Publications (1)

Publication Number Publication Date
JPH10105454A true JPH10105454A (ja) 1998-04-24

Family

ID=17281575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8255641A Pending JPH10105454A (ja) 1996-09-27 1996-09-27 マルチポートメモリおよびマルチポートメモリを備えた表示システム

Country Status (1)

Country Link
JP (1) JPH10105454A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001187456A (ja) * 1998-11-26 2001-07-10 Seiko Epson Corp 印刷装置およびカートリッジ
JP2002370386A (ja) * 1998-11-26 2002-12-24 Seiko Epson Corp 印刷装置およびカートリッジ
KR100480697B1 (ko) * 2002-04-04 2005-04-06 엘지전자 주식회사 화면 로테이션 기능을 갖는 lcd 모니터 및 그 제어방법
US7195346B1 (en) 1998-11-02 2007-03-27 Seiko Epson Corporation Ink cartridge and printer using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7195346B1 (en) 1998-11-02 2007-03-27 Seiko Epson Corporation Ink cartridge and printer using the same
US7393092B2 (en) 1998-11-02 2008-07-01 Seiko Epson Corporation Ink cartridge and printer using the same
JP2001187456A (ja) * 1998-11-26 2001-07-10 Seiko Epson Corp 印刷装置およびカートリッジ
JP2002370386A (ja) * 1998-11-26 2002-12-24 Seiko Epson Corp 印刷装置およびカートリッジ
KR100480697B1 (ko) * 2002-04-04 2005-04-06 엘지전자 주식회사 화면 로테이션 기능을 갖는 lcd 모니터 및 그 제어방법

Similar Documents

Publication Publication Date Title
KR100279039B1 (ko) 개선된 메모리 구조, 장치, 시스템 및 이를 사용하는 방법
KR100346357B1 (ko) 프레임버퍼용출력스위칭회로의구조
JPH077260B2 (ja) 画像データ回転処理装置及びその方法
EP0398510B1 (en) Video random access memory
JPH087711B2 (ja) メモリ装置
JPH0636311B2 (ja) 2重ポートvramメモリ
JPH05274864A (ja) 画像専用半導体記憶装置
JP3096362B2 (ja) シリアルアクセスメモリ
JPH10105454A (ja) マルチポートメモリおよびマルチポートメモリを備えた表示システム
EP0677192B1 (en) Multiple block mode operations in a frame buffer system designed for windowing operations
JP3757787B2 (ja) ディジタルオシロスコープ
JP3086273B2 (ja) 半導体記憶装置
JP2000232623A (ja) 映像メモリ回路
JP2735058B2 (ja) ビデオ表示用メモリ
KR100281250B1 (ko) 개선된 메모리 구조, 장치, 시스템 및 이를 이용하는 방법
JPS5851373A (ja) 画像記憶装置
JP3427586B2 (ja) データ処理装置及び記憶装置
JPH0695937A (ja) メモリアクセス装置
JPH04315195A (ja) 表示装置の表示データの格納・読出し方式
JPH04153846A (ja) 記憶装置
JPH02232891A (ja) 半導体記憶装置
JPH07220065A (ja) 画像処理方法とその装置
JPH05188920A (ja) Lcd表示用画像回転方式
JPH02105388A (ja) 画像用メモリ
JPH06202616A (ja) 画像表示制御装置