JPH032941A - 画像メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、デジタル画像処理用のメモリ装置に関する
。

（従来の技術） ′近年、デジタル画像処理技術が急速に発展している。

デジタル画像処理では、数走査線分の画像信号を半導体
メモリに記憶、再生して処理を行うことが可能であり、
従来のアナログ信号処理技術では困難であったライン間
やフィールド（またはフレーム）間の実時間処理を行う
ことが可能となっている。

このような半導体ＩＣメモリのうち、１ライン分の容量
を持ったものをフィールドメモリと呼び、これらの画像
メモリは半導体チップとして入手可能である。現在のテ
レビジョンセットでは、信号処理を実行する論理ＬＳＩ
とは別に、上記の半導体メモリチップを複数個実装して
いるのが実情であり、処理速度やスペースの点からも上
記の画像メモリを、信号処理を実行するＬＳＩと同じチ
ッブ内に納めたいと言う要求が強い。実際、論理ＬＳＩ
に内蔵可能な画像メモリが種々開発されており、最近の
画像信号処理用ＬＳＩには画像メモリを内蔵したものが
増えている。

画像メモリを用いたデジタル画像信号処理の一例として
、２次元フィルタがある。このようなフィルタでは、第
４図（ａ）に示すような３×３画素の画像データと、第
４図（ｂ）に示す係数データとの間で、第４図（ｃ）に
示す演算を行うことにより、２次元のフィルタリングを
行っている。

ここで、上記デジタル画像処理において、画像のある画
素のデータとその画素に隣接する画素のデータとを画像
メモリより読み出す場合がある。

しかしながら、一般的に、上記画像の各画素のデータは
、各画素の隣接関係を保たないで上記画像メモリに書き
込まれているため、上記隣接する画素のデータを読み出
す場合、ｎＸｎ画素の２次元フィルタの場合では０２回
のメモリアクセスが必要となり、かなりのアクセス時間
を要すると言、う欠点がある。

（発明が解決しようとする課題） このように従来のＩＣメモリでは、例えば２次元フィル
タ等に利用した場合に端的に示されるように、ｎＸｎ画
素の領域のデータを得るためにはｎ２回のメモリアクセ
スを必要とし、処理を行うまでに多くの時間を費やすと
言う欠点があった。

この発明は、従来装置の以上のような欠点に関してなさ
れたもので、現在開発されているメモリセルアレイに簡
単な周辺回路を設けるだけで、メモリセルの面積の増大
や消費電力の増大を招くことな〈従来よりもより短いア
クセス時間で画像データを読み出すことができる、画像
メモリ装置を提供することを目的としている。

〔発明の構成〕

（課題を解決するための手段） 上記課題を解決するために、この発明の画像メモリ装置
では、デジタル化されたｎビットの画像データを記憶す
る記憶手段と、画像データを入力するためのｎ　（１ｍ
の端子を有する入力手段と、ｎ×ｍ個の端子を有する出
力手段と、上記入力手段から入力された上記ｎビットの
画像データを画像の各画素の隣接関係を保ったまま記憶
手段の指定位置に書き込む書き込み手段と、上記記憶手
段の各ビットにおける任意の指定位置とこの指定位置に
隣接する（ｍ−１）個の位置からｍ　Ｉｎ　ｎビットの
画像データを上記出力手段に導くための少なくともｍ個
の読み出し手段、とを具備し、上記記憶手段の指定位置
の画像データを隣接した（ｍ−１）個の画像データと共
に読み出すようにしたことを要旨とするものである。

（作用） この発明の装置では、入力手段を介して入力されたｎビ
ットの画像データをまず画像の各画素の隣接関係を保っ
たまま書き込み手段により記憶手段に書き込む。次にこ
のようにして書き込まれた画像データを読み出す場合は
、ｍ個の読み出し手段によって、記憶手段の任意の指定
位置ｍとこの位置に隣接する（ｍ−１）個の位置の画像
データを共に読み出し、出力手段に導く。このようにし
て１回の読み出しアクセスにより複数個の隣接画素デー
タを１度に読み出すことにより、記憶手段から画像デー
タの読み出し時間を大幅に緩和する。

（実施例） 以下に、この発明の実施例を図面を参照して詳細に説明
する。

第１図はこの発明の１実施例にかかる画像メモリ装置の
概略構成を示すブロック図である。図において、１０１
は１ビツトのメモリセルアレイであって、図示してはい
ないが全体でｎビットの画像情報を記憶するためにｎ枚
設けられている。なお、自・黒１ビットの画像データの
場合は、１ビツトに対応してメモリセルアレイ１０１は
１枚でよく、従ってｎは１以上の整数を示すものとする
。

１０２は読み出し／書き込み兼用のロウアドレスデコー
ダ、１０３は読み出し／書き込み兼用のカラムアドレス
デコーダ（以下アドレスデコーダと呼ぶ）、１０４はｎ
ビット画像データの書き込み回路、１０５　ａ〜１０５
ｍは各メモリセルアレイ１０１に記憶されたデータを読
み出すためのｍ個のデータ読み出し回路である。なお読
み出し／書き込み兼用ロウ、カラムアドレスデコーダ１
０２．１０３は各メモリセルアレイ１０１に内蔵される
のが一般的である。また、アドレスデコーダ１０２．１
０３とデータ書き込み回路１０４によって、メモリセル
アレイへの書き込み手段が構成されており、この書き込
み手段は、ｎビットの画像データを画像の各画素の隣接
関係を保ったままメモリセルアレイ１０１に書き込む様
になっている。そして、アドレスデコーダ１０２．１０
３とデータ読み出し回路１０５によってメモリセルアレ
イからのデータの読み出し手段が構成されている。この
実施例では、データ書き込み回路１０４およびデータ読
み出し回路１０５は、各メモリセルアレイ１０１に対し
て共通に設けられているので、データ書き込み回路１０
４は１個、データ読み出し回路１０５はｍ個が存在して
いる。

さらに、１０６はメモリセルアレイ１０１にｎビットの
画像情報を入力するための入力手段で、具体的にはｎビ
ット情報に対応するｎ個の入力端ｒ・から構成されてい
る。１０７は各メモリセルアレイ１０１からのｍ個のデ
ータを出力するための、総計ｒｎ　ｘ　ｎ例の端子から
なる出力手段である。なお、ロウアドレスデコーダ１０
２にはＹアドレス信号１０８が、カラムアドレスデコー
ダ１０３にはＸアドレス信号１０９が入力されており、
メモリセルアレイ１０１のアドレス（ａ、ｂ）を指定す
る。また、書き込みおよび読み出し回路１０４．１０５
にはコントロール信号１１０が入力され、各回路の動作
を制御する。

次に、上記装置の動作を説明する。

第２図は、上記装置への画像データの入力方法を概念的
に示す図である。この発明の装置では、入力手段１０６
を介したｎビットの画像入力信号をメモリセルアレイ１
０１へ書き込む場合、古き込み回路１０４によって第２
図に示すように画像２０１の各画素２０２の情報は、基
本的に各画素の隣接関係を保ったままメモリセルアレイ
１０１の各メモリセル２０３に格納されるようにメモリ
セルのアドレスを指定して行われる。

次に、以上のようにしてメモリセルアレイ１０１に書き
込まれた画像データの読み出し動作を説明する。ここで
説明をわかりやすくするために、画像データの１フレー
ムの構成を８×８画素×１ビットとし、その中から隣接
する３×３画素を抽出するものとする。この条件に合わ
せ、第１図に示した実施例をより具体化した装置のブロ
ック図を第３図に示す。

第３図において、３０１は８Ｘ８Ｘ　１ビツト構成のメ
モリセルアレイであり、図示するように合計８４個のメ
モリセル３００を有している。３０２は読み出し／書き
込み兼用のロウアドレスデコーダ、３０３は読み出し／
書き込み兼用のカラムアドレスデコーダであり、ロウア
ドレスデコーダ３０２には３ビツトのＹアドレス信号３
０８が、カラムアドレスデコーダ３０３には３ビ・ント
のＸアドレス信号３０９が入力される。３０４は、入力
手段（図示せず）からの１ビツトの入力データ３０６を
メモリセルアレイ３０１に書き込むための書き込み回路
、３０５ａは指定されたアドレス（ａ、ｂ）のメモリセ
ルからデータを読み出す読み出し回路、３０５　ｂ　、
　　３０５　ｃはメモリセルアレイ３０１の上記指定さ
れたアドレス（ａ、ｂ）の前後ノアドレス（ａ−１，ｂ
）、（ａ＋１．ｂ）におけるメモリセルからデータを読
み出す読み出し回路である。なお読み出し回路３０５ａ
、ｂ。

Ｃからの１ビツトの出力データ３０７ａ、ｂ、ｃは、適
当な出力端子（図示せず）を介して外部に出力される。

３１０は書き込み回路３０４と読み出し回路３０５ａ、
ｂ、ｃを制御するための制御信号の入力を示している。

また、Ｘ、Ｙアドレスａ、ｂはそれぞれカラム、ロウア
ドレスデコーダに入力される。

以上の装置において、上述したように書き込み時は書き
込み回路３０４により指定されたアドレス（ａ、ｂ）の
メモリセルに画像データを画像の各画素の隣接関係を保
った状態で書き込む。従来の読み出し方法では、アドレ
スデコーダ３０２は従来と同様に指定されたロウｂのす
べてのメモリセルを読み出し、そのロウの中の１つをカ
ラムアドレスデコーダで選択してアドレス（ａ、ｂ）を
指定し読み出すが、この実施例の装置では指定されたＸ
アドレスａの前後ａ−１，ａ＋ｌをも読み出し回路３０
５ｂ、ｃによって同時に読み出し出力する。このように
することにより、３つの隣接したデータを１度に読み出
すことが可能となる。

従って、この動作を３繰り返すことによって、３回のメ
モリアクセスで３×３画素のデータを読み出すことがで
きる。

以上のように、上述した従来の装置では３×３画素のデ
ータを読み出すのに９回のメモリアクセスが必要であっ
たのに対し、上記実施例装置では３回でよく、従ってア
クセス時間が大幅に緩和される。

なお上記装置では、メモリセルは従来のシングルポート
メモリを用いることができるので、メモリセルサイズを
小さくすることができる。また、上記第１図の実施例で
は、書き込み回路と読み出し回路をｎ個のメモリセルア
レイに共通に設けているが、これらの回路は各メモリセ
ルアレイに一体に組み込んでもよく、これは設計上の都
合により、ｆ丁意に選択することができる。なお、メモ
リセルアレイに一体に組み込んだ場合は、メモリセルア
レイのビット数に対応して書き込み回路はｎ個、読み出
し回路はｎ　Ｘ　ｍ個が必要となる。

〔発明の効果〕

以上のようにこの発明の画像メモリ装置では、複雑な周
辺回路の増大や消費電力の増加を招くことなく、従来の
装置よりもより短いアクセス時間で画像データを読み出
すことができるので、各種画像信号処理に適した画像メ
モリ装置を実現することができる。

【図面の簡単な説明】

第１図はこの発明の１実施例にかかる画像メモリ装置の
概略ｔＭ成を示すブロック図、第２図は第１図の装置の
動作説明図、 第３図は第１図の装置をより具体化した装置の概略を示
すブロック図、 第４図は２次元フィルタの概略ｔＭ成を示す図である。 １０１　・ １０２　　・ １０３　・ １０４　番 １０５　番 １０６　・ １０７　・ ・メモリセルアレイ ・読み出し／書き込み兼用ロウアド レスデコーダ ・読み出し／書き込み兼用カラムア ドレスデコーダ ・データ書き込み回路 ・データ読み出し回路 ・・入力手段 ・出力手段 、−−＼、５

Claims (1)

1. 【特許請求の範囲】 デジタル化されたｎビットの画像データを記憶する記憶
   手段と、 画像データを入力するためのｎ個の端子を有する入力手
   段と、 ｎ×ｍ個の端子を有する出力手段と、 上記入力手段から入力された上記ｎビットの画像データ
   を記憶手段の指定位置に画像の各画素の隣接関係を保っ
   た状態で書き込む書き込み手段と、上記記憶手段の各ビ
   ットにおける任意の指定位置とこの指定位置に隣接する
   （ｍ−１）個の位置からｍ組ｎビットの画像データを上
   記出力手段に導くための少なくもｍ個の読み出し手段、
   とを具備し、上記記憶手段の指定位置の画像データを隣
   接した（ｍ−１）個の画像データと共に読み出すことを
   特徴とする画像メモリ装置。