JP3392029B2 - Ｉｃテスタの電圧印加電流測定回路 - Google Patents
Ｉｃテスタの電圧印加電流測定回路Info
- Publication number
- JP3392029B2 JP3392029B2 JP34283597A JP34283597A JP3392029B2 JP 3392029 B2 JP3392029 B2 JP 3392029B2 JP 34283597 A JP34283597 A JP 34283597A JP 34283597 A JP34283597 A JP 34283597A JP 3392029 B2 JP3392029 B2 JP 3392029B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- current
- voltage
- resistance element
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は例えばＣＭＯＳよ
りなるロジクＩＣ素子の入力ピンにリーク電流が流れる
か否かの試験に利用される電圧印加電流測定回路に関す
る。
りなるロジクＩＣ素子の入力ピンにリーク電流が流れる
か否かの試験に利用される電圧印加電流測定回路に関す
る。
【０００２】
【従来の技術】ＩＣテスタにおいて、被試験ＩＣ素子に
変化する電圧を印加し、出力がどのようになるかを測定
するファンクション（機能）試験は、被試験ＩＣ素子の
各ピンごとに、その試験を高速に行うことができるよう
にされている。ＣＭＯＳＩＣの特徴は入力電流が小乃至
は零であるが、その試験には、微小電流測定回路が必要
であり、またその回路は一般に応答が遅いため、通常は
ファンクション試験とは別に行っていた。従来の微小電
流測定回路を図３Ａに示す。
変化する電圧を印加し、出力がどのようになるかを測定
するファンクション（機能）試験は、被試験ＩＣ素子の
各ピンごとに、その試験を高速に行うことができるよう
にされている。ＣＭＯＳＩＣの特徴は入力電流が小乃至
は零であるが、その試験には、微小電流測定回路が必要
であり、またその回路は一般に応答が遅いため、通常は
ファンクション試験とは別に行っていた。従来の微小電
流測定回路を図３Ａに示す。
【０００３】被試験ＩＣ素子（ＤＵＴ）１１のピンごと
に、入出力ブロック１２−１，１２−２，…，１２−ｎ
が設けられ、各ブロックには、ドライバ１３の出力端が
スイッチ１４を介して入出力端１５に接続され、ドライ
バ１３の出力端とスイッチ１４の接続点はコンパレータ
１６の入力端に接続されている。更に電圧印加電流測定
回路１７として、ＤＡ変換器１８の出力端がバッファ回
路１９の非反転入力端に接続され、バッファ回路１９の
出力端は電流検出抵抗素子２１を通じ、更にスイッチ２
２を通じて入出力端１５に接続され、抵抗素子２１とス
イッチ２２の接続点はバッファ回路１９の反転入力端に
接続され、バッファ回路１９の非反転入力端と出力端は
差動増幅器２３を通じ、更にブロックごとのスイッチ２
４−ｉ（ｉ＝１，２，…，ｎ）を通じてＡＤ変換器２５
に接続される。
に、入出力ブロック１２−１，１２−２，…，１２−ｎ
が設けられ、各ブロックには、ドライバ１３の出力端が
スイッチ１４を介して入出力端１５に接続され、ドライ
バ１３の出力端とスイッチ１４の接続点はコンパレータ
１６の入力端に接続されている。更に電圧印加電流測定
回路１７として、ＤＡ変換器１８の出力端がバッファ回
路１９の非反転入力端に接続され、バッファ回路１９の
出力端は電流検出抵抗素子２１を通じ、更にスイッチ２
２を通じて入出力端１５に接続され、抵抗素子２１とス
イッチ２２の接続点はバッファ回路１９の反転入力端に
接続され、バッファ回路１９の非反転入力端と出力端は
差動増幅器２３を通じ、更にブロックごとのスイッチ２
４−ｉ（ｉ＝１，２，…，ｎ）を通じてＡＤ変換器２５
に接続される。
【０００４】被試験ＩＣ素子１１の電源端子ピンには動
作電源２６が接続される。電圧印加電流測定時には、ブ
ロック１２−１〜１２−ｎの各入出力端はそれぞれ被試
験ＩＣ素子１１の対応ピンに接続され各ブロックのスイ
ッチ１４をオフ、スイッチ２２をオンとし、ＤＡ変換器
１８に試験電圧に対応したデジタル値を設定入力し、そ
の出力試験電圧を被試験ＩＣ素子１１の各ピンに印加す
る。この時、流れる電流に対応して発生する電流検出抵
抗素子２１の両端間の電圧が差動増幅器２３で検出さ
れ、スイッチ２４−１〜２４−ｎを順次オンとすること
により、そのオンとされたブロック、つまり被試験ＩＣ
素子１１のピンの入力電流と対応した電圧がＡＤ変換器
２５よりデジタルデータとして得られる。
作電源２６が接続される。電圧印加電流測定時には、ブ
ロック１２−１〜１２−ｎの各入出力端はそれぞれ被試
験ＩＣ素子１１の対応ピンに接続され各ブロックのスイ
ッチ１４をオフ、スイッチ２２をオンとし、ＤＡ変換器
１８に試験電圧に対応したデジタル値を設定入力し、そ
の出力試験電圧を被試験ＩＣ素子１１の各ピンに印加す
る。この時、流れる電流に対応して発生する電流検出抵
抗素子２１の両端間の電圧が差動増幅器２３で検出さ
れ、スイッチ２４−１〜２４−ｎを順次オンとすること
により、そのオンとされたブロック、つまり被試験ＩＣ
素子１１のピンの入力電流と対応した電圧がＡＤ変換器
２５よりデジタルデータとして得られる。
【０００５】差動増幅器２３は、実際には例えば図３Ｂ
に示すように構成されている。反転入力端子２７はバッ
ファ２８を通じ更に抵抗素子２９を通じて差動増幅器３
１の反転入力端に接続され、非反転入力端３２は抵抗素
子３３を通じて差動増幅器３１の非反転入力端に接続さ
れ、この非反転入力端は抵抗素子３４を通じて接地さ
れ、差動増幅器３１の反転入力端子と出力端との間に抵
抗する３５が接続される。
に示すように構成されている。反転入力端子２７はバッ
ファ２８を通じ更に抵抗素子２９を通じて差動増幅器３
１の反転入力端に接続され、非反転入力端３２は抵抗素
子３３を通じて差動増幅器３１の非反転入力端に接続さ
れ、この非反転入力端は抵抗素子３４を通じて接地さ
れ、差動増幅器３１の反転入力端子と出力端との間に抵
抗する３５が接続される。
【０００６】
【発明が解決しようとする課題】差動増幅器２３には、
同相信号除去比、つまり入力端子２７，３２に同相成分
で入力された信号を除去する割合の特性を考慮する必要
があり、この同相信号除去比がよくないと、正しく入力
電流を測定することができない。この同相信号除去比は
抵抗素子２９，３３，３４，３５の抵抗値の誤差により
影響される。
同相信号除去比、つまり入力端子２７，３２に同相成分
で入力された信号を除去する割合の特性を考慮する必要
があり、この同相信号除去比がよくないと、正しく入力
電流を測定することができない。この同相信号除去比は
抵抗素子２９，３３，３４，３５の抵抗値の誤差により
影響される。
【０００７】抵抗素子２９，３３，３４，３５の各抵抗
値をそれぞれ、Ｒ１，Ｒ２，Ｒ３，Ｒ４とし、各抵抗素
子の抵抗値に誤差αがあるとすると、入力端２７の電圧
ＶA、入力端子３２の電圧ＶB 、出力端３６の電圧ＶC
の関係は次式で表わせる。
値をそれぞれ、Ｒ１，Ｒ２，Ｒ３，Ｒ４とし、各抵抗素
子の抵抗値に誤差αがあるとすると、入力端２７の電圧
ＶA、入力端子３２の電圧ＶB 、出力端３６の電圧ＶC
の関係は次式で表わせる。
【０００８】
【数１】
となる。例えば、ＶB ＝５Ｖでα＝０．１％とすると、
誤差は最大で５０×０．１％×４＝２０ｍＶとなる。こ
のように大きな誤差が生じるため、微小電流の測定には
各抵抗素子２９，３３〜３５として、著しく高精度のも
のを必要とし、高価なものとなり、かつ、演算増幅器や
ＡＤ変換器の誤差もそれぞれ補正する必要がある。
誤差は最大で５０×０．１％×４＝２０ｍＶとなる。こ
のように大きな誤差が生じるため、微小電流の測定には
各抵抗素子２９，３３〜３５として、著しく高精度のも
のを必要とし、高価なものとなり、かつ、演算増幅器や
ＡＤ変換器の誤差もそれぞれ補正する必要がある。
【０００９】
【課題を解決するための手段】この発明によればファン
クション試験時のテストパターンを被試験ＩＣ素子へ供
給するドライバの出力側に電流検出抵抗素子が直列に挿
入され、その電流抵抗素子の両端間に第１スイッチが接
続され、通常のファンクション試験時には、この第１ス
イッチにより電流検出抵抗素子が短絡状態とされ、被試
験ＩＣ素子に流れ込む微小電流、例えばＣＭＯＳデバイ
スの入力リークがあるか否か、や大きさを測定する場合
は、第１スイッチがオフとされ、電流検出抵抗素子の両
端の各電圧が第２、第３スイッチを通じて順次ＡＤ変換
器へ供給されて、それぞれの電圧値が測定され、これら
両電圧値の差から電流検出抵抗素子を流れた電流、つま
り、被試験ＩＣ素子の入力微小電流が求められる。
クション試験時のテストパターンを被試験ＩＣ素子へ供
給するドライバの出力側に電流検出抵抗素子が直列に挿
入され、その電流抵抗素子の両端間に第１スイッチが接
続され、通常のファンクション試験時には、この第１ス
イッチにより電流検出抵抗素子が短絡状態とされ、被試
験ＩＣ素子に流れ込む微小電流、例えばＣＭＯＳデバイ
スの入力リークがあるか否か、や大きさを測定する場合
は、第１スイッチがオフとされ、電流検出抵抗素子の両
端の各電圧が第２、第３スイッチを通じて順次ＡＤ変換
器へ供給されて、それぞれの電圧値が測定され、これら
両電圧値の差から電流検出抵抗素子を流れた電流、つま
り、被試験ＩＣ素子の入力微小電流が求められる。
【００１０】
【発明の実施の形態】図１にこの発明の実施例を示し、
図３Ａと対応する部分に同一符号を付けてある。この実
施例においては、ドライバ１３の出力側に電流検出抵抗
素子２１が直列に挿入され、その電流検出抵抗素子２１
の両端間にスイッチ４１が接続され、また電流検出抵抗
素子２１の両端はそれぞれスイッチ４２，４３を通じ
て、ブロック選択用のスイッチ２４−１〜２４−ｎの対
応するものの各１端に接続され、ブロック選択用スイッ
チ２４−１〜２４−ｎの各他端はバッファ回路４４を通
じてＡＤ変換器４５に接続され、ＡＤ変換器４５の変換
出力データはデータメモリ４６に記憶される。
図３Ａと対応する部分に同一符号を付けてある。この実
施例においては、ドライバ１３の出力側に電流検出抵抗
素子２１が直列に挿入され、その電流検出抵抗素子２１
の両端間にスイッチ４１が接続され、また電流検出抵抗
素子２１の両端はそれぞれスイッチ４２，４３を通じ
て、ブロック選択用のスイッチ２４−１〜２４−ｎの対
応するものの各１端に接続され、ブロック選択用スイッ
チ２４−１〜２４−ｎの各他端はバッファ回路４４を通
じてＡＤ変換器４５に接続され、ＡＤ変換器４５の変換
出力データはデータメモリ４６に記憶される。
【００１１】ドライバ１３の出力電圧Ｖ0 は所要の試験
の範囲内で任意の電圧に変更することができ、またその
設定された電圧のテストパターンを被試験ＩＣ素子１１
へ印加することができる。ドライバ１３の出力電圧Ｖ0
が所要の値になるように設定し、この状態で図２Ａに示
すようにスイッチ１４をオンとし、図２Ｅ，Ｆに示すよ
うにスイッチ４２，４３をオフとし、図２Ｂに示すよう
にテストパターン４８を出力し、図２Ｃに示すようにス
イッチ４１をオンにて被試験ＩＣ素子１１へ供給され、
これによりファンクション試験が行われる。
の範囲内で任意の電圧に変更することができ、またその
設定された電圧のテストパターンを被試験ＩＣ素子１１
へ印加することができる。ドライバ１３の出力電圧Ｖ0
が所要の値になるように設定し、この状態で図２Ａに示
すようにスイッチ１４をオンとし、図２Ｅ，Ｆに示すよ
うにスイッチ４２，４３をオフとし、図２Ｂに示すよう
にテストパターン４８を出力し、図２Ｃに示すようにス
イッチ４１をオンにて被試験ＩＣ素子１１へ供給され、
これによりファンクション試験が行われる。
【００１２】例えばＣＭＯＳデバイスよりなる被試験Ｉ
Ｃ素子１１の微小入力電流や入力リーク電流を測定する
場合は図２Ｃに示すようにスイッチ４１をオフとし、ま
たパターン発生器（４９）は休止状態又はループ状態と
し、設定電圧Ｖ0 が継続的に出力され、図２Ｄに示すよ
うにブロック選択スイッチ２４−１をオンにし、このオ
ンの前半で図２Ｅに示すようにスイッチ４２をオンと
し、後半でスイッチ４３をオンとし、つまりブロック１
２−１の電流検出抵抗素子２１の各一端の電圧をＡＤ変
換器４５へ印加し、その変換デジタルデータＶ1a，Ｖ1b
が図２Ｇに示すように得られ、これらはメモリ４６に記
憶される。
Ｃ素子１１の微小入力電流や入力リーク電流を測定する
場合は図２Ｃに示すようにスイッチ４１をオフとし、ま
たパターン発生器（４９）は休止状態又はループ状態と
し、設定電圧Ｖ0 が継続的に出力され、図２Ｄに示すよ
うにブロック選択スイッチ２４−１をオンにし、このオ
ンの前半で図２Ｅに示すようにスイッチ４２をオンと
し、後半でスイッチ４３をオンとし、つまりブロック１
２−１の電流検出抵抗素子２１の各一端の電圧をＡＤ変
換器４５へ印加し、その変換デジタルデータＶ1a，Ｖ1b
が図２Ｇに示すように得られ、これらはメモリ４６に記
憶される。
【００１３】次に、ブロック選択スイッチ２４−２をオ
ンにして、ブロック１２−２の電流検出抵抗素子２１の
両端の電圧をそれぞれデジタルデータＶ2a，Ｖ2bとして
メモリ４６に取込む。以下同様にしてブロック１２−ｎ
の電流検出抵抗素子２１の両端の電圧をデジタルデータ
Ｖna, Ｖnbとしてメモリ４６へ取込み終ると、メモリ４
６を読出し（図２Ｈ）、各ブロック１２−１〜１２−ｎ
における各電流検出抵抗素子２１の両端の電圧の差Ｖ1a
−Ｖ1b，…，Ｖna−Ｖnbをそれぞれ求め、これにより、
各電流検出抵抗素子２１を流れた電流値、つまり被試験
ＩＣ素子１１の各ピンごとの流入電流値（入力リーク電
流値）と対応した値を得る。これらの値Ｖ1a−Ｖ1b，
…，Ｖna−Ｖnb、自体あるいはこれらの値がそれぞれ所
定値以下か否か、つまり入力リークの有無を試験結果と
して出力する。以上の各スイッチのオンオフ制御は例え
ばパターン発生器４９から制御信号５０を得てスイッチ
制御回路５１で図２Ｄ、Ｅ、Ｆ、Ｇの制御信号を得るよ
うにすればよい。
ンにして、ブロック１２−２の電流検出抵抗素子２１の
両端の電圧をそれぞれデジタルデータＶ2a，Ｖ2bとして
メモリ４６に取込む。以下同様にしてブロック１２−ｎ
の電流検出抵抗素子２１の両端の電圧をデジタルデータ
Ｖna, Ｖnbとしてメモリ４６へ取込み終ると、メモリ４
６を読出し（図２Ｈ）、各ブロック１２−１〜１２−ｎ
における各電流検出抵抗素子２１の両端の電圧の差Ｖ1a
−Ｖ1b，…，Ｖna−Ｖnbをそれぞれ求め、これにより、
各電流検出抵抗素子２１を流れた電流値、つまり被試験
ＩＣ素子１１の各ピンごとの流入電流値（入力リーク電
流値）と対応した値を得る。これらの値Ｖ1a−Ｖ1b，
…，Ｖna−Ｖnb、自体あるいはこれらの値がそれぞれ所
定値以下か否か、つまり入力リークの有無を試験結果と
して出力する。以上の各スイッチのオンオフ制御は例え
ばパターン発生器４９から制御信号５０を得てスイッチ
制御回路５１で図２Ｄ、Ｅ、Ｆ、Ｇの制御信号を得るよ
うにすればよい。
【００１４】なお電流検出抵抗素子２１における電圧降
下が大きく、被試験ＩＣ素子１１が正常動作しないおそ
れがある場合は、図１に示すように、電流検出抵抗素子
２１と並列に互いに逆極性のダイオード５１，５２を接
続して、一定の電圧降下におさえるようにすればよい。
ただしこの場合は、被試験ＩＣ素子１１の入力電流値は
測定できないが、入力リーク電流があるか否かの判定を
行うことができる。
下が大きく、被試験ＩＣ素子１１が正常動作しないおそ
れがある場合は、図１に示すように、電流検出抵抗素子
２１と並列に互いに逆極性のダイオード５１，５２を接
続して、一定の電圧降下におさえるようにすればよい。
ただしこの場合は、被試験ＩＣ素子１１の入力電流値は
測定できないが、入力リーク電流があるか否かの判定を
行うことができる。
【００１５】
【発明の効果】以上述べたようにこの発明によれば、印
加電圧発生系に、誤差要因となる増幅器１９（図３Ａ）
が存在しない。また電流検出抵抗素子の両端間電圧を差
動増幅器２３（図３Ｂ）を用いないため、同相信号除去
比誤差が発生するおそれがない。
加電圧発生系に、誤差要因となる増幅器１９（図３Ａ）
が存在しない。また電流検出抵抗素子の両端間電圧を差
動増幅器２３（図３Ｂ）を用いないため、同相信号除去
比誤差が発生するおそれがない。
【００１６】ＡＤ変換器２５は、電流検出抵抗素子の各
端の電圧を測定し、その両電圧の差を求めるから、変換
特性の直線性が十分であればよく、誤差補正の必要はな
い。つまり固定誤差が含まれていても問題はない。更に
ファンクション試験中に、そのファンクション試験で設
定した出力電圧Ｖ 0 をそのまま使用するため、特別のセ
ットアップは必要としない。
端の電圧を測定し、その両電圧の差を求めるから、変換
特性の直線性が十分であればよく、誤差補正の必要はな
い。つまり固定誤差が含まれていても問題はない。更に
ファンクション試験中に、そのファンクション試験で設
定した出力電圧Ｖ 0 をそのまま使用するため、特別のセ
ットアップは必要としない。
【００１７】先に述べたように差動増幅器２３を用いな
いため、高精度、高価な部品を、各ピン（ブロック）ご
とに必要としないため、全体として可成り安価に、かつ
小形に作ることができる。
いため、高精度、高価な部品を、各ピン（ブロック）ご
とに必要としないため、全体として可成り安価に、かつ
小形に作ることができる。
【図１】この発明の実施例を示すブロック図。
【図２】この発明の動作を説明するためのタイムチャー
ト。
ト。
【図３】従来のＩＣテスタの電圧印加電流測定部を示す
ブロック図、Ｂはその差動増幅器２３の具体例を示す回
路図である。
ブロック図、Ｂはその差動増幅器２３の具体例を示す回
路図である。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/26
G01R 19/00 - 19/32
Claims (2)
- 【請求項１】 被試験ＩＣ素子の端子へテストパターン
を印加するドライバの出力側にこれと直列に挿入された
電流検出抵抗素子と、 その電流抵抗素子の両端間に接続され、ファンクション
試験をする時にオンとされる第１スイッチと、バッファ回路からの 入力電圧値をデジタルデータに変換
するＡＤ変換器と、 上記電流検出抵抗素子の一端と上記バッファ回路の入力
端との間に接続された第２スイッチと、上記電流検出抵
抗素子の他端と上記バッファ回路の入力端との間に接続
された第３スイッチと、 入力電流測定をする時に、 上記第１スイッチをオフと
し、上記被試験ＩＣ素子へ電圧を印加し、上記第２スイ
ッチをオン、第３スイッチをオフとして上記ＡＤ変換器
の出力データを求め、上記第２スイッチをオフ、上記第
３スイッチをオンとして上記ＡＤ変換器の出力データを
求め、これら両出力データの差を求めて上記電流検出抵
抗素子に流れる電流を得る手段と、上記第２スイッチと上記第３スイッチのオン，オフ、及
び上記ＡＤ変換器を制御する制御手段と、 を具備するＩＣテスタの電圧印加電流測定回路。 - 【請求項２】 上記被試験ＩＣ素子の各端子ごとの上記
ドライバの出力側に直列に挿入された電流抵抗素子の両
端に接続された第２、第３スイッチと、上記ＡＤ変換器
との間にそれぞれ挿入された複数のピン選択スイッチを
備えることを特徴とする請求項１記載のＩＣテスタの電
圧印加電流測定回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34283597A JP3392029B2 (ja) | 1997-12-12 | 1997-12-12 | Ｉｃテスタの電圧印加電流測定回路 |
| TW087120373A TW380207B (en) | 1997-12-12 | 1998-12-08 | Voltage applied current measuring circuit for IC tester |
| US09/208,363 US6255839B1 (en) | 1997-12-12 | 1998-12-10 | Voltage applied type current measuring circuit in an IC testing apparatus |
| KR1019980054596A KR100339835B1 (ko) | 1997-12-12 | 1998-12-12 | Ic시험장치의전압인가전류측정회로 |
| DE19857689A DE19857689B4 (de) | 1997-12-12 | 1998-12-14 | Strommeßschaltung für ein IC-Testgerät |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34283597A JP3392029B2 (ja) | 1997-12-12 | 1997-12-12 | Ｉｃテスタの電圧印加電流測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11174113A JPH11174113A (ja) | 1999-07-02 |
| JP3392029B2 true JP3392029B2 (ja) | 2003-03-31 |
Family
ID=18356869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34283597A Expired - Fee Related JP3392029B2 (ja) | 1997-12-12 | 1997-12-12 | Ｉｃテスタの電圧印加電流測定回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6255839B1 (ja) |
| JP (1) | JP3392029B2 (ja) |
| KR (1) | KR100339835B1 (ja) |
| DE (1) | DE19857689B4 (ja) |
| TW (1) | TW380207B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3558964B2 (ja) * | 1999-07-23 | 2004-08-25 | シャープ株式会社 | 半導体集積回路の検査装置及びその検査方法 |
| JP3585401B2 (ja) * | 1999-08-12 | 2004-11-04 | 株式会社日立製作所 | エンジン制御装置 |
| KR20060103961A (ko) * | 2001-07-17 | 2006-10-04 | 주식회사 아도반테스토 | 입출력 회로, 및 시험 장치 |
| WO2003062843A1 (fr) * | 2002-01-18 | 2003-07-31 | Advantest Corporation | Testeur |
| JP4152676B2 (ja) | 2002-06-13 | 2008-09-17 | 株式会社アドバンテスト | 差動電圧測定装置、半導体試験装置 |
| JP3983123B2 (ja) * | 2002-07-11 | 2007-09-26 | シャープ株式会社 | 半導体検査装置及び半導体検査方法 |
| US6885213B2 (en) * | 2002-09-13 | 2005-04-26 | Logicvision, Inc. | Circuit and method for accurately applying a voltage to a node of an integrated circuit |
| KR100708329B1 (ko) * | 2004-10-14 | 2007-04-17 | 요코가와 덴키 가부시키가이샤 | Ｉｃ 테스터 |
| KR100690275B1 (ko) * | 2006-01-31 | 2007-03-12 | 삼성전자주식회사 | 테스트 모드에서 전압모드로 동작하는 전류모드 반도체집적회로장치 |
| JP4707608B2 (ja) * | 2006-05-19 | 2011-06-22 | 株式会社アドバンテスト | 測定回路及び試験装置 |
| US7557592B2 (en) * | 2006-06-06 | 2009-07-07 | Formfactor, Inc. | Method of expanding tester drive and measurement capability |
| DE112007003424T5 (de) * | 2007-03-27 | 2010-01-21 | Advantest Corp. | Prüfgerät |
| WO2009125491A1 (ja) * | 2008-04-11 | 2009-10-15 | 株式会社アドバンテスト | ドライバ回路および試験装置 |
| JP5314686B2 (ja) * | 2008-06-26 | 2013-10-16 | 株式会社アドバンテスト | 試験装置およびドライバ回路 |
| US7973543B2 (en) * | 2008-07-11 | 2011-07-05 | Advantest Corporation | Measurement apparatus, test apparatus and measurement method |
| US8278960B2 (en) * | 2009-06-19 | 2012-10-02 | Freescale Semiconductor, Inc. | Method and circuit for measuring quiescent current |
| US8860817B2 (en) | 2011-07-25 | 2014-10-14 | Aptina Imaging Corporation | Imaging systems with verification circuitry for monitoring standby leakage current levels |
| CN109696617B (zh) * | 2019-02-13 | 2024-05-07 | 中国科学院半导体研究所 | 电信号侦测电路和装置 |
| CN113884862B (zh) | 2021-12-03 | 2022-02-22 | 北京壁仞科技开发有限公司 | 芯片及芯片测试方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391984A (en) * | 1991-11-01 | 1995-02-21 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for testing integrated circuit devices |
| JPH06258382A (ja) | 1993-03-08 | 1994-09-16 | Advantest Corp | 電圧印加電流測定回路 |
| JP3312763B2 (ja) | 1993-03-19 | 2002-08-12 | 株式会社アドバンテスト | 電圧印加電流測定回路 |
| US5543728A (en) * | 1993-06-15 | 1996-08-06 | Grace; James W. | Low leakage diode switches for a tester circuit for integrated circuits |
| JP3119335B2 (ja) * | 1994-03-08 | 2000-12-18 | 横河電機株式会社 | Ｉｃ試験装置 |
| JP3233559B2 (ja) * | 1995-08-14 | 2001-11-26 | シャープ株式会社 | 半導体集積回路のテスト方法および装置 |
| US5696773A (en) | 1996-04-25 | 1997-12-09 | Credence Systems Corporation | Apparatus for performing logic and leakage current tests on a digital logic circuit |
| FR2759460B1 (fr) | 1997-02-13 | 1999-04-16 | Schlumberger Ind Sa | Circuit d'alimentation d'un composant electronique dans une machine de tests |
-
1997
- 1997-12-12 JP JP34283597A patent/JP3392029B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-08 TW TW087120373A patent/TW380207B/zh not_active IP Right Cessation
- 1998-12-10 US US09/208,363 patent/US6255839B1/en not_active Expired - Fee Related
- 1998-12-12 KR KR1019980054596A patent/KR100339835B1/ko not_active IP Right Cessation
- 1998-12-14 DE DE19857689A patent/DE19857689B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6255839B1 (en) | 2001-07-03 |
| DE19857689A1 (de) | 1999-07-01 |
| KR19990063014A (ko) | 1999-07-26 |
| JPH11174113A (ja) | 1999-07-02 |
| DE19857689B4 (de) | 2006-02-09 |
| TW380207B (en) | 2000-01-21 |
| KR100339835B1 (ko) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3392029B2 (ja) | Ｉｃテスタの電圧印加電流測定回路 | |
| JP3088727B2 (ja) | 零入力電流測定装置 | |
| KR19990067608A (ko) | 가변전압 컴포넌트 검사장치 | |
| EP0382217A2 (en) | Power source circuit and bridge type measuring device with output compensating circuit utilizing the same | |
| US5448173A (en) | Triple-probe plasma measuring apparatus for correcting space potential errors | |
| JP2002168914A (ja) | 安定化電源装置 | |
| JPH0752622Y2 (ja) | 電圧印加電流測定器 | |
| JPH0623981Y2 (ja) | 電気計測装置の自己診断装置 | |
| JP2565866Y2 (ja) | Ｉｃテスタの並列接続デバイス電源 | |
| EP0672911A1 (en) | Quiescent supply current test device | |
| JP3470481B2 (ja) | 電源回路 | |
| JP2001133519A (ja) | Ｉｃ試験装置 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JPS649594B2 (ja) | ||
| JPH07183346A (ja) | 半導体テスト装置 | |
| JPH0634705Y2 (ja) | Ｉｃ試験装置 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JP3220995B2 (ja) | Ｉｃ回路の入力インピーダンス測定回路 | |
| JPS61105470A (ja) | 絶縁抵抗判定制御方式 | |
| JPH11281677A (ja) | 電流測定装置 | |
| JPH05870Y2 (ja) | ||
| RU2099722C1 (ru) | Измеритель малых сопротивлений | |
| JP2948633B2 (ja) | 半導体装置の電圧測定方法 | |
| JPH0519819Y2 (ja) | ||
| JP2666352B2 (ja) | 回路間接続試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |